JP2012169591A - 多層配線基板 - Google Patents

多層配線基板 Download PDF

Info

Publication number
JP2012169591A
JP2012169591A JP2011262096A JP2011262096A JP2012169591A JP 2012169591 A JP2012169591 A JP 2012169591A JP 2011262096 A JP2011262096 A JP 2011262096A JP 2011262096 A JP2011262096 A JP 2011262096A JP 2012169591 A JP2012169591 A JP 2012169591A
Authority
JP
Japan
Prior art keywords
layer
conductive pad
wiring board
multilayer wiring
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011262096A
Other languages
English (en)
Inventor
Masahiro Inoue
真宏 井上
Hajime Saiki
一 斉木
Atsuhiko Sugimoto
篤彦 杉本
Takuya Hanto
琢也 半戸
Hidetoshi Wada
英敏 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2011262096A priority Critical patent/JP2012169591A/ja
Priority to KR1020120006559A priority patent/KR20120085673A/ko
Priority to TW101102501A priority patent/TWI500360B/zh
Priority to US13/355,916 priority patent/US8866025B2/en
Priority to CN201210021585.6A priority patent/CN102612263B/zh
Publication of JP2012169591A publication Critical patent/JP2012169591A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W78/00—Detachable holders for supporting packaged chips in operation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09745—Recess in conductor, e.g. in pad or in metallic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing of the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07231—Techniques
    • H10W72/07236—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】交互に積層されてなる少なくとも１層の導体層及び少なくとも１層の樹脂絶縁層を含むビルドアップ層と、少なくとも１層の樹脂絶縁層の表面上において、表面から突出するようにして形成され導電性パッドと、導電性パッドの上面において形成されたはんだ層とを備える多層配線基板において、導電性パッドの上面において十分な量のはんだペーストを供給して保持することができ、はんだ層の厚み不足による半導体素子との接続不良及びはんだ層の破損を抑制する。
【解決手段】少なくとも１層の樹脂絶縁層の表面上において、この表面から突出するようにして形成された導電性パッドの上面の中央部を凹ませ、この導電性パッドの上面において、上面の外周縁部によって画定される表面レベルよりも、表面全体が上方に位置するようにしてはんだ層を形成する。
【選択図】図４

Description

本発明は、多層配線基板に関する。
一般に、電子部品を搭載するパッケージとしては、コア基板の両側に樹脂絶縁層と導体層とを交互に積層してビルドアップ層を形成した多層配線基板が用いられている。多層配線基板において、コア基板は例えばガラス繊維を含んだ樹脂からなり、高い剛性によりビルドアップ層を補強する役割がある。
しかしながら、コア基板は厚く形成されるため、多層配線基板の小型化の妨げになるとともに、ビルドアップ層間を電気的に接続するスルーホール導体を設ける必要があるため配線長が必然的に長くなり、高周波信号の伝送性能の劣化を招く恐れがある。
このような観点から、近年では、コア基板を設けることなく、小型化に適し、かつ高周波信号の伝送性能の向上が可能な構造を有する、いわゆるコアレス多層配線基板が提案されている（特許文献１、特許文献２）。このようなコアレス多層配線基板は、例えば、剥離可能な２つの金属膜を積層してなる剥離シートを表面に設けた支持体にビルドアップ層を形成した後、上記剥離シートの剥離界面で分離することによりビルドアップ層を支持体から分離して、目的とする多層配線基板を得るものである。
一方、多層配線基板の半導体素子搭載領域に位置し、半導体素子とフリップチップ接続するための導電性パッドは、最上層に位置するレジスト層の下方において、レジスト層に形成された開口から露出するようにして形成するのみならず、レジスト層の表面において、このレジスト層の表面から突出するようにして形成する場合がある（特許文献３）。このような場合、導電性パッドに対してはんだペーストを供給してはんだ層を形成し、半導体素子とフリップチップ接合しようとした場合において、はんだペーストが導電性パッドの上面から流れ出してしまい、はんだ層を十分に厚く形成することができない。
この結果、半導体素子との接続不良やはんだ層の厚み不足によってクラックが発生してしまい、はんだ層が破損してしまうなどの問題が生じていた。
特開２００９−２８９８４８号 特開２００７−２１４４２７号 特開２００９−２１２１４０号
本発明は、交互に積層されてなる少なくとも１層の導体層及び少なくとも１層の樹脂絶縁層を含むビルドアップ層と、少なくとも１層の樹脂絶縁層の表面上において、表面から突出するようにして形成された導電性パッドと、導電性パッドの上面において形成されたはんだ層とを備える多層配線基板において、導電性パッドの上面において十分な量のはんだペーストを供給して保持することができ、はんだ層の厚み不足による半導体素子との接続不良及びはんだ層の破損を抑制することを目的とする。
上記目的を達成すべく、本発明は、
導体層及び樹脂絶縁層が交互に積層されてなるビルドアップ層と、
前記樹脂絶縁層の表面から突出して形成され、上面の中央部が凹んでなる導電性パッドと、
前記導電性パッドの前記上面において、前記中央部よりも外周側に位置する外周縁部によって画定される表面レベルに対し、上方に位置して形成されたはんだ層と、
を備えることを特徴とする、多層配線基板に関する。
本発明によれば、最上層に位置するレジスト層等の、樹脂絶縁層の表面から突出した導電性パッドの上面を、その中央部が凹むようにして形成している。したがって、導電性パッドに供給したはんだペーストは、その上面の凹みにおいて保持されるようになるので、形成されるはんだ層の、導電性パッド上における厚さは十分に保持されるようになる。したがって、半導体素子との接続不良やはんだ層の厚み不足によってクラックが発生し、はんだ層が破損してしまうなどの問題を生じることがない。
また、はんだ層（はんだバンプ）は、導電性パッド上に、酸化物を除去するためのフラックスを塗布してからはんだペーストを印刷し、その後リフローすることによって形成されるが、本発明では、導電性パッドの中央部が凹んでいるので、当該中央部に十分な量のフラックスを保持することができる。
また、本発明の一例において、導電性パッドの上面は、連続した曲面を構成するように形成することができる。この場合、導電性パッドの中心部における凹みを簡易に形成することができるとともに、はんだ層の形成時及び／又は多層配線基板の、半導体素子とのフリップチップ接合時において、外周縁部に対する応力集中を抑制することができ、当該外周縁部すなわち導電性パッドの破損を防止することができる。
さらに、本発明の一例において、はんだ層は、導電性パッドの側面を覆うようにして形成することができる。この場合、形成したはんだ層をリフローした場合において、多層配線基板と半導体素子とのフリップチップ接合に供するはんだの絶対量を増大させることができるので、上述した作用効果をより顕著に奏することができるようになる。
なお、特開２０１０−２２６０７５号公報（以下、“参考特許文献”という）には、本発明のように、導電性パッドの上面に凹みを形成し、この凹み部分にはんだペーストを供給して保持し、電子部品等に対する接合層を形成する技術が開示されている（例えば、段落［００８８］及び図１９Ａ,１９Ｂ参照）。しかしながら、当該公報は電子部品内蔵配線板に関するものであって、上述の導電性パッドは、配線板に内蔵する電子部品と配線板との電気的接続を図るために設けられているものである。このため、上記導電性パッドは、電子部品が配線板に内蔵された導体パターンと接触しないように、この導体パターンよりも突出させて形成している（例えば、段落［００４４］参照）。
一方、本発明は、上述のように多層配線基板の外表面において半導体素子を搭載するものであって、接続に要する導電性パッドは、多層配線基板の最上層に位置する少なくとも１層の樹脂絶縁層から突出するようにして形成する。したがって、本発明と参考特許文献とは、技術分野の相違に基づいて、導電性パッドの形態が相異なる。
また、参考特許文献においては、導電パッド上でのはんだの保持については何ら問題にしておらず、導電性パッドの上面に凹みを形成する、しないの有無によってはんだの保持に影響を与えるようなことについては何ら言及していない（例えば、段落［００８８］及び図１９Ａ,１９Ｂ参照）。
したがって、本発明と参考特許文献とは互いに構成を異にするばかりでなく、参考特許文献には、本発明を示唆するような記載も何ら存在しないことが明白である。
また、本発明の一例において、導電性パッドとはんだ層との間に、導電性パッドの全面を被覆して形成されたバリアメタル層を備え、はんだ層は、導電性パッドの全面を被覆するバリアメタル層を介して導電性パッドを覆い、導電性パッドの樹脂絶縁層側に位置する側端面上に形成されたバリアメタル層の被覆厚みは、該側端面よりも上部に位置する前記導電性パッドの表面上に形成されたバリアメタル層の被覆厚みよりも大きくすることができる。
上述のように、導電性パッドの全面を覆うようにしてはんだ層を形成した場合、はんだ層と樹脂絶縁層、特にレジスト層との密着性は著しく低い場合がある。したがって、多層配線基板と半導体素子とをフリップチップ接合する前後において、はんだ層と樹脂絶縁層との間で剥離が生じ、半導体素子の接続不良等を生じる場合がある。
しかしながら、上述のように導電性パッドとはんだ層との間にバリアメタル層を形成した場合、このバリアメタル層の樹脂絶縁層に対する密着性は、はんだ層の樹脂絶縁層に対する密着性に比して十分に高い。さらに、導電性パッドの樹脂絶縁層側に位置する側端面上に形成されたバリアメタル層の被覆厚みは、該側端面よりも上部に位置する前記導電性パッドの表面上に形成されたバリアメタル層の被覆厚みよりも大きくしているので、上述した密着性の向上はより顕著になる。
したがって、多層配線基板と半導体素子とをフリップチップ接合する前後において、バリアメタル層と樹脂絶縁層との間で剥離が生じず、その結果、はんだ層と樹脂絶縁層との間でも剥離が生じなくなる。このため、半導体素子の接続不良等を防止することができる。
なお、上記はんだ層をバリアメタル層上にのみ形成し、樹脂絶縁層と接触しないようにすれば、例えば、上記はんだ層の、樹脂絶縁層と接触した端部が部分的に剥離したりすることを抑制することができる。
以上説明したように、本発明によれば、交互に積層されてなる少なくとも１層の導体層及び少なくとも１層の樹脂絶縁層を含むビルドアップ層と、少なくとも１層の樹脂絶縁層の表面上において、表面から突出するようにして形成された導電性パッドと、導電性パッドの上面において形成されたはんだ層とを備える多層配線基板において、導電性パッドの上面において十分な量のはんだペーストを供給して保持することができ、はんだ層の厚み不足による半導体素子との接続不良及びはんだ層の破損を抑制することができる。
第１の実施形態における多層配線基板の平面図である。 同じく、第１の実施形態における多層配線基板の平面図である。 図１及び２に示す多層配線基板をＩ−Ｉ線に沿って切った場合の断面の一部を拡大して示す図である。 図３に示す導電性パッドの近傍を拡大して示す断面図である。 導電性パッドの変形例を示す拡大断面図である。 第１の実施形態における多層配線基板の製造方法における一工程図である。 第１の実施形態における多層配線基板の製造方法における一工程図である。 第１の実施形態における多層配線基板の製造方法における一工程図である。 第１の実施形態における多層配線基板の製造方法における一工程図である。 第１の実施形態における多層配線基板の製造方法における一工程図である。 第１の実施形態における多層配線基板の製造方法における一工程図である。 第１の実施形態における多層配線基板の製造方法における一工程図である。 第１の実施形態における多層配線基板の製造方法における一工程図である。 第１の実施形態における多層配線基板の製造方法における一工程図である。 第１の実施形態における多層配線基板の製造方法における一工程図である。 第２の実施形態における多層配線基板の断面の一部を拡大して示す図である。 図１６に示す導電性パッドの近傍を拡大して示す断面図である。
以下、図面を参照しながら本発明の実施形態について説明する。
（第１の実施形態）
（多層配線基板）
図１及び図２は、本実施形態における多層配線基板の平面図であり、図１は、前記多層配線基板を上側から見た場合の状態を示し、図２は、前記多層配線基板を下側から見た場合の状態を示している。また、図３は、図１及び２に示す前記多層配線基板をＩ−Ｉ線に沿って切った場合の断面の一部を拡大して示す図であり、図４は、図３に示す導電性パッドの近傍を拡大して示す断面図である。
但し、以下に示す多層配線基板は本発明の特徴を明確にするための例示であって、導体層及び樹脂絶縁層が交互に積層されてなるビルドアップ層と、樹脂絶縁層の表面上において、前記表面から突出するようにして形成され、上面の中央部が凹んでなる導電性パッドと、導電性パッドの上面において、上面の外周縁部によって画定される表面レベルよりも、表面全体が上方に位置するようにして形成されたはんだ層とを備えていれば特に限定されるものではない。
図１〜３に示す多層配線基板１０は、必要に応じてシリカフィラー等を含む熱硬化性樹脂組成物からなる第１の樹脂絶縁層２１及び第２の樹脂絶縁層２２と、銅等の電気的良導体からなり、それぞれ所定のパターンを有する第１の導体層３１及び第２の導体層３２とが交互に積層されている。また、第１の樹脂絶縁層２１上には、開口部４１Ａが形成されてなる、例えばエポキシ系のレジスト材からなる第１のレジスト層４１が形成され、第２の樹脂絶縁層２２上には、開口部、すなわちビアホール４２Ａが形成されてなる、例えばエポキシ系のレジスト材からなる第２のレジスト層４２が形成されている。
なお、順次に積層されてなる第１のレジスト層４１、第１の樹脂絶縁層２１、第１の導電層３１、第２の樹脂絶縁層２２、第２の導電層３２及び第２のレジスト層４２は、ビルドアップ層を構成する。
また、第１の樹脂絶縁層２１及び第２の樹脂絶縁層２２には、これらの層を厚さ方向に貫通するようにして開口部、すなわちビアホール２１Ａ及び２２Ａがそれぞれ形成され、これらビアホール２１Ａ及び２２Ａを埋設するようにして、ビア導体５１及び５２がそれぞれ形成されている。なお、ビア導体５２によって第１の導体層３１及び第２の導体層３２は互いに電気的に接続されるようになる。
この場合、第１の導体層３１の、ビア導体５１と電気的に接触する部分３１１はビアランドを構成し、ビア導体５１と接触していない部分３１２は配線層を構成する。同じく、第２の導体層３２の、ビア導体５２と電気的に接触する部分３２１はビアランドを構成し、ビア導体５２と接触していない部分３２２は配線層を構成する。
第１のレジスト層４１の開口部４１Ａからは、第１の樹脂絶縁層２１上に形成された第１の導電性パッド６１が露出している。なお、ビア導体５１によって第１の導体層３１及び第１の導電性パッド６１は互いに電気的に接続されるようになる。
なお、第１の導電性パッド６１は、多層配線基板１０をマザーボードに接続するための裏面ランド（ＬＧＡパッド）として利用されるものであって、多層配線基板１０の裏面において矩形状に配列されている。
また、第２のレジスト層４２のビアホール４２Ａ内には、このビアホール４２Ａを埋設するようにしてビア導体５３が形成され、さらに第２のレジスト層４２の表面から突出するとともにビア導体５３と連続するようにして、凸状の第２の導電性パッド６２が形成されている。なお、ビア導体５３によって第２の導体層３２及び導電性パッド６２は互いに電気的に接続されるようになる。
なお、第２の導電性パッド６２は、図示しない半導体素子をフリップチップ接続するためのパッド（ＦＣパッド）であり、半導体素子搭載領域を構成する。第２の導電性パッド６２は、多層配線基板１０の表面の略中心部において矩形状に配置されている。
また、上述した説明から明らかなように、ビア導体５１、５２及び５３によって、第１の導電性パッド６１、第１の導体層３１、第２の導体層３２及び第２の導電性パッド６２は、多層配線基板１０の厚さ方向において電気的に接続されている。
図３及び図４に示すように、第２の導電性パッド６２の上面６２Ａは、その中央部６２Ａ−１が凹むとともに連続した凹曲面を構成し、いわゆる上面６２Ａの上方に曲率中心を有するように湾曲してなる半円状の断面を有するよう（すり鉢状）に構成されている。そして、その上面６２Ａ及び側面６２Ｂを覆うようにして、例えばＳｎ−Ｂｉ、Ｓｎ−Ａｇ、Ｓｎ−Ｃｕ、Ｓｎ−Ａｇ−Ｃｕ、Ｓｎ−Ｓｂ等の実質的にＰｂを含有しないはんだペーストからなるはんだ層６４が形成されている。
なお、多層配線基板１０の大きさは、例えば２００ｍｍ×２００ｍｍ×０．８ｍｍの大きさに形成することができる。
図３及び図４に示すように、第２の導電性パッド６２は第２のレジスト層４２の表面から突出するようにして形成されているので、例えば第１の導電性パッド６１のように板状を呈し、その上面が平坦な場合においては、はんだを供給して図示しない半導体素子とフリップチップ接続するためのはんだ層を形成しようとした場合において、はんだがパッドの上面から流れ出してしまい、はんだ層を十分に厚く形成することができない。この結果、半導体素子との接続不良やはんだ層の厚み不足によってクラックが発生してしまい、はんだ層が破損してしまうなどの問題が生じる。
一方、本実施形態では、第２のレジスト層４２の表面から突出した第２の導電性パッド６２の上面６２Ａを、その中央部６２Ａ−１が凹んでなるような、上面６２Ａの上方に曲率中心を有するように湾曲してなる半円状の断面を有するように構成している。したがって、第２の導電性パッド６２に供給したはんだペーストは、その上面６２Ａの凹みにおいて保持されるようになるので、形成されるはんだ層６４の、特に第２の導電性パッド６２上における厚さは十分に保持されるようになる。したがって、半導体素子との接続不良やはんだ層の厚み不足によってクラックが発生し、はんだ層が破損してしまうなどの問題を生じることがない。
また、はんだ層６４は、第２の導電性パッド６２上に、酸化物を除去するためのフラックスを塗布してから供給（印刷）した後にはんだペーストを供給し、その後リフローすることによって形成されるが、本実施形態では、第２の導電性パッド６２の中央部６２Ａ−１が凹んでいるので、この中央部６２Ａ−１に十分な量のフラックスを保持することができる。
なお、上述した作用効果を奏することができれば、はんだ層６４の、第２の導電性パッド６２の上面６２Ａ上に保持される部分の厚さｄは特に限定されないが、例えば３μｍ〜５０μｍとする。これによって、上述した作用効果をより顕著に奏することができるようになる。但し、上面６２Ａ上において、その外周縁部６２Ａ−２で規定される表面レベルよりも、はんだ層６４の表面全体が上方に突出するようにしてはんだペーストが供給され保持されていれば、上述した作用効果を奏することができる。
また、図４に示すように、本実施形態では、第２の導電性パッド６２の上面６２Ａは連続した曲面を有し、上方に曲率中心を有するように湾曲してなる半円状の断面を有するように構成されているが、中心部６２Ａ−１が凹み、上述した要件を満足するようにしてはんだペーストを保持することができれば、その形状は特に限定されるものではない。例えば、図５に示すように、上面６２Ａは、その中心部６２Ａ−１が矩形状に凹むようにして形成することもできる。
なお、第２の導電性パッド６２の上面６２Ａの凹みは、第２の導電性パッド６２を形成する際のメッキ時間やメッキ液に含有させる添加剤を調節することによって形成することができる。例えば、メッキ時間については所定の厚みのメッキ膜を形成するために必要なメッキ時間よりも短縮化することによって上記凹みを形成することができる。
しかしながら、本実施形態で示すような曲面状とすることにより、中心部６２Ａ−１における凹みを簡易に形成することができるとともに、はんだ層６４の形成時及び／又は半導体素子とのフリップチップ接合時において、外周縁部６２Ａ−２に対する応力集中を抑制することができ、外周縁部６２Ａ−２，すなわち第２の導電性パッド６２の破損を防止することができる。
さらに、本実施形態では、はんだ層６４を第２の導電性パッド６２の上面６２Ａのみでなく、側面６２Ｂをも覆うようにして形成している。したがって、はんだ層６４をリフローした場合において、半導体素子とのフリップチップ接合に供するはんだの絶対量を増大させることができるので、上述した作用効果をより顕著に奏することができるようになる。
（多層配線基板の製造方法）
次に、図１〜図４に示す多層配線基板１０の製造方法について説明する。図６〜図１５は、本実施形態における多層配線基板１０の製造方法における工程図である。
最初に、図６に示すように、両面に銅箔１２が貼り付けられた支持基板１１を準備する。支持基板１１は、例えば耐熱性樹脂板（例えばビスマレイミド−トリアジン樹脂板）や、繊維強化樹脂板（例えばガラス繊維強化エポキシ樹脂板）等から構成することができる。次いで、支持基板１１の両面に形成された銅箔１２上に、接着層としてのプリプレグ層１３を介して、例えば真空熱プレスにより剥離シート１４を圧着形成する。
剥離シート１４は、例えば第１の金属膜１４ａ及び第２の金属膜１４ｂからなり、これらの膜間にはＣｒメッキ等が施されて、外部張力によって互いに剥離可能に構成されている。なお、第１の金属膜１４ａ及び第２の金属膜１４ｂは銅箔から構成することができる。
次いで、図７に示すように、支持基板１１の両側に形成された剥離シート１４上にそれぞれ感光性のドライフィルムを積層し、露光及び現像することによりマスクパターン１５を形成する。マスクパターン１５には、アライメントマーク形成部Ｐａ及び外周部画定部Ｐｏに相当する開口部がそれぞれ形成されている。
次いで、図８に示すように、支持基板１１の両側において、マスクパターン１５を介して剥離シート１４に対してエッチング処理を行い、剥離シート１４の、上記開口部に相当する位置に、アライメントマーク形成部Ｐａ及び外周部画定部Ｐｏを形成する。図９は、図８に示すアセンブリを上側から見た場合の平面図であるが、アライメントマーク形成部Ｐａは、剥離シート１４においてプリプレグ１３が露出するようにして形成された開口部として構成され、外周部画定部Ｐｏは、剥離シート１４の端部をプリプレグ１３が露出するようにして切除して形成された切り欠きとして構成される。
なお、アライメントマーク形成部Ｐａ及び外周部画定部Ｐｏを形成した後、マスクパターン１５はエッチング除去する。
また、マスクパターン１５を除去した後に露出した剥離シート１４の表面に対してエッチング処理を施し、その表面を粗化しておくことが好ましい。これにより、剥離シート１４と後述する樹脂層との密着性を高めることができる。
次いで、図１０に示すように、剥離シート１４上に樹脂フィルムを積層し、真空下において加圧加熱することにより硬化させて第１の樹脂絶縁層２１を形成する。これにより、剥離シート１４の表面が第１の樹脂絶縁層２１で覆われるとともに、アライメントマーク形成部Ｐａを構成する開口部及び外周部画定部Ｐｏを構成する切り欠きは、第１の樹脂絶縁層２１が充填された状態となる。これによって、アライメントマーク形成部Ｐａの部分にアライメントマークＡＭの構造が形成される。
また、外周部画定部Ｐｏも第１の樹脂絶縁層２１で覆われるようになるので、以下に示す剥離シート１４を介した剥離工程において、剥離シート１４の端面が例えばプリプレグ１３から剥がれて浮き上がり、剥離工程を良好に行うことができずに、目的とする多層配線基板１０を製造できなくなるというような不利益を排除することができる。
次いで、図１１に示すように、第１の樹脂絶縁層２１に対して、例えばＣＯ２ガスレーザやＹＡＧレーザから所定強度のレーザ光を照射し、ビアホール２１Ａを形成した後、ビアホール２１Ａを含む第１の樹脂絶縁層２１に対して粗化処理を実施する。なお、第１の樹脂絶縁層２１がフィラーを含む場合は、粗化処理を実施するとフィラーが遊離して第１の樹脂絶縁層２１上に残存するようになるので、適宜水洗を行う。
次いで、ビアホール２１Ａに対してデスミア処理及びアウトラインエッチングを施し、ビアホール２１Ａ内を洗浄する。なお、上述のように水洗浄を実施した場合は、デスミア工程における水洗浄の際に、上記フィラーが樹脂絶縁層上２１に残存することを抑制することができる。
また、上記水洗浄とデスミア処理との間に、エアーブローを行うことができる。これによって、上述した水洗浄によって遊離したフィラーが完全に除去されていない場合でも、エアーブローにおいてフィラーの除去を補完することができる。
次いで、第１の樹脂絶縁層２１に対してパターンメッキを行い、第１の導体層３１及びビア導体５１を形成する。なお、第１の導体層３１及びビア導体５１は、セミアディティブ法によって、以下のようにして形成する。最初に、第１の樹脂絶縁層２１上に無電解メッキ膜を形成した後、この無電解メッキ膜上にレジストを形成し、このレジストの非形成部分に電解銅メッキを行うことによって形成する。第１の導体層３１及びビア導体５１を形成した後、レジストはＫＯＨ等で剥離除去する。
次いで、第１の導体層３１に粗化処理を施した後、第１の導体層３１を覆うようにして、第１の樹脂絶縁層２１上に樹脂フィルムを積層し、真空下において加圧加熱することにより硬化させて第２の樹脂絶縁層２２を形成する。
次いで、図１２に示すように、第２の樹脂絶縁層２２に対して、例えばＣＯ２ガスレーザやＹＡＧレーザから所定強度のレーザ光を照射し、ビアホール２２Ａを形成した後、ビアホール２２Ａを含む第２の樹脂絶縁層２２に対して粗化処理を実施する。なお、第２の樹脂絶縁層２２がフィラーを含む場合は、粗化処理を実施するとフィラーが遊離して第２の樹脂絶縁層２２上に残存するようになるので、適宜水洗を行う。
次いで、ビアホール２２Ａに対してデスミア処理及びアウトラインエッチングを施し、ビアホール２２Ａ内を洗浄する。なお、上述のように水洗浄を実施した場合は、デスミア工程における水洗浄の際に、上記フィラーが樹脂絶縁層上２２に残存することを抑制することができる。
また、上記水洗浄とデスミア処理との間に、エアーブローを行うことができる。これによって、上述した水洗浄によって遊離したフィラーが完全に除去されていない場合でも、エアーブローにおいてフィラーの除去を補完することができる。
次いで、第２の樹脂絶縁層２２に対してパターンメッキを行い、第１の導体層３１等の場合と同様に、セミアディティブ法等により第２の導体層３２及びビア導体５２を形成する。
次いで、第２の樹脂絶縁層２２上に第２のレジスト層４２を形成し、この第２のレジスト層４２に対して所定のマスクを介して露光及び現像処理を施して開口部４２Ａを形成した後、第１の導体層３１等の場合と同様に、セミアディティブ法等により第２の導電性パッド６２及びビア導体５３を形成する。
なお、第２の導電性パッド６２は、その上面６２Ａの中心部６２Ａ−１を凹ませる必要があるので、第２の導電性パッド６２を形成する際のメッキ時間やメッキ液に含有させる添加剤を調節して形成する。例えば、メッキ時間については所定の厚みのメッキ膜を形成するために必要なメッキ時間よりも短縮化することによって上記凹みを形成することができる。
次いで、図１３に示すように、上記工程を経て得られた積層体１０ａを外周部画定部Ｐｏより僅かに内側に設定された切断線に沿って切断し、積層体１０ａから不要な外周部を除去して、多層配線基板としての有効領域を画定する。
次いで、図１４に示すように、外周部画定部Ｐoを基準にして不要な外周部を除去した後、積層体１０ａの剥離シート１４を構成する第１の金属膜１４ａ及び第２の金属膜１４ｂの剥離界面で剥離し、積層体１０ａから支持基板１１を除去する。これによって、図１４に示すような、同一構造の積層体１０ｂを得る。
その後、図１５に示すように、積層体１０ｂの下方に残存する剥離シート１４の第１の金属膜１４ａに対してエッチングを施し、第１の樹脂絶縁層２１上に第１の導電性パッド６１を形成する。また、第１の導電性パッド６１が露出するような開口部４１を有する第１のレジスト層４１を形成し、さらに、第２の導電性パッド６２の全体を覆うようにしてはんだ層６４を形成することにより、図１〜４に示すような多層配線基板１０を得る。
なお、上述したアライメントマークＡＭは、例えば第１のレジスト層４１を形成する際の位置基準として用いることができる。
また、本実施形態では、多層配線基板１０の製造工程において、アライメントマークＡＭを形成するようにしているが、アライメントマークＡＭは必ずしも必要とされるものではない。また、本実施形態のように、剥離シート１４に対してエッチング処理を実施してアライメントマークＡＭを形成する代わりに、ドリル加工などの機械加工によってアライメントマークＡＭを形成することもできる。
（第２の実施形態）
（多層配線基板）
図１６は、本実施形態における多層配線基板の断面の一部を拡大して示す図であり、図１７は、図１６に示す導電性パッドの近傍を拡大して示す断面図である。なお、図１６及び図１７は、それぞれ第１の実施形態の多層配線基板の図３及び図４に相当する。また、本実施形態の多層配線基板１０’は平面視した場合の形態は、第１の実施形態の多層配線基板１０の図１及び図２に示すような形態となる。
本実施形態の多層配線基板において、第１の実施形態の多層配線基板１０と同一あるいは類似の構成要素については同じ符号を用いている。
本実施形態の多層配線基板１０’は、第２の導電性パッド６２とはんだ層６４との間に、第２の導電性パッド６２の全面を覆うようにしてＮｉ／Ａｕメッキ膜等からなるバリアメタル層６３を形成した以外は、第１の実施形態の多層配線基板１０と同様の構成を呈している。
第１の実施形態の多層配線基板１０に示すように、第２の導電性パッド６２の全面を覆うようにしてはんだ層６４を形成した場合、はんだ層６４と第２のレジスト層４２との密着性が低くなってしまい、多層配線基板１０と半導体素子とをフリップチップ接合する前後において、はんだ層６４と第２のレジスト層４２との間で剥離が生じ、半導体素子の接続不良等を生じる場合がある。
しかしながら、上述のように第２の導電性パッド６２とはんだ層６４との間にバリアメタル層６３を形成した場合、このバリアメタル層６３の第２のレジスト層４２に対する密着性は、はんだ層６４の第２のレジスト層４２に対する密着性に比して十分に高い。また、第２の導電性パッド６２の第２のレジスト層４２側に位置する側端面６２Ｂ上に形成されたバリアメタル層６３の被覆厚みｔ１を、側端面６２Ａよりも上部に位置する第２の導電性パッド６２の表面６２Ａ上に形成されたバリアメタル層６３の被覆厚みｔ２よりも大きくしているので、上述した密着性の向上はより顕著になる。
したがって、多層配線基板１０’と半導体素子とをフリップチップ接合する前後において、バリアメタル層６３と第２のレジスト層４２との間で剥離が生じず、その結果、はんだ層６４と第２のレジスト層４２との間でも剥離が生じなくなる。このため、半導体素子の接続不良等を防止することができる。
なお、バリアメタル層６３の上述した厚みの制御は、例えば、メッキ法によって第２の導電性パッド６２上にバリアメタル層６３を形成する場合、特に第２の導電性パッド６２の第２のレジスト層４２側に位置する側端面６２Ｂ上にメッキ液を滞留させることによって、側端面６２Ｂに位置するバリアメタル層６３の被覆厚みｔ１を、側端面６２Ｂよりも上部に位置する第２の導電性パッド６２の表面６２Ａ上に形成されたバリアメタル層６３の被覆厚みｔ２よりも大きくすることができる。
また、本実施形態では、はんだ層６４をバリアメタル層６３上にのみ形成し、第２のレジスト層４２と接触しないようにしているので、例えば、はんだ層６４の、第２のレジスト層４２と接触した端部が部分的に剥離したりすることを抑制することができる。
その他の特徴及び利点については、第１の実施形態の多層配線基板１０’と同じであるので説明を省略する。
（多層配線基板の製造方法）
本実施形態の多層配線基板１０’の製造方法は、第１の実施形態の場合と同様に、図１〜図１５に示すような工程を経て積層体１０ｂを形成した後、この積層体１０ｂの第１の導電性パッド６１が露出するような開口部４１を有する第１のレジスト層４１を形成し、さらに、第２の導電性パッド６２の全体を覆うようにしてバリアメタル層６３をメッキ法によって形成し、次いで、はんだ層６４を形成することにより、図１６及び図１７に示すような多層配線基板１０’を得る。
なお、側端面６２Ｂに位置するバリアメタル層６３の被覆厚みｔ１を、側端面６２Ｂよりも上部に位置する第２の導電性パッド６２の表面６２Ａ上に形成されたバリアメタル層６３の被覆厚みｔ２よりも大きくする場合は、上述したように、特に第２の導電性パッド６２の第２のレジスト層４２側に位置する側端面６２Ｂ上にメッキ液を滞留させる。
以上、本発明を具体例を挙げながら詳細に説明してきたが、本発明は上記内容に限定されるものではなく、本発明の範疇を逸脱しない限りにおいてあらゆる変形や変更が可能である。
１０、１０’ 多層配線基板
１１ 支持基板
１３ プリプレグ
１４ 剥離シート
１５ マスクパターン
２１ 第１の樹脂絶縁層
２２ 第２の樹脂絶縁層
３１ 第１の導体層
３２ 第２の導体層
４１ 第１のレジスト層
４２ 第２のレジスト層
５１，５２，５３ ビア導体
６１ 第１の導電性パッド
６２ 第２の導電性パッド
６２Ａ 第１の導電性パッドの上面
６２Ａ−１ 第１の導電性パッドの上面における中心部
６２Ａ−２ 第１の導電性パッドの上面における外周縁部
６２Ｂ 第１の導電性パッドの側面
６３ バリアメタル層
６４ はんだ層

Claims (4)

  1. 導体層及び樹脂絶縁層が交互に積層されてなるビルドアップ層と、
    前記樹脂絶縁層の表面から突出して形成され、上面の中央部が凹んでなる導電性パッドと、
    前記導電性パッドの前記上面において、前記中央部よりも外周側に位置する外周縁部によって画定される表面レベルに対して、上方に位置して形成されたはんだ層と、
    を備えることを特徴とする、多層配線基板。
  2. 前記導電性パッドの前記上面は、連続した曲面を構成していることを特徴とする、請求項１に記載の多層配線基板。
  3. 前記はんだ層は、前記導電性パッドの側面を被覆して形成されたことを特徴とする、請求項１又は２に記載の多層配線基板。
  4. 前記導電性パッドと前記はんだ層との間に、前記導電性パッドの全面を被覆して形成されたバリアメタル層を備え、
    前記はんだ層は、前記導電性パッドの全面を被覆するバリアメタル層を介して前記導電性パッドを覆い、
    前記導電性パッドの前記樹脂絶縁層側に位置する側端面上に形成された前記バリアメタル層の被覆厚みは、該側端面よりも上部に位置する前記導電性パッドの表面上に形成された前記バリアメタル層の被覆厚みよりも大きいことを特徴とする、請求項３に記載の多層配線基板。
JP2011262096A 2011-01-24 2011-11-30 多層配線基板 Pending JP2012169591A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2011262096A JP2012169591A (ja) 2011-01-24 2011-11-30 多層配線基板
KR1020120006559A KR20120085673A (ko) 2011-01-24 2012-01-20 다층 배선기판
TW101102501A TWI500360B (zh) 2011-01-24 2012-01-20 多層配線板
US13/355,916 US8866025B2 (en) 2011-01-24 2012-01-23 Multilayer wiring board
CN201210021585.6A CN102612263B (zh) 2011-01-24 2012-01-30 多层配线基板

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011011889 2011-01-24
JP2011011889 2011-01-24
JP2011262096A JP2012169591A (ja) 2011-01-24 2011-11-30 多層配線基板

Publications (1)

Publication Number Publication Date
JP2012169591A true JP2012169591A (ja) 2012-09-06

Family

ID=46529316

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011262096A Pending JP2012169591A (ja) 2011-01-24 2011-11-30 多層配線基板

Country Status (5)

Country Link
US (1) US8866025B2 (ja)
JP (1) JP2012169591A (ja)
KR (1) KR20120085673A (ja)
CN (1) CN102612263B (ja)
TW (1) TWI500360B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015032594A (ja) * 2013-07-31 2015-02-16 京セラサーキットソリューションズ株式会社 配線基板
JP2016122776A (ja) * 2014-12-25 2016-07-07 イビデン株式会社 バンプ付きプリント配線板およびその製造方法
JP2016184619A (ja) * 2015-03-25 2016-10-20 大日本印刷株式会社 多層配線構造体
JP2017011013A (ja) * 2015-06-18 2017-01-12 日本特殊陶業株式会社 検査用配線基板及び検査用配線基板の製造方法
JP2023063917A (ja) * 2021-10-25 2023-05-10 凸版印刷株式会社 配線基板及び機能デバイス
JP2024143278A (ja) * 2023-03-30 2024-10-11 日本特殊陶業株式会社 半導体素子搭載用基板

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5530955B2 (ja) * 2011-02-21 2014-06-25 日本特殊陶業株式会社 多層配線基板
WO2013136896A1 (ja) * 2012-03-15 2013-09-19 富士電機株式会社 半導体装置およびその製造方法
KR102029484B1 (ko) 2013-11-29 2019-10-07 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 칩 패키지
JP2016076533A (ja) * 2014-10-03 2016-05-12 イビデン株式会社 バンプ付きプリント配線板およびその製造方法
TWI554174B (zh) * 2014-11-04 2016-10-11 上海兆芯集成電路有限公司 線路基板和半導體封裝結構
US12068172B2 (en) * 2019-07-30 2024-08-20 Intel Corporation Sacrificial pads to prevent galvanic corrosion of FLI bumps in EMIB packages
JP2022161250A (ja) * 2021-04-08 2022-10-21 イビデン株式会社 プリント配線板およびプリント配線板の製造方法
KR20230040817A (ko) * 2021-09-16 2023-03-23 엘지이노텍 주식회사 회로기판 및 이를 포함하는 패키지 기판

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015539A (ja) * 1999-07-02 2001-01-19 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP2004047510A (ja) * 2002-07-08 2004-02-12 Fujitsu Ltd 電極構造体およびその形成方法
JP2005158879A (ja) * 2003-11-21 2005-06-16 Seiko Epson Corp バリア層形成方法、半導体装置の製造方法及び半導体装置
JP2006287086A (ja) * 2005-04-04 2006-10-19 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2007103878A (ja) * 2005-10-07 2007-04-19 Ngk Spark Plug Co Ltd 配線基板及びその製法方法
JP2009004744A (ja) * 2007-06-20 2009-01-08 Samsung Electro Mech Co Ltd プリント基板

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5006922A (en) * 1990-02-14 1991-04-09 Motorola, Inc. Packaged semiconductor device having a low cost ceramic PGA package
JP3355353B2 (ja) * 1993-08-20 2002-12-09 ケル株式会社 電気コネクタ
EP1796446B1 (en) * 1996-11-20 2011-05-11 Ibiden Co., Ltd. Printed circuit board
KR100866814B1 (ko) * 1998-12-16 2008-11-04 이비덴 가부시키가이샤 도전성접속핀 및 패키지기판
JP4129971B2 (ja) * 2000-12-01 2008-08-06 新光電気工業株式会社 配線基板の製造方法
JP4162583B2 (ja) 2003-12-19 2008-10-08 三井金属鉱業株式会社 プリント配線板および半導体装置
JP4619223B2 (ja) * 2004-12-16 2011-01-26 新光電気工業株式会社 半導体パッケージ及びその製造方法
JP5021472B2 (ja) 2005-06-30 2012-09-05 イビデン株式会社 プリント配線板の製造方法
JP2007214427A (ja) 2006-02-10 2007-08-23 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP4881211B2 (ja) * 2007-04-13 2012-02-22 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP4993754B2 (ja) * 2008-02-22 2012-08-08 新光電気工業株式会社 Ｐｇａ型配線基板及びその製造方法
JP4981712B2 (ja) 2008-02-29 2012-07-25 新光電気工業株式会社 配線基板の製造方法及び半導体パッケージの製造方法
US20090243100A1 (en) * 2008-03-27 2009-10-01 Jotaro Akiyama Methods to Form a Three-Dimensionally Curved Pad in a Substrate and Integrated Circuits Incorporating such a Substrate
JP5203045B2 (ja) 2008-05-28 2013-06-05 日本特殊陶業株式会社 多層配線基板の中間製品、多層配線基板の製造方法
JP5079646B2 (ja) * 2008-08-26 2012-11-21 新光電気工業株式会社 半導体パッケージ及びその製造方法と半導体装置
US20110014826A1 (en) * 2009-07-20 2011-01-20 Samsung Electro-Mechanics Co., Ltd. Lead pin for package substrate
KR100959866B1 (ko) * 2009-07-20 2010-05-27 삼성전기주식회사 패키지 기판용 리드핀
KR101060924B1 (ko) * 2009-09-22 2011-08-30 삼성전기주식회사 패키지 기판용 리드핀
US8766450B2 (en) * 2009-09-22 2014-07-01 Samsung Electro-Mechanics Co., Ltd. Lead pin for package substrate
EP2496061A4 (en) * 2009-10-30 2014-01-08 Panasonic Corp CIRCUIT BOARD AND SEMICONDUCTOR DEVICE WITH A COMPONENT MOUNTED ON A PCB
KR20110058938A (ko) * 2009-11-27 2011-06-02 삼성전기주식회사 반도체 패키지용 리드핀 및 반도체 패키지
KR20120017606A (ko) * 2010-08-19 2012-02-29 삼성전기주식회사 패키지 기판용 리드핀 및 이를 이용한 패키지 기판의 제조 방법
KR20120053386A (ko) * 2010-11-17 2012-05-25 삼성전기주식회사 패키지 기판용 리드핀과 이를 이용한 패키지 기판
KR101167443B1 (ko) * 2010-11-17 2012-07-19 삼성전기주식회사 인쇄회로기판용 리드핀과 이를 이용한 인쇄회로기판

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015539A (ja) * 1999-07-02 2001-01-19 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP2004047510A (ja) * 2002-07-08 2004-02-12 Fujitsu Ltd 電極構造体およびその形成方法
JP2005158879A (ja) * 2003-11-21 2005-06-16 Seiko Epson Corp バリア層形成方法、半導体装置の製造方法及び半導体装置
JP2006287086A (ja) * 2005-04-04 2006-10-19 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2007103878A (ja) * 2005-10-07 2007-04-19 Ngk Spark Plug Co Ltd 配線基板及びその製法方法
JP2009004744A (ja) * 2007-06-20 2009-01-08 Samsung Electro Mech Co Ltd プリント基板

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015032594A (ja) * 2013-07-31 2015-02-16 京セラサーキットソリューションズ株式会社 配線基板
JP2016122776A (ja) * 2014-12-25 2016-07-07 イビデン株式会社 バンプ付きプリント配線板およびその製造方法
JP2016184619A (ja) * 2015-03-25 2016-10-20 大日本印刷株式会社 多層配線構造体
JP2017011013A (ja) * 2015-06-18 2017-01-12 日本特殊陶業株式会社 検査用配線基板及び検査用配線基板の製造方法
JP2023063917A (ja) * 2021-10-25 2023-05-10 凸版印刷株式会社 配線基板及び機能デバイス
JP7848461B2 (ja) 2021-10-25 2026-04-21 Ｔｏｐｐａｎホールディングス株式会社 配線基板及び機能デバイス
JP2024143278A (ja) * 2023-03-30 2024-10-11 日本特殊陶業株式会社 半導体素子搭載用基板

Also Published As

Publication number Publication date
KR20120085673A (ko) 2012-08-01
US8866025B2 (en) 2014-10-21
CN102612263B (zh) 2015-11-25
TWI500360B (zh) 2015-09-11
TW201251523A (en) 2012-12-16
CN102612263A (zh) 2012-07-25
US20120186863A1 (en) 2012-07-26

Similar Documents

Publication Publication Date Title
JP2012169591A (ja) 多層配線基板
JP5795415B1 (ja) 配線基板及びその製造方法
KR101475109B1 (ko) 다층배선기판 및 그의 제조방법
JP5339928B2 (ja) 配線基板及びその製造方法
US9253897B2 (en) Wiring substrate and method for manufacturing the same
JP5461323B2 (ja) 半導体パッケージ基板の製造方法
JP4835124B2 (ja) 半導体ｉｃ内蔵基板及びその製造方法
KR101281410B1 (ko) 다층 배선기판
JP2012191204A (ja) プリント配線板の製造方法
CN103681559B (zh) 芯片封装基板和结构及其制作方法
JP2013149941A (ja) 多層配線基板及びその製造方法
JP2013187255A (ja) 配線基板の製造方法
JP2013135080A (ja) 多層配線基板の製造方法
TWI459879B (zh) Method for manufacturing multilayer flexible printed wiring board
JP5302920B2 (ja) 多層配線基板の製造方法
JP2013123035A (ja) 多層配線基板の製造方法
JP5530955B2 (ja) 多層配線基板
JP4445777B2 (ja) 配線基板、及び配線基板の製造方法
JP2012156325A (ja) 多層配線基板の製造方法、及びペースト印刷用マスク
JP4549694B2 (ja) 配線基板の製造方法及び多数個取り基板
KR101340349B1 (ko) 패키지 기판 및 이의 제조 방법
JP2024069007A (ja) 配線基板、配線基板の製造方法及び半導体装置の製造方法
TWI496243B (zh) 元件內埋式半導體封裝件的製作方法
JP2005079107A (ja) 配線基板の製造方法、及び配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140807

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150526

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151208

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160405