JP2017011013A - 検査用配線基板及び検査用配線基板の製造方法 - Google Patents

検査用配線基板及び検査用配線基板の製造方法 Download PDF

Info

Publication number
JP2017011013A
JP2017011013A JP2015122709A JP2015122709A JP2017011013A JP 2017011013 A JP2017011013 A JP 2017011013A JP 2015122709 A JP2015122709 A JP 2015122709A JP 2015122709 A JP2015122709 A JP 2015122709A JP 2017011013 A JP2017011013 A JP 2017011013A
Authority
JP
Japan
Prior art keywords
inspection
pad
wiring board
main surface
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015122709A
Other languages
English (en)
Inventor
平野 訓
Satoshi Hirano
訓 平野
明広 宇佐見
Akihiro Usami
明広 宇佐見
鈴木 哲夫
Tetsuo Suzuki
哲夫 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2015122709A priority Critical patent/JP2017011013A/ja
Publication of JP2017011013A publication Critical patent/JP2017011013A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】電子部品の電気特性検査の際に、検査プローブの滑りを抑制できる検査用配線基板及び検査用配線基板の製造方法を提供すること。【解決手段】本発明に係る検査用配線基板は、絶縁層及び導体層がそれぞれ1層以上積層された積層構造体を有し、電子部品の電気特性検査の際に用いられる検査用配線基板であって、積層構造体の主面上に、電気特性検査の際に検査プローブと当接する複数の電極パッドとなる複数のパッド部がアレイ状に配置されたパッド群と、パッド群の周囲に配置されたダミー金属層とを備え、パッド群を構成する複数のパッド部は、検査プローブと当接する側の主面に窪みを有することを特徴とする。【選択図】図1

Description

本発明は、電子部品の電気特性検査の際に用いられる検査用配線基板及び該検査用配線基板の製造方法に関する。
半導体チップ等の電子部品は、その製造工程において電気特性検査が行われる。この電気特性検査では、半導体チップの接続端子及び検査用配線基板の電極パッドに検査プローブを当接させて行われる。しかしながら、近年では、電子部品が備える接続端子の微細化及び狭ピッチ化が進んでおり、これに伴い上記検査用配線基板が備える電極パッドも微細化及び狭ピッチ化が進んでいる。
電極パッドの微細化が進むと、電極パッドの大きさ(上面視での表面積)が小さくなるため検査プローブを電極パッドに当接させる際に、検査プローブが滑って電極パッドから外れる虞がある。また、狭ピッチ化により電極パッドの間隔が狭くなっているため、滑った検査プローブが隣の電極パッドに接触し、電極パッド間でショート(短絡)し、電気特性検査において不合格と判定され、正確な検査ができない可能性がある。また、検査プローブと電極パッドとの位置合わせに高い精度が求められる。
従来の配線基板には、検査プローブと接続端子との接触を安定させるために、配線基板が備える接続端子の接続面(表面)のほぼ全面に、略正四角錘の形状をした複数の凹部が2次元かつ一様に点在するように形成されたものがある(例えば、特許文献1参照)。
また、被検査体のバンプ等の突起電極との接触信頼性を高めるために、突起電極に接触する接触部を平坦にした配線基板がある(例えば、特許文献2参照)。
また、半導体装置もしくは電子装置の外部端子との接触抵抗を低くするために、絶縁性基板上に形成された配線パターンと、該配線パターンと電気的に接続されるように形成された半導体装置もしくは電子装置の外部端子と接触する金属めっき突起を備え、該金属めっき突起が半導体装置もしくは電子装置の外部端子と接触する箇所の中心部分に凹みを有する検査用プローブ基板が提案されている(例えば、特許文献3参照)。
特開2005−129658号公報 特開平8−297142号公報 特開2001−242219号公報
しかしながら、電極パッドの微細化が進んだ現在では、特許文献1に開示される発明のように、略正四角錘の形状をした複数の凹部を2次元かつ一様に点在することは難しい。また、微細化された電極パッドに複数の凹部を2次元かつ一様に点在した場合、一つ一つの凹部が小さくなりすぎ、検査プローブの先端を凹部に捉えることができず、検査プローブの滑りを抑制することができない。
また、特許文献2に開示される発明では、突起電極と接触する接触部が平坦であるため、検査プローブの先端を確実に捉えることができず検査プローブが滑る虞がある。さらに、特許文献3に開示される発明は、電子装置の外部端子との接触抵抗を低くするための発明であり、検査プローブの滑りを抑制するためのものではない。また、金属めっき突起に凹みを形成するために複数の工程が必要であり製造工程が増えてしまう。
本発明は、上記の事情に対処してなされたものであり、電子部品の電気特性検査の際に、検査プローブの滑りを抑制できる検査用配線基板及び検査用配線基板の製造方法を提供することを目的とする。
上記目的を達成すべく、本発明に係る検査用配線基板は、絶縁層及び導体層がそれぞれ1層以上積層された積層構造体を有し、電子部品の電気特性検査の際に用いられる検査用配線基板であって、積層構造体の主面上に、電気特性検査の際に検査プローブと当接する複数の電極パッドとなる複数のパッド部がアレイ状に配置されたパッド群と、パッド群の周囲に配置されたダミー金属層とを備え、パッド群を構成する複数のパッド部は、検査プローブと当接する側の主面に窪みを有することを特徴とする。
本発明に係る検査用配線基板によれば、パッド群を構成する複数のパッド部は、検査プローブと当接する側の主面に窪みを有することを特徴としている。このため、検査プローブの先端が、パッド部の主面にある窪みに捉えられる。この結果、検査プローブの滑りを抑制することができる。また、検査プローブとの間に位置ずれが生じていても、検査プローブがパッド部の主面にある窪みに捉えられるため位置ずれを補正することができる。
本発明に係る検査用配線基板は、パッド群の外周部におけるパッド部の有する窪みの深さは、外周部よりも内周側におけるパッド部の有する窪みの深さよりも大きいことを特徴とする。
本発明に係る検査用配線基板によれば、パッド群の外周部におけるパッド部の有する窪みの深さが、外周部よりも内周側におけるパッド部の有する窪みの深さよりも大きいので、検査プローブとの間に位置ずれの生じやすいパッド群の外周部において、検査プローブの滑りを効果的に抑制することができる。また、検査プローブとの位置ずれを効果的に補正することができる。
本発明に係る検査用配線基板は、絶縁層及び導体層がそれぞれ1層以上積層された積層構造体を有し、電子部品の電気特性検査の際に用いられる検査用配線基板であって、積層構造体の主面上に、電気特性検査の際に検査プローブと当接する複数の電極パッドとなる複数のパッド部がアレイ状に配置されたパッド群を備え、パッド群を構成する複数のパッド部は、検査プローブと当接する側の主面に窪みを有し、パッド群の外周部におけるパッド部の有する窪みの深さは、外周部よりも内周側におけるパッド部の有する窪みの深さよりも大きいことを特徴とする。
本発明に係る検査用配線基板によれば、パッド群を構成する複数のパッド部は、検査プローブと当接する側の主面に窪みを有し、さらに、パッド群の外周部におけるパッド部の有する窪みの深さが、外周部よりも内周側におけるパッド部の有する窪みの深さよりも大きくなっている。このため、検査プローブとの位置ずれが特に生じやすいパッド群の外周部において、検査プローブの滑りを効果的に抑制することができるとともに、検査プローブとの位置ずれを効果的に補正することができる。
本発明に係る検査用配線基板の製造方法は、絶縁層及び導体層がそれぞれ1層以上積層された積層構造体を有し、電子部品の電気特性検査の際に用いられる検査用配線基板の製造方法であって、積層構造体の主面上に、電気特性検査の際に検査プローブと当接する複数の電極パッドとなる複数のパッド部がアレイ状に配置されたパッド群と、パッド群の周囲に配置されるダミー金属層と、をめっきにより同時に形成するめっき工程を有し、めっき工程において、検査プローブと当接する側のパッド部の主面に窪みを形成することを特徴とする。
本発明に係る検査用配線基板の製造方法によれば、電気特性検査の際に検査プローブと当接する複数の電極パッドとなる複数のパッド部がアレイ状に配置されたパッド群と、パッド群の周囲に配置されるダミー金属層と、をめっきにより同時に形成するめっき工程を有し、めっき工程において、検査プローブと当接する側のパッド部の主面に窪みを形成している。このため、検査プローブの先端が、パッド部の主面にある窪みに捉えられる。この結果、検査プローブの滑りを抑制することができる。また、検査プローブとの位置ずれを補正することができる。さらに、主面に窪みを有するパッド部を一つの工程で形成することができるので、製造工程を増やす必要がなく製造コストを抑制することができる。
以上説明したように、本発明によれば、電子部品の電気特性検査の際に、検査プローブの滑りを抑制できる検査用配線基板及び検査用配線基板の製造方法を提供することができる。
実施形態に係る検査用配線基板の平面図。 実施形態に係る検査用配線基板の一部断面図。 実施形態に係る検査用配線基板が備える電極パッドの断面図。 実施形態に係る検査用配線基板の製造工程図。 実施形態に係る検査用配線基板の製造工程図。 他の実施形態に係る検査用配線基板の一部断面図。
以下、本発明に係る実施形態について図面を参照しながら詳細に説明する。なお、実施形態に係る検査用配線基板はあくまでも一例であり、導体層と絶縁層とをそれぞれ少なくとも1層以上有する検査用配線基板であれば特に限定されるものではない。例えば、以下の実施形態では、コア基板を有する検査用配線基板を例に本発明を説明している。しかしながら、本発明は、コア基板を有しない、いわゆるコアレス配線基板についても適用可能である。なお、以下の説明では、検査プローブと当接する電極パッドとなるパッド部を備える側を表面側として説明する。
(配線基板の構成)
図1は、実施形態に係る検査用配線基板100の平面図である。図2は、図1に示すI−I線に沿って配線基板100を切断した切断面の一部を拡大した断面図である。
検査用配線基板100は、コア基板2と、コア基板2上に交互に積層された絶縁層41〜44及び導体層33,34とで構成される積層構造体と、この積層構造体の表面側の主面上に、電気特性検査の際に検査プローブ(不図示)と当接する複数の電極パッドとなる複数のパッド部35がアレイ状に配置されたパッド群及びパッド群の周囲に配置されたダミー金属層36を備える。ダミー金属層36は、パッド群を取り囲むようにパッド群から所定の間隔をあけて配置され、パッド群を構成する複数のパッド部35から電気的に独立している。また、上記積層構造体の裏面側の主面上には、複数の電極パッドとなる複数のパッド部37がアレイ状に配置されたパッド群を備える。
コア基板2は、表面及び裏面にそれぞれ導体層31及び導体層32が形成された耐熱性樹脂板(たとえばビスマレイミド−トリアジン樹脂板)や、繊維強化樹脂板(たとえばガラス繊維強化エポキシ樹脂)等で構成された板状の樹脂製基板である。コア基板2には、ドリル等により穿設されたスルーホール21が形成され、その内壁面には導体層31及び導体層32を電気的に接続するスルーホール導体22が形成されている。さらに、スルーホール導体22内は、エポキシ樹脂等の樹脂製穴埋め材23により充填されている。
コア基板2の表面側には、絶縁層41,43及び導体層33が積層されている。また、コア基板2の裏面側には、絶縁層42,44及び導体層34が積層されている。
絶縁層41〜44は、例えば、エポキシ系の樹脂フィルムで構成されている。絶縁層41〜44には、厚さ方向に貫通するビアホール41A〜44Aがそれぞれ形成されている。ビアホール41A〜44A内には、ビアホール41A〜44Aを埋設するようにしてビア導体51〜54がそれぞれ充填されている。ビア導体51は導体層31及び導体層33を、ビア導体52は導体層32及び導体層34を、ビア導体53は導体層33及びパッド部35を、ビア導体54は導体層34及びパッド部37をそれぞれ電気的に接続している。
導体層31〜34は、電気的良導体である銅(Cu)等で構成される。導体層31〜34は、各々ビア導体51〜54と接続されるビアランド31A〜34Aと、ビアランド31A〜34Aと接続される配線31B〜34Bとをそれぞれ備える。
パッド部35は、電気的良導体である銅(Cu)等で構成される。パッド部35は、検査用配線基板100の表面側に設けられており、表面に金属めっき層が積層されることにより、半導体チップ等の電子部品の電気特性検査を行う際に検査プローブと当接する電極パッドとなる。
パッド部35の表面に積層される金属めっき層は、Ni層、Sn層、Ag層、Pd層、Au層等の金属層から選択される単一又は複数の層で構成される。例えば、Ni(ニッケル)、Pd(パラジウム)、Au(金)を同順にパッド部35の表面に積層し、金属めっき層としてもよい。また、コバルト(Co)やニッケル(Ni)などを添加して硬質化した、いわゆる硬質金めっき層をパッド部35の表面に積層し、金属めっき層としてもよい。硬質金めっき層をパッド部35の表面に積層した場合、耐摩耗性に優れるため寿命が延びる。
パッド部37は、電気的良導体である銅(Cu)等で構成される。パッド部35は、検査用配線基板100の裏面側に設けられており、パッド部35と同様に表面に金属めっき層が積層されることで電極パッドとなる。
図3は、実施形態に係る検査用配線基板100が備えるパッド部35の断面図である。図3(a)は、図1に示すようにアレイ状に配置されたパッド群のうち、外周部におけるパッド部35の断面図、図3(b)は、図1に示すようにアレイ状に配置されたパッド群のうち、外周部よりも内周側の中央部におけるパッド部35の断面図である。
図3(a)及び図3(b)に示すように、パッド部35は、検査プローブ(不図示)と当接する側の主面35aに窪み35bを有する。窪み35bは、パッド部35に一つ形成され、窪み35bを形成する主面35aの部分は曲面になっている。そして、パッド群の外周部におけるパッド部35の有する窪み35bの深さD1は、外周部よりも内周側の中央部におけるパッド部35の有する窪み35bの深さD2よりも大きくなっている。ここで、深さD1,D2は、それぞれパッド部35の主面35aの最も高い位置からパッド部35の窪み35bの最も深い位置までの距離である。
なお、上述したように、パッド部35の表面には金属めっき層が積層されるが、金属めっき層の厚みは、通常、数μm程度であること、及び金属めっき層は、パッド部25の表面形状に沿うようにして積層される。このため、パッド部35の表面に金属めっき層を積層して電極パッドとしても、検査プローブ(不図示)と当接する側の主面には、窪みが存在する。なお、検査プローブの滑りを抑制するためには、金属めっき層を積層した後で、検査プローブが当接する主面側の窪みの深さが3μm以上であることが好ましい。
通常、半導体チップ等の電子部品では、アレイ状に配置された外部接続端子のうち、外周部に配置された接続端子が信号用(Signal)、外周部よりも内周側の中央部に配置された接続端子が電力供給用(Power Supply)、接地用(GND)として用いられることが多い。そして電子部品の電気検査では、信号用(Signal)の接続端子についてより精密な検査が行われるため、検査プローブとの導通だけでなく接触抵抗も問題となる。
つまり、電子部品の電気検査の際には、複数のパッド部35がアレイ状に配置されたパッド群のうち、外周部に配置されたパッド部35において、検査プローブの滑りをより確実に抑制し、接触抵抗が小さくなるように接触させる必要がある。このため、この実施形態では、図3(a)及び図3(b)に示すように、検査用配線基板100が備えるパッド部35は、パッド群の外周部におけるパッド部35の有する窪み35bの深さD1が、外周部よりも内周側の中央部におけるパッド部35の有する窪み35bの深さD2よりも大きくなっている。
このため、より確実な検査プローブの滑りの抑制が必要である外周部に配置されたパッド部35において、検査プローブの滑りをより確実に抑制することができる。また、検査プローブとの接触抵抗を小さくすることができる。この結果、信号(Signal)検査用の電極パッドが配置された外周部においてより精密な検査を行うことができる。
なお、本実施形態では、一部のパッド部35において、パッド群の外周部におけるパッド部35の有する窪み35bの深さD1が、外周部よりも内周側の中央部におけるパッド部35の有する窪み35bの深さD2よりも大きくないものが存在する可能性があるが、パッド群全体としては、パッド群の外周部におけるパッド部35の有する窪み35bの深さD1が、外周部よりも内周側の中央部におけるパッド部35の有する窪み35bの深さD2よりも大きい傾向となっている。
(検査用配線基板の製造方法)
次に、図2〜図5を参照して、本実施形態における検査用配線基板100の製造方法について説明する。
板状の樹脂製基板の表面及び裏面に銅箔が貼付された銅張積層板を準備する。また、銅張積層板に対してドリルを用いて孔あけ加工を行い、スルーホール21となる貫通孔を所定位置にあらかじめ形成しておく。なお、スルーホール21形成工程の後、加工部分のスミアを除去するデスミア処理を行うことが望ましい。
次に、従来公知の手法に従って無電解銅めっき及び電解銅めっきを行うことでスルーホール21の内壁にスルーホール導体22を形成し、銅張積層板の両面に銅めっき層を形成する。 その後、スルーホール導体22内をエポキシ樹脂等の樹脂穴埋め材23で充填し、さらに、銅張積層板の両面の銅箔上に形成された銅めっき層を所望の形状にエッチングして銅張積層板の表面及び裏面に導体層31,32を構成するビアランド31A,32A及び配線31B,32Bをそれぞれ形成する(図4参照)。
なお、導体層31,32を構成するビアランド31A,32A及び配線31B,32Bの表面は、銅表面粗化剤(例えば、メックエッチボンドCZ:メック社製)により粗化しておくことが好ましい。
次に、コア基板2の表面側及び裏面側に樹脂フィルムを積層し、真空下において加圧加熱することにより硬化させて絶縁層41,42を形成する。これにより、コア基板2の表面及び裏面が絶縁層41,42により覆われる。
次に、絶縁層41,42に対して、例えばCO2ガスレーザやYAGレーザから所定強度のレーザ光を照射し、ビアホール41A,42Aをそれぞれ形成する。その後、ビアホール41A,42Aを含む絶縁層41,42に対して粗化処理を実施する。なお、絶縁層41,42がフィラーを含む場合、粗化処理を実施するとフィラーが遊離して絶縁層41,42上に残存するため適宜水洗を行う。
次に、ビアホール41A,42Aに対してデスミア処理及びアウトラインエッチングを施し、ビアホール41A,42A内を洗浄する。なお、上記水洗とデスミア処理との間にエアーブロー処理を行ってもよい。水洗により遊離したフィラーが完全に除去されていない場合でも、エアーブロー処理によりフィラーの残存をより確実に抑制することができる。
次に、絶縁層41,42に対して、電解めっきのためのシード層(第1の導体層)を形成する。なお、シード層は、従来公知の手法、例えば、無電解銅めっき、スパッタ(PVD)や真空蒸着等により形成することができる。
その後、絶縁層41,42上のシード層上に所望のパターンの開口を有する感光性樹脂からなるレジスト層を形成し、レジスト層の非形成部分に電解銅めっきを行うことにより、第2の導体層を形成する。その結果、ビア導体51,52がそれぞれ形成されるとともに、導体層33,34を構成するビアランド33A,34A及び配線33B,34Bがそれぞれ形成される。なお、ビア導体51,52、ビアランド33A,34A及び配線33B,34Bをそれぞれ形成した後、レジスト層及びレジスト層の下のシード層を除去する(図5参照)。
なお、導体層33,34を構成するビアランド33A,34A及び配線33B,34Bの表面は、銅表面粗化剤(例えば、メックエッチボンドCZ:メック社製)により粗化しておくことが好ましい。
次に、導体層33,34及び絶縁層41,42上に樹脂フィルムを積層し、真空下において加圧加熱することにより硬化させて絶縁層43,44をそれぞれ形成する。
次に、絶縁層43,44に対して、例えばCO2ガスレーザやYAGレーザから所定強度のレーザ光を照射し、ビアホール43A,44Aをそれぞれ形成した後、ビアホール43A,44Aを含む絶縁層43,44に対して粗化処理を実施する。
次に、ビアホール43A,44Aに対してデスミア処理及びアウトラインエッチングを施し、ビアホール43A,44A内を洗浄する。次に、絶縁層43,44に対して、電解めっきのためのシード層(第1の導体層)を形成する。なお、シード層は、従来公知の手法、例えば、無電解銅めっき、スパッタ(PVD)や真空蒸着等により形成することができる。
その後、絶縁層43,44上のシード層上に所望のパターンの開口を有するレジスト層を形成し、レジスト層の非形成部分に電解銅めっきを行うことにより、第2の導体層を形成する。その結果、ビア導体53,54がそれぞれ形成されるとともに、積層構造体の表面側に複数のパッド部35がアレイ状に配置されたパッド群及びダミー金属層36が同時に形成される。また、このとき、積層構造体の裏面側に複数のパッド部37が形成される。
なお、複数のパッド部35がアレイ状に配置されたパッド群及びダミー金属層36を電解めっきにより同時に形成することで、パッド部35だけでなくダミー金属層36にもめっき電流が流れることになる。このため、パッド部35に流れるめっき電流が減少し、検査プローブと当接する側のパッド部35の主面35aに窪み35bが形成される。
また、パッド部35に流れるめっき電流の減少は、ダミー金属層36に近いパッド群の外周部において顕著である。このため、図3(a)及び図3(b)に示すように、パッド群の外周部におけるパッド部35の有する窪み35bの深さD1が、外周部よりも内周側におけるパッド部35の有する窪み35bの深さD2よりも大きくなる。
なお、パッド部35、ダミー金属層36及びパッド部37を形成した後は、レジスト層及びレジスト層の下のシード層を除去し、本実施形態に係る検査用配線基板100を得る(図2参照)。
図1に示す検査用配線基板100を得た後、パッド部35,37の表面に金属めっき層を積層し、パッド部35,37を電極パッドとする。ここで、金属めっき層を形成する前に、パッド部35,37表面を銅表面粗化剤(例えば、メックエッチボンドCZ:メック社製)により粗化してもよい。また、ダミー金属層36の表面にも金属めっき層を積層してもよい。
以上のように、本実施形態に係る検査用配線基板100は、絶縁層及び導体層がそれぞれ1層以上積層された積層構造体を有し、電子部品の電気特性検査の際に用いられる検査用配線基板であって、積層構造体の主面上に、電気特性検査の際に検査プローブと当接する複数の電極パッドとなる複数のパッド部35がアレイ状に配置されたパッド群と、パッド群の周囲に配置されたダミー金属層36とを備え、パッド群を構成する複数のパッド部35は、検査プローブと当接する側の主面35aに窪み35bを有している。このため、検査プローブの先端が、パッド部35の主面35aにある窪み35bに捉えられる。この結果、検査プローブの滑りを抑制することができる。また、検査プローブとの位置ずれを補正することができる。
また、本実施形態に係る検査用配線基板100は、パッド群の外周部におけるパッド部35の有する窪み35bの深さD1は、外周部よりも内周側におけるパッド部35の有する窪み35bの深さD2よりも大きくなっている。このため、より精密な検査が必要である信号線(Signal Line)の接続端子が配置される外周部において、検査プローブの滑りをより確実に抑制することができる。また、検査プローブとの位置ずれが生じやすいパッド群の外周部において、検査プローブとの位置ずれを効果的に補正することができる。さらに、検査プローブとの接触抵抗を小さくすることができる。この結果、信号(Signal)検査用の電極パッドが配置された外周部においてより精密な検査を行うことができる。
さらに、検査用配線基板100の製造方法は、絶縁層及び導体層がそれぞれ1層以上積層された積層構造体を有し、電子部品の電気特性検査の際に用いられる検査用配線基板の製造方法であって、積層構造体の主面上に、電気特性検査の際に検査プローブと当接する複数のパッド部35となる複数のパッド部35がアレイ状に配置されたパッド群と、パッド群の周囲に配置されるダミー金属層36と、をめっきにより同時に形成するめっき工程を有し、めっき工程において、検査プローブと当接する側のパッド部の主面に窪みを形成している。このため、検査プローブの先端が、パッド部35の主面35aにある窪み35bに捉えられ、検査プローブの滑りを抑制することができる。また、検査プローブとの位置ずれを補正することができる。また、主面35aに窪み35bを有するパッド部35を一つの工程で形成することができるので、製造工程を増やす必要がなく製造コストを抑制することができる。
(他の実施形態)
なお、本発明は、上記実施形態に限定されるものではない。例えば、図6に示すように、絶縁層43,44上にパッド部35,37以外の配線38,39をそれぞれ設ける場合、配線38,39を覆うために、絶縁層43,44上にそれぞれパッド部35,37を露出させる開口部61A,62Aを有するレジスト層61,62を設けるようにしてもよい。
また、図1では、複数のパッド部35がアレイ状に配置されたパッド群の周囲一面にダミー金属層36を形成しているが、ダミー金属層36の配置位置及び大きさは、図1に示す例に限られない。例えば、ダミー金属層36を複数の領域に分けて上記パッド群の周囲に配置するようにしても良い。ダミー金属層36の配置位置や大きさにより、パッド部35の主面35aに形成できる窪み35bの大きさを制御することができる。また、複数のパッド部35の形成後にダミー金属層36は除去することもできる。
また、図3では、パッド部35の主面35aに形成された窪み35bの最も深い部分が絶縁層43の表面(積層構造体の表面側の主面)よりも上方に位置しているが、パッド部35の主面35aに形成された窪み35bの最も深い部分が絶縁層43の表面(積層構造体の表面側の主面)よりも下方に位置していてもよい。
さらに、上記実施形態では、樹脂絶縁層及び導体層がそれぞれ1層以上積層された、いわゆるオーガニック配線基板に本発明を適用した例について説明したが、絶縁層をセラミックで形成した、いわゆるセラミック配線基板にも適用可能である。
2…コア基板
21…スルーホール
22…スルーホール導体
23…樹脂製穴埋め材
31〜34導体層
31A〜34A…ビアランド
31B〜34B…配線
35…パッド部
36…ダミー金属層
37…パッド部
41〜44…絶縁層
41A〜44A…ビアホール
51〜54…ビア導体
61,62…レジスト層
61A,62A…開口部
100…検査用配線基板

Claims (4)

  1. 絶縁層及び導体層がそれぞれ1層以上積層された積層構造体を有し、電子部品の電気特性検査の際に用いられる検査用配線基板であって、
    前記積層構造体の主面上に、前記電気特性検査の際に検査プローブと当接する複数の電極パッドとなる複数のパッド部がアレイ状に配置されたパッド群と、前記パッド群の周囲に配置されたダミー金属層とを備え、
    前記パッド群を構成する複数の前記パッド部は、
    前記検査プローブと当接する側の主面に窪みを有することを特徴とする検査用配線基板。
  2. 前記パッド群の外周部における前記パッド部の有する窪みの深さは、前記外周部よりも内周側おける前記パッド部の有する窪みの深さよりも大きいことを特徴とする請求項1に記載の検査用配線基板。
  3. 絶縁層及び導体層がそれぞれ1層以上積層された積層構造体を有し、電子部品の電気特性検査の際に用いられる検査用配線基板であって、
    前記積層構造体の主面上に、前記電気特性検査の際に検査プローブと当接する複数の電極パッドとなる複数のパッド部がアレイ状に配置されたパッド群を備え、
    前記パッド群を構成する複数の前記パッド部は、
    前記検査プローブと当接する側の主面に窪みを有し、
    前記パッド群の外周部における前記パッド部の有する窪みの深さは、前記外周部よりも内周側おける前記パッド部の有する窪みの深さよりも大きいことを特徴とする検査用配線基板。
  4. 絶縁層及び導体層がそれぞれ1層以上積層された積層構造体を有し、電子部品の電気特性検査の際に用いられる検査用配線基板の製造方法であって、
    前記積層構造体の主面上に、前記電気特性検査の際に検査プローブと当接する複数の電極パッドとなる複数のパッド部がアレイ状に配置されたパッド群と、前記パッド群の周囲に配置されるダミー金属層と、をめっきにより同時に形成するめっき工程を有し、
    前記めっき工程において、前記検査プローブと当接する側の前記パッド部の主面に窪みを形成することを特徴とする検査用配線基板の製造方法。
JP2015122709A 2015-06-18 2015-06-18 検査用配線基板及び検査用配線基板の製造方法 Pending JP2017011013A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015122709A JP2017011013A (ja) 2015-06-18 2015-06-18 検査用配線基板及び検査用配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015122709A JP2017011013A (ja) 2015-06-18 2015-06-18 検査用配線基板及び検査用配線基板の製造方法

Publications (1)

Publication Number Publication Date
JP2017011013A true JP2017011013A (ja) 2017-01-12

Family

ID=57764287

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015122709A Pending JP2017011013A (ja) 2015-06-18 2015-06-18 検査用配線基板及び検査用配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP2017011013A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112259515A (zh) * 2020-11-10 2021-01-22 杭州晶通科技有限公司 用于优化扇出型封装金属互联工艺的测试片及其测试方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0245681U (ja) * 1988-09-22 1990-03-29
JP2001242219A (ja) * 2000-03-01 2001-09-07 Hitachi Cable Ltd 検査用プローブ基板及びその製造方法
JP2004263218A (ja) * 2003-02-28 2004-09-24 Toppan Printing Co Ltd パターンめっき方法
JP2007103878A (ja) * 2005-10-07 2007-04-19 Ngk Spark Plug Co Ltd 配線基板及びその製法方法
JP2012141274A (ja) * 2010-12-29 2012-07-26 Samsung Electro-Mechanics Co Ltd プローブカード用セラミック基板及びその製造方法
JP2012169591A (ja) * 2011-01-24 2012-09-06 Ngk Spark Plug Co Ltd 多層配線基板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0245681U (ja) * 1988-09-22 1990-03-29
JP2001242219A (ja) * 2000-03-01 2001-09-07 Hitachi Cable Ltd 検査用プローブ基板及びその製造方法
JP2004263218A (ja) * 2003-02-28 2004-09-24 Toppan Printing Co Ltd パターンめっき方法
JP2007103878A (ja) * 2005-10-07 2007-04-19 Ngk Spark Plug Co Ltd 配線基板及びその製法方法
JP2012141274A (ja) * 2010-12-29 2012-07-26 Samsung Electro-Mechanics Co Ltd プローブカード用セラミック基板及びその製造方法
JP2012169591A (ja) * 2011-01-24 2012-09-06 Ngk Spark Plug Co Ltd 多層配線基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112259515A (zh) * 2020-11-10 2021-01-22 杭州晶通科技有限公司 用于优化扇出型封装金属互联工艺的测试片及其测试方法

Similar Documents

Publication Publication Date Title
KR101049390B1 (ko) 다층 프린트 배선판 및 그 제조 방법
JP5350830B2 (ja) 多層配線基板及びその製造方法
US9578745B2 (en) Printed wiring board, method for manufacturing printed wiring board and package-on-package
JP5101169B2 (ja) 配線基板とその製造方法
KR101506785B1 (ko) 인쇄회로기판
JP4133560B2 (ja) プリント配線基板の製造方法およびプリント配線基板
TWI454192B (zh) 具有電子元件之印刷電路板的製造方法
US8383950B1 (en) Metal etch stop fabrication method and structure
US9295150B2 (en) Method for manufacturing a printed circuit board
US20040150080A1 (en) Package substrate for electrolytic leadless plating and manufacturing method thereof
JPWO2009141927A1 (ja) プリント配線板及びその製造方法
JP2012019080A (ja) 配線基板の製造方法及び配線基板
TW201601262A (zh) 中介層、半導體裝置、中介層的製造方法及半導體裝置的製造方法
CN104247584B (zh) 印刷电路板及其制造方法
US7605075B2 (en) Multilayer circuit board and method of manufacturing the same
JP2019176068A (ja) 印刷配線板および印刷配線板の製造方法
KR100720049B1 (ko) 다층 배선판 및 그 제조 방법
KR20060106766A (ko) 전해 도금을 이용한 회로 기판의 제조 방법
JP6250309B2 (ja) 多層配線基板の製造方法
TWI393229B (zh) 封裝基板的製作方法及其結構
JP4703456B2 (ja) 電気信号測定用治具
TWI771534B (zh) 佈線板及其製造方法
JP2015220354A (ja) 配線基板の製造方法
JP6301595B2 (ja) 配線基板、多層配線基板の製造方法
KR100576652B1 (ko) 양면 배선기판의 제조방법

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20161005

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20161007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161207

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170823