JP2012204840A - 界面接触抵抗の測定方法、界面接触抵抗の測定のための半導体デバイス、及びその製造方法 - Google Patents

Abstract

【課題】 コンタクト抵抗を精度よく測定することが可能な測定方法を提供する。
【解決手段】 実施形態に係るテストデバイスは、コンタクト抵抗を測定するためのテストデバイスであって、拡散層上に形成され、互いに分離された第１のシリサイド層１０２、第２のシリサイド層１０４及び第３のシリサイド層２０２と、第１のシリサイド層に接続された第１の電極１０８と、第２のシリサイド層に接続された第２の電極１１０と、第１のシリサイド層に接続された第３の電極１１２と、第３のシリサイド層に接続された第４の電極１１４とを備え、第１の電極及び第２の電極によって第１のシリサイド層から第２のシリサイド層に定電流が流され、第３の電極及び第４の電極によって第１のシリサイド層と拡散層との間で電位差が測定される。
【選択図】図２

Description

ここで説明される実施形態は、一般に、シリサイド層と半導体基板との界面の接触抵抗（界面接触抵抗）（specific contact resistivity）の測定方法、界面接触抵抗の測定のための半導体デバイス、及びその製造方法に関する。

シリコン大規模集積回路は、他のデバイス技術同様、将来の最先端情報化社会を支えるために、用途が増加している。集積回路は、トランジスタ等の複数の半導体デバイスによって構成されており、種々の技術によって生産されている。半導体デバイスの集積化及び演算速度を高速化するため、半導体デバイスのスケーリング（例えば、半導体デバイスのサイズ及び形体の縮小）が続けられている。半導体デバイスの最小加工寸法を縮小することは、集積回路の演算速度、性能、密度、コスト等を改善させる。しかしながら、半導体デバイス及びデバイス最小加工寸法が小さくなるにしたがって、高信頼性及び高速性を有する小さなデバイスを製造するために、材料の選択やデバイス特性の測定が重要になってきている。

例えば、シリコンに対するオーミック及び整流のためのコンタクトを形成するために、シリサイドが導入されている。従来の相補的金属酸化物シリコン（ＣＭＯＳ）デバイスにおいて、ＭＯＳ電界効果トランジスタ（ＭＯＳＦＥＴ）のゲート、ソース及び／又はドレイン領域に対し、シリサイドはシート抵抗及び接触抵抗を減少させる。デバイススケールが縮小されるにしたがって、シリサイド−半導体界面接触抵抗は、抵抗全体に対して重要な役割を果たしてきている。したがって、シリサイド−半導体コンタクト抵抗の正確な測定は、信頼性の高い高速なデバイスの製造に欠かせない。

一般的に用いられているテスト構造及び界面接触抵抗測定の方法は、クロスブリッジケルビン抵抗（cross-bridge Kelvin resistance）（ＣＢＫＲ）と呼ばれる４端子ケルビンテスト構造である。原理的に、ＣＢＫＲテスト構造は、下地の半導体或いは電極等のコンタクト用金属の抵抗の影響なしに、界面接触抵抗（specific contact resistance or contact resistivity）を測定及び抽出することを可能にする。しかしながら、ＣＢＫＲテスト構造は、寄生電流からの影響に対して敏感であり、それによって測定精度が低下し、特に界面接触抵抗が１×１０^-6Ω・ｃｍ² よりも低い場合に測定精度が低下する。それ故、ＣＢＫＲ法には測定下限の最小コンタクト抵抗が存在する。したがって、コンタクト抵抗を精度よく測定できることが望まれており、将来の世代の半導体デバイス技術において要求されている例えば１×１０^-9Ω・ｃｍ²前後のコンタクト抵抗を精度よく測定できることが望まれている。

界面接触抵抗を精度よく測定することが可能な測定方法及びテストデバイス等を提供する。

実施形態に係るテストデバイスは、界面接触抵抗を測定するためのテストデバイスであって、拡散層上に形成され、互いに分離された第１のシリサイド層、第２のシリサイド層及び第３のシリサイド層と、前記第１のシリサイド層に接続された第１の電極と、前記第２のシリサイド層に接続された第２の電極と、前記第１のシリサイド層に接続された第３の電極と、前記第３のシリサイド層に接続された第４の電極と、を備え、前記第１の電極及び前記第２の電極によって前記第１のシリサイド層から前記第２のシリサイド層に定電流が流され、前記第３の電極及び前記第４の電極によって前記第１のシリサイド層と前記拡散層との間で電位差が測定される。

図１は、実施形態に係る界面接触抵抗を測定するための４−プローブ技術を示した断面図である。 図２は、実施形態に係る界面接触抵抗を測定するための４−プローブ技術を示した上面図である。 図３は、実施形態に係る界面接触抵抗を測定するためのテスト構造を示した上面図である。 図４は、実施形態に係る界面接触抵抗を測定するためのテスト構造を示した断面図である。 図５は、実施形態に係る界面接触抵抗を測定するためのテスト構造を示した断面図である。 図６は、実施形態に係る界面接触抵抗を測定するためのテスト構造のシリサイド層を拡大した図である。 図７は、実施形態に係り、シリサイド層及び半導体基板間の界面接触抵抗を測定するためのテスト構造を形成するプロセスを示した図である。 図８は、実施形態に係り、シリサイド層及び半導体基板間の界面接触抵抗を測定するためのテスト構造を形成するプロセスを示した図である。 図９は、実施形態に係り、シリサイド層及び半導体基板間の界面接触抵抗を測定するためのテスト構造を形成するプロセスを示した図である。 図１０は、実施形態に係り、シリサイド層及び半導体基板間の界面接触抵抗を測定するためのテスト構造を形成するプロセスを示した図である。 図１１は、実施形態に係り、シリサイド層及び半導体基板間の界面接触抵抗を測定するためのテスト構造を形成するプロセスを示した図である。 図１２は、実施形態に係り、シリサイド層及び半導体基板間の界面接触抵抗を決定するための例示的な方法を示したフロー図である。 図１３は、実施形態に係り、シリサイド層及び半導体基板間の界面接触抵抗を測定するためのテスト構造を製造する例示的な方法を示したフロー図である。 図１４は、実施形態に係り、シリサイド層及び半導体基板間の界面接触抵抗を測定するためのテスト構造上に測定プローブをセットアップする例示的な方法を示したフロー図である。

以下、実施形態を図面を参照して説明する。

本主題のイノベーションは、テスト構造、テスト構造を製造する方法、及びテスト構造を使用する方法を提供する。テスト構造及び測定レイアウト（例えばプローブ位置のレイアウト）は、半導体基板上の金属−半導体合金層間の界面接触抵抗の高精度の測定を容易にする。シリサイド層等の金属−半導体合金層とシリコン基板等の半導体基板との間の界面接触抵抗は、半導体デバイスのソース／ドレイン抵抗の全体に大きく寄与し、半導体デバイスがより小さいサイズにスケーリングされると顕著になってくる。

さらに、半導体デバイスの寸法が縮小されるにしたがって、シリサイド層とシリコン基板との間の界面接触抵抗の大きさが減少する。したがって、小さいコンタクト抵抗の正確な測定が、現在及び将来の世代において半導体デバイスを効果的に設計し、特性評価し、及び検査するために望まれている。従来の測定技術は、寄生効果、電流の集中等に起因して、低いコンタクト抵抗での測定の正確性に欠けていた。本発明の実施形態により、１×１０^-9Ω・ｃｍ² 或いはそれよりも低いコンタクト抵抗でのコンタクト抵抗の高精度の測定が可能である。

以下の説明及び添付の図面によって、明細書を実例を挙げて説明をする。これら図面は、ごく限られた実例ではあるが、本明細書に用いられている原理を示唆するものである。本明細書の他の効果及び新規な特徴は、その図面を考慮すると、以下に開示された情報の詳細な説明により明らかになる。

実施形態を図面を参照して説明する。図面では同じ参照番号が同じ要素に対して一貫して用いられている。以下の説明では、説明のために、実施形態の統一した理解を与えるために、多くの具体的な詳細を示す。しかしながら、実施形態がこれらの具体的な詳細がなくても実施できることは明らかである。他の例として、公知の構成及びデバイスは、実施形態の説明を容易にするために、ブロック図によって示される。

図１及び図２は、本発明の実施形態にしたがった、コンタクト抵抗を測定するための４−端子（four-probe）技術の断面図（図１）及び上面図（図２）である。図１及び図２は、図面に関連させて説明される。図１は、図２に示された構成のＡ−Ａ線に沿った断面図である。

図１の断面図では、基板１００が示されている。基板１００は、シリコン、或いはゲルマニウム等の他の半導体材料である。基板１００は、拡散層を形成するためにドープされた領域を含んでいる。その上には、一連のシリサイド層として、シリサイド層１０２及びシリサイド層１０４が形成されている。シリサイド層１０２とシリサイド層１０４とを分離するシリサイドブロック層１０６は、酸化物或いは他の絶縁材料で形成されている。シリサイドブロック層１０６は、シリサイド層１０２或いはシリサイド層１０４からの横方向の電流を減少させる。さらに、シリサイドブロック層１０６は、シリサイド層１０２及びシリサイド層１０４（或いは、それらに作成されたコンタクト）を、他のコンタクト、金属、ゲート構造等（図示せず）から分離させている。シリサイド層１０２（第１のシリサイド層）上には、電極１０８（電極１）が配置されている。電極１０８は電流源（図示せず）に接続されており、電流は、シリサイド層１０２を通り、基板１００を横切り、シリサイド層１０４を通り、シリサイド層１０４上に配置され、電流源に接続された電極１１０（電極２）に流れ込み、回路が構成される。

また、シリサイド層１０２上には、図１及び図２に示されるように、電極１１２（電極３）が配置されている。さらに、電極１１４（電極４）が、図２の上面図に示されるように、シリサイド層２０２（第３のシリサイド層）上に配置されている。図２に示されるように、基板層及び／又はシリサイドブロック層２００は、シリサイド層１０２をシリサイド層２０２から分離している。基板１００及び基板２００は、例えばシリコン等の半導体材料の単一スラブ（slab）であり、その上に、図１に示されたシリサイドブロック層１０６等の第１のシリサイドブロック層、及び第２のシリサイドブロック層（図示せず）が形成され、シリサイド層１０２、シリサイド層１０４及びシリサイド層２０２を互いに分離していることが理解される。

電極１１２及び電極１１４は、シリサイド層１０２及びシリサイド層２０２間の電圧Ｖを測定するように構成された電圧計に接続されている。電極１１２及び電極１１４間の電圧Ｖ及び電極１０８及び１１０間に流れる電流に基づいて、例えば、シリサイド層１０２及び基板１００間のコンタクト抵抗が決定される。さらに、界面接触抵抗（specific contact resistance or contact resistivity）が、コンタクト抵抗から抽出される。

コンタクト抵抗は、以下の原理に基づき、図１及び図２に示された４−プローブ技術から決定される。電流Ｉが、電極１０８から電極１１０に流され、それによって電極１０８及び電極１１０間で少なくとも３つの電位降下が生じる。例えば、第１の電位降下は、シリサイド層１０２及び基板１００間のコンタクト抵抗に起因し、第２の電位降下は、基板１００に沿ったシート抵抗に起因し、第３の電位降下は、基板１００及びシリサイド層１０４間のコンタクト抵抗に起因する。電極１１２及びで電極１１４間の電圧を測定する高入力インピーダンスを有する電圧計には、ほとんど電流が流れない。それ故、電極１１４の電位は、電極１１２が配置されたシリサイド層１０２とシリサイド層２０２との間の基板１００の電位にほぼ等しい。したがって、電極１１２及び電極１１４間で測定される電圧は、シリサイド層１０２及び基板１００間のコンタクト抵抗のみに起因するものであり、シート抵抗や基板１００及びシリサイド層１０４間のコンタクト抵抗の影響は受けない。言い換えると、シリサイド層１０２及び基板１００間のコンタクト抵抗Ｒ_c は以下の式で決定される。

Ｒ_c ＝Ｖ／Ｉ
ここで、Ｖは電極１１２及び電極１１４間で測定される電圧であり、Ｉは電極１０８及び電極１１０間を流れる電流である。コンタクト抵抗が決定されると、界面接触抵抗ρ_c は以下の式にしたがって計算される。

ρ_c ＝Ｒ_c Ａ_c
ここで、Ａ_c は、例えば基板１００上に形成されたシリサイド層１０２の面積のようなコンタクト面積である。

図３から図５に移ると、実施形態に係るテスト構造３００の図が示されている。具体的には、図３は、テスト構造３００の上面図であり、図４は、図３に示された破線Ａ−Ａに沿ったテスト構造３００の断面図であり、図５は、図３に示された破線Ｂ−Ｂに沿ったテスト構造３００の断面図である。

図３に示されるように、テスト構造３００は、シリコン基板（図４において、基板或いは拡散層４００として示されている）の拡散層上に設けられた第１のシリサイドブロック層３０２と、シリコン基板（図５において、基板或いは拡散層５００として示されている）の拡散層上に設けられた第２のシリサイドブロック層３０４とを含んでいる。第１のシリサイドブロック層３０２は、シリコン基板上に設けられた第１のシリサイド層３０６を、シリコン基板の拡散層上に設けられた第２のシリサイド層３０８から分離している。同様に、第２のシリサイドブロック層３０４は、第１のシリサイド層３０６を第３のシリサイド層３１０から分離している。シリサイドブロック層３０２及びシリサイドブロック層３０４は、酸化物材料或いは他の絶縁物材料から製造される。テスト構造３００は、例えば酸化物等の絶縁物から形成されたＳＴＩ（shallow trench isolation）３１２を含んでおり、リーク電流を避けるためにＳＴＩによって半導体デバイスが分離されている。例えば、ＳＴＩ３１２は、シリサイド層３０６、３０８及び３１０を互いに分離し、それらの間の電流がシリサイドブロック層３０２及び３０４下のシリコン基板を流れないようにしている。

第１のシリサイド層３０６上には、電極コンタクト３２４及び金属配線３２２を含んだ電極３２０（第１の電極或いは電極１）が配置されている。金属配線３２２は、電極３２０を電流源に接続することを可能にし、電極コンタクト３２４は、電極３２０を第１のシリサイド層３０６に接続することを容易にしている。図４及び図５に示されるように、絶縁層４２２は、金属配線３２２と第１のシリサイド層３０６との間に設けられ、電流コンタクト３２４だけが第１のシリサイド層３０６に電流を流すようにしている。しかしながら、他の実施形態では、電極３２０は金属配線３２２を介して第１のシリサイド層３０６に接続され、分離層４２２及び電極コンタクト３２４は除去されている。

テスト構造３００はさらに、電極３３０（第２の電極或いは電極２）を含んでおり、電極３３０は構造的に電極３２０（第１の電極）と類似している。特に、電極３３０は、第２のシリサイド層３０８への接続を容易にするための電極コンタクト３３４と、電極コンタクト３３４を電流源に接続するための金属配線３３２とを含んでいる。さらに、金属配線３３２は、絶縁層４３２によって第２のシリサイド層３０８から絶縁されている。しかしながら、他の実施形態として、電極３２０と同様に、電極３３０は金属配線３３２によって第２のシリサイド層３０８にコンタクトしていてもよい。

すでに述べたように、図４に示されるように、電流Ｉは、電極３２０から第１のシリサイド層３０６を通り、基板４００を横切り、第２のシリサイド層３０８を通って電極３３０へと流れる。図３では、電極３２０と電極３３０とは電極コンタクト３２４及び３３４の数が異なっているが、電極３２０及び電極３３０は、コンタクトの数が異なっていてもよいし、コンタクトの数が同じでもよいし、或いはすでに述べたようにコンタクトがなくてもよい。

テスト構造３００は、第１のシリサイド層３０６上に設けられた電極３４０（第３の電極或いは電極３）を含んでおり、電極３４０は、絶縁層５４２によって第１のシリサイド層３０６から離隔された金属配線３４２と、電極コンタクト３４４とを備えている。電極３４０は、ハイインピーダンス電圧計を介して、第３のシリサイド層３１０上に配置された電極３５０（第４の電極或いは電極４）に結合されており、第３のシリサイド層３１０は、第２のシリサイドブロック層３０４によって第１のシリサイド層３０６から分離されている。電極３５０は、他の電極と同様の構造を有しており、金属配線３５２、電極コンタクト３５４及び絶縁層５５２を含んでいる。高入力インピーダンスを有する電圧計は、図５に示された電極３４０と電極３５０との間の電圧Ｖを測定する。上述したように、電流Ｉ及び電圧Ｖは、第１のシリサイド層３０６とシリコン基板（基板４００及び／又は５００）との間のコンタクト抵抗Ｒ_c を決定するために用いられる。さらに、コンタクト抵抗Ｒ_c から、界面接触抵抗ρ_c が求められる。

図６に移ると、第１のシリサイド層３０６の拡大図が示されている。図６に示されるように、電流源に接続された電極３２０は、第１のシリサイド層３０６に関連付けられた転送長（transfer length）（Ｌｔ）よりも短く配置されている。その距離は、第１のシリサイド層３０６と第１のシリサイドブロック層３０２との界面から測定される。さらに、図６に示されるように、テスト構造３００の第１のシリサイド層３０６の幅は、第１のシリサイドブロック層３０２との界面から測定して、トランスファ長（Ｌｔ）の１０倍を越えない。

テスト構造３００は、種々の点で、従来のＣＢＫＲテスト構造とは異なる。例えば、従来のＣＢＫＲテスト構造では、電流を流すためのパッド或いは電極は、シリサイド電位の電極或いは電圧を測定するためのパッドとしても用いられる。したがって、従来のＣＢＫＲテスト構造は、電流が流れることに起因するシリサイド電位のドロップに悩まされることになる。一方、テスト構造３００は、電流線（電極３２０）から分離されたシリサイド電位プローブ（電極３４０）を有している。さらに、テスト構造３００では、シリサイド電位プローブ（電極３４０）は、電流線が配置された第１のシリサイド層３０６の参照電位プローブ側の近くに位置している。少なくともこのような理由により、従来のＣＢＫＲテスト構造が、１×１０^-8Ω・ｃｍ² のコンタクト抵抗の測定について正確性を欠くのに対して、テスト構造３００は、１×１０^-9Ω・ｃｍ² までのコンタクト抵抗を正確に測定することができる。

他の違いは、コンタクトの数である。図３から図５に示されるように、電極は、複数のコンタクト領域を含んでいる。複数のコンタクト領域は、電流によって生じるシリサイド電位を平均化することができる。従来のＣＢＫＲテスト構造は、電流に起因するシリサイドの電圧降下という問題がある。

上述したテスト構造、例えばテスト構造３００は、１以上の実施形態の説明を容易にするために単純化して示されている。テスト構造３００は、製造されたときに、上述したものとは異なり得ることを理解すべきである。例えば、テスト構造３００の電極及び層を構成する材料を異ならせることができ、電極及び層の配置も異ならせることができる。それ故、電位電極が同一のシリサイド領域に配置された電流電極から区別され、及び／又は電流電極がシリサイドブロック層との境界から転送長内にあるとすれば、テスト構造３００に対する変更は許容される。

図７から図１１に移ると、本発明の種々の実施形態に係る、シリサイド層及び拡散層間のコンタクト抵抗を測定するためのテスト構造を製造するプロセスが示されている。しかしながら、テスト構造は任意の適切なプロセス或いはプロセスの組み合わせを用いて作製され、以下の説明は非限定的な例によって与えられることを認識すべきである。さらに、以下の説明で示されるプロセスが、任意の製品を製造するために用いられ、上述したテスト構造等の半導体デバイスに限定されることを意図していないことを認識すべきである。

図７を参照すると、実施形態に係るテスト構造の製造の第１のステップが示されている。図７に示されるように、テスト構造の製造は、まず、シリコン基板等の半導体基板７００を用い、シャロウトレンチ素子分離等の素子分離７０２を形成する。基板７００上に、拡散層７０４を形成する。例えば、拡散層７０４は、ドーピング、エピタキシー等によって形成される。拡散層７０４上には、シリサイドブロック膜７０６が堆積される。例えば、シリサイドブロック膜７０６は、シリコン窒化物或いはシリコン窒化物及び酸化物の組み合わせである。図８は、エッチングステップを示しており、シリサイドブロック膜７０６がエッチングされて、第１の開口部８０２及び第２の開口部８０４が形成される。例えば、フォトレジスト（図示せず）が塗布されてパターニングされ、図８に示すようなパターンエッチングが可能となる。図９に示されるように、金属膜９００がウェハ上に堆積され、第１の開口部８０２及び第２の開口部８０４を埋める。金属膜９００には、ニッケル又は合金を用いることができる。他の金属を用いることもできる。金属膜９００は、チタン窒化物（ＴｉＮ）等のキャップを含んでいてもよい。堆積された金属と拡散層７０４内の半導体との間で冶金反応させるために、ウェハはアニールプロセスによって加熱され。冶金反応は、界面に沿って半導体−金属化合物を生成する。具体的には、第１の半導体−金属層９０２及び第２の半導体−金属層９０４が形成される。特に限定されないが、例えば拡散層７０４の半導体はシリコンであり、金属はチタン、ニッケル、タングステン等である。したがって、第１の半導体−金属層９０２及び第２の半導体−金属層９０４は、シリサイド層である。

反応が安定化した後、金属層９００の余分な部分が除去され、図１０に示されるようなウェハとなる。テスト構造を完成させるためには、すでに述べたような電極がシリサイド層９０２及び９０４上に形成される。電極を形成するためには、プリメタル絶縁材料（pre-metal dielectric material）１０００が堆積され、平坦化される。平坦化の後、フォトリソグラフィによるパターニングを容易にするためにフォトレジスト１００２を形成することにより、コンタクトホールがパターニングされる。フォトリソグラフィの後、図１１に示されるように、プリメタル絶縁材料１０００の一部がエッチングされてコンタクトホールが形成され、コンタクトホールがタングステン（Ｗ）等のコンタクト材料で埋められてコンタクト１１００が形成される。銅等の金属化層１１０２が、プリメタル絶縁材料１０００及びコンタクト１１００上に形成される。追加の絶縁層１１０４が堆積され、金属化層１１０２が離隔される。

図１２は、主題のイノベーションの実施形態に係る、シリサイド層及び半導体基板間のコンタクト抵抗を決定するための方法１２００を示したフロー図である。方法１２００は１２０２で始まり、電流が第１の電極から第２の電流に流れる。一視点では、電流は、第１の電極から半導体基板上の第１のシリサイド層に流れ、半導体基板を通して、第１のシリサイド層から離れた第２のシリサイド層に流れ、第２の電極へと流れる。１２０４では、第１のシリサイド層上の第３の電極と、第１のシリサイド層及び第２のシリサイド層からから離れた第３のシリサイド層上の第４の電極との間で、電圧が測定される。電圧は、ほとんど電流が流れない高入力インピーダンスを有する電圧計によって測定される。それ故、測定電圧は、第１のシリサイド層下の半導体基板の電位に本質的に等しい。１２０６では、駆動される電流及び測定される電圧に基づき、シリサイド層と半導体基板との間の界面接触抵抗が決定される。例えば、界面接触抵抗は、駆動電流に対する測定電圧の比から得られる。

図１３は、本発明の種々の実施形態に係る、シリサイド層と半導体基板の拡散層との間のコンタクト抵抗を測定するためのテスト構造を製造する方法１３００を示したフロー図である。方法１３００は１３０２から開始され、ブロック層が拡散層上に堆積される。１３０４では、ブロック層が拡散層までエッチングされ、開口部のセットが形成される。１３０６では、金属層が、スパッタリング、化学的気相成長、ダイレクトデポジション等によって堆積される。堆積された金属は、開口部のセットを埋め、拡散層と相互反応して、半導体材料とともにシリサイド等の合金を形成する。１３０８では、金属層が剥離され、開口部のセット内にシリサイド層が残る。１３１０では、電極のセットがシリサイド層上に形成される。１３１２では、電極の第１のペアが電流源に結合されて電流を流し、電極の第２のペアが電圧計に結合されて電圧が測定される。一視点では、電極の第１のペアと電極の第２のペアとは、共通の電極をシェアしない非接続のペアである。

図１４は、本発明のの種々の実施形態に係る、シリサイド層と半導体基板との間のコンタクト抵抗を測定するためのテスト構造上に測定プローブをセットアップする方法１４００のフロー図である。方法１４００は１４０２から開始され、第１の電極が半導体基板上の第１のシリサイド層上に配置される。１４０４では、第１の電極とは異なる第２の電極が半導体基板上の第２のシリサイド層上に配置される。第２のシリサイド層は、第１のシリサイド層から離れ、第１のシリサイドブロック層によって第１のシリサイド層から分離されている。１４０６では、第１及び第２の電極から区別された第３の電極が、第１のシリサイド層上に配置される。第３の電極は、第１の電極とコンタクトしないように配置される。１４０８では、第４の電極が半導体基板上の第３のシリサイド層上に配置される。実施形態では、第４の電極は第１、第２及び第３の電極から区別される。さらに、第３のシリサイド層は第１のシリサイド層及び第２のシリサイド層から区別される。さらに、第３のシリサイド層は、シリサイドブロック層或いはシャロウトレンチ素子分離によって、第１のシリサイド層及び第２のシリサイド層から分離される。１４１０では、第１の電極及び第２の電極により、電流が第１のシリサイド層及び第２のシリサイド層間に半導体基板を介して流される。１４１２では、第３の電極及び第４の電極間の電圧が測定される。電圧は、測定された電圧が第１のシリサイド層下の半導体基板の電位にマッチするように、高入力インピーダンスを有する電圧計によって測定される。１４１４では、駆動電流及び測定電圧に基づいて、シリサイド−半導体間の界面接触抵抗が抽出される。

上述した説明には、開示された本発明の実施形態が含まれている。もちろん、開示された実施形態を説明する目的のために、構成或いは方法の全ての考え得る組み合わせを説明することは不可能であるが、当業者は、開示された実施形態のさらなる組み合わせ或いは置換が可能であることを認識できるであろう。したがって、開示された実施形態は、特許請求の範囲の主旨及び範囲内に含まれる全ての変更等を包含することを意図している。

与えられた特性に対する任意の数或いは数的範囲について、１つの範囲からの数或いはパラメータは、数的範囲を生成するために、同一の特性に対する異なった範囲からの他の数或いはパラメータと組み合わせることができる。

特に示さない限り、明細書及び特許請求の範囲で用いられる、全ての数、値及び／又は成分、反応条件等の量に言及される表現は、“約”という語句によって変更されるものとして理解されるべきである。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

Claims (6)

1. コンタクト抵抗を測定するためのテストデバイスであって、
   拡散層上に形成され、互いに分離された第１のシリサイド層、第２のシリサイド層及び第３のシリサイド層と、
   前記第１のシリサイド層に接続された第１の電極と、
   前記第２のシリサイド層に接続された第２の電極と、
   前記第１のシリサイド層に接続された第３の電極と、
   前記第３のシリサイド層に接続された第４の電極と、
   を備え、
   前記第１の電極及び前記第２の電極によって前記第１のシリサイド層から前記第２のシリサイド層に定電流が流され、前記第３の電極及び前記第４の電極によって前記第１のシリサイド層と前記拡散層との間で電位差が測定される
   ことを特徴とするテストデバイス。
2. 前記第１の電極及び前記第３の電極は、前記第１のシリサイド層に接続された別個の分離された電極である
   ことを特徴とする請求項１に記載のテストデバイス。
3. 前記第１の電極は、金属配線によって互いに結合されたコンタクト領域のセットを備え、前記コンタクト領域のセットは、前記第１のシリサイド層に物理的にコンタクトしている
   ことを特徴とする請求項１に記載のテストデバイス。
4. 前記第１の電極の前記コンタクト領域のセット内のコンタクト領域は、前記第１のシリサイド層と前記第１のシリサイド層を前記第２のシリサイド層から分離する第１のシリサイドブロック層との界面から距離を隔てて位置しており、
   前記距離は、前記第１のシリサイド層に関連付けられた転送長よりも短い
   ことを特徴とする請求項３に記載のテストデバイス。
5. シリサイド層と半導体基板との間のコンタクト抵抗を測定する方法であって、
   第１のシリサイド層を通り、前記半導体基板の第１の拡散層を横切り、第２のシリサイド層を通る定電流を流すことであって、前記定電流を流すことは、前記第１のシリサイド層上の第１の電極及び前記第２のシリサイド層上の第２の電極によって容易にされることと、
   前記第１のシリサイド層と第２の拡散層によって分離される第３のシリサイド層との間の電圧を測定することによって前記第１のシリサイド層と前記拡散層との間の電位降下を測定することであって、前記電位降下を測定することは、前記第１のシリサイド層上の第３の電極及び前記第３のシリサイド層上の第４の電極によって実行されることと、
   前記定電流及び前記測定された電位降下に少なくとも部分的に基づいて、前記第１のシリサイド層と前記拡散層との間の界面接触抵抗を決定することと、
   を備えたことを特徴とする方法。
6. シリサイドと半導体との間のコンタクト抵抗を測定するためのテストデバイスの製造方法であって、
   半導体基板の拡散層上に絶縁層を堆積することと、
   前記絶縁層の一部を前記拡散層までエッチングして開口部のセットを形成することと、 金属層を前記開口部のセット内に堆積することであって、前記金属層が前記拡散層の半導体材料と反応して、前記開口部のセット内に位置するシリサイド層のセットを形成することと、
   前記金属層の余分な金属を除去することと、
   前記シリサイド層のセット上に電極のセットを形成することと、
   前記電極のセットに含まれる電極の第１のペアを電流源に結合させ、前記電極のセットに含まれる電極の第２のペアを電圧計に結合させることであって、前記電極の第１のペアと前記電極の第２のペアとは未接続のペアであることと、
   を備えたことを特徴とする方法。

Images