JPH07231049A - セラミックス多層基板の製造方法及びセラミックス多層基板 - Google Patents

セラミックス多層基板の製造方法及びセラミックス多層基板

Info

Publication number
JPH07231049A
JPH07231049A JP2003894A JP2003894A JPH07231049A JP H07231049 A JPH07231049 A JP H07231049A JP 2003894 A JP2003894 A JP 2003894A JP 2003894 A JP2003894 A JP 2003894A JP H07231049 A JPH07231049 A JP H07231049A
Authority
JP
Japan
Prior art keywords
multilayer substrate
layer
ceramic multilayer
solvent
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003894A
Other languages
English (en)
Inventor
Yasuhiro Sakuta
康弘 佐久田
Yasushi Araki
康 荒木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2003894A priority Critical patent/JPH07231049A/ja
Publication of JPH07231049A publication Critical patent/JPH07231049A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【目的】 セラミックス多層基板の製造方法とセラミッ
クス多層基板とに関し、ビアホール上に形成されるビア
パッドが剥離するのを防止し、またビアパッドがセラミ
ックス多層基板表面上に突出しないように形成するセラ
ミックス多層基板の製造方法とセラミックス多層基板と
を提供することを目的とする。 【構成】 第1層となるグリーンシート1にビアパッド
に対応する大きさの開口10を形成して溶剤が混入され
た高融点金属ペースト4を充填し、第2層以下となる複
数枚のグリーンシート2・2aのそれぞれにビアホール
3を形成して溶剤が混入された高融点金属ペースト4を
充填し、次いで、第1層と第2層以下のグリーンシート
1・2・2aを積層して焼成し、溶剤が混入された高融
点金属ペースト4を焼成し、溶剤を揮発させてペースト
中に空孔を生じさせた多孔質高融点金属導体7に銅11
を含浸する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、セラミックス多層基板
の製造方法とセラミックス多層基板とに関する。
【0002】
【従来の技術】窒化アルミニウムセラミックス多層基板
の導体材料としては、主に高融点金属のタングステン
(W)またはモリブデン(Mo)が使用される。その理
由は、タングステンペーストまたはモリブデンペースト
の焼成温度が窒化アルミニウムグリーンシートの焼成温
度と同じく、1800℃の温度で同時に焼成することが
可能であり、また、窒化アルミニウムと熱膨張係数が調
和しているためである。しかしながら、タングステンや
モリブデンは低融点金属の銅や銀に比べて導電抵抗が高
いという欠点がある。
【0003】この欠点を解消するために、タングステン
等の高融点金属ペーストが焼成後に多孔質高融点金属と
なるようにして、その空孔に低抵抗体である銅を含浸さ
せて低抵抗化を図るという方法が考えられた。
【0004】通常、焼成前の窒化アルミニウムグリーン
シートに導体部を形成するには、タングステン粉末また
はモリブデン粉末とエチルセルローズとテレピネオール
とが混合されたペーストが使用されるが、焼成後に多孔
質となるようにするには、これにテレフタル酸を混入し
たペーストを使用する。テレフタル酸は溶剤であるテレ
ピネオールに溶けず、かつ、焼成の際に揮発するため、
焼成後に、テレフタル酸が存在していた部位に空孔が形
成されて多孔質高融点金属となる。この多孔質となった
高融点金属導体に溶融した銅を含浸させて低抵抗化を図
るのである。
【0005】例えばスルーホール基板を製造する場合に
は、図2(a)に示すように、ビアホール3の形成され
た複数枚の窒化アルミニウムグリーンシート1・2のそ
れぞれのビアホール3にテレフタル酸が混入された高融
点金属ペースト4を充填し、最上層となる窒化アルミニ
ウムグリーンシート1についてはさらにビアホール3上
にテレフタル酸が混入された高融点金属ペースト4より
なるビアパッド5を形成する。次いで、これら複数枚の
窒化アルミニウムグリーンシート1・2を積層して焼成
すると、図2(b)に示すように、窒化アルミニウムセ
ラミックス6のビアホール3内に多孔質高融点金属導体
7が形成され、その上端に多孔質高融点金属導体7より
なるビアパッド8が形成される。ビアパッド8上に銅ペ
レットを載置し、銅の融点以上の温度に加熱して多孔質
高融点金属導体7に形成されている空孔9に銅を含浸さ
せる。
【0006】
【発明が解決しようとする課題】多孔質高融点金属導体
7の空孔9は窒化アルミニウムセラミックス6との界面
にも形成されるため、多孔質高融点金属導体7と窒化ア
ルミニウムセラミックス6との密着力が弱く、ビアパッ
ド8は剥離しやすい。また、ビアパッド8上に銅ペレッ
トを載置して多孔質高融点金属導体7に銅を含浸させた
ときに、余剰の銅がビアパッド8上に盛り上がった状態
で残留する。この残留した銅を研磨により除去して平坦
化しようとすると、ビアパッド8が剥離してパッドとし
ての用をなさなくなる。たとえ銅を研磨して平坦にした
としても、ビアパッド8が窒化アルミニウムセラミック
ス多層基板上に突出した状態に形成される。
【0007】本発明の目的は、これらの欠点を解消する
ことにあり、ビアホール上に形成されるビアパッドが剥
離するのを防止し、また、ビアパッドが窒化アルミニウ
ムセラミックス多層基板表面上に突出しないように形成
することができるセラミックス多層基板の製造方法とこ
の製造方法を実施して製造したセラミックス多層基板を
提供することにある。
【0008】
【課題を解決するための手段】上記の第1の目的(セラ
ミックス多層基板の製造方法の提供)は、第1層となる
グリーンシート(1)にビアパッドに対応する大きさの
開口(10)を形成し、この開口(10)に溶剤が混入
された高融点金属ペースト(4)を充填して溶剤が混入
された高融点金属ペースト(4)よりなるビアパッド
(5)を形成し、次に、第2層以下となる複数枚のグリ
ーンシート(2・2a)のそれぞれにビアホール(3)
を形成し、このビアホール(3)に溶剤が混入された高
融点金属ペースト(4)を充填し、次いで、前記の第1
層となるグリーンシート(1)と前記の第2層以下とな
る複数枚のグリーンシート(2・2a)とを、前記のビ
アパッド(5)と前記のビアホール(3)とが重なるよ
うに積層して焼成し、前記の溶剤が混入された高融点金
属ペースト(4)を焼成し、前記の溶剤を揮発させて前
記のペースト中に空孔を生じさせた多孔質高融点金属導
体(7)に銅(11)を含浸する工程を有するセラミッ
クス多層基板の製造方法によって達成される。
【0009】前記のグリーンシート(1・2・2a)は
窒化アルミニウムグリーンシートまたはアルミナグリー
ンシートが好適であり、また、前記の溶剤にはテレフタ
ル酸が好適である。
【0010】前記の多孔質高融点金属導体(7)に銅
(11)を含浸した後、銅(11)の含浸された前記の
多孔質高融点金属導体(7)の表面を研磨すると、含浸
に使用された銅の残部が取り除かれて、セラミックス多
層基板の表面が平坦になる。
【0011】上記の第2の目的(セラミックス多層基板
の提供)は、表層には径の大きなビアホール(3)が形
成され、表層以外には径の小さなビアホール(3)が形
成され、これらのビアホール(3)中には銅(11)が
含浸された多孔質高融点金属導体(7)よりなる低抵抗
導体柱が嵌入されており、この低抵抗導体柱の表面と前
記の表層の表面とは同一平面であるセラミックス多層基
板によって達成される。
【0012】
【作用】多孔質高融点金属導体7は窒化アルミニウムセ
ラミックスとの密着性が悪いため剥離し易く、銅含浸工
程の前においても剥離することがある。ビアパッドが剥
離して窒化アルミニウムセラミックスが露出すると、銅
はセラミックスとの濡れ性が悪いので弾かれてしまい、
銅の含浸ができなくなる。本発明に係るセラミックス多
層基板の製造方法においては、ビアパッド8を窒化アル
ミニウムセラミックスに埋め込んで形成することにより
銅含浸前の剥離が防止されるのみでなく、銅含浸後にお
いてビアパッド上に盛り上がるように残留した銅を研磨
により平坦化するときにも簡単に剥離することがない。
また、ビアパッド8の表面は窒化アルミニウムセラミッ
クス多層基板の表面上に突出することなく、窒化アルミ
ニウムセラミックス多層基板の表面と同一の高さに形成
される。
【0013】
【実施例】以下、図面を参照して本発明の一実施例に係
るセラミックス多層基板の製造方法について説明する。
【0014】図1(a)参照 最上層から2層目となる窒化アルミニウムグリーンシー
ト2aにビアホール3を形成し、このビアホール3にテ
レフタル酸が混入されたタングステンペースト4を充填
する。1層目となる窒化アルミニウムグリーンシート1
のビアホール3に対応する領域にビアパッドに対応する
大きさの開口10を形成し、これを2層目となる窒化ア
ルミニウムグリーンシート2a上に仮積層し、開口10
にテレフタル酸が混入されたタングステンペースト4を
充填してビアパッド5を形成する。次いで、2層目の窒
化アルミニウムグリーンシート2aの下層に、2層目の
窒化アルミニウムグリーンシート2aと同様にビアホー
ル3が形成され、そのビアホール3にテレフタル酸が混
入されたタングステンペースト4が充填された複数枚の
窒化アルミニウムグリーンシート2を積層し、600℃
の温度で約24時間脱脂処理をなした後、窒素ガス中に
おいて1800℃の温度で9時間焼成する。
【0015】図1(b)参照 焼成の結果、窒化アルミニウムグリーンシートは窒化ア
ルミニウムセラミックス6となり、また、タングステン
ペースト4に混入されたテレフタル酸が揮発して、ビア
パッド形成用開口10とビアホール3とに空孔9を有す
る多孔質タングステン導体7が形成される。
【0016】図1(c)参照 開口10に形成された多孔質タングステン導体7よりな
るビアパッド8上に銅ペレットを載置し、還元雰囲気中
で1130℃の温度に加熱して銅を溶融し、多孔質タン
グステン導体7の空孔9に銅11を含浸する。次いで、
ビアパッド8上に盛り上がるように残留した銅を研磨し
て除去し、表面を平坦化する。
【0017】上記の実施例においては、グリーンシート
として窒化アルミニウムグリーンシートのみが記載され
ているが、アルミナグリーンシートでも全くさしつかえ
ない。
【0018】
【発明の効果】以上説明したとおり、本発明に係るセラ
ミックス多層基板の製造方法においては、多孔質高融点
金属よりなるビアパッドをセラミックス多層基板の第1
層に埋め込むように形成しているので、銅含浸前に基板
から剥離することが防止されることは勿論、銅含浸後に
おけるビアパッド表面の研磨工程においても簡単に剥離
することがなくなる。そして、ビアパッドの表面は窒化
アルミニウムセラミックス多層基板の表面上に突出する
ことがなく、同一の高さに形成される。
【図面の簡単な説明】
【図1】本発明に係る窒化アルミニウムセラミックス多
層基板の製造工程図である。
【図2】従来技術に係る窒化アルミニウムセラミックス
多層基板の製造工程図である。
【符号の説明】
1 第1層の窒化アルミニウムグリーンシート 2 第2層以下の窒化アルミニウムグリーンシート 3 ビアホール 4 テレフタル酸が混入された高融点金属ペースト 5 テレフタル酸が混入された高融点金属ペーストよ
りなるビアパッド 6 窒化アルミニウムセラミックス 7 多孔質高融点金属導体 8 多孔質高融点金属導体よりなるビアパッド 9 空孔 10 開口 11 銅

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 第1層となるグリーンシート(1)にビ
    アパッドに対応する大きさの開口(10)を形成し、該
    開口(10)に溶剤が混入された高融点金属ペースト
    (4)を充填して溶剤が混入された高融点金属ペースト
    (4)よりなるビアパッド(5)を形成し、 第2層以下となる複数枚のグリーンシート(2・2a)
    のそれぞれにビアホール(3)を形成し、該ビアホール
    (3)に溶剤が混入された高融点金属ペースト(4)を
    充填し、 前記第1層となるグリーンシート(1)と前記第2層以
    下となる複数枚のグリーンシート(2・2a)とを、前
    記ビアパッド(5)と前記ビアホール(3)とが重なる
    ように積層して焼成し、 前記溶剤が混入された高融点金属ペースト(4)を焼成
    し、前記溶剤を揮発させて前記ペースト中に空孔を生じ
    させた多孔質高融点金属導体(7)に銅(11)を含浸
    する工程を有することを特徴とするセラミックス多層基
    板の製造方法。
  2. 【請求項2】 前記グリーンシート(1・2・2a)は
    窒化アルミニウムグリーンシートまたはアルミナグリー
    ンシートであり、前記溶剤はテレフタル酸であることを
    特徴とする請求項1記載のセラミックス多層基板の製造
    方法。
  3. 【請求項3】 前記多孔質高融点金属導体(7)に銅
    (11)を含浸した後、銅(11)の含浸された前記多
    孔質高融点金属導体(7)の表面を研磨して平坦化する
    工程を有することを特徴とする請求項1または請求項2
    記載のセラミックス多層基板の製造方法。
  4. 【請求項4】 表層には径の大きなビアホール(3)が
    形成され、表層以外には径の小さなビアホール(3)が
    形成され、該ビアホール(3)中には銅(11)が含浸
    された多孔質高融点金属導体(7)よりなる低抵抗導体
    柱が嵌入されてなり、該低抵抗導体柱の表面と前記表層
    の表面とは同一平面であることを特徴とするセラミック
    ス多層基板。
JP2003894A 1994-02-17 1994-02-17 セラミックス多層基板の製造方法及びセラミックス多層基板 Withdrawn JPH07231049A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003894A JPH07231049A (ja) 1994-02-17 1994-02-17 セラミックス多層基板の製造方法及びセラミックス多層基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003894A JPH07231049A (ja) 1994-02-17 1994-02-17 セラミックス多層基板の製造方法及びセラミックス多層基板

Publications (1)

Publication Number Publication Date
JPH07231049A true JPH07231049A (ja) 1995-08-29

Family

ID=12015898

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003894A Withdrawn JPH07231049A (ja) 1994-02-17 1994-02-17 セラミックス多層基板の製造方法及びセラミックス多層基板

Country Status (1)

Country Link
JP (1) JPH07231049A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10355600A1 (de) * 2003-11-28 2005-06-30 Osram Opto Semiconductors Gmbh Trägerschicht für eine Halbleiterschichtenfolge und Verfahren zur Herstellung von Halbleiterchips
DE19802347B4 (de) * 1997-09-12 2005-10-06 LG Semicon Co., Ltd., Cheongju Stapelbares Halbleitersubstrat und stapelbare Halbleiterbaugruppe sowie Herstellungsverfahren derselben und Herstellungsverfahren eines stapelbaren Halbleiterbaugruppenmoduls
CN102738069A (zh) * 2011-03-30 2012-10-17 东京毅力科创株式会社 半导体装置的制造方法
US10121731B2 (en) 2015-10-19 2018-11-06 Samsung Electronics Co., Ltd. Semiconductor device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19802347B4 (de) * 1997-09-12 2005-10-06 LG Semicon Co., Ltd., Cheongju Stapelbares Halbleitersubstrat und stapelbare Halbleiterbaugruppe sowie Herstellungsverfahren derselben und Herstellungsverfahren eines stapelbaren Halbleiterbaugruppenmoduls
DE10355600A1 (de) * 2003-11-28 2005-06-30 Osram Opto Semiconductors Gmbh Trägerschicht für eine Halbleiterschichtenfolge und Verfahren zur Herstellung von Halbleiterchips
US7723730B2 (en) 2003-11-28 2010-05-25 Osram Opto Semiconductors Gmbh Carrier layer for a semiconductor layer sequence and method for producing semiconductor chips
DE10355600B4 (de) * 2003-11-28 2021-06-24 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterchip und Verfahren zur Herstellung von Halbleiterchips
CN102738069A (zh) * 2011-03-30 2012-10-17 东京毅力科创株式会社 半导体装置的制造方法
US10121731B2 (en) 2015-10-19 2018-11-06 Samsung Electronics Co., Ltd. Semiconductor device

Similar Documents

Publication Publication Date Title
JP3666321B2 (ja) 多層セラミック基板およびその製造方法
JP5077418B2 (ja) 多層セラミック基板の製造方法
JP2999957B2 (ja) 濃度勾配を有する窒化アルミニウム焼結体
JPH11504159A (ja) セラミック回路板支持基板用ガラスボンディング層
JP6446155B1 (ja) 両面回路非酸化物系セラミックス基板およびその製造方法
EP0159690B1 (en) Method of controlling the sintering of metal particles
JPH05139810A (ja) ガラスセラミツク構造体焼成方法
JP4683743B2 (ja) 配線基板の製造方法
US4776978A (en) Method of controlling the sintering of metal particles
JP2006196854A (ja) メタライズドセラミック基板の製造方法
JP2501492B2 (ja) セラミックス基板およびその製造方法
JP3493310B2 (ja) 多層配線基板
JPH11224984A (ja) セラミック多層基板の製造方法
JP3669056B2 (ja) セラミック多層配線基板の製造方法
JP4099837B2 (ja) 低温焼成セラミック多層基板の製造方法
JPH05267849A (ja) セラミックス多層回路基板の製造方法
JPH0786741A (ja) セラミックス多層基板の製造方法及びセラミックス多層基板
JP4595183B2 (ja) セラミック電子部品およびその製造方法ならびに積層型セラミック電子部品およびその製造方法
JP3628088B2 (ja) 窒化アルミニウム多層配線基板およびその製造方法
JP3752755B2 (ja) セラミック回路基板の製造方法
JPH0823170A (ja) セラミック多層基板及びその製造方法
JPS62252995A (ja) 多層装置およびその製造方法
JPH05191049A (ja) 多層セラミックス基板の製造方法
JPH09293953A (ja) メタライズ基板の製造方法
JP2763516B2 (ja) 窒化アルミニウム基板のメタライズ方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20010508