JP2012248736A - 半導体装置 - Google Patents

Abstract

【課題】本発明は、ＳｉＣ半導体からなるＳＢＤを有し、歩留まりの高い半導体装置を提供する。
【解決手段】第１及び第２のダイパットが互いに離間して配置されたパッケージと、第１のダイパット上に搭載された、シリコンカーバイトからなる半導体層を有し、ショットキー接合とｐｎ接合が併設されたショットキーバリアダイオードと、ショットキーバリアダイオードと並列接続されて第２のダイパット上に搭載された、シリコンからなる半導体層を有するｐｎ接合ダイオードとを備え、ショットキーバリアダイオードにおいてｐｎ接合を構成する高濃度不純物領域とショットキー接合を構成するショットキー電極とが直接に接している。
【選択図】図１

Description

本発明は、ショットキーバリアダイオードを有する半導体装置に関する。

ショットキーバリアダイオード（ＳＢＤ）は順方向電圧を下げやすく、スイッチング時のリカバリー電流が小さい。しかし、ＳＢＤの逆方向耐圧は低く、逆方向耐圧を高めると順方向電圧が上がるというトレードオフの特性を有する。一方、ｐｎ接合ダイオードはＳＢＤに比べて逆方向耐圧が高いが、順方向電圧が高く、スイッチング時のリカバリー電流が大きい。

これらの問題を改善するダイオードとして、ファーストリカバリーダイオード（ＦＲＤ）がある。ＦＲＤでは、ｐｎ接合部分にバイポーラ電流の再結合中心が形成され、スイッチング時のリカバリー電流が抑制される。再結合中心を多く注入するとリカバリー電流は抑制されるが、逆方向電圧印加時のリーク電流が増加し、順方向電圧が上昇する。

また、ＳＢＤにｐｎ接合領域を付加し、ショットキー接合とｐｎ接合を併設したＭＰＳ（Merged PiN Schottoky）構造のダイオードは、ＳＢＤにおいて順方向特性を改善した素子である。ＳＢＤはモノポーラ伝導素子であるため、順方向特性は線形であり、順方向サージ電流に対する破壊耐量（順方向サージ耐量）が小さい。一方、ｐｎ接合領域に形成されるｐｎ接合ダイオードはバイポーラ伝導素子であり、電圧上昇に伴って順方向電流が非線形で急激に増大するため、ＳＢＤに比べて順方向サージ耐量が高い。つまり、ＭＰＳ構造のダイオードでは、ショットキー接合とｐｎ接合を併設することにより、順方向サージ耐量が改善される（例えば、特許文献１参照。）。

シリコン（Ｓｉ）からなる半導体装置についてのみでなく、シリコンカーバイト（ＳｉＣ）からなる半導体装置についても、上記と同様の特徴がある。ＳｉＣはＳｉに比べてバンドギャップが３倍程度大きく、絶縁破壊強度が１０倍程度大きい。このため、Ｓｉからなる半導体装置に比べて、ＳｉＣからなる半導体装置では耐圧用の層の膜厚を大幅に薄く、高不純物濃度にすることができる。その結果、高耐圧、低抵抗の素子を形成可能である。

特開昭５３−５３２６７号公報

ＳｉＣ半導体のＳＢＤでは、Ｓｉ半導体のＦＲＤと同等以上の順方向電圧及び逆方向耐圧を得られ、リカバリー電流を大幅に低減できる。しかし、ＳｉＣ半導体のＳＢＤは、Ｓｉ半導体のＦＲＤに比べて、順方向電流が同一の場合の素子面積は１／１０程度である。このため、ＳｉＣ半導体のＳＢＤの定格電流密度はＳｉ半導体のＦＲＤの１０倍程度であり、更に大きな電流駆動が要求される順方向サージ耐量が定格電流の１０倍程度と低い。

ＳｉＣ半導体のＳＢＤについて順方向サージ耐量を高める方法として、ＭＰＳ構造を採用することが有効である。ただし、ＭＰＳ構造では、ｐｎ接合を構成する高濃度不純物領域と金属電極とのコンタクト抵抗を低減する必要がある。コンタクト抵抗が十分に小さくない場合、ｐｎ接合に加わる電圧が低下して、ｐｎ接合ダイオードがバイポーラ動作した際に大きなバイポーラ電流が流れにくいためである。このため、高濃度不純物領域と金属電極との間にコンタクト電極が形成される。

しかし、ショットキー接合を形成する領域上にコンタクト電極を形成し、更にこのコンタクト電極を除去する工程により、ショットキー接合面の清浄度が低下する。その結果、ＳｉＣ半導体のＳＢＤを有する半導体装置の歩留まりが低下するという問題があった。

上記問題点に鑑み、本発明は、ＳｉＣ半導体からなるＳＢＤを有し、歩留まりの高い半導体装置を提供することを目的とする。

本発明の一態様によれば、（イ）第１のダイパットと第２のダイパットが互いに離間して配置されたパッケージと、（ロ）第１のダイパット上に搭載された、シリコンカーバイトからなる半導体層を有し、ショットキー接合とｐｎ接合が併設されたショットキーバリアダイオードと、（ハ）ショットキーバリアダイオードと並列接続されて第２のダイパット上に搭載された、シリコンからなる半導体層を有するｐｎ接合ダイオードとを備え、ショットキーバリアダイオードにおいてｐｎ接合を構成する高濃度不純物領域とショットキー接合を構成するショットキー電極とが直接に接している半導体装置が提供される。

本発明によれば、ＳｉＣ半導体からなるＳＢＤを有し、歩留まりの高い半導体装置を提供できる。

本発明の実施形態に係る半導体装置の構成を示す模式図である。 本発明の実施形態に係る半導体装置のＳＢＤの構造を示す模式的な断面図である。 図２に示したＳＢＤの製造方法を説明するための工程断面図である（その１）。 図２に示したＳＢＤの製造方法を説明するための工程断面図である（その２）。 図２に示したＳＢＤの製造方法を説明するための工程断面図である（その３）。 図２に示したＳＢＤの製造方法を説明するための工程断面図である（その４）。 図２に示したＳＢＤの製造方法を説明するための工程断面図である（その５）。 図２に示したＳＢＤの製造方法を説明するための工程断面図である（その６）。 図２に示したＳＢＤの製造方法を説明するための工程断面図である（その７）。 比較例のＳＢＤの製造方法を説明するための工程断面図である（その１）。 比較例のＳＢＤの製造方法を説明するための工程断面図である（その２）。 図２に示したＳＢＤの特性を説明するためのグラフであり、図１２（ａ）は比較例のリーク電流のばらつきを示し、図１２（ｂ）は図２に示したＳＢＤのリーク電流のばらつきを示す。 比較例及び図２に示したＳＢＤのリーク電流の分布を示すグラフである。 各種の半導体装置の順方向特性を示すグラフである。 本発明の実施形態に係る半導体装置の等価回路図である。 図１６（ａ）は図１のＡ−Ａ方向に沿った断面図であり、図１６（ｂ）は図１のＢ−Ｂ方向に沿った断面図である。 各種の半導体装置のサージ耐量を示す表である。 本発明の実施形態に係る半導体装置の他の構成を示す模式図である。 図１９（ａ）は図１８のＡ−Ａ方向に沿った断面図であり、図１９（ｂ）は図１８のＢ−Ｂ方向に沿った断面図である。

次に、図面を参照して、本発明の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。

又、以下に示す実施形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施形態は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の実施形態は、特許請求の範囲において、種々の変更を加えることができる。

本発明の実施形態に係る半導体装置１は、図１に示すように、第１のダイパット１０１と第２のダイパット１０２が互いに離間して配置されたパッケージ１００と、第１のダイパット１０１上に搭載された、シリコンカーバイトからなる半導体層を有するショットキーバリアダイオード１０と、ショットキーバリアダイオード１０と並列接続されて第２のダイパット１０２上に搭載された、シリコンからなる半導体層を有するｐｎ接合ダイオード２０とを備える。後述するように、ショットキーバリアダイオード１０においてｐｎ接合を構成する高濃度不純物領域とショットキー接合を構成するショットキー電極とは、直接に接している。

まず、ショットキーバリアダイオード１０について説明する。図２に示すように、ＳｉＣからなる第１導電型の高濃度不純物基板１１１上にＳｉＣからなる第１導電型の半導体層１１２が積層されて、第１導電型の半導体積層体１１が形成されている。半導体層１１２の周辺領域の上面の一部に、複数の第２導電型の不純物領域１２が互いに離間して埋め込まれている。不純物領域１２のうち、半導体層１１２の中央部に近い領域に形成された不純物領域１２ａの上面の一部に、第２導電型の高濃度不純物領域１３が埋め込まれている。

更に、半導体層１１２の上面の外縁部に表面保護膜１４が配置され、表面保護膜１４の開口部で半導体層１１２に接してショットキー電極１５が表面保護膜１４上に配置されている。表面保護膜１４の開口部の周辺部において、高濃度不純物領域１３とショットキー電極１５とが接している。ショットキー電極１５上に、表面電極１６が配置されている。表面電極１６の中央領域が露出するように、表面電極１６の上面の周辺、及びショットキー電極１５と表面電極１６の側面を覆って素子保護膜１７が配置されている。また、高濃度不純物基板１１１の半導体層１１２が形成された面と対向する面に、裏面電極１８が形成されている。

第１導電型と第２導電型とは互いに反対導電型である。すなわち、第１導電型がｎ型であれば、第２導電型はｐ型であり、第１導電型がｐ型であれば、第２導電型はｎ型である。ここでは、第１導電型がｎ型、第２導電型がｐ型であるとする。したがって、ショットキーバリアダイオード１０において、表面電極１６がアノード端子、裏面電極１８がカソード端子である。

ショットキーバリアダイオード１０では、不純物領域１２の形成された領域の残余の領域において半導体層１１２とショットキー電極１５とが接触する領域にショットキーバリアダイオードが形成されている。ショットキーバリアダイオードが形成される領域を、「ショットキー接合部分」という。また、高濃度不純物領域１３が埋め込まれた不純物領域１２ａと半導体層１１２とが接触する領域に、ｐｎ接合ダイオードが形成されている。ｐｎ接合ダイオードが形成される領域を、「ｐｎ接合部分」という。なお、不純物領域１２のうち、半導体層１１２の上面の周辺で表面保護膜１４と接する不純物領域１２ｂは、ガードリングとして機能する。

一般的に、ＭＰＳ構造を有する半導体装置では、ｐｎ接合ダイオードがバイポーラ動作することによって、ＳＢＤ単体に比べて順方向サージ耐量が改善される。即ち、ｎ型半導体層にｐ型半導体層から正孔が注入されることにより、ｎ型半導体層中の電子が本来の不純物濃度以上の高濃度になる。これにより半導体装置に大電流が流れて、順方向サージ耐量が改善される。

ショットキーバリアダイオード１０においては、ｐｎ接合部分の半導体積層体１１の上面にショットキー電極１５が直接に配置されている。即ち、ｐｎ接合部分とショットキー接合部分に渡って、半導体積層体１１の上面にショットキー電極１５が連続的に形成されている。したがって、ｐｎ接合部分を形成する高濃度不純物領域１３とショットキー接合部分を形成するショットキー電極１５とは直接に接しており、高濃度不純物領域１３とショットキー電極１５との間にコンタクト電極は形成されていない。

図２に示したショットキーバリアダイオード１０の製造方法の例を、図３から図９を参照して説明する。

図３に示すように、ＳｉＣからなるｎ型の高濃度不純物基板１１１上に、所望の耐圧に適した濃度のｎ型の半導体層１１２を形成して、半導体積層体１１を構成する。例えば、高濃度不純物基板１１１は不純物濃度が５×１０¹⁷〜５×１０¹⁸ｃｍ^-3程度のＳｉＣ基板であり、半導体層１１２はＳｉＣ基板上にエピタキシャル成長された膜厚４μｍ〜５０μｍ、不純物濃度１×１０¹⁵〜５×１０¹⁶ｃｍ^-3程度のＳｉＣ半導体層である。

図４に示すように、例えばアルミニウム（Ａｌ）などのｐ型の不純物をイオン注入して、ｐ型の不純物領域１２を半導体層１１２に形成する。不純物領域１２を形成するイオン注入条件は、例えば加速エネルギー５００ｋｅＶ、ドーズ量２×１０¹³ｃｍ^-2でＡｌイオンを注入する。

次いで、図５に示すように、ｐｎ接合部分の不純物領域１２ａの表面にイオン注入などによって高濃度不純物領域１３を形成する。高濃度不純物領域１３を形成するためのＡｌイオンのイオン注入条件は、例えば加速エネルギー５０ｋｅＶ、１００ｋｅＶ、１５０ｋｅＶで各ドーズ量５×１０¹⁴ｃｍ^-2、１×１０¹⁵ｃｍ^-2、１×１０¹⁵ｃｍ^-2である。イオン注入された層の活性化のために、１８００℃、１０分間程度の熱処理を行う。

活性化後の表面ダメージと以降の工程での表面保護を目的として、図６に示すように、半導体積層体１１の表面に表面保護膜１４を形成し、高濃度不純物基板１１１の裏面に裏面保護膜１４１を形成する。表面保護膜１４及び裏面保護膜１４１は、例えば膜厚５０ｎｍの熱酸化膜である。そして、図７に示すように、裏面保護膜１４１を除去した後、高濃度不純物基板１１１の裏面に裏面電極１８を形成する。裏面電極１８には、高濃度不純物基板１１１とオーミック接合を形成する金属材料などを採用可能である。例えば膜厚１００ｎｍのＮｉ膜を形成し、窒素（Ｎ₂）雰囲気中で１０００℃、５分間のアニールを行って、裏面電極１８を形成する。

その後、図８に示すようにショットキー接合部分及びｐｎ接合部分の表面保護膜１４を除去して開口部１４０を形成する。そして、図９に示すように、開口部１４０で半導体積層体１１と接するように、ショットキー電極１５を形成する。ショットキー電極１５には、半導体層１１２との界面にショットキーバリア接合を形成する金属材料などを採用可能である。例えば、チタン（Ｔｉ）膜、ニッケル（Ｎｉ）膜、モリブデン（Ｍｏ）膜、白金（Ｐｔ）膜などをショットキー電極１５に採用可能である。ショットキー電極１５の膜厚は、１００ｎｍ程度である。

更に、ショットキー電極１５上に表面電極１６を形成する。表面電極１６には、例えば膜厚５μｍ程度のＡｌ膜などを採用可能である。

次いで、窒化シリコン（ＳｉＮ）膜などを素子保護膜１７として形成する。例えば、ＳｉＨ₄とＮＨ₃を用いたプラズマＣＶＤ法により、膜厚５００ｎｍ程度のＳｉＮ膜を形成する。そして、表面電極１６上の素子保護膜１７を除去して表面電極１６の上面を露出させて、図２に示したショットキーバリアダイオード１０が完成する。

上記に説明したショットキーバリアダイオード１０の製造方法とは異なり、一般的には、ＭＰＳ構造の半導体装置では、ｐｎ接合部分の高濃度不純物領域１３とショットキー電極１５とのコンタクト抵抗を低減するために、高濃度不純物領域１３とショットキー電極１５との間にコンタクト電極が形成される。

具体的には、図６に示したように高濃度不純物領域１３が形成された半導体積層体１１の上面全体に表面保護膜１４を形成した後、図１０に示すように、高濃度不純物領域１３上で表面保護膜１４に開口部を形成し、この開口部を埋め込むようにして高濃度不純物領域１３上にコンタクト電極１５０を形成する。例えば、Ｔｉ膜、Ａｌ膜、Ｎｉ膜などの金属膜を形成した後、この金属膜をシリサイド化してコンタクト電極１５０を形成する。

コンタクト電極１５０の抵抗値を低減するために例えば１０００℃程度でのアニールを行った後、図１１に示すように、ショットキー接合部分上の表面保護膜１４を除去して開口部１４０を形成する。その後、図９と同様にショットキー電極１５と表面電極１６を形成する。その結果、高濃度不純物領域１３とショットキー電極１５との間にコンタクト電極１５０が配置される。

これに対して、図２に示したショットキーバリアダイオード１０では、高濃度不純物領域１３とショットキー電極１５との間にコンタクト電極は配置されない。つまり、ショットキー接合部分にコンタクト電極を形成し、更に除去する工程がないため、例えばコンタクト電極用の材料がショットキー接合部分に残ることなどによって、ショットキー障壁が低くなるなどの問題が生じない。このため、ショットキー電極１５形成前の無機洗浄などにより、ショットキー接合部分の清浄度を十分に高くすることができる。その結果、ショットキーバリアダイオード１０の製造歩留まりが向上する。

図１２（ａ）に、ＳｉＣからなり、コンタクト電極１５０を有するＭＰＳ構造の半導体装置（以下において、「ＭＰＳ素子」という。）の逆方向リーク電流の例を示す。図１２（ｂ）に、ショットキーバリアダイオード１０の逆方向リーク電流の例を示す。図１２（ａ）と図１２（ｂ）とを比較して明らかなように、ショットキーバリアダイオード１０によれば、逆方向リーク電流のバラツキが小さく抑えられている。

図１３に、逆方向電圧が６００Ｖでの逆方向リーク電流分布の例を示す。図１３において、黒丸がショットキーバリアダイオード１０の特性Ａ、白丸がＭＰＳ素子の特性Ｂである。例えば１×１０^-6Ａを逆方向リーク電流の上限とした場合、ＭＰＳ素子の歩留まりが２５％程度であるのに対し、図２に示したショットキーバリアダイオード１０の歩留まりは８０％程度であり、３倍以上である。

更に、ショットキーバリアダイオード１０では、ｐｎ接合部分はショットキー接合部分の周囲にのみ形成され、更に、コンタクト電極１５０は形成されない。これに対し、一般的なＭＰＳ構造では、ｐｎ接合部分とショットキー接合部分が混在し、ｐｎ接合部分にコンタクト電極１５０を形成する。このため、ショットキーバリアダイオード１０では、一般的なＭＰＳ構造の半導体装置と比較してラフな加工精度での加工が可能であり、製造工程を簡略化することもできる。

図１４に、ショットキーバリアダイオード、ｐｎ接合ダイオード、ＭＰＳ素子、及び図１に示した半導体装置１の、順方向特性の例を示す。図１４において、特性Ａがショットキーバリアダイオード、特性ＢがＭＰＳ素子、特性Ｃがｐｎ接合ダイオード、特性Ｄが半導体装置１の順方向特性である。

ＭＰＳ素子は、低電圧ではショットキー接合部分を流れる電流（以下において、「ＳＢＤ電流」という。）が支配的で、高電圧ではｐｎ接合部分を流れる電流（以下において、「ｐｎ接合電流」という。）が支配的である。これは、ｎ型基板及びｎ型半導体層を共通カソードとして使用しているためである。低電圧ではショットキー接合がオンし、ＳＢＤ電流が流れて基板抵抗による電圧降下が起こる。この電圧降下により、ｐｎ接合に印加される電圧が、ｐｎ接合ダイオードが単独で動作する場合と比べて低下する。その結果、ｐｎ接合電流が流れにくく、ＳＢＤ電流が支配的となる。ｐｎ接合に加わる電圧が上昇してｐｎ接合部分に電流が流れ始めると、ｎ型の半導体層１１２にｐ型の高濃度不純物領域１３からホール（正孔）注入が起こり、半導体層１１２の抵抗が減少する。これにより、高電圧では、ｐｎ接合電流が支配的になる。

一方、ショットキーバリアダイオード１０においては、ショットキー電極１５と高濃度不純物領域１３とのコンタクト抵抗が高い。このため、ｐｎ接合に加わる電圧が低下し、ｐｎ接合ダイオードがバイポーラ動作した後に流れるバイポーラ電流が流れにくい。その結果、ショットキーバリアダイオード１０単体では順方向サージ耐量が低下する。

しかし、半導体装置１は、ｐｎ接合部分にコンタクト電極を形成しないショットキーバリアダイオード１０と、順方向サージ耐量が十分に大きなシリコン基板のｐｎ接合ダイオード２０とが、並列接続された構造を有する。したがって、半導体装置１では、並列接続されたショットキーバリアダイオード１０とｐｎ接合ダイオード２０にそれぞれの面積に応じた順方向電流が流れ、その和が半導体装置１に流れる総電流である。このため、半導体装置１では、ＭＰＳ素子よりも順方向サージ耐量が向上する。

なお、ショットキーバリアダイオード１０においては、ｐｎ接合部分が形成されることによって逆方向耐圧が向上する。特に、電界が集中するショットキー接合部分の周囲に、ｐｎ接合部分が形成されている。このとき、ｐｎ接合部分の不純物領域１２ａの電位がフローティングであると外周部での電界集中を緩和しづらいため、高濃度不純物領域１３はショットキー電極１５と電気的に接続されている。

半導体装置１のｐｎ接合ダイオード２０には、順方向サージ耐量が十分に大きなｐｎ接合ダイオードが使用される。更に、ショットキーバリアダイオード１０の特性に合わせて、最適な特性のｐｎ接合ダイオード２０が選択される。例えば、ＭＰＳ素子と同等の順・逆方向特性やスイッチング特性を有するｐｎ接合ダイオード２０が使用される。

図１５に、図１４に示した特性Ｄを有する半導体装置１の等価回路図を示す。図１５に示したｐｎ接合ダイオード２０は、ショットキーバリアダイオード１０と並列に、複数のｐｎ接合ダイオード素子を直列接続した構成である。具体的には、ｐｎ接合ダイオード素子２０１〜２０３が直列接続されて、ｐｎ接合ダイオード２０が構成されている。３つのｐｎ接合ダイオード素子を用いてｐｎ接合ダイオード２０を構成したのは、例えば６００Ｖ以上の逆方向耐圧を有するショットキーバリアダイオード１０の順方向電圧が約１．５Ｖ以上であるのに対し、ｐｎ接合ダイオード素子２０１〜２０３それぞれの順方向電圧が０．７Ｖ程度であるためである。ｐｎ接合ダイオード２０はサージ電流が流れる場合にのみ導通状態になればよいため、ｐｎ接合ダイオード２０の順方向電圧をショットキーバリアダイオード１０の順方向電圧よりも大きくすることが好ましい。このため、ｐｎ接合ダイオード２０においては２Ｖ以上で順方向電流が流れるように、ｐｎ接合ダイオード素子を３個直列に接続する必要がある。

したがって、ショットキーバリアダイオード１０の特性に応じてｐｎ接合ダイオード２０を構成するｐｎ接合ダイオード素子の数は選択され、その数が３個に限られないことはもちろんである。なお、各ｐｎ接合ダイオード素子の逆方向耐圧は２００Ｖ以上とする。これにより、ｐｎ接合ダイオード２０の逆方向耐圧をショットキーバリアダイオード１０の逆方向耐圧と同等にできる。

更に、半導体装置１の逆方向サージ耐量も向上させるためには、ショットキーバリアダイオード１０よりも低い電圧でｐｎ接合ダイオード２０がアバランシェ降伏する必要がある。例えば、ショットキーバリアダイオード１０のアバランシェ耐圧が８００Ｖである場合、ｐｎ接合ダイオード２０が７００Ｖ程度でアバランシェ降伏するように耐圧設計を行う。

なお、Ｓｉ半導体を用いてｐｎ接合ダイオード２０を形成した場合、チップ面積を大きくすることにより、ＳｉＣ半導体を用いたＳＢＤと比較して順方向サージ電流の電流密度を一桁程度低減することができる。また、ｐｎ接合ダイオード２０を複数のｐｎ接合ダイオード素子を直列接続した構成にすることにより、順方向サージ電流が流れた場合の放熱面積を大きくすることができる。このため、順方向サージ耐量を大幅に向上することができる。

図１６（ａ）に、図１のＡ−Ａ方向に沿った断面図を示す。また、図１６（ｂ）に、図１のＢ−Ｂ方向に沿った断面図を示す。ショットキーバリアダイオード１０のカソード端子１０ｋである裏面電極１８が、半田３１を介して第１のダイパット１０１に電気的に接続されている。また、ショットキーバリアダイオード１０のアノード端子１０ａである表面電極１６と半導体装置１のアノード端子１０３とが、ワイヤ４１により電気的に接続されている。第１のダイパット１０１は、半導体装置１のカソード端子を兼ねている。

また、図１６（ａ）及び図１６（ｂ）に示すように、ｐｎ接合ダイオード素子２０１、２０２が絶縁シート５０を介して第２のダイパット１０２に搭載されている。ｐｎ接合ダイオード素子２０１のカソード端子２０１ｋとｐｎ接合ダイオード素子２０２のアノード端子２０２ａとは、絶縁シート５０上の半田３２１によって電気的に接続されている。ｐｎ接合ダイオード素子２０１のアノード端子２０１ａは、ワイヤ４２１によって半導体装置１のアノード端子１０３に接続されている。また、ｐｎ接合ダイオード素子２０２のカソード端子２０２ｋは、ワイヤ４２２によってｐｎ接合ダイオード素子２０３のアノード端子２０３ａに接続されている。ｐｎ接合ダイオード素子２０３のカソード端子２０３ｋは、半田３２２を介して第２のダイパット１０２と電気的に接続されている。第２のダイパット１０２は、ワイヤ４２３によって第１のダイパット１０１と電気的に接続されている。

上記のように、半導体装置１では、第２のダイパット１０２上で直列接続されたｐｎ接合ダイオード素子２０１〜２０３と、ショットキーバリアダイオード１０とが、並列接続されている。

ショットキーバリアダイオード１０が搭載される第１のダイパット１０１と、ｐｎ接合ダイオード２０が搭載される第２のダイパット１０２とは、物理的に分離されている。これにより、ショットキーバリアダイオード１０から発生する熱がｐｎ接合ダイオード２０に伝導するのが抑制され、ｐｎ接合ダイオード２０の動作が安定する。

例えば、定常動作中にデューティ５０％の１００Ａのパルス電流が半導体装置１に流れた場合、順方向電圧が１．５Ｖのショットキーバリアダイオード１０では平均７５Ｗ程度の電力消費がある。パッケージ１００の放熱が２℃／Ｗであると、室温２５℃でのショットキーバリアダイオード１０のチップ温度は１７５℃である。第１のダイパット１０１と第２のダイパット１０２とが接触した状態では、第１のダイパット１０１と第２のダイパット１０２とはほぼ同温である。このため、ｐｎ接合ダイオード２０のチップ温度が１７５℃近くまで上昇する。Ｓｉ半導体素子の場合、１５０℃以上の高温では半導体特性が失われ、動作不良を起こす。したがって、第１のダイパット１０１と第２のダイパット１０２とが分離されていることは、半導体装置１を正常動作させる上で有効である。

図１７に、逆方向耐圧が６００Ｖ、順方向定格電流が１０Ａである半導体装置の順方向サージ電流及び逆方向サージ耐量の比較を示す。図１７で、素子「ＳｉＣ−ＳＢＤ」はＳｉＣ半導体からなるＳＢＤであり、ショットキーバリアダイオード１０に相当する。素子「ＳｉＣ−ＭＰＳ」はＳｉＣ半導体からなるＭＰＳ素子である。素子「Ｓｉ−ＰＮ」はＳｉ半導体からなるｐｎ接合ダイオードであり、ｐｎ接合ダイオード２０に相当する。

図１７においては、順方向の最大サージ電流を、順方向定格電流に対する倍数で示している。ＳｉＣ−ＳＢＤの逆方向サージ耐量が１００ｍＪ／ｃｍ²であるのに対し、ＳｉＣ−ＭＰＳの逆方向サージ耐量は２Ｊ／ｃｍ²であり、ＳｉＣ−ＳＢＤの２０倍程度である。更に、Ｓｉ−ＰＮの逆方向サージ耐量は２０Ｊ／ｃｍ²であり、ＳｉＣ−ＭＰＳの１０倍である。同一電流ではＳｉ半導体素子の素子面積がＳｉＣ半導体素子よりも約１０倍大きいため、電流密度が１／１０以下になり、サージ耐量が向上する。

図１８に、本発明の実施形態の変形例に係る半導体装置１を示す。図１８に示した例では、ｐｎ接合ダイオード２０を構成するｐｎ接合ダイオード素子２０１〜２０３が、第２のダイパット１０２を分割したダイパット１０２ａ〜１０２ｃにそれぞれ搭載されている。図１９（ａ）に図１８のＡ−Ａ方向に沿った断面図を示し、図１９（ｂ）に図１８のＢ−Ｂ方向に沿った断面図を示す。

図１９（ａ）及び図１９（ｂ）に示すように、ｐｎ接合ダイオード素子２０１のカソード端子２０１ｋが半田３３１を介してダイパット１０２ａに接続され、ｐｎ接合ダイオード素子２０２のカソード端子２０２ｋが半田３３２を介してダイパット１０２ｂに接続され、ｐｎ接合ダイオード素子２０３のカソード端子２０３ｋが半田３３３を介してダイパット１０２ｃに接続されている。ｐｎ接合ダイオード素子２０１のアノード端子２０１ａはワイヤ４３１によってアノード端子１０３に接続され、ｐｎ接合ダイオード素子２０２のアノード端子２０２ａはワイヤ４３２によってダイパット１０２ａに接続され、ｐｎ接合ダイオード素子２０３のアノード端子２０３ａはワイヤ４３３によってダイパット１０２ｂに接続されている。更に、ワイヤ４３４によってダイパット１０２ｃと第１のダイパット１０１が接続されている。これにより、直列接続されたｐｎ接合ダイオード素子２０１〜２０３と、ショットキーバリアダイオード１０とが、並列接続される。

図１８に示した半導体装置１では、ｐｎ接合ダイオード素子２０１〜２０３は絶縁シートを介さずにダイパット１０２ａ〜１０２ｃにそれぞれ搭載されている。このため、放熱効率が高い。したがって、図１８に示した半導体装置１は高温時の安定性が高い。

以上に説明したように、本発明の実施形態に係る半導体装置１では、ＳｉＣからなる半導体層を有するショットキーバリアダイオード１０と、Ｓｉからなる半導体層を有するｐｎ接合ダイオード２０とが並列接続されて、整流機能を実現している。半導体装置１にサージ電流が流れた場合のバイポーラ動作は、ｐｎ接合ダイオード２０で行われる。このため、ショットキーバリアダイオード１０におけるコンタクト電極は不要である。したがって、ショットキーバリアダイオード１０の製造において、高濃度不純物領域１３とショットキー電極１５との間にコンタクト電極を形成する工程及びこのコンタクト電極を削除する工程は行われない。その結果、ショットキーバリアダイオード１０の歩留まりを向上させることができる。

したがって、半導体装置１によれば、ＳｉＣ半導体からなるショットキーバリアダイオード１０を有し、且つ歩留まりの高い半導体装置を提供することができる。

また、ショットキーバリアダイオード１０を第１のダイパット１０１に搭載し、ｐｎ接合ダイオード２０を第２のダイパット１０２に搭載することにより、ショットキーバリアダイオード１０の発熱によってｐｎ接合ダイオード２０が動作不良を起こすことを防止できる。つまり、第１のダイパット１０１と第２のダイパット１０２とを分離することにより、半導体装置１の動作をより安定させることができる。

上記のように本発明は実施形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。即ち、本発明はここでは記載していない様々な実施形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。

１…半導体装置
１０…ショットキーバリアダイオード
１１…半導体積層体
１２…不純物領域
１３…高濃度不純物領域
１４…表面保護膜
１５…ショットキー電極
１６…表面電極
１７…素子保護膜
１８…裏面電極
２０…ｐｎ接合ダイオード
５０…絶縁シート
１００…パッケージ
１０１…第１のダイパット
１０２…第２のダイパット
１０２ａ〜１０２ｃ…ダイパット
１１１…高濃度不純物基板
１１２…半導体層
１４１…裏面保護膜
１５０…コンタクト電極
２０１〜２０３…ｐｎ接合ダイオード素子

Claims (7)

1. 第１のダイパットと第２のダイパットが互いに離間して配置されたパッケージと、
   前記第１のダイパット上に搭載された、シリコンカーバイトからなる半導体層を有し、ショットキー接合とｐｎ接合が併設されたショットキーバリアダイオードと、
   前記ショットキーバリアダイオードと並列接続されて前記第２のダイパット上に搭載された、シリコンからなる半導体層を有するｐｎ接合ダイオードと
   を備え、前記ショットキーバリアダイオードにおいて前記ｐｎ接合を構成する高濃度不純物領域と前記ショットキー接合を構成するショットキー電極とが直接に接していることを特徴とする半導体装置。
2. 前記ショットキーバリアダイオードの外縁部に前記ｐｎ接合が形成されていることを特徴とする請求項１に記載の半導体装置。
3. 前記ｐｎ接合ダイオードの順方向電圧が、前記ショットキーバリアダイオードの順方向電圧よりも大きいことを特徴とする請求項１又は２に記載の半導体装置。
4. 前記ｐｎ接合ダイオードが、複数のｐｎ接合ダイオード素子が直列接続された構造を有することを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
5. 前記複数のｐｎ接合ダイオード素子それぞれの順方向電圧の和が、前記ショットキーバリアダイオードの順方向電圧よりも大きいことを特徴とする請求項４に記載の半導体装置。
6. 前記複数のｐｎ接合ダイオード素子が、前記第２のダイパットを分割した複数のダイパットにそれぞれ搭載されていることを特徴とする請求項４又は５に記載の半導体装置。
7. 前記ｐｎ接合ダイオードのアバランシェ耐圧が、前記ショットキーバリアダイオードのアバランシェ耐圧よりも小さいことを特徴とする請求項１乃至６のいずれか１項に記載の半導体装置。

Images