JP2012531734A - 半導体ウエハを処理するための方法 - Google Patents

半導体ウエハを処理するための方法 Download PDF

Info

Publication number
JP2012531734A
JP2012531734A JP2012516898A JP2012516898A JP2012531734A JP 2012531734 A JP2012531734 A JP 2012531734A JP 2012516898 A JP2012516898 A JP 2012516898A JP 2012516898 A JP2012516898 A JP 2012516898A JP 2012531734 A JP2012531734 A JP 2012531734A
Authority
JP
Japan
Prior art keywords
liquid
aqueous solution
mol
concentration
hydrogen peroxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012516898A
Other languages
English (en)
Inventor
スー・カイドン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research AG
Original Assignee
Lam Research AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research AG filed Critical Lam Research AG
Publication of JP2012531734A publication Critical patent/JP2012531734A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P70/00—Cleaning of wafers, substrates or parts of devices
    • H10P70/20—Cleaning during device manufacture
    • H10P70/27—Cleaning during device manufacture during, before or after processing of conductive materials, e.g. polysilicon or amorphous silicon layers
    • H10P70/273—Cleaning during device manufacture during, before or after processing of conductive materials, e.g. polysilicon or amorphous silicon layers the processing being a delineation of conductive layers, e.g. by RIE
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
    • H10P50/283—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means

Landscapes

  • Cleaning Or Drying Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Weting (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】
【解決手段】半導体ウエハを処理するための方法であって：ハフニウムおよび／またはジルコニウムを含む第１の酸化物材料を含む高誘電体層と；前記高誘電体層の上部に蒸着され、ランタン、ランタニド、および／または、アルミニウムを含む第２の酸化物材料を含むキャップ層と、を備えたスタックを準備する工程と；酸化剤を含む水溶液である液体Ａを前記半導体ウエハの表面に供給する工程ＳＡと；工程ＳＡの後に、６未満のｐＨ値の液体である液体Ｂを前記半導体ウエハの前記表面に供給する工程ＳＢと；工程ＳＢの後に、少なくとも１０ｐｐｍのフッ素濃度の酸性水溶液である液体Ｃを前記半導体ウエハの前記表面に供給する工程ＳＣとを備える方法が開示されている。
【選択図】図２

Description

本発明は半導体ウエハを処理するための方法に関する。
より詳細には、本発明は半導体ウエハの湿式処理のための方法に関する。
図１は、本発明の一実施形態に従った方法が適用される前の高誘電率金属ゲートスタック１の一例を示す概略断面図である。シリコンウエハのバルクシリコン１０の上に、複数の層がこの順で蒸着される：
Figure 2012531734
高誘電率材料を蒸着する前に、界面層（図示せず）が、１ｎｍまでの厚さで蒸着される。かかる界面層は、酸化シリコンまたは酸窒化シリコンであってよい。
酸化ハフニウム２０の代わりに、誘電率が１０より大きい他の材料が蒸着されてもよい。適切な材料は、例えば、ケイ酸ハフニウム、酸化ジルコニウム、ハフニウムシリコン酸窒化物、ケイ酸ジルコニウム、アルミン酸ハフニウム、アルミン酸ジルコニウム、または、それらの組み合わせなどである。
酸化ランタン３０の代わりに、酸化アルミニウム、酸化ランタニド（酸化ジスプロシウムなど）、または、それらの組み合わせなど、他のキャップ層材料が用いられてもよい。
金属層として窒化チタンの代わりに、他のチタン系またはタンタル系材料もしくは他の材料が用いられてもよい。
多結晶シリコンの代わりに、非晶質シリコンなど、他のシリコン層が用いられてもよい。
ハードマスクとしての窒化シリコンの代わりに、酸化シリコンが用いられてもよい。
かかるスタックの例は、Ｓ．Ｋｕｂｉｃｅｋ ｅｔ ａｌ．、ＩＥＤＭ Ｔｅｃｈ．Ｄｉｇ．、ｐ．４９、２００７、および、Ａ．Ｔｏｒｉｕｍｉ ｅｔ ａｌ．、ＩＥＤＭ Ｔｅｃｈ．Ｄｉｇ．、ｐ．５３、２００７に記載されている。
バルクシリコンを露出させるためにスタック層を除去すべき場所でスタックを露出させるように、フォトリソグラフィ工程が実行される。除去すべき領域は、プラズマ処理で処理される。（フォトレジストが存在しない）除去すべき領域では、窒化シリコン層６０、多結晶シリコン層５０、および、窒化チタン層４０が、一般に除去される。酸化ランタン層３０および高誘電体層２０は、修飾された酸化ランタン２５および修飾された高誘電率材料３５が生成されるように（図１参照）、プラズマ処理によって修飾される。プラズマ処理中に、残留物が生成される。（フォトレジスト由来の）炭素リッチな残留物７５が、ハードマスク６０上に残る。側壁残留物が、エッチングされたスタックの側壁上に残る。側壁残留物は、基本的に、側壁に付着する金属リッチな残留物４５と、金属リッチな残留物に付着するシリコンリッチな残留物５５である。
本発明の目的は、残留物を除去すること、金属層４０またはシリコン層５０が上に残っていないキャップ層および高誘電率層を除去すること、ならびに、高誘電体層または金属層のアンダーカットなしに清浄な構造を残すことである。
本発明は、課題を解決するために、半導体ウエハを処理するための方法を提供しており、その方法は：
・ハフニウムおよび／またはジルコニウムを含む第１の酸化物材料を含む高誘電体層と、高誘電体層の上に蒸着され、ランタン、ランタニド、および／または、アルミニウムを含む第２の酸化物材料を含むキャップ層と、を備えたスタックを準備する工程と、
・水溶液である液体Ａを半導体ウエハの表面に供給する工程ＳＡと、
・工程ＳＡの後に（例えば、次に）、６未満のｐＨ値の液体である液体Ｂを半導体ウエハの前記表面に供給する工程ＳＢと、
・工程ＳＢの後に（例えば、次に）、液体Ｃを半導体ウエハの表面に供給する工程ＳＣとを備える。
通例、スタックは、ベアシリコンウエハの表面上に蒸着され、表面は、集積回路の特定の領域を提供するためにドープされる。スタックは、いわゆる高誘電率金属ゲート構造として用いられる。
第１の酸化材料は、酸化ジルコニウム、酸化ハフニウム、ケイ酸ハフニウム、ケイ酸ジルコニウム、アルミン酸ハフニウム、アルミン酸ジルコニウム、または、それらの組み合わせからなることが好ましい。
キャップ層は、酸化ランタン、酸化アルミニウム、酸化ランタニド（例えば、酸化ジスプロシウム）、または、それらの組み合わせからなることが好ましい。
キャップ層の上に、以下の層が以下の順で蒸着されてよい：金属層（例えば、窒化チタン）、多結晶シリコン、および、最上部のハードマスク（例えば、窒化シリコン）。
どの理論にも縛られることなく、以下が仮定される：
工程ＳＡは、側壁ポリマのようなドライエッチング後の残留物、例えば、スタック上のシリコンリッチな残留物、金属リッチな残留物、および、（例えば、フォトレジスト由来の）炭素リッチな残留物などを除去するのに役立つ。
工程ＳＢは、開放領域のキャップ層を除去しつつ、キャップ層のアンダーカットエッチングを避けるのに役立つ。
工程ＳＣは、開放領域のキャップ高誘電率材料を除去しつつ、キャップ層または高誘電率材料のいずれかのアンダーカットエッチングを避けるのに役立つ。
工程と工程の間で中間リンス工程を実行できる。かかる中間リンス工程は、工程ＳＡおよびＳＢの間が好ましい。
好ましい方法の実施形態において、液体Ａは、以下の水溶液からなる群より選択される：
ａ）分析濃度０．００１〜１０ｍｏｌ／Ｌ（好ましくは０．０１〜１ｍｏｌ／Ｌ）の酸化剤を含み、６．５より低いｐＨ値（好ましくは６より低い）、または、７．５より高いｐＨ値（好ましくは８より大きい）を有する水溶液。好ましい酸化剤は、水中に分散および／または溶解された過酸化水素またはオゾンである（「／Ｌ」は、リットル当たり、を示す、以下同じ）。
ｂ）分析濃度０．００５〜０．５ｍｏｌ／Ｌ（好ましくは０．０１〜０．１ｍｏｌ／Ｌの範囲）のアンモニアと、分析濃度０．００１〜１０ｍｏｌ／Ｌ（好ましくは０．０１〜１ｍｏｌ／Ｌ）の過酸化水素とを含み、アンモニアおよび過酸化水素のモル比が、１：１０から１０：１の範囲にある水溶液。かかる溶液は、例えば、ｄＳＣ１として知られており、アンモニアおよび過酸化水素の希釈水溶液である。
ｃ）分析濃度０．００１〜１０ｍｏｌ／Ｌの硫酸と、分析濃度０．００１〜１０ｍｏｌ／Ｌ（好ましくは０．０１〜１ｍｏｌ／Ｌ）の過酸化水素（酸化剤として）とを含み、硫酸および過酸化水素のモル比が、１：１０から１０：１の範囲にある水溶液（例えば、ｄＳＰ、硫酸および過酸化水素の希釈混合液）。
ｄ）分析濃度０．００１〜１０ｍｏｌ／Ｌの硫酸と、＞１ｐｐｍの濃度（好ましくは１０ｐｐｍより大きい）のオゾン（酸化剤として）とを含む水溶液（例えば、ｄＳＯＭ、オゾンを添加した希硫酸）。かかる溶液は、ｄＳＯＭとして知られており、オゾンを添加した希硫酸である。
ｅ）分析濃度０．００１〜１０ｍｏｌ／Ｌの塩酸と、分析濃度０．００１〜１０ｍｏｌ／Ｌ（好ましくは０．０１〜１ｍｏｌ／Ｌ）の過酸化水素（酸化剤として）とを含み、塩酸および過酸化水素のモル比が１：１０から１０：１の範囲にある水溶液。かかる溶液は、ｄＳＣ２として知られており、塩酸および過酸化水素の希釈溶液である。
液体Ａは、分析濃度０．００５〜０．５ｍｏｌ／Ｌのアンモニアと、分析濃度０．００１〜１０ｍｏｌ／Ｌ（好ましくは０．０１〜１ｍｏｌ／Ｌ）の過酸化水素（酸化剤として）とを含み、アンモニアおよび過酸化水素のモル比が１：１０から１０：１の範囲にある水溶液（例えば、ｄＳＣ１）であることが好ましい。
別の実施形態において、液体Ｂは、６から０までの範囲（好ましくは５．５から２までの範囲）のｐＨ値を有し、１０ｐｐｍ未満の濃度の酸化剤を含む水溶液である。液体Ｂ内のフッ素の濃度は、１ｐｐｍ未満であることが好ましい。
液体Ｂは、分析濃度３．７重量％未満（１．２ｍｏｌ／Ｌ未満）の塩酸を含む水溶液であると有利である。
さらに別の実施形態において、液体Ｃは、ｐＨ値が６．５より低く、フッ素濃度が１０ｐｐｍより高い（好ましくは１０ｐｐｍ−５％の範囲）液体である。
液体Ｃは、塩酸およびフッ化水素酸を含むことが好ましい。
一実施形態では、工程ＳＣにおいて、液体Ｃは、２５℃より高い温度（好ましくは３０℃より高い温度）で供給され、露出された（開放）領域での高誘電率材料の選択的除去をさらに支援する。
工程ＳＣ後に、６未満のｐＨ値の液体である液体Ｄを供給する工程ＳＤが実行されると有利である。ここで、工程ＳＢと同じ種類の液体を用いることができる。この工程ＳＤは、残留物の除去をさらに支援する。
液体Ｄは、６．５から０までの範囲（好ましくは５．５から２までの範囲）のｐＨ値を有し、１０ｐｐｍ未満の濃度の酸化剤を含む水溶液であることが好ましい。
別の実施形態では、スタックは、さらに以下を備える：
・キャップ層の上の金属層（例えば、ＴｉＮ、ＴａＮ、Ｔａ2Ｃ）、
・金属層の上の多結晶シリコン層、および、
・多結晶シリコンの上のハードマスク（例えば、Ｓｉ3Ｎ4、Ｓｉ3Ｎ4上のＳｉＯ2）。
かかるスタックと組み合わせてかかる方法を用いると、ハードマスク、多結晶シリコン、および、金属層のドライエッチング中に生成される残留物を除去すると共に、露出されたキャップ層および高誘電体層を除去することにより、短い処理で清浄な構造を得ることができるため、有益である。
これは、工程ＳＡの前にドライエッチング工程が実行され、前のフォトリソグラフィ工程に従ってフォトレジストが存在しない特定の領域上のスタックを除去することによってスタックがパターニングされる場合、特に当てはまる。
すべての工程（ＳＡ、ＳＢ、ＳＣ）は、枚葉式ウエハ処理工程として実行されることが好ましく、そうすれば、総処理時間を大幅に短縮し、任意の種類の再汚染を回避することができる。
本発明の一実施形態に従った方法が適用される前の高誘電率金属ゲートスタックを示す概略断面図。
本発明の一実施形態に従った方法が適用された後の高誘電率金属ゲートスタックを示す概略断面図。
好ましい方法は、以下のように実行される：
例１：
「背景技術」の節で上述したように、スタックから始めて、回転するウエハ上に液体が注がれる湿式処理法が、スピンプロセッサによって実行される。
・工程ＳＡ：アンモニア（ｃHCl＝２ｇ／Ｌ）および過酸化水素（ｃNH3＝３ｇ／Ｌ）の水溶液である液体Ａが、３００ｒｐｍで、３０秒間２５℃で供給される。
・リンス工程：ウエハを３００ｒｐｍで回転させつつ、脱イオン水が、２５℃で２０秒間供給される。
・工程ＳＢ：塩化水素の水溶液（ｃCHl＝２ｇ／Ｌ）である液体Ｂが、３００ｒｐｍで、３０秒間２５℃で供給される。
・工程ＳＣ：フッ化水素酸（ｃHF＝１ｇ／Ｌ）および塩酸（ｃHCl＝４０ｇ／Ｌ）の水溶液である液体Ｃが、３００ｒｐｍで、３０秒間４０℃で供給される。
・リンス工程：ウエハを３００ｒｐｍで回転させつつ、脱イオン水が、２５℃で２０秒間供給される。
・工程ＳＤ：塩化水素の水溶液（ｃCHl＝２ｇ／Ｌ）である液体Ｄが、３００ｒｐｍで、３０秒間２５℃で供給される。
・最終リンス工程：ウエハを３００ｒｐｍで回転させつつ、脱イオン水が、２５℃で２０秒間供給される。
・Ｎ2を基板上に吹き付けて乾燥させる。
この処理の後、修飾された層（修飾キャップ層３５、修飾高誘電体層）が除去されるだけでなく、スタック構造は、図２に示すように、全残留物を洗浄される。
例２：
例２に従ったこの方法は、例１に基づくものであり、工程ＳＡは、液体Ａの成分がより高い濃度を有し（アンモニア（ｃHCl＝４ｇ／Ｌ）および過酸化水素（ｃNH3＝６ｇ／Ｌ））、液体Ａが１５秒間だけ供給されるように変更されている。
例３：
例３に従ったこの方法は、例１に基づくものであり，工程ＳＢは、液体Ｂとして異なる溶液が選択されるように変更されている。液体Ｂは、硫酸水溶液（ｃH2SO4＝２０ｇ／Ｌ）である。
３つの例１、２、および、３のすべてで、金属層、キャップ層、および、高誘電体層のいずれにも重大なアンダーカットを起こすことなく、清浄なゲート構造を備えた表面を得ることができる。
比較例：
・第１の工程：アンモニア（ｃHCl＝２ｇ／Ｌ）および過酸化水素（ｃNH3＝３ｇ／Ｌ）の水溶液である第１の液体が、３００ｒｐｍで、３０秒間２５℃で供給される。
・リンス工程：ウエハを３００ｒｐｍで回転させつつ、脱イオン水が、２５℃で２０秒間供給される。
・第２の工程：フッ化水素酸（ｃHF＝１ｇ／Ｌ）および塩酸（ｃHCl＝４０ｇ／Ｌ）の水溶液である第２の液体が、３００ｒｐｍで、３０秒間４０℃で供給される。
・最終リンス工程：ウエハを３００ｒｐｍで回転させつつ、脱イオン水が、２５℃で２０秒間供給される。
・Ｎ2を基板上に吹き付けて乾燥させる。
比較例に従った方法でウエハを処理すると、構造化されたウエハ表面上に残留物が残される。かかる残留物が修飾キャップ層をエッチングから保護する結果、キャップ層および／または高誘電率材料が一部の領域上では除去されるものの、ほとんどの領域で除去されなくなることが問題である。かかる構造は、ほとんど回復することができないか、もしくは、最終的に破棄される。
しかしながら、（第１の工程および第２の工程の間の）中間リンス工程で希酸性酸（ｄｉｌｕｔｅｄ ａｃｉｄｉｃ ａｃｉｄ）を供給すれば、満足できる結果につながる。

Claims (15)

  1. 半導体ウエハを処理するための方法であって、
    ハフニウムおよび／またはジルコニウムを含む第１の酸化物材料を含む高誘電体層と、前記高誘電体層の上に蒸着され、ランタン、ランタニド、および／または、アルミニウムを含む第２の酸化物材料を含むキャップ層とを備えたスタックを準備する工程と、
    酸化剤を含む水溶液である液体Ａを前記半導体ウエハの表面に供給する工程ＳＡと、
    工程ＳＡの後に、６未満のｐＨ値の液体である液体Ｂを前記半導体ウエハの前記表面に供給する工程ＳＢと、
    工程ＳＢの後に、少なくとも１０ｐｐｍのフッ素濃度の酸性水溶液である液体Ｃを前記半導体ウエハの前記表面に供給する工程ＳＣと
    を備える方法。
  2. 請求項１に記載の方法であって、
    前記液体Ａは、
    分析濃度０．００１〜１０ｍｏｌ／Ｌの酸化剤を含み、ｐＨ値が６．５より低いか、または、７．５より高い水溶液と、
    分析濃度０．００５〜０．５ｍｏｌ／Ｌのアンモニアと、酸化剤としての分析濃度０．００１〜１０ｍｏｌ／Ｌの過酸化水素とを含み、アンモニアおよび過酸化水素のモル比が１：１０から１０：１の範囲にある水溶液と、
    分析濃度０．００１〜１０ｍｏｌ／Ｌの硫酸と、酸化剤としての分析濃度０．００１〜１０ｍｏｌ／Ｌの過酸化水素とを含み、硫酸および過酸化水素のモル比が１：１０から１０：１の範囲にある水溶液と、
    分析濃度０．００１〜１０ｍｏｌ／Ｌの硫酸と、酸化剤としての濃度＞１ｐｐｍのオゾンとを含む水溶液と、
    分析濃度０．００１〜１０ｍｏｌ／Ｌの塩酸と、酸化剤としての分析濃度０．００１〜１０ｍｏｌ／Ｌの過酸化水素とを含み、塩酸および過酸化水素のモル比が１：１０から１０：１の範囲にある水溶液と、
    からなる群より選択される方法。
  3. 請求項２に記載の方法であって、前記液体Ａは、分析濃度０．００５〜０．５ｍｏｌ／Ｌのアンモニアと、分析濃度０．００１〜１０ｍｏｌ／Ｌの過酸化水素とを含み、アンモニアおよび過酸化水素のモル比が１：１０から１０：１の範囲にある水溶液である方法。
  4. 請求項１に記載の方法であって、前記液体Ｂは、６から０の範囲のｐＨ値を有し、１０ｐｐｍ未満の分析濃度の酸化剤を含む水溶液である方法。
  5. 請求項４に記載の方法であって、前記液体Ｂは、分析濃度３．７重量％未満の塩酸を含む水溶液である方法。
  6. 請求項４に記載の方法であって、前記液体Ｂは、１ｐｐｍ未満のフッ素濃度を有する方法。
  7. 請求項１に記載の方法であって、前記液体Ｃは、６．５より低いｐＨ値と、１０ｐｐｍより高いフッ素濃度とを有する液体である方法。
  8. 請求項７に記載の方法であって、前記液体Ｃは、塩酸およびフッ化水素塩を含む方法。
  9. 請求項１に記載の方法であって、工程ＳＣにおいて、前記液体Ｃは、２５℃より高い温度で供給される方法。
  10. 請求項９に記載の方法であって、工程ＳＣにおいて、前記液体Ｃは、３０℃より高い温度で供給される方法。
  11. 請求項１に記載の方法であって、工程ＳＣ後に、６未満のｐＨ値を有する液体である液体Ｄを供給する工程ＳＤが実行される方法。
  12. 請求項１１に記載の方法であって、前記液体Ｄは、６．５から０の範囲のｐＨ値を有し、１０ｐｐｍ未満の濃度の酸化剤を含む水溶液である方法。
  13. 請求項１に記載の方法であって、
    前記スタックは、さらに、
    前記キャップ層の上の金属層（例えば、ＴｉＮ、ＴａＮ、Ｔａ2Ｃ）と、
    前記金属層の上の多結晶シリコン層と、
    前記多結晶シリコンの上のハードマスク（例えば、Ｓｉ3Ｎ4、Ｓｉ3Ｎ4上のＳｉＯ2）と
    を備える方法。
  14. 請求項１に記載の方法であって、工程ＳＡの前にドライエッチング工程が実行され、前記スタックは、前のフォトリソグラフィ工程に従ってフォトレジストが存在しない特定の領域上の前記スタックを除去することによってパターニングされる方法。
  15. 請求項１に記載の方法であって、すべての工程（ＳＡ、ＳＢ、ＳＣ）は、枚葉式ウエハ処理工程として実行される方法。
JP2012516898A 2009-06-25 2010-06-14 半導体ウエハを処理するための方法 Pending JP2012531734A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
ATA989/2009 2009-06-25
AT9892009 2009-06-25
PCT/IB2010/052646 WO2010150134A2 (en) 2009-06-25 2010-06-14 Method for treating a semiconductor wafer

Publications (1)

Publication Number Publication Date
JP2012531734A true JP2012531734A (ja) 2012-12-10

Family

ID=43386965

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012516898A Pending JP2012531734A (ja) 2009-06-25 2010-06-14 半導体ウエハを処理するための方法

Country Status (8)

Country Link
US (1) US20120100721A1 (ja)
EP (1) EP2446464A4 (ja)
JP (1) JP2012531734A (ja)
KR (1) KR20120092501A (ja)
CN (1) CN102460663B (ja)
SG (1) SG176562A1 (ja)
TW (1) TWI414014B (ja)
WO (1) WO2010150134A2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8501499B2 (en) * 2011-03-28 2013-08-06 Tokyo Electron Limited Adaptive recipe selector
CN102446727A (zh) * 2011-08-29 2012-05-09 上海华力微电子有限公司 一种对包含氮化硅的刻蚀硬掩膜层的刻蚀方法
JP6405618B2 (ja) * 2013-11-12 2018-10-17 株式会社Sumco シリコンウェーハの製造方法
CN105826256B (zh) * 2015-01-06 2020-02-07 中芯国际集成电路制造(上海)有限公司 Cmos晶体管的形成方法
CN112103179B (zh) * 2020-11-03 2021-03-02 晶芯成(北京)科技有限公司 Mim电容器的制作方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05175182A (ja) * 1991-12-26 1993-07-13 Fujitsu Ltd ウェーハ洗浄方法
TW451347B (en) * 2000-06-16 2001-08-21 United Microelectronics Corp Cleaning method after polycide gate etching
US6664116B2 (en) * 2001-12-12 2003-12-16 Sharp Laboratories Of America, Inc. Seed layer processes for MOCVD of ferroelectric thin films on high-k gate oxides
EP1520211A2 (en) * 2002-06-07 2005-04-06 Mallinckrodt Baker, Inc. Microelectronic cleaning compositions containing oxidizers and organic solvents
US6696327B1 (en) * 2003-03-18 2004-02-24 Intel Corporation Method for making a semiconductor device having a high-k gate dielectric
JP4229762B2 (ja) * 2003-06-06 2009-02-25 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US7253094B1 (en) * 2003-12-22 2007-08-07 Cypress Semiconductor Corp. Methods for cleaning contact openings to reduce contact resistance
KR20050065312A (ko) * 2003-12-25 2005-06-29 마츠시타 덴끼 산교 가부시키가이샤 반도체웨이퍼의 세정방법
BRPI0418529A (pt) * 2004-02-11 2007-05-15 Mallinckrodt Baker Inc composições de limpeza para microeletrÈnicos contendo ácidos de halogênio oxigenados, sais e derivados dos mesmos
US7361958B2 (en) * 2004-09-30 2008-04-22 Intel Corporation Nonplanar transistors with metal gate electrodes
JP4613744B2 (ja) * 2005-08-10 2011-01-19 株式会社Sumco シリコンウェーハの洗浄方法
US7879782B2 (en) * 2005-10-13 2011-02-01 Air Products And Chemicals, Inc. Aqueous cleaning composition and method for using same
CN101379597B (zh) * 2006-02-01 2012-07-18 国立大学法人东北大学 半导体装置的制造方法以及半导体表面的微粗糙度减低方法
US7820552B2 (en) * 2007-03-13 2010-10-26 International Business Machines Corporation Advanced high-k gate stack patterning and structure containing a patterned high-k gate stack
US8652266B2 (en) * 2008-07-24 2014-02-18 Lam Research Corporation Method and apparatus for surface treatment of semiconductor substrates using sequential chemical applications
US7732284B1 (en) * 2008-12-26 2010-06-08 Texas Instruments Incorporated Post high-k dielectric/metal gate clean

Also Published As

Publication number Publication date
EP2446464A2 (en) 2012-05-02
SG176562A1 (en) 2012-01-30
EP2446464A4 (en) 2012-08-15
KR20120092501A (ko) 2012-08-21
TW201110225A (en) 2011-03-16
US20120100721A1 (en) 2012-04-26
TWI414014B (zh) 2013-11-01
WO2010150134A2 (en) 2010-12-29
CN102460663B (zh) 2015-01-28
WO2010150134A3 (en) 2011-05-05
CN102460663A (zh) 2012-05-16

Similar Documents

Publication Publication Date Title
TWI658514B (zh) 電晶體之製造方法
JP4010819B2 (ja) 半導体装置の製造方法
JP2012531734A (ja) 半導体ウエハを処理するための方法
JP5256519B2 (ja) 洗浄された歪みシリコン表面を作製するための改良されたプロセス
CN1277156C (zh) 光致抗蚀剂移除组合物
CN101819931A (zh) 制造半导体装置的方法
JP2012531735A (ja) 半導体ウエハを処理するための方法
CN1188904C (zh) 铝/铜金属连线上反应离子蚀刻后聚合物的清除方法
CN110060919A (zh) 半导体器件及其形成方法
JP2004260189A (ja) 洗浄液及びこれを利用した基板の洗浄方法
TWI343078B (en) Wet cleaning process and method for fabricating semiconductor device using the same
WO2014112864A1 (en) Method of fabricating a bond pad in a semiconductor device
KR100916353B1 (ko) 반도체 소자용 세정액 조성물 및 이를 이용한 반도체소자의 세정 방법
JP2005079316A (ja) エッチング方法及び半導体装置の製造方法
TWI872996B (zh) 形成半導體結構之方法
JP2006191002A (ja) 剥離剤組成物
TW200413501A (en) Solution for removal residue of post dry etch
CN110892511A (zh) 用于除去晶体材料表面的非晶钝化层的化学清洁组合物
JP2005079315A (ja) エッチング方法及び半導体装置の製造方法
JP2005079311A (ja) 半導体装置の製造方法
JP2000311885A (ja) 金属積層配線を有する半導体装置およびその製造方法
JP2006080353A (ja) 半導体装置の製造方法
JP2002057213A (ja) 半導体装置の製造方法
JP2007042885A (ja) 半導体製造方法
JP2001007072A (ja) 洗浄液