JP2013149885A - 半導体装置製造用リードフレーム及び半導体装置の製造方法 - Google Patents

半導体装置製造用リードフレーム及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2013149885A
JP2013149885A JP2012010728A JP2012010728A JP2013149885A JP 2013149885 A JP2013149885 A JP 2013149885A JP 2012010728 A JP2012010728 A JP 2012010728A JP 2012010728 A JP2012010728 A JP 2012010728A JP 2013149885 A JP2013149885 A JP 2013149885A
Authority
JP
Japan
Prior art keywords
tie bar
lead
semiconductor element
lead frame
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012010728A
Other languages
English (en)
Other versions
JP5884506B2 (ja
Inventor
Satoshi Shibazaki
聡 柴崎
Chikao Ikenaga
知加雄 池永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2012010728A priority Critical patent/JP5884506B2/ja
Publication of JP2013149885A publication Critical patent/JP2013149885A/ja
Application granted granted Critical
Publication of JP5884506B2 publication Critical patent/JP5884506B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/0198Manufacture or treatment batch processes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】吊りリードの他端部とタイバーの端部との連続部近傍におけるタイバーの変形等を抑制可能な多面付リードフレームを提供する。
【解決手段】多面付リードフレーム1は、上面に半導体素子が搭載される半導体素子搭載部2、半導体素子搭載部2を支持する吊りリード4及び半導体素子搭載部2に先端部を対向させて並設されてなる複数のリード3を含む単位リードフレームと、単位リードフレームの各辺に沿って設けられ、リード3を支持するタイバー5とを備え、複数の単位リードフレームがマトリックス状に配列され、タイバー5は隣接する単位リードフレームの境界部に位置するように格子状に設けられ、タイバー5の両端部はそれぞれ吊りリード4の他端部に連続し、吊りリード4の他端部とタイバー5の端部との連続部51から吊りリード4の最近傍に位置するリード3までのタイバー5の断面積が、隣接するリード3間におけるタイバー5の断面積よりも大きい。
【選択図】図1

Description

本発明は、半導体装置を製造するために用いられるリードフレーム及び当該リードフレームを用いた半導体装置の製造方法に関する。
近年、基板実装の高密度化に伴い、基板に実装される半導体装置の小型化・薄型化が要求されてきている。かかる要求に対応すべく、従来、リードフレームを用い、当該リードフレームの搭載面に搭載した半導体素子を封止樹脂にて封止するとともに、下面側にリードの一部分を露出させてなる、いわゆるQFN(Quad Flat Non-lead)タイプの半導体装置が種々提案されている。
このようなQFNタイプの半導体装置を製造するためのリードフレームの一例として、図9及び10に示すような構成を有するリードフレーム100が提案されている。かかるリードフレーム100は、上面に半導体素子を搭載するダイパッド200と、ダイパッド200の各辺に先端部を対向させるようにして並設されている複数のリード300と、一端部がダイパッド200の四隅に連続し、ダイパッド200を支持する吊りリード400とを備える単位リードフレームが複数配列されてなり、各単位リードフレームの周囲を囲むようにして格子状に設けられた、複数のリード300を支持するタイバー500を有する。
かかるリードフレーム100において、吊りリード400の他端部(タイバー500の端部500aとの連続部)420は、二股に分岐した、いわゆるフィッシュテール形状をなしており、タイバー500は、その両端部500a,500aのそれぞれを吊りリード400の二股に分岐する一の端部420a,420aに連続させて、ダイパッド200の一辺に沿って設けられている。そして、かかるリードフレーム100は、吊りリード400の一の端部420aとの連続部510から、当該吊りリード400の最近傍に位置するリード300までのタイバー500の距離D100が、複数のリード300間におけるタイバー500の距離D200よりも長くなるように構成されている(特許文献1参照)。
特許第3879452号公報
上記リードフレーム100において、タイバー500は、その両端部500a,500aのそれぞれを吊りリード400の一の端部420a,420aに連続させてダイパッド200の一辺に沿って設けられているが、当該タイバー500の長手方向(ダイパッド200の一辺に略平行な方向)に対し略垂直な方向に突出するように、先端部をダイパッド200の一辺に向けて複数のリード300が連続しているため、当該リードフレーム100の製造工程や当該リードフレーム100を用いた半導体装置の製造工程におけるハンドリング時等にタイバー500が揺動し、それによりタイバー500が捩れるように、又はタイバー500がリードフレーム100の平面方向に対して略垂直な方向に撓むように、当該タイバー500に対して応力がかかることがある。
このとき、上記リードフレーム100においては、吊りリード400の他端部420aとタイバー500の端部500aとの連続部510から、当該吊りリード400の最近傍に位置するリード300までにおけるタイバー500の距離D100が、複数のリード300間におけるタイバー500の距離D200よりも長いため、タイバー500の揺動等により、吊りリード400の一の端部420aとタイバー500の端部500aとの連続部510に対し相対的に大きな応力がかかることになる。
特に、上記リードフレーム100においては、樹脂封止後のリードフレーム100を半導体素子ごとに切断する際に用いられるダイシングブレードにかかる負荷を低減することを目的として、タイバー500の下面側からハーフエッチング加工が施されている。そのため、当該タイバー500の揺動等によりかかる応力に対する耐力が低く、上記連続部510近傍において、タイバー500の捩れや撓み等の変形が生じやすいという問題がある。
このようにしてリードフレームや半導体装置の製造過程においてタイバー500が変形してしまうと、半導体素子の端子と各リード300との間におけるワイヤーの接続不良が生じたり、半導体装置を製造する際の樹脂封止が困難となったりすることがある。
特に、近年のリードフレーム用基材の薄板化、半導体装置における多ピン化等により、タイバー500の端部500aと吊りリード400の他端部420aとの連続部510近傍にかかる応力が相対的に増大することになるため、上記のような問題が顕著に現れることとなる。
このような問題を解決するために、タイバー500にハーフエッチング加工を施すことなく、タイバー500の厚さをリードフレーム100用基材の厚さと同一にすることで、タイバー500の揺動等による応力に対する耐力を向上させることも考えられる。しかしながら、このような構成にすると樹脂封止後のリードフレーム100を半導体素子ごとに切断する際に用いられるダイシングブレードにかかる負荷を増大させてしまうとともに、タイバー500の距離D100が、距離D200よりも長いために、吊りリード400の一の端部420aとタイバー500の端部500aとの連続部510近傍に対し相対的に大きな応力がかかることに変わりがない。
上記のような課題に鑑みて、本発明は、吊りリードの他端部とタイバーの端部との連続部近傍におけるタイバーの変形等を抑制することのできる多面付リードフレーム及びその製造方法、並びに当該リードフレームを用いた半導体装置の製造方法を提供することを目的とする。
上記課題を解決するために、本発明は、上面に半導体素子が搭載される半導体素子搭載部、前記半導体素子搭載部に一端部を連続させることにより当該半導体素子搭載部を支持する吊りリード、及び前記半導体素子搭載部の周囲に、先端部を対向させて並設されてなる複数のリードを含む単位リードフレームと、前記単位リードフレームの各辺に沿って設けられ、前記複数のリードを支持するタイバーとを備え、複数の前記単位リードフレームが、マトリックス状に配列されてなり、前記タイバーは、隣接する前記単位リードフレームの境界部に位置するようにして格子状に設けられてなり、前記タイバーの両端部は、それぞれ前記吊りリードの他端部に連続しており、前記吊りリードの他端部と前記タイバーの端部との連続部から当該吊りリードの最近傍に位置する前記リードまでの間における前記タイバーの厚さ方向の断面積が、前記タイバーに沿って並列する複数のリードのうちの隣接する前記リード間における前記タイバーの厚さ方向の断面積よりも大きいことを特徴とする多面付リードフレームを提供する(発明1)。
上記発明(発明1)によれば、吊りリード他端部とタイバー端部との連続部から当該吊りリード(当該連続部)最近傍のリードまでの間におけるタイバーの厚さ方向の断面積が、隣接するリード間のタイバーの厚さ方向の断面積よりも大きいことで、吊りリード他端部とタイバー端部との連続部近傍において、当該連続部近傍にかかる応力に対する耐力が向上されるため、当該連続部近傍におけるタイバーの変形を抑制することができる。
上記発明(発明1)においては、前記吊りリードの他端部と前記タイバーの端部との連続部から当該吊りリードの最近傍に位置する前記リードまでの間における前記タイバーの厚さが、前記タイバーに沿って並列する複数のリードのうちの隣接する前記リード間における前記タイバーの厚さよりも厚いのが好ましい(発明2)。
上記発明(発明1,2)においては、前記吊りリードの他端部と前記タイバーの端部との連続部から当該吊りリードの最近傍に位置する前記リードまでの間における前記タイバーの平面視における幅が、前記タイバーに沿って並列する複数のリードのうちの隣接する前記リード間における前記タイバーの平面視における幅よりも大きいのが好ましい(発明3)。
また、本発明は、上記発明(発明1〜3)に係る多面付リードフレームを製造する方法であって、導電性基板の上面及び下面のそれぞれに、所定のパターン形状を有するレジストパターンを形成するレジストパターン形成工程と、前記レジストパターンが形成された導電性基板に対してエッチング処理を施すエッチング工程とを含み、前記レジストパターン形成工程において、前記多面付リードフレームにおける前記吊りリードの他端部と前記タイバーの端部との連続部から当該吊りリードの最近傍に位置する前記リードまでの間における前記タイバーの厚さ方向の断面積が、前記タイバーに沿って並列する複数のリードのうちの隣接する前記リード間における前記タイバーの厚さ方向の断面積よりも大きくなるように、前記レジストパターンを形成することを特徴とする多面付リードフレームの製造方法を提供する(発明4)。
さらに、本発明は、上記発明(発明1〜3)に係る多面付リードフレームにおける前記半導体素子搭載部の上面に半導体素子を固着する工程と、前記半導体素子の各端子と複数のリードのそれぞれとをワイヤーを介して接続するワイヤーボンディング工程と、前記半導体素子、前記半導体素子搭載部、前記複数のリード及び前記ワイヤーを封止樹脂にて封止する樹脂封止工程と、前記封止樹脂にて封止された前記半導体素子、前記半導体素子搭載部、前記複数のリード及び前記ワイヤーを含むリードフレームを、前記タイバーに沿って切断し、前記半導体素子ごとに個片化するダイシング工程とを含むことを特徴とする半導体装置の製造方法を提供する(発明5)。
本発明によれば、吊りリードの他端部とタイバーの端部との連続部近傍におけるタイバーの変形等を抑制することのできる多面付リードフレーム及びその製造方法、並びに当該リードフレームを用いた半導体装置の製造方法を提供することができる。
図1は、本発明の一実施形態に係るリードフレームを示す平面図である。 図2は、本発明の一実施形態におけるタイバーの構成を示す、図1におけるA部拡大平面図である。 図3は、本発明の一実施形態におけるタイバーの構成を主に示す断面図であって、図3(a)は、図2におけるI−I線断面図であり、図3(b)は、図2におけるJ−J線断面図である。 図4は、本発明の一実施形態におけるタイバーの構成を主に示す部分拡大斜視図である。 図5は、本発明の一実施形態に係るリードフレームの製造工程を示す断面図(図1におけるB−C−D−E−F−G線断面図)である。 図6は、本発明の一実施形態における半導体装置の製造工程を示す切断端面図(図1におけるH−H線切断端面図)である。 図7は、本発明の他の実施形態(その1)におけるタイバーの構成を主に示す部分拡大平面図である。 図8は、本発明の他の実施形態(その2)におけるタイバーの構成を主に示す部分拡大斜視図である。 図9は、従来のQFNタイプの半導体装置を製造するために用いられるリードフレームの概略構成を示す平面図である。 図10は、従来のQFNタイプの半導体装置を製造するために用いられるリードフレームにおけるタイバーの構成を主に示す、図9におけるX部拡大平面図である。
本発明の実施の形態を、図面を参照しながら説明する。
〔リードフレーム〕
図1は、本発明の一実施形態に係るリードフレームを示す平面図であり、図2は、本実施形態におけるタイバーの構成を示す、図1におけるA部拡大平面図であり、図3(a)は、図2におけるI−I線断面図であり、図3(b)は、図2におけるJ−J線断面図であり、図4は、本実施形態におけるタイバーの構成を主に示す部分拡大斜視図である。
図1〜4に示すように、本実施形態に係るリードフレーム1は、半導体素子が搭載される上面(搭載面)を有する略方形状の半導体素子搭載部2、半導体素子搭載部2の四隅のそれぞれに一端部41を連続させることにより半導体素子搭載部2を支持する吊りリード4、及び半導体素子搭載部2の周囲に、先端部を対向させて並設されてなる複数のリード3を含む単位リードフレームと、単位リードフレームの各辺に沿って設けられ、複数のリード3を支持するタイバー5とを備え、隣接する単位リードフレームにおける対向する各吊りリード4の他端部42を相互に連続させることで、複数の単位リードフレームが、マトリックス状(複数行×複数列)に配列されて構成されている。
本実施形態において、半導体素子搭載部2は、その周縁に位置する肉薄部21と、肉薄部21に囲まれた肉厚部22とを有する。肉薄部21の厚さは、肉厚部22の厚さよりも薄く、好ましくは肉厚部22の厚さの略半分である(図4参照)。かかる肉薄部21の厚さは、リードフレーム1を製造する際に用いられる基材の厚さにもよるが、通常50〜120μm程度である。
リード3は、半導体素子搭載部2の各辺に沿ってそれぞれ並設されている。なお、本実施形態においては、半導体素子搭載部2の各辺に沿ってそれぞれ6個(一の単位リードフレームあたり24個)のリード3が並設されているが、リード3の数は半導体素子搭載部2の上面に搭載される半導体素子の端子数等に応じて適宜変更することができる。
各リード3は、肉厚部32と、当該肉厚部32の先端部側(半導体素子搭載部2側)に位置する肉薄部31とを有する(図2参照)。各リード3の肉薄部31の厚さは、肉厚部32の厚さよりも薄く、好ましくは肉厚部32の厚さの略半分である(図4参照)。肉薄部31の厚さは、リードフレーム1を製造する際に用いられる基材の厚さにもよるが、通常50〜120μm程度である。リード3の肉厚部32は、樹脂封止型半導体装置において下面側に露出し、外部端子としての役割を果たすこととなり、リード3の肉薄部31は、樹脂封止型半導体装置において当該肉薄部31の下方に封止樹脂が充填されることでリード3が抜け落ちるのを防止する役割を果たすこととなる。
吊りリード4は、半導体素子搭載部2の四隅のそれぞれに一端部41を連続させることで、半導体素子搭載部2を支持する。吊りリード4の他端部42は、二股に分岐したフィッシュテール形状を有しており、二股に分岐してなる各端部42a,42aにタイバー5の一の端部が連続している(図2参照)。なお、本実施形態に係るリードフレーム1において、各吊りリード4の他端部42における二股に分岐してなる各端部42aは、隣接する単位リードフレームにおける対向する吊りリード4の各端部42aと相互に連続している(図1,図4参照)。
吊りリード4の厚さは、半導体素子搭載部2の肉薄部21(リード3の肉薄部31)と略同一の厚さである。半導体装置の多ピン化等に伴い、吊りリード4とその最近傍に位置するリード3との間隔が狭くなるが、吊りリード4の厚さが肉厚部22(肉厚部32)と略同一の厚さであると、樹脂封止型半導体装置において吊りリード4が下面側から露出し、当該半導体装置をはんだ付け等により配線基板等に搭載する際に、吊りリード4とその最近傍に位置する外部端子(半導体装置の下面側に露出するリード3の肉厚部32)とが電気的に接続されてしまうおそれがある。しかしながら、吊りリード4の厚さが、肉薄部21(肉薄部31)と略同一の厚さであることで、当該リードフレーム1を用いて製造される樹脂封止型半導体装置において、吊りリード4の下面側に封止樹脂が充填され、当該半導体装置の下面側に吊りリード4が露出しない。そのため、当該半導体装置を配線基板等に搭載するにあたり、配線基板等における接続箇所(端子)と外部端子とをはんだ等により接続するときに、吊りリード4とその最近傍に位置する外部端子(リード3)とが電気的に接続されてしまうのを防止することができる。
タイバー5は、隣接する単位リードフレームの境界部に位置するようにして格子状に設けられており、タイバー5の両端部,はそれぞれ、吊りリード4におけるフィッシュテール形状を有する一の端部42aに連続している。
タイバー5は、吊りリード4の一の端部42aとタイバー5の端部との連続部51から当該吊りリード4(当該連続部51)の最近傍に位置するリード3までの間におけるタイバー5の厚さ方向の断面積が、タイバー5に沿って並列する複数のリード3間におけるタイバー5の厚さ方向の断面積よりも大きくなるように、好ましくは前者の断面積が後者の断面積の2倍程度になるように構成されている。
具体的には、図3(a)及び(b)に示すように、吊りリード4の一の端部42aとタイバー5の端部との連続部51から当該吊りリード4(当該連続部51)の最近傍に位置するリード3までの間におけるタイバー5の幅W1と、複数のリード3間におけるタイバー5の幅W2とは同一であって、前者のタイバー5の厚さT1は、後者のタイバー5の厚さT2よりも厚く、好適には約2倍程度に構成されている。なお、前者のタイバー5の長手方向長さD1は、後者のタイバー5の長手方向長さD2よりも長く構成されている(図2参照)。
上述したような構成を有する本実施形態に係るリードフレーム1においては、当該リードフレーム1やそれを用いた半導体装置の製造過程におけるハンドリング時等に複数のリード3を支持するタイバー5が揺動することがあり、その際に吊りリード4の一の端部42aとタイバー5の端部との連続部51近傍に相対的に大きな応力がかかることとなる。しかしならが、本実施形態に係るリードフレーム1によれば、当該連続部51から吊りリード4(当該連続部51)の最近傍に位置するリード3までの間におけるタイバー5の厚さT1が、各リード3間におけるタイバー5の厚さT2よりも厚くなるように構成されていることで、前者のタイバー5の断面積を後者のタイバー5の断面積よりも大きくすることができるため、吊りリード4の一の端部42aとタイバー5の一の端部との連続部51近傍において、当該連続部51近傍にかかる応力に対する耐力が向上され、それによりタイバー5の変形を抑制することができる。
〔リードフレームの製造方法〕
上述した本実施形態に係るリードフレーム1の製造方法について説明する。
図5(a)〜(d)は、本実施形態に係るリードフレーム1の製造工程を示す断面図(図1におけるB−C−D−E−F−G線断面図)である。
まず、導電性基板60として、銅、銅合金、42合金(Ni41%のFe合金)等の金属基板(厚み100〜250μm)を用意する(図5(a)参照)。なお、導電性基板60は、その両面(上面及び下面)に脱脂処理、洗浄処理等を施したものを用いるのが好ましい。
次に、導電性基板60の上面及び下面に感光性レジストを塗布し、乾燥させ、所望のフォトマスクを介して露光した後に現像してレジストパターン71,72を形成する(図5(b)参照)。感光性レジストとしては、従来公知のものを用いることができる。図5(b)において、レジストパターン71aはリードフレーム1における半導体素子搭載部2の上面に相当する位置に、レジストパターン71bはリードフレーム1における各リード3の上面(肉厚部32及び肉薄部31の上面)に相当する位置に、レジストパターン71cはタイバー5の上面に相当する位置に、レジストパターン71dは吊りリード4の上面に相当する位置に形成されるものである。また、レジストパターン72aは半導体素子搭載部2の肉厚部22の下面に相当する位置に、レジストパターン72bは吊りリード4の一の端部42aとタイバー5の端部との連続部51から吊りリード4の最近傍に位置するリード3までの間におけるタイバー5の下面に相当する位置に、レジストパターン72cはリード3の肉厚部32の下面に相当する位置に形成されるものである。
続いて、レジストパターン71,72をマスクとして、エッチング液を用いて導電性基板60にエッチング処理を施す(図5(c)参照)。エッチング処理に用いるエッチング液は、導電性基板60の材質に応じて適宜選択され得るものであり、例えば、導電性基板60として銅基板を用いる場合、一般に塩化第二鉄水溶液をエッチング液として用い、導電性基板60の両面(上面及び下面)からエッチング処理を施す。
このとき、導電性基板60において、リードフレーム1における半導体素子搭載部2の周縁に位置する肉薄部21の下面に相当する位置、リード3の肉薄部31の下面に相当する位置、吊りリード4の下面に相当する位置、及び各リード3間に位置するタイバー5の下面に相当する位置には、レジストパターンが形成されていないため、これらの部分は下面側から切り欠かれた状態、すなわちハーフエッチングされることになる。
最後に、導電性基板60の両面(上面及び下面)に残存するレジストパターン71,72を剥離して除去する(図5(d)参照)。これにより、本実施形態に係るリードフレーム1を製造することができる。
〔半導体装置の製造方法〕
本発明の一実施形態における半導体装置の製造方法について説明する。
図6(a)〜(d)は、本発明の一実施形態における半導体装置の製造工程を示す切断端面図(図1におけるH−H線切断端面図)である。
まず、図5(a)〜(d)に示す工程により作製されたリードフレーム1を準備し、当該リードフレーム1の半導体素子搭載部2の上面に、ダイボンド材(図示せず)等により半導体素子11を固着する(図6(a)参照)。
次に、半導体素子搭載部2に半導体素子11が搭載されたリードフレーム1を、ワイヤーボンディング装置のステージ上に載置し、当該ワイヤーボンディング装置を用いて、半導体素子11の端子11aとリード3又は半導体素子搭載部2の肉薄部21とをワイヤー12により接続する(図6(b)参照)。このとき、本実施形態に係るリードフレーム1において、吊りリード4の一の端部42aとタイバー5の端部との連続部51から吊りリード4の最近傍に位置するリード3までの間におけるタイバー5の厚さT1が、各リード3間におけるタイバー5の厚さT2よりも厚く構成されていることで(図3(a)及び(b)、並びに図4参照)、前者のタイバー5の断面積が後者のタイバー5の断面積よりも大きくなるため、連続部51近傍にかかる応力に対する耐力が向上され、それによりタイバー5の変形が抑制され得る。その結果として、ワイヤー12とリード3との接続不良が生じるのを抑制することができ、製造される半導体装置10におけるワイヤー12の接続信頼性を向上させることができる。
このようにして、半導体素子11におけるすべての接続すべき端子11aと各リード3又は半導体素子搭載部2の肉薄部21とをワイヤー12により接続した後、当該リードフレーム1を成形金型内に収容し、半導体素子搭載部2の肉厚部22及び各リード3の肉厚部32の下面を外部に露出させるようにして、半導体素子11、半導体素子搭載部2、リード3、吊りリード4及びワイヤー12を封止樹脂13により封止する(図6(c)参照)。
続いて、封止樹脂13により封止されたリードフレーム1を成形金型から取り出し、リード3の肉厚部32と吊りリード4とを切断し、半導体装置10ごとに分離する。具体的には、半導体素子11ごとにタイバー5に沿ってダイシングすることにより、各リード3の肉厚部32及び各吊りリード4を切断し、タイバー5を除去する。このようにして、半導体素子搭載部2と、半導体素子搭載部2の上面に搭載された半導体素子11と、半導体素子搭載部2と電気的に独立するようにして当該半導体素子搭載部2の周囲に設けられてなる複数の外部端子30と、半導体素子11の各端子11aと半導体素子搭載部2又は各外部端子30とを電気的に接続するワイヤー12と、外部端子30の下面及び先端部に対向する側面を外部に露出させるようにして、半導体素子搭載部2、各外部端子30、吊りリード(図6(d)において図示せず)、半導体素子11及びワイヤー12を封止する封止樹脂13とを備える半導体装置10を得ることができる(図6(d)参照)。
以上説明した実施形態は、本発明の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。したがって、上記実施形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。
上記実施形態においては、吊りリード4の一の端部42aとタイバー5の端部5aとの連続部51から吊りリード4の最近傍に位置するリード3までの間におけるタイバー5の厚さT1が、各リード3間に位置するタイバー5の厚さT2よりも厚く、それらの幅W1,W2は略同一に構成されているが、本発明は、吊りリード4の一の端部42aとタイバー5の端部5aとの連続部51から吊りリード4の最近傍に位置するリード3までの間におけるタイバー5が、連続部51近傍にかかる応力に対する耐力を向上させ得る構成を有する限り、このような態様に制限されるものではない。例えば、図7に示すように、連続部51から吊りリード4の最近傍に位置するリード3までの間のタイバー5の幅WT1が、各リード3間に位置するタイバー5の幅WT2よりも大きく構成されていてもよい。このような構成とすることで、特にタイバー5の連続部51近傍において捩れによる応力に対する耐力を向上させることができ、当該タイバー5の連続部51近傍における変形を抑制することができる。
上記実施形態においては、タイバー5の端部5aが吊りリード4の二股に分岐した一の端部42aの側面に連続するように構成されているが(図4参照)、本発明はこのような態様に限定されるものではなく、例えば、図8に示すように、タイバー5の長手方向における側面に吊りリード4の二股に分岐した一の端部42aが連続するように構成されていてもよい。上記実施形態においては、吊りリード4の一の端部42aから吊りリード4の最近傍に位置するリード3までの間におけるタイバー5の厚さT1が吊りリード4の端部42aの厚さよりも大きい(タイバー5の厚さT1が端部42aの厚さの略2倍である)ことで(図4参照)、肉厚のタイバー5と肉薄の端部42aとの境界部分に揺動等による応力が集中してしまうおそれがある。しかしながら、図8に示すような構成とすることで、タイバー5の揺動等による応力に対する耐力をさらに向上させることができ、タイバー5の連続部51近傍における変形をより抑制することができる。
本発明は、QFNタイプ等のような樹脂封止型半導体装置を製造するためのリードフレームであって、多面付リードフレームとして有用である。
1…リードフレーム
2…半導体素子搭載部
21…肉薄部
22…肉厚部
3…リード
31…肉薄部
32…肉厚部
4…吊りリード
42…他端部
42a…端部
5…タイバー
…端部
51…連続部
10…半導体装置
11…半導体素子
11a…端子
12…ワイヤー
13…封止樹脂
30…外部端子

Claims (5)

  1. 上面に半導体素子が搭載される半導体素子搭載部、前記半導体素子搭載部に一端部を連続させることにより当該半導体素子搭載部を支持する吊りリード、及び前記半導体素子搭載部の周囲に、先端部を対向させて並設されてなる複数のリードを含む単位リードフレームと、
    前記単位リードフレームの各辺に沿って設けられ、前記複数のリードを支持するタイバーと
    を備え、
    複数の前記単位リードフレームが、マトリックス状に配列されてなり、
    前記タイバーは、隣接する前記単位リードフレームの境界部に位置するようにして格子状に設けられてなり、
    前記タイバーの両端部は、それぞれ前記吊りリードの他端部に連続しており、
    前記吊りリードの他端部と前記タイバーの端部との連続部から当該吊りリードの最近傍に位置する前記リードまでの間における前記タイバーの厚さ方向の断面積が、前記タイバーに沿って並列する複数のリードのうちの隣接する前記リード間における前記タイバーの厚さ方向の断面積よりも大きいことを特徴とする多面付リードフレーム。
  2. 前記吊りリードの他端部と前記タイバーの端部との連続部から当該吊りリードの最近傍に位置する前記リードまでの間における前記タイバーの厚さが、前記タイバーに沿って並列する複数のリードのうちの隣接する前記リード間における前記タイバーの厚さよりも厚いことを特徴とする請求項1に記載の多面付リードフレーム。
  3. 前記吊りリードの他端部と前記タイバーの端部との連続部から当該吊りリードの最近傍に位置する前記リードまでの間における前記タイバーの平面視における幅が、前記タイバーに沿って並列する複数のリードのうちの隣接する前記リード間における前記タイバーの平面視における幅よりも大きいことを特徴とする請求項1又は2に記載の多面付リードフレーム。
  4. 請求項1〜3のいずれかに記載の多面付リードフレームを製造する方法であって、
    導電性基板の上面及び下面のそれぞれに、所定のパターン形状を有するレジストパターンを形成するレジストパターン形成工程と、
    前記レジストパターンが形成された導電性基板に対してエッチング処理を施すエッチング工程と
    を含み、
    前記レジストパターン形成工程において、前記多面付リードフレームにおける前記吊りリードの他端部と前記タイバーの端部との連続部から当該吊りリードの最近傍に位置する前記リードまでの間における前記タイバーの厚さ方向の断面積が、前記タイバーに沿って並列する複数のリードのうちの隣接する前記リード間における前記タイバーの厚さ方向の断面積よりも大きくなるように、前記レジストパターンを形成することを特徴とする多面付リードフレームの製造方法。
  5. 請求項1〜3のいずれかに記載の多面付リードフレームにおける前記半導体素子搭載部の上面に半導体素子を固着する工程と、
    前記半導体素子の各端子と複数のリードのそれぞれとをワイヤーを介して接続するワイヤーボンディング工程と、
    前記半導体素子、前記半導体素子搭載部、前記複数のリード及び前記ワイヤーを封止樹脂にて封止する樹脂封止工程と、
    前記封止樹脂にて封止された前記半導体素子、前記半導体素子搭載部、前記複数のリード及び前記ワイヤーを含むリードフレームを、前記タイバーに沿って切断し、前記半導体素子ごとに個片化するダイシング工程と
    を含むことを特徴とする半導体装置の製造方法。
JP2012010728A 2012-01-23 2012-01-23 半導体装置製造用リードフレーム及び半導体装置の製造方法 Active JP5884506B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012010728A JP5884506B2 (ja) 2012-01-23 2012-01-23 半導体装置製造用リードフレーム及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012010728A JP5884506B2 (ja) 2012-01-23 2012-01-23 半導体装置製造用リードフレーム及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2013149885A true JP2013149885A (ja) 2013-08-01
JP5884506B2 JP5884506B2 (ja) 2016-03-15

Family

ID=49047084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012010728A Active JP5884506B2 (ja) 2012-01-23 2012-01-23 半導体装置製造用リードフレーム及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5884506B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018113433A (ja) * 2017-01-12 2018-07-19 株式会社三井ハイテック リードフレーム

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01160855U (ja) * 1988-04-09 1989-11-08
JPH01163342U (ja) * 1988-05-07 1989-11-14
JP2010040595A (ja) * 2008-07-31 2010-02-18 Mitsui High Tec Inc リードフレーム及びその製造方法並びに半導体装置及びその製造方法
JP2011171678A (ja) * 2010-02-22 2011-09-01 Renesas Electronics Corp リードフレーム及び半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01160855U (ja) * 1988-04-09 1989-11-08
JPH01163342U (ja) * 1988-05-07 1989-11-14
JP2010040595A (ja) * 2008-07-31 2010-02-18 Mitsui High Tec Inc リードフレーム及びその製造方法並びに半導体装置及びその製造方法
JP2011171678A (ja) * 2010-02-22 2011-09-01 Renesas Electronics Corp リードフレーム及び半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018113433A (ja) * 2017-01-12 2018-07-19 株式会社三井ハイテック リードフレーム

Also Published As

Publication number Publication date
JP5884506B2 (ja) 2016-03-15

Similar Documents

Publication Publication Date Title
JP6319644B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置の製造方法
JP5214911B2 (ja) モールドパッケージの製造方法
JP5807800B2 (ja) リードフレームおよびリードフレームの製造方法
JP6773197B2 (ja) リードフレームおよびその製造方法
JP6143468B2 (ja) リードフレーム
JP5899614B2 (ja) リードフレームおよびリードフレームの製造方法
TWI650840B (zh) 引線支架、半導體裝置及引線支架之製造方法
US10276478B2 (en) Lead frame
JP6028454B2 (ja) 半導体装置製造用リードフレーム及び半導体装置の製造方法
JP7174363B2 (ja) リードフレームおよび半導体装置
JP2018133532A (ja) リードフレーム及びその製造方法
JP6107995B2 (ja) リードフレームおよびリードフレームの製造方法
JP5884506B2 (ja) 半導体装置製造用リードフレーム及び半導体装置の製造方法
JP4215814B2 (ja) 半導体装置の製造方法
JP6607429B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP6327732B1 (ja) リードフレーム及びその製造方法
JP5997964B2 (ja) リードフレーム
JP6274553B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2017034274A (ja) 多面付リードフレーム、リードフレーム、及び半導体装置
JP5870681B2 (ja) 半導体装置製造用リードフレーム及び半導体装置の製造方法
JP6460500B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP6399126B2 (ja) リードフレームおよびリードフレームの製造方法
JP5817513B2 (ja) 半導体装置製造用リードフレーム及び半導体装置の製造方法
JP2018191012A (ja) リードフレームおよびリードフレームの製造方法
TW201841271A (zh) 引線框架的製造方法及引線框架

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160125

R150 Certificate of patent or registration of utility model

Ref document number: 5884506

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150