JP2013149885A - 半導体装置製造用リードフレーム及び半導体装置の製造方法 - Google Patents
半導体装置製造用リードフレーム及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2013149885A JP2013149885A JP2012010728A JP2012010728A JP2013149885A JP 2013149885 A JP2013149885 A JP 2013149885A JP 2012010728 A JP2012010728 A JP 2012010728A JP 2012010728 A JP2012010728 A JP 2012010728A JP 2013149885 A JP2013149885 A JP 2013149885A
- Authority
- JP
- Japan
- Prior art keywords
- tie bar
- lead
- semiconductor element
- lead frame
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/0198—Manufacture or treatment batch processes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
【解決手段】多面付リードフレーム1は、上面に半導体素子が搭載される半導体素子搭載部2、半導体素子搭載部2を支持する吊りリード4及び半導体素子搭載部2に先端部を対向させて並設されてなる複数のリード3を含む単位リードフレームと、単位リードフレームの各辺に沿って設けられ、リード3を支持するタイバー5とを備え、複数の単位リードフレームがマトリックス状に配列され、タイバー5は隣接する単位リードフレームの境界部に位置するように格子状に設けられ、タイバー5の両端部はそれぞれ吊りリード4の他端部に連続し、吊りリード4の他端部とタイバー5の端部との連続部51から吊りリード4の最近傍に位置するリード3までのタイバー5の断面積が、隣接するリード3間におけるタイバー5の断面積よりも大きい。
【選択図】図1
Description
〔リードフレーム〕
図1は、本発明の一実施形態に係るリードフレームを示す平面図であり、図2は、本実施形態におけるタイバーの構成を示す、図1におけるA部拡大平面図であり、図3(a)は、図2におけるI−I線断面図であり、図3(b)は、図2におけるJ−J線断面図であり、図4は、本実施形態におけるタイバーの構成を主に示す部分拡大斜視図である。
上述した本実施形態に係るリードフレーム1の製造方法について説明する。
図5(a)〜(d)は、本実施形態に係るリードフレーム1の製造工程を示す断面図(図1におけるB−C−D−E−F−G線断面図)である。
本発明の一実施形態における半導体装置の製造方法について説明する。
図6(a)〜(d)は、本発明の一実施形態における半導体装置の製造工程を示す切断端面図(図1におけるH−H線切断端面図)である。
2…半導体素子搭載部
21…肉薄部
22…肉厚部
3…リード
31…肉薄部
32…肉厚部
4…吊りリード
42…他端部
42a…端部
5…タイバー
…端部
51…連続部
10…半導体装置
11…半導体素子
11a…端子
12…ワイヤー
13…封止樹脂
30…外部端子
Claims (5)
- 上面に半導体素子が搭載される半導体素子搭載部、前記半導体素子搭載部に一端部を連続させることにより当該半導体素子搭載部を支持する吊りリード、及び前記半導体素子搭載部の周囲に、先端部を対向させて並設されてなる複数のリードを含む単位リードフレームと、
前記単位リードフレームの各辺に沿って設けられ、前記複数のリードを支持するタイバーと
を備え、
複数の前記単位リードフレームが、マトリックス状に配列されてなり、
前記タイバーは、隣接する前記単位リードフレームの境界部に位置するようにして格子状に設けられてなり、
前記タイバーの両端部は、それぞれ前記吊りリードの他端部に連続しており、
前記吊りリードの他端部と前記タイバーの端部との連続部から当該吊りリードの最近傍に位置する前記リードまでの間における前記タイバーの厚さ方向の断面積が、前記タイバーに沿って並列する複数のリードのうちの隣接する前記リード間における前記タイバーの厚さ方向の断面積よりも大きいことを特徴とする多面付リードフレーム。 - 前記吊りリードの他端部と前記タイバーの端部との連続部から当該吊りリードの最近傍に位置する前記リードまでの間における前記タイバーの厚さが、前記タイバーに沿って並列する複数のリードのうちの隣接する前記リード間における前記タイバーの厚さよりも厚いことを特徴とする請求項1に記載の多面付リードフレーム。
- 前記吊りリードの他端部と前記タイバーの端部との連続部から当該吊りリードの最近傍に位置する前記リードまでの間における前記タイバーの平面視における幅が、前記タイバーに沿って並列する複数のリードのうちの隣接する前記リード間における前記タイバーの平面視における幅よりも大きいことを特徴とする請求項1又は2に記載の多面付リードフレーム。
- 請求項1〜3のいずれかに記載の多面付リードフレームを製造する方法であって、
導電性基板の上面及び下面のそれぞれに、所定のパターン形状を有するレジストパターンを形成するレジストパターン形成工程と、
前記レジストパターンが形成された導電性基板に対してエッチング処理を施すエッチング工程と
を含み、
前記レジストパターン形成工程において、前記多面付リードフレームにおける前記吊りリードの他端部と前記タイバーの端部との連続部から当該吊りリードの最近傍に位置する前記リードまでの間における前記タイバーの厚さ方向の断面積が、前記タイバーに沿って並列する複数のリードのうちの隣接する前記リード間における前記タイバーの厚さ方向の断面積よりも大きくなるように、前記レジストパターンを形成することを特徴とする多面付リードフレームの製造方法。 - 請求項1〜3のいずれかに記載の多面付リードフレームにおける前記半導体素子搭載部の上面に半導体素子を固着する工程と、
前記半導体素子の各端子と複数のリードのそれぞれとをワイヤーを介して接続するワイヤーボンディング工程と、
前記半導体素子、前記半導体素子搭載部、前記複数のリード及び前記ワイヤーを封止樹脂にて封止する樹脂封止工程と、
前記封止樹脂にて封止された前記半導体素子、前記半導体素子搭載部、前記複数のリード及び前記ワイヤーを含むリードフレームを、前記タイバーに沿って切断し、前記半導体素子ごとに個片化するダイシング工程と
を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012010728A JP5884506B2 (ja) | 2012-01-23 | 2012-01-23 | 半導体装置製造用リードフレーム及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012010728A JP5884506B2 (ja) | 2012-01-23 | 2012-01-23 | 半導体装置製造用リードフレーム及び半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013149885A true JP2013149885A (ja) | 2013-08-01 |
| JP5884506B2 JP5884506B2 (ja) | 2016-03-15 |
Family
ID=49047084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012010728A Active JP5884506B2 (ja) | 2012-01-23 | 2012-01-23 | 半導体装置製造用リードフレーム及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5884506B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018113433A (ja) * | 2017-01-12 | 2018-07-19 | 株式会社三井ハイテック | リードフレーム |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01160855U (ja) * | 1988-04-09 | 1989-11-08 | ||
| JPH01163342U (ja) * | 1988-05-07 | 1989-11-14 | ||
| JP2010040595A (ja) * | 2008-07-31 | 2010-02-18 | Mitsui High Tec Inc | リードフレーム及びその製造方法並びに半導体装置及びその製造方法 |
| JP2011171678A (ja) * | 2010-02-22 | 2011-09-01 | Renesas Electronics Corp | リードフレーム及び半導体装置の製造方法 |
-
2012
- 2012-01-23 JP JP2012010728A patent/JP5884506B2/ja active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01160855U (ja) * | 1988-04-09 | 1989-11-08 | ||
| JPH01163342U (ja) * | 1988-05-07 | 1989-11-14 | ||
| JP2010040595A (ja) * | 2008-07-31 | 2010-02-18 | Mitsui High Tec Inc | リードフレーム及びその製造方法並びに半導体装置及びその製造方法 |
| JP2011171678A (ja) * | 2010-02-22 | 2011-09-01 | Renesas Electronics Corp | リードフレーム及び半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018113433A (ja) * | 2017-01-12 | 2018-07-19 | 株式会社三井ハイテック | リードフレーム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5884506B2 (ja) | 2016-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6319644B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置の製造方法 | |
| JP5214911B2 (ja) | モールドパッケージの製造方法 | |
| JP5807800B2 (ja) | リードフレームおよびリードフレームの製造方法 | |
| JP6773197B2 (ja) | リードフレームおよびその製造方法 | |
| JP6143468B2 (ja) | リードフレーム | |
| JP5899614B2 (ja) | リードフレームおよびリードフレームの製造方法 | |
| TWI650840B (zh) | 引線支架、半導體裝置及引線支架之製造方法 | |
| US10276478B2 (en) | Lead frame | |
| JP6028454B2 (ja) | 半導体装置製造用リードフレーム及び半導体装置の製造方法 | |
| JP7174363B2 (ja) | リードフレームおよび半導体装置 | |
| JP2018133532A (ja) | リードフレーム及びその製造方法 | |
| JP6107995B2 (ja) | リードフレームおよびリードフレームの製造方法 | |
| JP5884506B2 (ja) | 半導体装置製造用リードフレーム及び半導体装置の製造方法 | |
| JP4215814B2 (ja) | 半導体装置の製造方法 | |
| JP6607429B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
| JP6327732B1 (ja) | リードフレーム及びその製造方法 | |
| JP5997964B2 (ja) | リードフレーム | |
| JP6274553B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
| JP2017034274A (ja) | 多面付リードフレーム、リードフレーム、及び半導体装置 | |
| JP5870681B2 (ja) | 半導体装置製造用リードフレーム及び半導体装置の製造方法 | |
| JP6460500B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
| JP6399126B2 (ja) | リードフレームおよびリードフレームの製造方法 | |
| JP5817513B2 (ja) | 半導体装置製造用リードフレーム及び半導体装置の製造方法 | |
| JP2018191012A (ja) | リードフレームおよびリードフレームの製造方法 | |
| TW201841271A (zh) | 引線框架的製造方法及引線框架 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141120 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150824 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150908 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151106 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160112 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160125 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5884506 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |