JP2013200225A

JP2013200225A - 交流入力電圧検出回路

Info

Publication number: JP2013200225A
Application number: JP2012069047A
Authority: JP
Inventors: Toru Ashikaga; 亨足利
Original assignee: Sanken Electric Co Ltd
Current assignee: Sanken Electric Co Ltd
Priority date: 2012-03-26
Filing date: 2012-03-26
Publication date: 2013-10-03
Also published as: CN103364626A; US9429601B2; US20130253865A1; CN103364626B

Abstract

【課題】交流電源からの交流入力電圧を検出して波形ひずみのない電圧検出信号を出力する交流入力電圧検出回路を提供する。
【解決手段】交流電源１からの交流入力電圧をダイオード整流回路２によって整流している電源装置１０ａの内部もしくは外部に設けられて、交流入力電圧を検出して電圧検出信号を出力する交流入力電圧検出回路であって、電源装置１０ａの基準電位を基準にしてダイオード整流回路２の交流入力端２ａ，２ｂの電圧波形を検出する電圧波形検出回路２１，２２と、電圧波形検出回路２１からの第１検出電圧波形と電圧波形検出回路２２からの第２検出電圧波形とを演算し、第１検出電圧波形および第２検出電圧波形に発生するゼロ電圧付近における波形ひずみが消去された電圧波形信号を生成し、電圧波形信号を電圧検出信号として出力する電圧波形生成回路２３ａと、を有する。
【選択図】図１

Description

本発明は、交流電源を入力源とする電源装置等の交流入力電圧検出回路に関する。

従来、交流電源を入力源として直流電源を得る電源装置及び交流入力電圧（交流電源の電圧）を検出して電圧検出信号を出力する交流入力電圧検出回路が知られている。図８に従来の電源装置及び従来の交流入力電圧検出回路の一例を示す。図８において、電源装置１０は、ダイオード整流回路２、平滑コンデンサ３を有して構成されている。また、交流入力電圧検出回路２０は、電源装置１０の内部に設けられている。

ダイオード整流回路２は、ブリッジ構成の全波整流回路を形成する４つのダイオードＤ１１〜Ｄ１４からなる。ダイオード整流回路２の一方の交流入力端２ａは、交流電源線Ｌ１を介して交流電源１の一端に接続されているとともにダイオードＤ１１とダイオードＤ１２との接続点に接続されている。ダイオード整流回路２の他方の交流入力端２ｂは、交流電源線Ｌ２を介して交流電源１の他端に接続されているとともにダイオードＤ１３とダイオードＤ１４との接続点に接続されている。また、ダイオード整流回路２の正側直流出力端２ｃは、ダイオードＤ１１とダイオードＤ１３との接続点に接続されているとともに平滑コンデンサ３の一端に接続されている。ダイオード整流回路２の負側直流出力端２ｄは、ダイオードＤ１２とダイオードＤ１４との接続点に接続されているとともに平滑コンデンサ３の他端に接続されている。

平滑コンデンサ３の他端は接地されて電源装置１０の基準電位となる。また、平滑コンデンサ３には、負荷３０が並列に接続される。

交流入力電圧検出回路２０は、抵抗Ｒ５〜Ｒ７、ダイオードＤ１５からなる。抵抗Ｒ５の一端は交流電源１の一端もしくはダイオード整流回路２の一方の交流入力端２ａに接続され、抵抗Ｒ６の一端は交流電源１の他端もしくはダイオード整流回路２の他方の交流入力端２ｂに接続され、抵抗Ｒ５の他端は抵抗Ｒ６の他端及びダイオードＤ１５のアノードに接続され、ダイオードＤ１５のカソードは抵抗Ｒ７の一端に接続され、抵抗Ｒ７の他端は接地されている。また、抵抗Ｒ５の一端と交流電源１の一端との接続点もしくは抵抗Ｒ５の一端とダイオード整流回路２の一方の交流入力端２ａとの接続点をＡ点とし、抵抗Ｒ６の一端と交流電源１の他端との接続点もしくは抵抗Ｒ６の一端とダイオード整流回路２の他方の交流入力端２ｂとの接続点をＢ点とし、ダイオードＤ１５のカソードと抵抗Ｒ７の一端との接続点をＣ点とする。

次に、このように構成された電源装置１０及び交流入力電圧検出回路２０の動作について説明する。

電源装置１０は、交流電源１から供給される交流入力電圧をダイオード整流回路２によって全波整流し、その全波整流電圧を平滑コンデンサ３によって平滑することにより直流出力電圧に変換し、その直流出力電圧を平滑コンデンサ３に並列に接続される負荷３０に出力する。なお、平滑コンデンサ３を昇圧コンバータの電力変換部（図示せず）に置き換えて交流電源１の力率を改善する機能を有するとともに交流入力電圧よりも高い直流出力電圧を出力する電源装置、平滑コンデンサ３（もしくは昇圧コンバータ）と負荷３０との間にＤＣ−ＤＣコンバータやＤＣ−ＡＣコンバータ等の電力変換部（図示せず）を設けることにより所望の直流出力電圧や交流出力電圧に変換して出力する電源装置についても従来から知られている。

交流入力電圧検出回路２０は、交流電源１から供給される交流入力電圧を検出して電圧検出信号を出力する回路であり、電源装置１０の基準電位（接地）を基準にしてＡ点及びＢ点の電圧波形を入力してＣ点の電圧波形を電圧検出信号として出力する。交流入力電圧検出回路２０から出力される電圧検出信号は、電源装置１０の内部もしくは外部において、交流入力電圧の平均値や実効値等の電圧値を検出するのに用いられたり、交流入力電圧のゼロクロスを検出するのに用いられたり、交流電源１の異常（停電、電圧低下、過電圧等）を検出するのに用いられたりしている。

なお、従来の技術の関連技術として、例えば特許文献１に記載された停電検出回路が知られている。

特開平１１−１５５２８４号公報

ところで、図９に示すように、軽負荷時と重負荷時とにおいて、Ａ点の電圧波形に変化がなくＢ点の電圧波形にも変化がなければ、Ｃ点の電圧波形に変化は生じない。即ち、交流入力電圧検出回路２０から出力される電圧検出信号が負荷の軽重によって影響を受けなければ、交流入力電圧検出回路２０から出力される電圧検出信号から交流入力電圧の平均値や実効値等の電圧値、交流入力電圧のゼロクロス、交流電源１の異常を精度良く検出することができる。

しかし実際には、図１１に示すように、軽負荷時において、Ａ点の電圧波形及びＢ点の電圧波形のゼロ電圧付近には、波形ひずみが発生する。波形ひずみの発生は、図１０に示すように、交流電源線Ｌ１，Ｌ２の寄生容量（点線により図示）やダイオード整流回路２の寄生容量（点線により図示）などが影響していると考えられる。Ｃ点の電圧波形は、Ａ点の電圧波形とＢ点の電圧波形とをダイオードＤ１５で足し合わせて生成されるので、Ｃ点の電圧波形のゼロ電圧付近は、波形ひずみによって上昇してしまう。波形ひずみの発生は、軽負荷時と重負荷時とにおいて、Ａ点の電圧波形に変化を生じさせＢ点の電圧波形にも変化を生じさせるので、Ｃ点の電圧波形に変化が生じる。即ち、交流入力電圧検出回路２０から出力される電圧検出信号が負荷の軽重によって影響を受けるので、このような電圧検出信号では、交流入力電圧の平均値や実効値等の電圧値、交流入力電圧のゼロクロス、交流電源１の異常を精度良く検出することができない。図１１からも分かるように、軽負荷時における交流入力電圧の平均値は、重負荷時における交流入力電圧の平均値よりも高い値で検出されてしまう。

このように、交流入力電圧検出回路２０から出力される電圧検出信号には波形ひずみが発生するので、波形ひずみのある電圧検出信号では、電源装置１０の内部もしくは外部において、交流入力電圧の平均値や実効値等の電圧値、交流入力電圧のゼロクロス、交流電源１の異常を精度良く検出することができないという問題があった。

そこで、本発明は、交流電源から供給される交流入力電圧を検出して波形ひずみのない電圧検出信号を出力する交流入力電圧検出回路を提供することを目的とする。

本発明の交流入力電圧検出回路は、交流電源から供給される交流入力電圧をブリッジ構成のダイオード整流回路によって整流している装置の内部もしくは外部に設けられて、前記交流入力電圧を検出して電圧検出信号を出力する交流入力電圧検出回路であって、前記装置の基準電位を基準にして前記ダイオード整流回路の一方の交流入力端の電圧波形を検出する第１電圧波形検出回路と、前記装置の基準電位を基準にして前記ダイオード整流回路の他方の交流入力端の電圧波形を検出する第２電圧波形検出回路と、前記第１電圧波形検出回路から出力される第１検出電圧波形と前記第２電圧波形検出回路から出力される第２検出電圧波形とを演算し、前記第１検出電圧波形および前記第２検出電圧波形に発生するゼロ電圧付近における波形ひずみが消去された電圧波形信号を生成し、前記電圧波形信号を前記電圧検出信号として出力する電圧波形生成回路と、を有することを特徴とする。

本発明によれば、交流電源から供給される交流入力電圧を検出して波形ひずみのない電圧検出信号を出力する交流入力電圧検出回路を提供することができる。

本発明の第１実施形態に係る交流入力電圧検出回路を示す図である。図１における交流入力電圧検出回路の各部の波形を示す図である。本発明の第２実施形態に係る交流入力電圧検出回路を示す図である。図３における交流入力電圧検出回路の各部の波形を示す図である。本発明の第３実施形態に係る交流入力電圧検出回路を示す図である。図５における交流入力電圧検出回路の各部の波形を示す図である。本発明の第４実施形態に係る交流入力電圧検出回路を示す図である。従来の電源装置及び従来の交流入力電圧検出回路の一例を示す図である。図８における交流入力電圧検出回路の各部の波形を示す図である。図８における電源装置に寄生容量を付加した図である。図１０における交流入力電圧検出回路の各部の波形を示す図である。

以下、本発明を、交流電源を入力源とする電源装置等の交流入力電圧検出回路に適用した場合の実施の形態について図面を参照しながら説明する。なお、各図において、同一部分には同一符号を付して重複する説明を省略する。

［第１実施形態］
図１は、本発明の第１実施形態に係る交流入力電圧検出回路を示す図である。図１において、電源装置１０ａは、ダイオード整流回路２、平滑コンデンサ３を有して構成されている。また、交流入力電圧検出回路２０ａは、電源装置１０ａの内部に設けられている。従って、電源装置１０ａは、図１０に示す電源装置１０に対して、交流入力電圧検出回路２０を交流入力電圧検出回路２０ａに置き換えてなるものであり、その他の構成は、図１０に示す構成と同一であるので、同一部分には同一符号を付して、その説明は省略する。ここでは、交流入力電圧検出回路２０ａのみを説明する。交流入力電圧検出回路２０ａは、第１電圧波形検出回路２１、第２電圧波形検出回路２２、電圧波形生成回路２３ａを有して構成されている。なお、交流入力電圧検出回路２０ａは、電源装置１０ａの外部に設けられていても良い。

第１電圧波形検出回路２１は、ダイオードＤ１、抵抗Ｒ１、抵抗Ｒ３からなる。ダイオードＤ１のアノードは交流電源１の一端もしくはダイオード整流回路２の一方の交流入力端２ａに接続され、ダイオードＤ１のカソードは抵抗Ｒ１の一端に接続され、抵抗Ｒ１の他端は抵抗Ｒ３の一端に接続され、抵抗Ｒ３の他端は接地されている。また、ダイオードＤ１のアノードと交流電源１の一端との接続点もしくはダイオードＤ１のアノードとダイオード整流回路２の一方の交流入力端２ａとの接続点をＡ点とする。

第２電圧波形検出回路２２は、ダイオードＤ２、抵抗Ｒ２、抵抗Ｒ４からなる。ダイオードＤ２のアノードは交流電源１の他端もしくはダイオード整流回路２の他方の交流入力端２ｂに接続され、ダイオードＤ２のカソードは抵抗Ｒ２の一端に接続され、抵抗Ｒ２の他端は抵抗Ｒ４の一端に接続され、抵抗Ｒ４の他端は接地されている。また、ダイオードＤ２のアノードと交流電源１の他端との接続点もしくはダイオードＤ２のアノードとダイオード整流回路２の他方の交流入力端２ｂとの接続点をＢ点とする。

電圧波形生成回路２３ａは、抵抗Ｒ１１〜抵抗Ｒ１４、両電源（＋Ｖｃｃ，−Ｖｄｄ）で動作する演算増幅器（両電源オペアンプとも呼ばれる）ＩＣ１からなる減算回路として構成されている。この減算回路の出力電圧範囲は、−Ｖｄｄ〜＋Ｖｃｃである。演算増幅器ＩＣ１の反転入力端子（−）は、抵抗Ｒ２と抵抗Ｒ４との接続点に抵抗Ｒ１１を介して接続され、演算増幅器ＩＣ１の出力端子に抵抗Ｒ１２を介して接続されている。また、演算増幅器ＩＣ１の非反転入力端子（＋）は、抵抗Ｒ１と抵抗Ｒ３との接続点に抵抗Ｒ１３を介して接続され、接地に抵抗Ｒ１４を介して接続されている。また、演算増幅器ＩＣ１の出力端子をＣ点とする。

次に、このように構成された第１実施形態に係る交流入力電圧検出回路の動作について図２も参照して説明する。

図２において、期間Ｔ１，Ｔ２は、Ａ点及びＢ点の電圧波形のゼロ電圧付近を示している。また、期間Ｔ１，Ｔ２において、実線による波形は波形ひずみの発生があるときを示し、点線による波形は波形ひずみの発生がないときを示している。本実施形態では、期間Ｔ１，Ｔ２における波形ひずみの発生量がＡ点及びＢ点でほぼ等しいことに着目して、波形ひずみを、Ａ点の電圧波形とＢ点の電圧波形とを演算することで消去している。波形ひずみは演算によって消去されるので、Ｃ点の電圧波形は、波形ひずみのない正弦波状の波形となる。

第１電圧波形検出回路２１は、電源装置１０ａの基準電位（接地）を基準にしてＡ点の電圧波形を入力して抵抗Ｒ３の一端の電圧波形を第１検出電圧波形として出力する。

第２電圧波形検出回路２２は、電源装置１０ａの基準電位（接地）を基準にしてＢ点の電圧波形を入力して抵抗Ｒ４の一端の電圧波形を第２検出電圧波形として出力する。

電圧波形生成回路２３ａは、第１電圧波形検出回路２１から出力される第１検出電圧波形および第２電圧波形検出回路２２から出力される第２検出電圧波形を入力し、第１検出電圧波形から第２検出電圧波形を減算する。第１検出電圧波形および第２検出電圧波形に発生するゼロ電圧付近における波形ひずみは、減算によって消去されるので、Ｃ点に出力されない。Ｃ点の電圧波形は、波形ひずみのない正弦波状の交流波形となる。即ち、電圧波形生成回路２３ａから出力される電圧検出信号には波形ひずみが発生しない。

このように、本発明の第１実施形態に係る交流入力電圧検出回路によれば、交流電源１から供給される交流入力電圧を検出して波形ひずみのない電圧検出信号を出力することができる。従って、電源装置１０ａの内部もしくは外部において、交流入力電圧の平均値や実効値等の電圧値、交流入力電圧のゼロクロス、交流電源１の異常を、この波形ひずみのない電圧検出信号から精度良く検出することができる。

［第２実施形態］
図３は、本発明の第２実施形態に係る交流入力電圧検出回路を示す図である。図３において、電源装置１０ｂは、ダイオード整流回路２、平滑コンデンサ３を有して構成されている。また、交流入力電圧検出回路２０ｂは、電源装置１０ｂの内部に設けられている。従って、電源装置１０ｂは、図１に示す電源装置１０ａに対して、交流入力電圧検出回路２０ａを交流入力電圧検出回路２０ｂに置き換えてなるものであり、その他の構成は、図１に示す構成と同一であるので、同一部分には同一符号を付して、その説明は省略する。ここでは、交流入力電圧検出回路２０ｂのみを説明する。交流入力電圧検出回路２０ｂは、第１電圧波形検出回路２１、第２電圧波形検出回路２２、電圧波形生成回路２３ｂを有して構成されている。なお、交流入力電圧検出回路２０ｂは、電源装置１０ｂの外部に設けられていても良い。

電圧波形生成回路２３ｂは、抵抗Ｒ１５〜抵抗Ｒ１８、単電源（＋Ｖｃｃ）で動作する演算増幅器（単電源オペアンプとも呼ばれる）ＩＣ２からなる第１減算回路、抵抗Ｒ１９〜抵抗Ｒ２２、単電源（＋Ｖｃｃ）で動作する演算増幅器ＩＣ３からなる第２減算回路、抵抗Ｒ２３〜抵抗Ｒ２６、単電源（＋Ｖｃｃ）で動作する演算増幅器ＩＣ４からなる第１加算回路を有して構成されている。また、第１減算回路、第２減算回路、第１加算回路の出力電圧範囲は、０〜＋Ｖｃｃである。

演算増幅器ＩＣ２の反転入力端子（−）は、抵抗Ｒ２と抵抗Ｒ４との接続点に抵抗Ｒ１５を介して接続され、演算増幅器ＩＣ２の出力端子に抵抗Ｒ１６を介して接続されている。また、演算増幅器ＩＣ２の非反転入力端子（＋）は、抵抗Ｒ１と抵抗Ｒ３との接続点に抵抗Ｒ１７を介して接続され、接地に抵抗Ｒ１８を介して接続されている。また、演算増幅器ＩＣ２の出力端子をＸ点とする。

演算増幅器ＩＣ３の反転入力端子（−）は、抵抗Ｒ１と抵抗Ｒ３との接続点に抵抗Ｒ１９を介して接続され、演算増幅器ＩＣ３の出力端子に抵抗Ｒ２０を介して接続されている。また、演算増幅器ＩＣ３の非反転入力端子（＋）は、抵抗Ｒ２と抵抗Ｒ４との接続点に抵抗Ｒ２１を介して接続され、接地に抵抗Ｒ２２を介して接続されている。また、演算増幅器ＩＣ３の出力端子をＹ点とする。

演算増幅器ＩＣ４の反転入力端子（−）は、接地に抵抗２６を介して接続され、演算増幅器ＩＣ４の出力端子に抵抗Ｒ２５を介して接続されている。また、演算増幅器ＩＣ４の非反転入力端子（＋）は、演算増幅器ＩＣ２の出力端子に抵抗Ｒ２３を介して接続され、演算増幅器ＩＣ３の出力端子に抵抗Ｒ２４を介して接続されている。また、演算増幅器ＩＣ４の出力端子をＣ点とする。

次に、このように構成された第２実施形態に係る交流入力電圧検出回路の動作について図４も参照して説明する。

電圧波形生成回路２３ｂは、第１電圧波形検出回路２１から出力される第１検出電圧波形および第２電圧波形検出回路２２から出力される第２検出電圧波形を入力し、第１減算回路で第１検出電圧波形から第２検出電圧波形を減算し、第２減算回路で第２検出電圧波形から第１検出電圧波形を減算し、第１加算回路で第１減算回路からの出力（Ｘ点の電圧波形）と第２減算回路からの出力（Ｙ点の電圧波形）とを加算する。第１検出電圧波形および第２検出電圧波形に発生するゼロ電圧付近における波形ひずみは、減算によって消去されるので、Ｘ点およびＹ点に出力されない。Ｃ点の電圧波形は、波形ひずみのない正弦波状の全波整流波形となる。即ち、電圧波形生成回路２３ｂから出力される電圧検出信号には波形ひずみが発生しない。

このように構成された本発明の第２実施形態に係る交流入力電圧検出回路であっても、本発明の第１実施形態に係る交流入力電圧検出回路と同様の効果が得られる。

［第３実施形態］
図５は、本発明の第３実施形態に係る交流入力電圧検出回路を示す図である。図５において、電源装置１０ｃは、ダイオード整流回路２、平滑コンデンサ３を有して構成されている。また、交流入力電圧検出回路２０ｃは、電源装置１０ｃの内部に設けられている。従って、電源装置１０ｃは、図１に示す電源装置１０ａに対して、交流入力電圧検出回路２０ａを交流入力電圧検出回路２０ｃに置き換えてなるものであり、その他の構成は、図１に示す構成と同一であるので、同一部分には同一符号を付して、その説明は省略する。ここでは、交流入力電圧検出回路２０ｃのみを説明する。交流入力電圧検出回路２０ｃは、第１電圧波形検出回路２１、第２電圧波形検出回路２２、電圧波形生成回路２３ｃを有して構成されている。なお、交流入力電圧検出回路２０ｃは、電源装置１０ｃの外部に設けられていても良い。

電圧波形生成回路２３ｃは、抵抗Ｒ２７〜抵抗Ｒ３０、単電源（＋Ｖｃｃ）で動作する演算増幅器ＩＣ５からなる減算回路として構成されている。この減算回路の出力電圧範囲は、０〜＋Ｖｃｃである。演算増幅器ＩＣ５の反転入力端子（−）は、抵抗Ｒ２と抵抗Ｒ４との接続点に抵抗Ｒ２７を介して接続され、演算増幅器ＩＣ５の出力端子に抵抗Ｒ２８を介して接続されている。また、演算増幅器ＩＣ５の非反転入力端子（＋）は、抵抗Ｒ１と抵抗Ｒ３との接続点に抵抗Ｒ２９を介して接続され、接地に抵抗Ｒ３０を介して接続されている。また、演算増幅器ＩＣ５の出力端子をＣ点とする。

次に、このように構成された第３実施形態に係る交流入力電圧検出回路の動作について図６も参照して説明する。

電圧波形生成回路２３ｃは、第１電圧波形検出回路２１から出力される第１検出電圧波形および第２電圧波形検出回路２２から出力される第２検出電圧波形を入力し、第１検出電圧波形から第２検出電圧波形を減算する。第１検出電圧波形および第２検出電圧波形に発生するゼロ電圧付近における波形ひずみは、減算によって消去されるので、Ｃ点に出力されない。Ｃ点の電圧波形は、波形ひずみのない正弦波状の半波整流波形となる。即ち、電圧波形生成回路２３ｃから出力される電圧検出信号には波形ひずみが発生しない。

このように構成された本発明の第３実施形態に係る交流入力電圧検出回路であっても、本発明の第１実施形態に係る交流入力電圧検出回路と同様の効果が得られる。

［第４実施形態］
図７は、本発明の第４実施形態に係る交流入力電圧検出回路を示す図である。図７において、電源装置１０ｄは、ダイオード整流回路２、平滑コンデンサ３を有して構成されている。また、交流入力電圧検出回路２０ｄは、電源装置１０ｄの内部に設けられている。従って、電源装置１０ｄは、図１に示す電源装置１０ａに対して、交流入力電圧検出回路２０ａを交流入力電圧検出回路２０ｄに置き換えてなるものであり、その他の構成は、図１に示す構成と同一であるので、同一部分には同一符号を付して、その説明は省略する。ここでは、交流入力電圧検出回路２０ｄのみを説明する。交流入力電圧検出回路２０ｄは、第１電圧波形検出回路２１、第２電圧波形検出回路２２、電圧波形生成回路２３ｄを有して構成されている。なお、交流入力電圧検出回路２０ｄは、電源装置１０ｄの外部に設けられていても良い。

電圧波形生成回路２３ｄは、Ａ／Ｄコンバータ（アナログ／デジタル変換器）６１，６２、メモリ６３、出力ポート６４を有するマイコンＩＣ６からなる。マイコンＩＣ６のＡ／Ｄコンバータ６１は、抵抗Ｒ１と抵抗Ｒ３との接続点に接続されている。また、マイコンＩＣ６のＡ／Ｄコンバータ６２は、抵抗Ｒ２と抵抗Ｒ４との接続点に接続されている。メモリ６３は、Ａ／Ｄコンバータ６１，６２および出力ポート６４に接続されている。また、マイコンＩＣ６の出力ポート６４の出力端子をＣ点とする。

次に、このように構成された第４実施形態に係る交流入力電圧検出回路の動作について説明する。

電圧波形生成回路２３ｄは、第１電圧波形検出回路２１から出力される第１検出電圧波形および第２電圧波形検出回路２２から出力される第２検出電圧波形を入力し、第１検出電圧波形をＡ／Ｄコンバータ６１によって、第２検出電圧波形をＡ／Ｄコンバータ６２によって、所定の周期毎にサンプリングしてデジタル信号に変換しメモリ６３に記憶するとともにデジタル処理（マイコンの演算機能）にて第１検出電圧波形から第２検出電圧波形を減算してメモリ６３に記憶する。デジタル処理の減算によって得られた電圧波形は出力ポート６４の出力端子から出力される。第１検出電圧波形および第２検出電圧波形に発生するゼロ電圧付近における波形ひずみは、デジタル処理の減算によって消去されるので、Ｃ点に出力されない。Ｃ点の電圧波形は、波形ひずみのない正弦波状の半波整流波形となる。即ち、電圧波形生成回路２３ｄから出力される電圧検出信号には波形ひずみが発生しない。

このように構成された本発明の第４実施形態に係る交流入力電圧検出回路であっても、本発明の第１実施形態に係る交流入力電圧検出回路と同様の効果が得られる。

なお、本発明は上述した実施の形態に限定されるものではない。本発明の実施の形態では、電圧波形を電圧検出信号として出力していたが、電圧波形から平均値や実効値等の電圧値を図示しない公知技術によって生成し、電圧波形および電圧値を電圧検出信号として出力しても良い。また、ダイオードＤ１，Ｄ２は省略することも可能である。

また、本発明の実施の形態では、ダイオード整流回路２の負側直流出力端２ｄや平滑コンデンサ３の他端を接地して電源装置１０ａ〜１０ｄの基準電位にしていたが、上述した昇圧コンバータ、ＤＣ−ＤＣコンバータ、ＤＣ−ＡＣコンバータ等を有する電源装置では、ダイオード整流回路２の負側直流出力端２ｄに電流検出器の一端が接続されている場合がある。このような電源装置では、電流検出器の他端を接地して基準電位にしても良い。

本発明の交流入力電圧検出回路は、交流電源から供給される交流入力電圧をブリッジ構成のダイオード整流回路によって整流している各種電源装置や制御装置に適用可能である。

１交流電源
２ダイオード整流回路
３平滑コンデンサ
２０ａ，２０ｂ，２０ｃ，２０ｄ交流入力電圧検出回路
３０負荷
Ｌ１，Ｌ２交流電源線

Claims

交流電源から供給される交流入力電圧をブリッジ構成のダイオード整流回路によって整流している装置の内部もしくは外部に設けられて、前記交流入力電圧を検出して電圧検出信号を出力する交流入力電圧検出回路であって、
前記装置の基準電位を基準にして前記ダイオード整流回路の一方の交流入力端の電圧波形を検出する第１電圧波形検出回路と、
前記装置の基準電位を基準にして前記ダイオード整流回路の他方の交流入力端の電圧波形を検出する第２電圧波形検出回路と、
前記第１電圧波形検出回路から出力される第１検出電圧波形と前記第２電圧波形検出回路から出力される第２検出電圧波形とを演算し、前記第１検出電圧波形および前記第２検出電圧波形に発生するゼロ電圧付近における波形ひずみが消去された電圧波形信号を生成し、前記電圧波形信号を前記電圧検出信号として出力する電圧波形生成回路と、
を有することを特徴とする交流入力電圧検出回路。
前記電圧波形生成回路は、前記第１検出電圧波形と前記第２検出電圧波形とを減算する減算回路からなることを特徴とする請求項１記載の交流入力電圧検出回路。
前記電圧波形生成回路は、前記第１検出電圧波形から前記第２検出電圧波形を減算する第１減算回路と、前記第２検出電圧波形から前記第１検出電圧波形を減算する第２減算回路と、前記第１減算回路および前記第２減算回路からの出力を加算する第１加算回路と、からなることを特徴とする請求項１記載の交流入力電圧検出回路。
前記電圧波形生成回路は、Ａ／Ｄコンバータ、メモリ、出力ポートを有するマイコンからなり、前記第１検出電圧波形と前記第２検出電圧波形とを前記マイコンの演算機能によって減算することを特徴とする請求項１記載の交流入力電圧検出回路。
前記電圧波形生成回路から出力される前記電圧検出信号には、さらに、平均値もしくは実効値の電圧値が含まれることを特徴とする請求項１乃至請求項４のいずれか１項記載の交流入力電圧検出回路。
前記第１電圧波形検出回路および前記第２電圧波形検出回路は、それぞれ同一構成されて、前記第１電圧波形検出回路が前記ダイオード整流回路の一方の交流入力端と前記装置の基準電位となる接地との間に接続され、前記第２電圧波形検出回路が前記ダイオード整流回路の他方の交流入力端と前記装置の基準電位となる接地との間に接続されることを特徴とする請求項１乃至請求項５のいずれか１項記載の交流入力電圧検出回路。