JP2013247256A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2013247256A
JP2013247256A JP2012120376A JP2012120376A JP2013247256A JP 2013247256 A JP2013247256 A JP 2013247256A JP 2012120376 A JP2012120376 A JP 2012120376A JP 2012120376 A JP2012120376 A JP 2012120376A JP 2013247256 A JP2013247256 A JP 2013247256A
Authority
JP
Japan
Prior art keywords
semiconductor device
circuit layer
metal
metal circuit
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012120376A
Other languages
English (en)
Inventor
Yukihiro Kumagai
幸博 熊谷
Michiaki Hiyoshi
道明 日吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2012120376A priority Critical patent/JP2013247256A/ja
Priority to US13/894,756 priority patent/US9076774B2/en
Priority to EP13169401.0A priority patent/EP2669938A3/en
Publication of JP2013247256A publication Critical patent/JP2013247256A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/25—Arrangements for cooling characterised by their materials
    • H10W40/255—Arrangements for cooling characterised by their materials having a laminate or multilayered structure, e.g. direct bond copper [DBC] ceramic substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00—Marks applied to devices, e.g. for alignment or identification
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00—Marks applied to devices, e.g. for alignment or identification
    • H10W46/101—Marks applied to devices, e.g. for alignment or identification characterised by the type of information, e.g. logos or symbols
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00—Marks applied to devices, e.g. for alignment or identification
    • H10W46/101—Marks applied to devices, e.g. for alignment or identification characterised by the type of information, e.g. logos or symbols
    • H10W46/103—Marks applied to devices, e.g. for alignment or identification characterised by the type of information, e.g. logos or symbols alphanumeric information, e.g. words, letters or serial numbers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00—Marks applied to devices, e.g. for alignment or identification
    • H10W46/101—Marks applied to devices, e.g. for alignment or identification characterised by the type of information, e.g. logos or symbols
    • H10W46/106—Marks applied to devices, e.g. for alignment or identification characterised by the type of information, e.g. logos or symbols digital information, e.g. bar codes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00—Marks applied to devices, e.g. for alignment or identification
    • H10W46/401—Marks applied to devices, e.g. for alignment or identification for identification or tracking
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00—Marks applied to devices, e.g. for alignment or identification
    • H10W46/601—Marks applied to devices, e.g. for alignment or identification for use after dicing
    • H10W46/607—Located on parts of packages, e.g. on encapsulations or on package substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H10W70/658—Shapes or dispositions of interconnections for devices provided for in groups H10D8/00 - H10D48/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H10W72/07336—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/352—Materials of die-attach connectors comprising metals or metalloids, e.g. solders
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/381—Auxiliary members
    • H10W72/387—Flow barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/10—Containers or parts thereof
    • H10W76/12—Containers or parts thereof characterised by their shape
    • H10W76/13—Containers comprising a conductive base serving as an interconnection
    • H10W76/134—Containers comprising a conductive base serving as an interconnection having other interconnections parallel to the conductive base
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Die Bonding (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】チップ下のはんだ流れを防止し、低コストで生産効率が良い半導体装置を提供すること。
【解決手段】絶縁基板１の主平面上に金属回路層２が設けられ、金属回路層上に半導体チップ７がはんだを介して接続され、金属回路層上に金属配線が接続される半導体装置において、金属回路層上の、半導体チップ７と超音波金属接続領域５３の間には、線状の酸化物からなるはんだ流れ防止部４ａが形成される。
【選択図】 図１

Description

本発明は、半導体装置に係り、特にモータ制御などのパワー用途に好適な半導体装置およびその製造方法に関する。
パワー半導体装置は、モータ等の電気機器を制御するために用いられる半導体装置である。近年の省エネ、環境負荷低減要求の高まりにより、モータ制御のインバータ化が進み、また、ハイブリッド自動車や電気自動車の市場の進展に伴い、パワー半導体装置の需要が急伸している。
パワー半導体装置においては、ＩＧＢＴ（Insulated Gate Bipolar Transistor）に代表される電力制御用半導体チップ、または整流用ダイオードチップを、絶縁基板上に金属回路層が形成された回路基板の金属回路層上に、はんだによって接合する。そして、そのチップとはんだが設けられた金属回路層の同一面上には、銅（Ｃｕ）等の金属端子が超音波金属接合によって、あるいは、アルミニウム（Ａｌ）や銅等の細線がワイヤボンディングによって接合され、パワー半導体装置のケースの端子と直接的、または間接的に接続される。
このようなパワー半導体装置の組立工程では、処理温度が高すぎると、チップ下のはんだが溶融し、チップ内側から外側へ拡がり、チップ下のはんだ膜厚を十分に確保できないばかりか、はんだが金属端子の超音波金属接合部やワイヤボンディング部にまで拡がると、超音波金属接合やワイヤボンディングができなくなるといった問題がある。
はんだの流れ出しを防止する先行技術としては、例えば、特許文献１や特許文献２に開示された技術がある。特許文献１には、レーザー光照射で回路パターン上に溝を形成する半導体装置が記載されている。また、特許文献２には、銅被膜の表面を選択的にレーザー光で加熱して酸化銅被膜を形成する半導体装置が記載されている。
特開２００４−７１８８８号公報 特開平８−３１８４８号公報
しかし、特許文献１記載の技術では、十分な効果を得るためには、溝の上部の角を鋭角に加工する必要がある。しかしながらレーザー光による加工では、溝の上部の角は丸みを帯びてしまうため、はんだ流れを防止するには十分ではない。
また、特許文献２記載の方法では、チップや端子導体を固着する場所以外の領域の全面をレーザー光で走査することにより加熱して銅酸化膜を形成しているので、レーザーの走査に時間を要し、生産効率の低下やコスト高となる問題がある。
本発明は、上記問題点を考慮してなされたものであり、チップ下のはんだ流れを効果的に防止し、低コストで、生産効率の良い半導体装置を提供することを目的とする。
本発明による半導体装置においては、回路基板のチップ配置領域と超音波金属接合領域やワイヤボンディング領域の間に、レーザー照射により、微細な表面荒れの酸化物からなるはんだ流れ防止部を設ける。
また、本発明による半導体装置の製造方法においては、はんだ流れ防止部がレーザー照射によって形成される。
本発明によれば、はんだ流れを防止できるので、高集積化によって、チップと超音波金属接合部分やワイヤボンディング部分との距離が近づいても、組立不良が発生することのない信頼性の高い半導体装置を得ることができる。
第１実施例の半導体装置の回路基板の平面模式図。 第１実施例の半導体装置の回路基板の断面模式図。 第１実施例の半導体装置の断面模式図。 第２実施例の半導体装置の回路基板の平面模式図。 第２実施例の半導体装置の回路基板の断面模式図。 第２実施例の半導体装置の断面模式図。
以下、本発明の実施例を図面に基づいて説明する。
本発明の第１実施例を図１から図３を用いて説明する。
図１は本実施例の半導体装置の回路基板を示す平面模式図、図２は図１のＡ−Ａ′断面を示す模式図、図３は本実施例の半導体装置の断面模式図である。
回路基板１００は、絶縁基板１と所望の回路パターンの金属回路層２、３からなる。絶縁基板１は、例えば、窒化珪素（Ｓｉ3Ｎ4）、窒化アルミニウム（ＡｌＮ）、アルミナ（Ａｌ2Ｏ3）等からなる。また、金属回路層２、３は、例えば、銅薄膜、銅にニッケル（Ｎｉ）メッキした薄膜、アルミニウム（Ａｌ）にニッケル（Ｎｉ）メッキした薄膜等からなる。
金属回路層２の表面には、二次元バーコード５が設けられる。二次元バーコード５は、レーザー照射により金属回路層２の表面に刻印される。刻印に用いるレーザーの種類は、例えば、ＹＶＯ４レーザーがあるが、それ以外のレーザーであっても構わない。
ところで、半導体装置の製造においては、製品管理のために、個々の部品の検査データ等の来歴が管理される。部品がケース内に実装される半導体装置では、製品番号を記したシールをケースに貼り付けることで、組立工程における温度等の諸条件や検査データと、製品を一対一に対応づけることができる。同様に、ケースに実装する前の工程、すなわち、本実施例のように回路基板にチップ等を実装した部品でも、個々の部品と検査データや組立条件との一対一の対応付けが求められているが、本実施例におけるバーコードによれば、回路基板に半導体チップ等を実装した部品でも、部品の組立来歴を管理できる。
金属回路層２表面の金属端子１０を超音波によって金属接合する領域、すなわち金属配線接続部分となる超音波金属接合領域５３とチップ配置領域５１との間、及び、二次元バーコード５とチップ配置領域５２との間には、はんだ流れ防止部４ａ、４ｂを有する。はんだ流れ防止部４ａ、４ｂは、金属回路層２に線状に設けられており、微細な表面荒れの金属酸化物からなる。はんだ流れ防止部の表面は、金属回路層２の表面に比べて荒れており、また、はんだ流れ防止部の表面の酸化物は、金属回路層２の表面に比べて、酸化物の膜厚が厚い。
金属酸化物は、例えば、酸化銅、あるいは、金属回路層２がメッキされている場合にはメッキ材料の酸化物、例えば、ニッケル酸化膜からなる。より好ましくは、還元され難い金属酸化物が良い。また、はんだ流れ防止部４ａ、４ｂは、金属回路層２の表面にレーザーを照射して形成される。レーザーの種類は、例えばＹＶＯ４レーザーがあるが、それ以外のレーザーでも構わない。微細な表面荒れは、例えばパルスレーザーにより形成することができる。なお、はんだ流れ防止部の形成と、二次元バーコード刻印を同一のレーザー照射装置で行うことにより、低コストかつ生産効率の良い半導体装置を得ることができる。
はんだ流れ防止部の幅は０.０１mm以上、０.１mm以下であることが好ましいが、この範囲外であっても構わない。また、その深さは金属回路層２の厚さより小さければ良い。
図３に示す断面模式図において、半導体チップ７がはんだ６により接続された回路基板１００は、はんだ８により金属ベース９に搭載される。金属ベース９にはケース１１が接続され、回路基板１００の所定の箇所（図１の超音波金属接合領域５３）には超音波金属接合によって金属端子１０が接続される。なお、半導体チップ７としては、ＩＧＢＴチップやダイオードチップなどが適用できる。
以下、本実施例の作用効果を説明する。
はんだの濡れ性は、銅やニッケルよりも酸化銅やニッケル酸化物に対する方が悪い。また、微細な凹凸の方が、平面よりも表面積を大きくできるので、はんだの表面張力は大きくできる。図１に示した本実施例では、はんだ流れ防止部４ａ、４ｂは微細な荒れ形状の酸化銅やニッケル酸化物なので、溶融したはんだが拡がるのを防ぐことができる。はんだ流れ防止部は、必要に応じて、所望の場所に設けても構わない。本実施例では、超音波金属接合領域４ａとチップ配置領域５１との間、及び、二次元バーコード５とチップ配置領域５２との間に設けた。これにより、溶融したはんだが超音波金属接合領域５１と二次元バーコード５へ濡れ拡がるのを防ぐことができる。本実施例以外にも、例えば、ワイヤボンディング接続領域とチップ配置領域の間にはんだ流れ防止部を設けても構わない。
また、本実施例の半導体装置によれば、はんだ流れ防止部を形成するレーザーで、回路基板１００上に二次元バーコード５を設ける。二次元バーコードには、例えば、個々の回路基板の識別番号を登録する。これにより、回路基板に実装したチップ等の部品の組立データの管理ができるようになる。また、はんだ流れ防止部と二次元バーコードを同じレーザー照射装置で形成することができるので、装置導入にかかるコストを削減することができる。
なお、本実施例記載のはんだ流れ防止部４ａ、４ｂは、チップ配置箇所５１と、超音波金属接合部分５３や二次元バーコード５の間に、それぞれ１列だけ設けてあるが、複数列並べて配置しても構わない。溶融はんだが多量に濡れ拡がった場合でも、複数列のはんだ流れ防止部により、１列目を乗り越えたはんだは２列目以降で拡がりを防ぐことができる。はんだ流れ防止部を複数列配置する場合の幅とピッチ寸法は、幅は０.０１mm以上、０.１mm以下であり、ピッチは０.０１mm以上、０.１mm以下であることが好ましいが、この範囲外であっても構わない。
なお、本実施例の半導体装置では、二次元バーコードを回路基板に刻印しているが、二次元バーコード以外の刻印、例えば、他の記号、文字であっても構わない。
なお、本実施例の半導体装置では、半導体チップ下のはんだ流れ防止を対象としているが、はんだを用いて接続する半導体チップ以外の電子部品、例えば、サーミスタの接続に用いるはんだ流れ防止であっても構わない。
次に、本発明の第２実施例を図４から図６を用いて説明する。
図４は本実施例の半導体装置の回路基板を示す平面模式図、図５は図４のＢ−Ｂ′断面を示す模式図である。図６は本実施例の半導体装置の断面模式図である。
本実施例と第１実施例との違いは、はんだ流れ防止部１２ａ、１２ｂが、チップ配置領域５１、５２を囲んでいる点である。
本実施例の半導体装置によれば、第１実施例に示した作用効果の他に、以下の作用効果が得られる。
本実施例の半導体装置によれば、第１実施例よりも、はんだの濡れ拡がりを少なくできるので、チップ下のはんだ膜厚が減少することを防ぐことができる。これにより、チップ下はんだに発生する疲労亀裂の進展を防ぐことができる。
なお、本実施例では、はんだ流れ防止部１２ａ、１２ｂが、チップ配置領域５１、５２をそれぞれ囲んでいるが、複数のチップ配置領域を一つのはんだ流れ防止部で囲んでも構わない。これにより、レーザー照射時間を短縮できるので、生産効率を向上することができる。
また、第１実施例と同様に、はんだ流れ防止部は１列に限らず、複数列であっても構わない。
１ 絶縁基板
２、３ 金属回路層
４ａ、４ｂ、１２ａ、１２ｂ はんだ流れ防止部
５ 二次元バーコード
６、８ はんだ
７ 半導体チップ
９ 金属ベース
１０ 金属端子
１１ ケース
５１、５２ チップ配置領域
５３ 超音波金属接合領域
１００ 回路基板

Claims (9)

  1. 絶縁基板の主平面上に金属回路層が設けられ、該金属回路層上に半導体チップがはんだを介して接続され、前記金属回路層上に金属配線が接続される半導体装置において、
    前記金属回路層の表面において、前記半導体チップと前記金属配線接続部分の間には、線状の酸化物が形成されていることを特徴とする半導体装置。
  2. 請求項１の半導体装置において、前記酸化物の厚さは前記金属回路層上の酸化膜厚さよりも厚いことを特徴とする半導体装置。
  3. 請求項１の半導体装置において、前記酸化物の表面は前記金属回路層の表面よりも荒れていることを特徴とする半導体装置。
  4. 請求項１の半導体装置において、前記酸化物は前記半導体チップを囲むように設けられることを特徴とする半導体装置。
  5. 請求項１の半導体装置において、前記金属回路層には刻印が形成されていることを特徴とする半導体装置。
  6. 絶縁基板の主平面上に金属回路層が設けられ、該金属回路層上に半導体チップがはんだを介して接続され、前記金属回路層上に金属配線が接続される半導体装置の製造方法において、
    前記金属回路層上の、前記半導体チップと前記金属配線接続部分の間に、線状の酸化物を形成することを特徴とする半導体装置の製造方法。
  7. 請求項６の半導体装置の製造方法において、前記酸化物はレーザー光照射により形成することを特徴とする半導体装置の製造方法。
  8. 請求項６の半導体装置の製造方法において、前記金属回路層上に刻印を形成することを特徴とする半導体装置の製造方法。
  9. 請求項８の半導体装置の製造方法において、前記刻印はレーザー光照射により形成することを特徴とする半導体装置の製造方法。
JP2012120376A 2012-05-28 2012-05-28 半導体装置およびその製造方法 Pending JP2013247256A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012120376A JP2013247256A (ja) 2012-05-28 2012-05-28 半導体装置およびその製造方法
US13/894,756 US9076774B2 (en) 2012-05-28 2013-05-15 Semiconductor device and a method of manufacturing same
EP13169401.0A EP2669938A3 (en) 2012-05-28 2013-05-27 Semiconductor device with an oxide solder flow prevention area on a substrate and corresponding manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012120376A JP2013247256A (ja) 2012-05-28 2012-05-28 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2013247256A true JP2013247256A (ja) 2013-12-09

Family

ID=48626263

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012120376A Pending JP2013247256A (ja) 2012-05-28 2012-05-28 半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US9076774B2 (ja)
EP (1) EP2669938A3 (ja)
JP (1) JP2013247256A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016092791A1 (ja) * 2014-12-10 2016-06-16 株式会社デンソー 半導体装置およびその製造方法
JP2016197706A (ja) * 2014-12-10 2016-11-24 株式会社デンソー 半導体装置及びその製造方法
WO2017154289A1 (ja) * 2016-03-10 2017-09-14 株式会社デンソー 半導体装置及び半導体装置の製造方法
WO2017179394A1 (ja) * 2016-04-13 2017-10-19 株式会社デンソー 電子装置及びその製造方法
US10937727B2 (en) 2018-05-01 2021-03-02 Fuji Electric Co., Ltd. Semiconductor module and method for manufacturing semiconductor module
WO2021049039A1 (ja) * 2019-09-13 2021-03-18 株式会社デンソー 半導体装置
JP2021118350A (ja) * 2020-01-23 2021-08-10 富士電機株式会社 電子装置及び電子装置の製造方法
US11587879B2 (en) 2020-01-23 2023-02-21 Fuji Electric Co., Ltd. Electronic apparatus and manufacturing method thereof

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013211089B4 (de) * 2013-06-14 2025-05-15 Robert Bosch Gmbh Substrat mit einem Bereich zur Begrenzung eines Lotbereichs und Verfahren zu dessen Herstellung
EP3217428B1 (de) * 2016-03-07 2022-09-07 Infineon Technologies AG Mehrfachsubstrat sowie verfahren zu dessen herstellung
EP3361504A1 (en) * 2017-02-14 2018-08-15 Infineon Technologies AG Power electronic substrate with marker, manufacturing of a power electronic substrate and detection of a marker
JP7587570B2 (ja) * 2020-03-26 2024-11-20 デンカ株式会社 セラミックス回路基板、放熱部材及びアルミニウム－ダイヤモンド系複合体
WO2023008200A1 (ja) * 2021-07-26 2023-02-02 デンカ株式会社 接合基板、回路基板及びその製造方法、並びに、個片基板及びその製造方法
CN121215520A (zh) * 2024-04-25 2025-12-26 派德芯能半导体(上海)有限公司 阻焊封装方法及阻焊封装结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0831848A (ja) * 1994-07-19 1996-02-02 Fuji Electric Co Ltd 半導体装置の製造方法
JP2008177383A (ja) * 2007-01-19 2008-07-31 Dowa Metaltech Kk 金属セラミックス接合回路基板およびその製造方法
JP2009218280A (ja) * 2008-03-07 2009-09-24 Toshiba Corp 半導体装置
WO2011145176A1 (ja) * 2010-05-18 2011-11-24 トヨタ自動車株式会社 半導体装置及びその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW379409B (en) * 1998-07-06 2000-01-11 United Microelectronics Corp Manufacturing method of shallow trench isolation structure
US6707152B1 (en) * 1999-04-16 2004-03-16 Micron Technology, Inc. Semiconductor device, electrical conductor system, and method of making
JP2000332376A (ja) 1999-05-25 2000-11-30 Mitsubishi Electric Corp 半導体装置のマーキング方法
JP2004071888A (ja) 2002-08-07 2004-03-04 Mitsubishi Electric Corp 半導体装置用回路基板及び半導体装置
DE10351120A1 (de) 2003-11-03 2005-06-09 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Lötstopbarriere
JP5145729B2 (ja) 2007-02-26 2013-02-20 富士電機株式会社 半田接合方法およびそれを用いた半導体装置の製造方法
US20080237353A1 (en) 2007-03-29 2008-10-02 Joy Lau Unique identifier on integrated circuit device
JP5299303B2 (ja) 2010-02-05 2013-09-25 三菱マテリアル株式会社 識別記号付パワーモジュール用基板およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0831848A (ja) * 1994-07-19 1996-02-02 Fuji Electric Co Ltd 半導体装置の製造方法
JP2008177383A (ja) * 2007-01-19 2008-07-31 Dowa Metaltech Kk 金属セラミックス接合回路基板およびその製造方法
JP2009218280A (ja) * 2008-03-07 2009-09-24 Toshiba Corp 半導体装置
WO2011145176A1 (ja) * 2010-05-18 2011-11-24 トヨタ自動車株式会社 半導体装置及びその製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016092791A1 (ja) * 2014-12-10 2016-06-16 株式会社デンソー 半導体装置およびその製造方法
JP2016197706A (ja) * 2014-12-10 2016-11-24 株式会社デンソー 半導体装置及びその製造方法
WO2017154289A1 (ja) * 2016-03-10 2017-09-14 株式会社デンソー 半導体装置及び半導体装置の製造方法
WO2017179394A1 (ja) * 2016-04-13 2017-10-19 株式会社デンソー 電子装置及びその製造方法
JP2017191857A (ja) * 2016-04-13 2017-10-19 株式会社デンソー 電子装置及びその製造方法
US10937727B2 (en) 2018-05-01 2021-03-02 Fuji Electric Co., Ltd. Semiconductor module and method for manufacturing semiconductor module
WO2021049039A1 (ja) * 2019-09-13 2021-03-18 株式会社デンソー 半導体装置
JPWO2021049039A1 (ja) * 2019-09-13 2021-12-23 株式会社デンソー 半導体装置
JP7248133B2 (ja) 2019-09-13 2023-03-29 株式会社デンソー 半導体装置
JP2021118350A (ja) * 2020-01-23 2021-08-10 富士電機株式会社 電子装置及び電子装置の製造方法
US11587879B2 (en) 2020-01-23 2023-02-21 Fuji Electric Co., Ltd. Electronic apparatus and manufacturing method thereof

Also Published As

Publication number Publication date
EP2669938A3 (en) 2014-04-09
EP2669938A2 (en) 2013-12-04
US20130313711A1 (en) 2013-11-28
US9076774B2 (en) 2015-07-07

Similar Documents

Publication Publication Date Title
JP2013247256A (ja) 半導体装置およびその製造方法
CN104170075B (zh) 半导体装置
US10529656B2 (en) Semiconductor device
US9978664B2 (en) Semiconductor module
JP6309112B2 (ja) パワーモジュール
US9000580B2 (en) Power semiconductor module with pressed baseplate and method for producing a power semiconductor module with pressed baseplate
US9445503B2 (en) Carrier device, electrical device having a carrier device and method for producing same
US20090314522A1 (en) Printed Circuit Board With Additional Functional Elements, Method of Production and Use
WO2014115561A1 (ja) 半導体装置
KR101986855B1 (ko) 발광 부품용 회로와 그 제조 방법
KR20180106957A (ko) 반도체 장치와 그 제조 방법 및 전극판
JP5262408B2 (ja) 位置決め治具および半導体装置の製造方法
JP6741419B2 (ja) 半導体パッケージおよびその製造方法
JPWO2014006814A1 (ja) 半導体装置
CN102881804B (zh) 基板结构、半导体装置阵列及其半导体装置
JPH11204724A (ja) パワーモジュール
KR20180031502A (ko) 파워 모듈 및 그 제조 방법
KR20130120385A (ko) 기판 및 적어도 하나의 전력반도체 부품용 기판의 제조방법
US20240387474A1 (en) Semiconductor device
US20240079292A1 (en) Semiconductor device
US20240079291A1 (en) Semiconductor device
US20240087978A1 (en) Semiconductor device
KR102020070B1 (ko) 전력반도체 모듈 및 전력반도체 모듈의 제조 방법
US9271389B2 (en) Device mounting board, semiconductor module, and method for fabricating the device mounting board
JP2012238737A (ja) 半導体モジュール及びその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20131122

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140718

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140718

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151104

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160308