JP2014007385A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2014007385A
JP2014007385A JP2013086061A JP2013086061A JP2014007385A JP 2014007385 A JP2014007385 A JP 2014007385A JP 2013086061 A JP2013086061 A JP 2013086061A JP 2013086061 A JP2013086061 A JP 2013086061A JP 2014007385 A JP2014007385 A JP 2014007385A
Authority
JP
Japan
Prior art keywords
region
oxide film
type impurity
resist pattern
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013086061A
Other languages
English (en)
Other versions
JP2014007385A5 (ja
JP6216142B2 (ja
Inventor
Nobuyuki Suzuki
伸幸 鈴木
Satoshi Suzuki
敏 鈴木
Tomohiro Uda
智裕 右田
Masanobu Omura
昌伸 大村
Takatoshi Nakahara
孝俊 中原
Keiichi Sasaki
圭一 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2013086061A priority Critical patent/JP6216142B2/ja
Priority to US13/889,507 priority patent/US9082699B2/en
Publication of JP2014007385A publication Critical patent/JP2014007385A/ja
Publication of JP2014007385A5 publication Critical patent/JP2014007385A5/ja
Application granted granted Critical
Publication of JP6216142B2 publication Critical patent/JP6216142B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/22—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping using masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/14—Structure thereof only for on-demand ink jet heads
    • B41J2/14016—Structure of bubble jet print heads
    • B41J2/14088—Structure of heating means
    • B41J2/14112—Resistive element
    • B41J2/14129—Layer structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1601—Production of bubble jet print heads
    • B41J2/1603—Production of bubble jet print heads of the front shooter type
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1621—Manufacturing processes
    • B41J2/1626—Manufacturing processes etching
    • B41J2/1628—Manufacturing processes etching dry etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1621—Manufacturing processes
    • B41J2/1626—Manufacturing processes etching
    • B41J2/1629—Manufacturing processes etching wet etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1621—Manufacturing processes
    • B41J2/1631—Manufacturing processes photolithography
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1621—Manufacturing processes
    • B41J2/1637—Manufacturing processes molding
    • B41J2/1639—Manufacturing processes molding sacrificial molding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/65—Lateral DMOS [LDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
    • H10P30/204—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/21—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically active species
    • H10P30/212—Through-implantation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】ＮウェルとＰウェルとの間の境界の段差を軽減しつつ、Ｎウェル及びＰウェルの不純物濃度の制御を容易にする技術を提供する。
【解決手段】ツインウェル構造を有する半導体装置の製造方法であって、半導体基板の互いに隣接する第１領域及び第２領域に第１導電型不純物をイオン注入する第１注入工程と、半導体基板の第１領域を覆うとともに第２領域を露出する第１レジストパターンを形成するレジストパターン形成工程と、第１レジストパターンをマスクとして用いて、半導体基板の第２領域に第１導電型不純物よりも高濃度の第２導電型不純物をイオン注入する第２注入工程と、第１導電型不純物と第２導電型不純物とを熱拡散する拡散工程と、を有することを特徴とする製造方法が提供される。
【選択図】図１

Description

本発明は半導体装置の製造方法に関する。
Ｎ型トランジスタとＰ型トランジスタとを同一の半導体基板に形成するためにＰウェルとＮウェルとが隣接して配置されたツインウェル構造が用いられる。ツインウェル構造に形成されるＬＤＭＯＳ（Lateral Diffused Metal Oxide Silicon）トランジスタ等の回路素子の性能を向上するために、ＰウェルとＮウェルとの間の境界に段差を有さないことが望ましい。特許文献１は、ＮウェルとＰウェルとの間の境界に段差を有さない半導体装置の製造方法を提案する。この製造方法では、半導体基板上にリンガラスを成膜した後、リンガラスの一部を開口し、そこからＰ型不純物をイオン注入してＰ型不純物層を形成する。その後、熱処理を行うことによりリンガラスに含まれるリンを半導体基板に拡散させてＮ型不純物層を形成する。そして、Ｐ型不純物層とＮ型不純物層のドライブイン拡散を行うことにより、半導体基板にＰウェル及びＮウェルを形成する。
特開２００６-１９０７４３号公報
特許文献１に開示される方法では、リンガラスに含まれるリンを半導体基板に拡散させてＮ型不純物層を形成するので、Ｎウェルの不純物濃度を制御することが難しく、トランジスタ特性のコントロールが困難になる。そこで、本発明は、ＮウェルとＰウェルとの間の境界の段差を軽減しつつ、Ｎウェル及びＰウェルの不純物濃度の制御を容易にする技術を提供することを目的とする。
上記課題に鑑みて、本発明の１つの実施形態に係るツインウェル構造を有する半導体装置の製造方法は、半導体基板の互いに隣接する第１領域及び第２領域に第１導電型不純物をイオン注入する第１注入工程と、前記半導体基板の前記第１領域を覆うとともに前記第２領域を露出する第１レジストパターンを形成するレジストパターン形成工程と、前記第１レジストパターンをマスクとして用いて、前記半導体基板の前記第２領域に前記第１導電型不純物よりも高濃度の第２導電型不純物をイオン注入する第２注入工程と、前記第１導電型不純物と前記第２導電型不純物とを熱拡散する拡散工程と、を有することを特徴とする。
上記手段により、ＮウェルとＰウェルとの間の境界の段差を軽減しつつ、Ｎウェル及びＰウェルの不純物濃度の制御を容易にする技術が提供される。
本発明の実施形態の半導体装置の製造方法を説明する図。 本発明の実施形態の半導体装置の製造方法を説明する図。 本発明の別の実施形態の半導体装置の構造を説明する図。 本発明の別の実施形態の半導体装置の製造方法を説明する図。 本発明の別の実施形態の半導体装置の製造方法を説明する図。 本発明の別の実施形態の半導体装置の製造方法を説明する図。 基板中のボロン濃度とＯＳＦ密度との関係を示す図。
添付の図面を参照しつつ本発明の実施形態について以下に説明する。様々な実施形態を通じて同様の要素には同一の参照符号を付して重複する説明を省略する。また、各実施形態は適宜変更、組み合わせが可能である。以下では、自己整合的に形成されたツインウェル構造にＬＤＭＯＳトランジスタを有する半導体装置の製造方法の文脈で本発明の実施形態を説明する。しかし、本発明はツインウェル構造を有する任意の半導体装置に適用できる。本明細書におけるツインウェル構造とは、互いに極性が異なる２つのウェル領域（半導体領域）を有する構造を意味し、トリプルウェル構造等の３つ以上のウェル領域を有する構造も含む。
図１及び図２を参照しつつ、本発明の実施形態に係るＮ型のＬＤＭＯＳトランジスタを有する半導体装置の製造方法の一例を説明する。図１及び図２は半導体装置の一部分の断面図を製造プロセスに沿って説明する。まず、図２（ｄ）を用いて、この製造方法により製造される半導体装置１００の構造を説明する。半導体装置１００は半導体基板１０１を有し、半導体基板１０１の第１領域１０１ａにはＮウェル１０８が形成され、第２領域１０１ｂにはＰウェル１０９が形成されている。第１領域１０１ａと第２領域１０１ｂとは互いに隣接しており、Ｎウェル１０８とＰウェル１０９とも互いに隣接している。第１領域１０１ａと第２領域１０１ｂとの間の境界はＮウェル１０８とＰウェル１０９との間の境界に一致する。Ｎウェル１０８とＰウェル１０９との間の境界にまたがってゲート酸化膜１１５が配置され、その上にポリシリコンゲート１１６が配置される。Ｎウェル１０８はＮ＋ドレイン領域１１７を有し、Ｐウェル１０９はＮ＋ソース領域１１８を有する。Ｎウェル１０８はさらに、Ｎ＋ドレイン領域１１７とポリシリコンゲート１１６との間にフィールド酸化膜１１２を有する。Ｎウェル１０８のうちゲート酸化膜１１５で覆われる部分はドレイン電界緩和層として機能し、Ｐウェル１０９のうちゲート酸化膜１１５で覆われる部分はチャネル層として機能する。また、Ｐウェル１０９のフィールド酸化膜の下にはチャネルストッパとして機能するＰ型拡散層１１４が配置される。
本実施形態に係る半導体装置１００では、Ｎウェル１０８の表面とＰウェル１０９の表面とが同一平面上に形成され、Ｎウェル１０８とＰウェル１０９との間の境界に段差を有さない。そのため、ゲート酸化膜１１５の信頼性が向上し、オン電流を増加し、オフ耐圧を増加することが可能となる。
続いて、半導体装置１００の製造方法を説明する。まず、図１（ａ）に示されるように、シリコン等の半導体基板１０１の上にシリコン酸化膜１０２を形成する（酸化膜形成工程）。このシリコン酸化膜１０２を通じて半導体基板１０１の第１領域１０１ａ及び第２領域１０１ｂにＮ型不純物１０３（第１導電型不純物）をイオン注入して、半導体基板１０１内にＮ型不純物層１０４を形成する（第１注入工程）。シリコン酸化膜１０２の厚さは例えば１００ｎｍであり、Ｎ型不純物１０３として例えばリンをドーズ量５ｅ１２ｃｍ-2で注入する。
次に、図１（ｂ）に示されるように、シリコン酸化膜１０２の上にレジストを塗布してパターニングを行い、レジストパターン１０５（第１レジストパターン）を形成する（レジストパターン形成工程）。レジストパターン１０５は半導体基板１０１の第１領域１０１ａを覆い、第２領域１０１ｂを露出する。そして、レジストパターン１０５をマスクとして用いて半導体基板１０１の第２領域１０１ｂにＰ型不純物１０６（第２導電型不純物）をイオン注入して、半導体基板１０１内にＰ型不純物層１０７を形成する（第２注入工程）。Ｐ型不純物１０６として例えばボロンをドーズ量１ｅ１３ｃｍ-2で注入する。半導体基板１０１の第１領域１０１ａへ向けて照射されたＰ型不純物１０６はレジストパターン１０５に阻まれて半導体基板１０１へは到達しない。一方、半導体基板１０１の第２領域１０１ｂへ向けて照射されたＰ型不純物１０６はレジストパターン１０５の開口を通り半導体基板１０１へ到達し、Ｐ型不純物層１０７を形成する。図では説明のためにＰ型不純物層１０７がＮ型不純物層１０４よりも半導体基板１０１の表面から深い位置にあるが、これらの不純物層が同じ深さにあってもよいし、Ｐ型不純物層１０７の方が浅くてもよい。半導体基板１０１の第２領域１０１ｂにＰウェルを形成するため、Ｐ型不純物１０６はＮ型不純物１０３よりも高濃度のものを用いる。例えば、Ｐ型不純物１０６の濃度をＮ型不純物１０３の濃度の２倍以上に設定する。
次に、図１（ｃ）に示されるように、レジストパターン１０５をマスクとして用いて、シリコン酸化膜１０２をエッチングしてその一部を除去し、その後にレジストパターン１０５を除去する。以下では、エッチング後のシリコン酸化膜１０２のうち、半導体基板１０１の第１領域１０１ａの上に位置する部分を第１部分１０２ａと呼び、半導体基板１０１の第２領域１０１ｂの上に位置する部分を第２部分１０２ｂと呼ぶ。第２部分１０２ｂの厚さは第１部分１０２ａの厚さよりも薄いため、シリコン酸化膜１０２には段差１０２ｃが形成される。半導体基板１０１の第１領域１０１ａを覆い、第２領域１０１ｂを露出するレジストパターン１０５を用いてシリコン酸化膜１０２のエッチングを行ったので、この段差１０２ｃは第１領域１０１ａと第２領域１０１ｂとの境界の真上に位置する。前述のように、第１領域１０１ａと第２領域１０１ｂとの間の境界はＮウェル１０８とＰウェル１０９との間の境界に一致する。段差１０２ｃは以降の工程においてフォトリソグラフィを行う際のアライメントマークとして用いてもよい。また、シリコン酸化膜１０２の第１部分１０２ａと第２部分１０２ｂとの厚さの違いを利用して、シリコン酸化膜１０２を以降の工程においてイオン注入を行うためのマスクとして用いてもよい。
図１（ｃ）に示されるように、エッチングによってシリコン酸化膜１０２のうち、半導体基板１０１の第２領域１０１ｂを覆う部分の上部のみを除去してもよいし、この部分を全て除去してもよい。全て除去した場合にも、前出のように、第１領域１０１ａと第２領域１０１ｂとの境界の真上に位置するシリコン酸化膜１０２の段差を利用できる。また、上部のみを除去してシリコン酸化膜１０２の第２部分１０２ｂを残した場合に、第２部分１０２ｂは半導体基板１０１の第２領域１０１ｂへのイオン注入時の保護膜として機能しうる。第２部分１０２ｂを保護膜として機能させるために、第２部分１０２ｂの厚さを１００ｎｍ以上としてもよい。また、シリコン酸化膜１０２の第１部分１０２ａ及び第２部分１０２ｂは以降の工程でフィールド酸化を行う際に半導体基板１０１への応力を緩和する機能を有しうる。
次に、図１（ｄ）に示されるように、半導体基板１０１に対して電気炉で例えば１１００℃１８０分の高温拡散を実行して、Ｎ型不純物層１０４及びＰ型不純物層１０７をドライブイン拡散（熱拡散）する。これにより、半導体基板１０１の第１領域１０１ａにＮウェル１０８が形成される。また、半導体基板１０１の第２領域１０１ｂにおいて、Ｐ型不純物はＮ型不純物よりも高濃度であるので、この領域にＰウェル１０９が形成される。半導体基板１０１の第１領域１０１ａ及び第２領域１０１ｂの両方にＮ型不純物層１０４が形成され、第２領域１０１ｂのみにＰ型不純物層１０７が形成されるので、Ｎウェル１０８とＰウェル１０９との間の境界は自己整合的に形成される。図１（ｃ）で説明したエッチング工程において、シリコン酸化膜１０２のうち、半導体基板１０１の第２領域１０１ｂを覆う部分をすべて除去した場合には、この熱拡散工程において第２領域１０１ｂにシリコン熱酸化膜を形成してもよい。このシリコン熱酸化膜はシリコン酸化膜１０２の第２部分１０２ｂとして用いてもよい。
次に、図２（ａ）に示されるように、活性領域となる部分を覆うシリコン窒化膜からなるレジストパターン１１０（第２レジストパターン）を形成する。そして、半導体基板１０１に向けてＰ型不純物１１１を照射してイオン注入を行い、その後レジストパターン１１０を除去する。例えば、ボロンをドーズ量１ｅ１４ｃｍ-2で注入する。レジストパターン１１０で覆われた活性領域となる部分にはレジストパターン１１０がマスクとなり半導体基板１０１へＰ型不純物１１１は到達しない。また、レジストパターン１１０から露出した部分のうち、シリコン酸化膜１０２の第１部分１０２ａで覆われた部分はこのシリコン酸化膜がマスクとなり、半導体基板１０１へＰ型不純物１１１は到達しない。一方、レジストパターン１１０から露出した部分のうち、シリコン酸化膜１０２の第２部分１０２ｂで覆われた部分はシリコン酸化膜１０２を通じて半導体基板１０１へＰ型不純物１１１が到達し、Ｐ型不純物層１１３が形成される。このように段差１０２ｃを有するシリコン酸化膜１０２はマスクとして機能するため、Ｐウェル１０９にイオン注入を行う際に新たにフォトリソグラフィ工程を行う必要はない。
次に、図２（ｂ）に示されるように、例えば水素燃焼酸化により膜厚約７００ｎｍのフィールド酸化膜１１２を選択的に成長させる。この酸化においてＰ型不純物層１１３が拡散されてＰ型拡散層１１４が形成される。この後に、さらにトランジスタの閾値調整の不純物をイオン注入してもよい。ここでも、シリコン酸化膜１０２の第１部分１０２ａがマスクとして機能するため、不純物は、Ｐウェル１０９にのみに選択的に注入され、Ｐウェル１０９の表面濃度のみを制御できる。
次に、図２（ｃ）に示されるように、例えば約１０ｗｔ％のフッ化水溶液でシリコン酸化膜１０２の第１部分１０２ａ及び第２部分１０２ｂを除去する。これにより、活性領域において、Ｎウェル１０８及びＰウェル１０９の表面が露出する。
最後に、図２（ｄ）に示されるように、Ｎウェル１０８とＰウェル１０９との間の境界を覆う位置に膜厚約１０ｎｍのゲート酸化膜１１５を形成し、その上にポリシリコンゲート１１６を形成する。そして、ポリシリコンゲート１１６とフィールド酸化膜１１２とをマスクとして用いて、例えばヒ素をドーズ量５ｅ１５ｃｍ-2でイオン注入することで、Ｎ＋ドレイン領域１１７及びＮ＋ソース領域１１８を形成する。その後、その他に必要に応じて既存の工程を行って半導体装置１００が完成する。
上述の実施形態に係る半導体装置の製造方法では、ＰウェルとＮウェルとの両方をイオン注入で形成するので、各ウェルにおける不純物濃度を所望の値に制御することが容易になる。また、上述した実施形態では、Ｎ型のＬＤＭＯＳトランジスタを形成する方法について説明したが、各イオン注入工程の不純物の極性を反転させることで、Ｐ型のＬＤＭＯＳトランジスタを形成することもできる。
続いて、本発明の別の実施形態に係る、半導体基板を貫通するインク供給口を有する半導体装置の製造方法の一例を説明する。まず、図３を用いて、この製造方法により製造される半導体装置３００の構造を説明する。半導体装置３００は半導体基板３０１に樹脂基板３０２が積層され、半導体基板３０１内に複数のヒータ３０３が作り込まれ、半導体基板３０１と樹脂基板３０２との間に流路３０４が形成されている。そして、各流路３０４の内部にヒータ３０３がそれぞれ位置している。さらに、半導体装置３００は、各流路３０４に連通するインク供給口３０５と、各流路３０４のそれぞれに対応して設けられている複数の吐出口３０６とを有する。インク供給口３０５は半導体基板３０１を貫通する。複数の吐出口３０６は樹脂基板３０２を貫通する。
半導体基板３０１は、シリコン基板３０７の一方の主面（表側の面）側に、実施形態に係る半導体装置の製造方法によって、自己整合的に形成されたツインウェル構造に対してＬＤＭＯＳトランジスタが構成されている（図示せず）。そしてフィールド酸化膜３１０と、例えばリンガラスからなる第１層間絶縁膜３１２とが形成されている。その上に、ＭＯＳトランジスタへの電気接続のための第１金属配線層（図示せず）と発熱抵抗体（ヒータ材）３１４及び第２金属配線層３１５とが、例えばシリコン酸化膜からなる第２層間絶縁膜３１３を介して積層されている。さらに、保護膜となるシリコン窒化膜３１６と耐キャビテーション用のタンタル膜３１７とが形成されている。一方、樹脂基板３０２はノズル材からなり、半導体基板３０１と樹脂基板３０２との間に流路３０４を形成するとともに、吐出口３０６が設けられている。半導体基板３０１の他方の主面（裏側の面）側には、エッチング液としてＴＭＡＨ水溶液などの強アルカリ溶液を用いて異方性エッチングを行うことによって、シリコン基板３０７を貫通するインク供給口３０５が形成されている。
続いて、図４〜図６を参照しつつ、半導体装置３００の製造方法を説明する。図４（ａ）に示されるように、シリコン基板４００の上にシリコン酸化膜４０１を形成する。このシリコン酸化膜４０１を通じてシリコン基板４００の第１領域４０２及び第２領域（インク供給口形成領域）４０３にＮ型不純物４０４（第１導電型不純物）をイオン注入して、シリコン基板４００内にＮ型不純物層４０５を形成する（第１注入工程）。シリコン酸化膜４０１の厚さは例えば１００ｎｍであり、Ｎ型不純物４０４の濃度は、半導体装置３００を駆動するＭＯＳトランジスタの特性に応じて決められ、例えばリンをドーズ量５ｅ１２ｃｍ-2で注入する。
次に、図４（ｂ）に示されるように、シリコン酸化膜４０１の上にレジストを塗布してパターニングを行い、レジストパターン４０６（第１レジストパターン）を形成する（レジストパターン形成工程）。レジストパターン４０６はシリコン基板４００の第１領域４０２を覆い、第２領域４０３を露出する。そして、レジストパターン４０６をマスクとして用いてシリコン基板４００の第２領域４０３にＰ型不純物４０７（第２導電型不純物）をイオン注入して、シリコン基板４００内にＰ型不純物層４０８を形成する（第２注入工程）。Ｐ型不純物４０７として例えばボロンをドーズ量１ｅ１３ｃｍ-2で注入する。シリコン基板４００の第１領域４０２へ向けて照射されたＰ型不純物４０７はレジストパターン４０６に阻まれてシリコン基板４００へ到達しない。一方、シリコン基板４００の第２領域４０３へ向けて照射されたＰ型不純物４０７はレジストパターン４０６の開口を通りシリコン基板４００へ到達し、Ｐ型不純物層４０８を形成する。図では説明のためにＰ型不純物層４０８がＮ型不純物層４０５よりもシリコン基板４００の表面から深い位置にあるが、これらの不純物層が同じ深さにあってもよいし、Ｐ型不純物層４０８の方が浅くてもよい。シリコン基板４００の第２領域４０３にＰウェルを形成するため、Ｐ型不純物４０７はＮ型不純物４０４よりも高濃度のものを用いる。例えば、Ｐ型不純物４０７の濃度をＮ型不純物４０４の濃度の２倍以上に設定する。
Ｐ型不純物４０７の濃度は、半導体装置３００を駆動するＭＯＳトランジスタの特性に応じて決められる。シリコン基板４００のボロン濃度が高くなると、その後のフィールド酸化膜の形成工程において、ＯＳＦ（酸化誘起積層欠陥）が多量に発生する。そのため、その後のインク供給口形成において、ＯＳＦの増加により異方性エッチングが急激に進み、インク供給口の寸法制御が困難になる。そこで、Ｐ型不純物４０７としてボロンを用いて、第２領域（インク供給口形成領域）４０３にＰ型不純物層４０８を形成する場合、シリコン基板４００のボロンの不純物濃度を１ｅ１７ｃｍ-3以下にしうる。例えば、Ｐ型不純物４０７としてボロンをドーズ量３ｅ１２ｃｍ-2、Ｎ型不純物４０４としてリンをドーズ量１．５ｅ１２ｃｍ-2で注入する。図７に、シリコン基板中のボロン濃度とフィールド酸化膜形成工程後のシリコン基板中のＯＳＦ密度との関係を示す。シリコン基板中のボロン濃度が、１ｅ１７ｃｍ-3以上になると急激にＯＳＦ密度が増大している。ボロン原子は、ＯＳＦ形成の成長核となる酸素析出物の形成を促進する効果があるため、ＯＳＦ密度の増加を促進している。特にシリコン格子間ボロンが酸素析出物の形成を担っているため、ＯＳＦ密度の増加に大きく寄与している。一方、Ｐｈ、Ａｓ等のＮ型不純物では、酸素析出物の形成が促進させる効果はないため、ＯＳＦの増加はない。そのため、図４（ｂ）の工程において、第２領域４０３をレジストパターン４０６で覆い、第２領域４０３にボロン不純物がシリコン基板４００に注入しないようにして、Ｎウェルを形成してもよい。その後、図示しないが、エッチングによってシリコン酸化膜４０１のうち、シリコン基板４００の第２領域４０３を覆う部分の上部のみ、またはこの部分を全て除去する。
次に、図４（ｃ）に示されるように、シリコン基板４００に対して電気炉で例えば１１００℃１８０分の高温拡散を実行して、Ｎ型不純物層４０５及びＰ型不純物層４０８をドライブイン拡散（熱拡散）する。これにより、シリコン基板４００の第１領域４０２にＮウェル４０９が形成される。また、シリコン基板４００の第２領域４０３において、Ｐ型不純物はＮ型不純物よりも高濃度であるので、この領域にＰウェル４１０が形成される。
次に、図４（ｄ）に示されるように、活性領域となる部分を覆うシリコン窒化膜からなるレジストパターン４１１（第２レジストパターン）を形成する。そして、シリコン基板４００に向けてＰ型不純物４１２を照射してイオン注入を行い、その後レジストパターン４１１を除去する。レジストパターン４１１で覆われた活性領域となる部分にはレジストパターン４１１がマスクとなりシリコン基板４００へＰ型不純物４１２は到達しない。また、レジストパターン４１１から露出した部分のうち、シリコン酸化膜４０１の第１部分４０２で覆われた部分はこのシリコン酸化膜がマスクとなり、シリコン基板４００へＰ型不純物４１２は到達しない。一方、レジストパターン４１１から露出した部分のうち、シリコン酸化膜４０１の第２部分４０３で覆われた部分はシリコン酸化膜４０１を通じてシリコン基板４００へＰ型不純物４１２が到達し、Ｐ型不純物層４１２ａが形成される。Ｐ型不純物層４１２ａの不純物濃度は、半導体装置３００が要求するフィールド酸化膜上の寄生トランジスタの閾値により決められる。Ｐ型不純物層４１２ａの不純物がボロンである場合に、上述の理由により、第２領域（インク供給口形成領域）４０３のシリコン基板４００のボロンの不純物濃度が１ｅ１７ｃｍ-3以下になるように、Ｐ型不純物層４１２ａとＰウェル４１０とのボロン不純物濃度を調整する。
次に、図５（ａ）に示されるように、例えば水素燃焼酸化により膜厚約７００ｎｍのフィールド酸化膜４１３を選択的に成長させる。この酸化においてＰ型不純物層４１２ａが拡散されてＰ型拡散層４１４が形成される。また、フィールド酸化膜４１３を形成する前に、非酸化雰囲気で高温熱処理を実施してもよい。例えば、窒素雰囲気で１０００℃６０分の熱処理を実施する。このように非酸化雰囲気で高温熱処理を実施することで、ＯＳＦ密度の増加を促進しているシリコン格子間ボロンを消滅させることが可能になり、ＯＳＦ密度の増加を抑制できる。その後、アクティブ領域に拡散層やゲート電極を形成して、この半導体装置の駆動回路を構成するＭＯＳトランジスタを形成する。
次に、図５（ｂ）に示されるように、ＭＯＳトランジスタの電気接続を確保するための、例えばアルミニウム等からなる第１配線層（不図示）と、例えばリンガラスからなる第１層間絶縁膜４１５を形成する。第１配線層の一部は、犠牲層４２６として機能させてもよい。この犠牲層４２６は、インク供給口４２３を精度良く形成できるようにするためのものである。その後、シリコン酸化膜からなる第２層間絶縁膜４１６を形成し、発熱抵抗体（ヒーター材）４１７と、例えばアルミニウム等からなる第２配線層４１８とを形成する。そして、半導体の保護膜となる厚さ２５０〜８００ｎｍ程度のシリコン窒化膜４１９を形成し、耐キャビテーション膜となる厚さ５０〜６００ｎｍ程度のタンタル膜４２０を発熱抵抗体（ヒーター材）４１７の領域に形成する。次に、図５（ｃ）に示されるように、吐出口および流路を形成するためのノズル型材４２１及びノズル材４２２からなる樹脂基板を積層する。
次に、図６（ａ）に示されるように、シリコン基板４００の裏面側のパターニングを行い、エッチング液としてＴＭＡＨ水溶液を用い、シリコン基板４００の裏面側から異方性エッチングを行って、シリコン基板４００を貫通するインク供給口４２３を形成する。このとき、犠牲層４２６もエッチングされる。犠牲層４２６がインク供給口４２３を形成する基準となるので、高精度のインク供給口４２３が形成される。また、第２領域（インク供給口形成領域）４０３のボロン不純物濃度を１ｅ１７ｃｍ-3以下にすることで、ＯＳＦ（酸化誘起積層欠陥）の発生が抑制されて、インク供給口４２３の寸法制御が容易になる。
次に、図６（ｂ）に示されるように、インク供給口４２３内の第２層間絶縁膜４１６（シリコン酸化膜）とインク供給口４２３内にはみ出している余分なフィールド酸化膜４１３とを、バッファードフッ酸を用いたウェットエッチングにより同時に除去する。また、シリコン窒化膜４１９を、フッ素系または酸素系のガスを用いたドライエッチングにより除去する。その後、溶媒を用いてノズル型材４２１を除去して、ノズル材４２２にインクの流路４２４に連通する吐出口４２５を形成する。このようにして、半導体基板を貫通するインク供給口４２３を有する半導体装置３００が完成する。

Claims (7)

  1. ツインウェル構造を有する半導体装置の製造方法であって、
    半導体基板の互いに隣接する第１領域及び第２領域に第１導電型不純物をイオン注入する第１注入工程と、
    前記半導体基板の前記第１領域を覆うとともに前記第２領域を露出する第１レジストパターンを形成するレジストパターン形成工程と、
    前記第１レジストパターンをマスクとして用いて、前記半導体基板の前記第２領域に前記第１導電型不純物よりも高濃度の第２導電型不純物をイオン注入する第２注入工程と、
    前記第１導電型不純物と前記第２導電型不純物とを熱拡散する拡散工程と、
    を有することを特徴とする製造方法。
  2. 前記半導体基板の前記第１領域の上に第１部分を有し、前記半導体基板の前記第２領域の上に前記第１部分よりも厚みが薄い第２部分を有するシリコン酸化膜を形成する酸化膜形成工程と、
    前記シリコン酸化膜の上に、前記シリコン酸化膜の前記第１部分の一部及び前記第２部分の一部を露出する第２レジストパターンを形成する工程と、
    前記シリコン酸化膜の前記第１部分及び前記第２レジストパターンをマスクとして用いて、前記半導体基板の前記第２領域の一部に不純物をイオン注入する工程と、
    前記シリコン酸化膜のうち前記第２レジストパターンから露出した部分を選択的に成長させてフィールド酸化膜を形成する工程と、
    を更に有することを特徴とする請求項１に記載の製造方法。
  3. 前記酸化膜形成工程は、
    前記レジストパターン形成工程の前に、前記半導体基板の前記第１領域及び前記第２領域の上にシリコン酸化膜を形成する工程と、
    前記レジストパターン形成工程の後に、前記第１レジストパターンをマスクとして用いて、前記シリコン酸化膜のうち前記第２領域を覆う部分の上部を除去して前記シリコン酸化膜の前記第２部分を形成する工程と、
    を有することを特徴とする請求項２に記載の製造方法。
  4. 前記酸化膜形成工程は、
    前記レジストパターン形成工程の前に、前記半導体基板の前記第１領域及び前記第２領域の上にシリコン酸化膜を形成する工程と、
    前記レジストパターン形成工程の後に、前記第１レジストパターンをマスクとして用いて、前記シリコン酸化膜のうち前記第２領域を覆う部分を除去する工程と、
    前記拡散工程において、前記半導体基板の前記第２領域を熱酸化して前記シリコン酸化膜の前記第２部分を形成する工程と、
    を有することを特徴とする請求項２に記載の製造方法。
  5. 前記第２導電型不純物の濃度は、前記第１導電型不純物の濃度の２倍以上であることを特徴とする請求項１乃至４の何れか１項に記載の製造方法。
  6. 前記第２注入工程の後に、前記半導体基板に対して非酸化雰囲気で熱処理を行う工程を更に有することを特徴とする請求項１乃至５の何れか１項に記載の製造方法。
  7. 前記半導体基板の前記第２領域を貫通するインク供給口を形成する工程を更に有することを特徴とする請求項１乃至６の何れか１項に記載の製造方法。
JP2013086061A 2012-05-28 2013-04-16 半導体装置の製造方法 Active JP6216142B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013086061A JP6216142B2 (ja) 2012-05-28 2013-04-16 半導体装置の製造方法
US13/889,507 US9082699B2 (en) 2012-05-28 2013-05-08 Method of manufacturing a semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012121386 2012-05-28
JP2012121386 2012-05-28
JP2013086061A JP6216142B2 (ja) 2012-05-28 2013-04-16 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2014007385A true JP2014007385A (ja) 2014-01-16
JP2014007385A5 JP2014007385A5 (ja) 2016-04-14
JP6216142B2 JP6216142B2 (ja) 2017-10-18

Family

ID=49621923

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013086061A Active JP6216142B2 (ja) 2012-05-28 2013-04-16 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US9082699B2 (ja)
JP (1) JP6216142B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113410305B (zh) * 2021-06-15 2023-07-04 西安微电子技术研究所 一种抗辐射加固的ldmos晶体管和制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0397261A (ja) * 1989-09-11 1991-04-23 Toshiba Corp 半導体装置の製造方法
JPH10209297A (ja) * 1996-12-31 1998-08-07 Lucent Technol Inc 集積回路の形成方法
JP2003257883A (ja) * 2002-03-06 2003-09-12 Seiko Epson Corp 半導体装置の製造方法
JP2006086519A (ja) * 2004-09-16 2006-03-30 Samsung Electronics Co Ltd 半導体装置の製造方法
JP2009066933A (ja) * 2007-09-13 2009-04-02 Canon Inc スルーホールの形成方法、インクジェットヘッド及びシリコン基板
JP2012064876A (ja) * 2010-09-17 2012-03-29 Lapis Semiconductor Co Ltd 半導体装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5739058A (en) * 1995-12-14 1998-04-14 Micron Technology, Inc. Method to control threshold voltage by modifying implant dosage using variable aperture dopant implants
US6309952B1 (en) * 1998-10-06 2001-10-30 Fairchild Semiconductor Corporation Process for forming high voltage junction termination extension oxide
JP2006190743A (ja) 2005-01-05 2006-07-20 Seiko Epson Corp 半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0397261A (ja) * 1989-09-11 1991-04-23 Toshiba Corp 半導体装置の製造方法
JPH10209297A (ja) * 1996-12-31 1998-08-07 Lucent Technol Inc 集積回路の形成方法
JP2003257883A (ja) * 2002-03-06 2003-09-12 Seiko Epson Corp 半導体装置の製造方法
JP2006086519A (ja) * 2004-09-16 2006-03-30 Samsung Electronics Co Ltd 半導体装置の製造方法
JP2009066933A (ja) * 2007-09-13 2009-04-02 Canon Inc スルーホールの形成方法、インクジェットヘッド及びシリコン基板
JP2012064876A (ja) * 2010-09-17 2012-03-29 Lapis Semiconductor Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
JP6216142B2 (ja) 2017-10-18
US9082699B2 (en) 2015-07-14
US20130316523A1 (en) 2013-11-28

Similar Documents

Publication Publication Date Title
JP3831602B2 (ja) 半導体装置の製造方法
JP2010062564A (ja) ポリエミッタ型バイポーラトランジスタ、ｂｃｄ素子、ポリエミッタ型バイポーラトランジスタの製造方法及びｂｃｄ素子の製造方法
JP5010151B2 (ja) 半導体装置の製造方法
JP6216142B2 (ja) 半導体装置の製造方法
JP2011100913A (ja) 半導体装置の製造方法
JP2004031805A (ja) 半導体装置及びその製造方法
JP4141095B2 (ja) 半導体装置とその製造方法
JP2004022765A (ja) Ｌｄｍｏｓ型半導体装置の製造方法
JP2008159916A (ja) 半導体装置
JPH11284178A (ja) 絶縁ゲートトランジスタ及びその製造方法並びに半導体集積回路装置
JP5994238B2 (ja) 半導体装置の製造方法
KR100997679B1 (ko) 바이폴라 트랜지스터와 그 형성 방법
JP2007158188A (ja) 半導体装置及びその製造方法
JP4211884B2 (ja) Ｌｄｍｏｓ型半導体装置の製造方法
KR100292939B1 (ko) 반도체장치및그의제조방법
KR101450436B1 (ko) 반도체 소자의 웰 형성 방법
JP2007227747A (ja) 半導体装置及びその製造方法
JP2011211232A (ja) 炭化珪素半導体装置の製造方法
JP2002016158A (ja) 半導体装置の製造方法
JP5428121B2 (ja) 半導体装置の製造方法
JP3788439B2 (ja) 半導体装置の製造方法
JP2001068560A (ja) 半導体装置の製造方法及び半導体装置
KR100749644B1 (ko) 바이폴라 정션 트랜지스터 형성 방법
JPH0888232A (ja) 縦型ｍｏｓ半導体素子の製造方法
JP2001144102A (ja) 半導体装置の製造方法及び半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160301

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170324

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170419

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170825

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170922

R151 Written notification of patent or utility model registration

Ref document number: 6216142

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151