JP2014052902A - メモリ制御装置、携帯端末、メモリ制御プログラムおよびコンピュータ読み取り可能な記録媒体 - Google Patents
メモリ制御装置、携帯端末、メモリ制御プログラムおよびコンピュータ読み取り可能な記録媒体 Download PDFInfo
- Publication number
- JP2014052902A JP2014052902A JP2012197792A JP2012197792A JP2014052902A JP 2014052902 A JP2014052902 A JP 2014052902A JP 2012197792 A JP2012197792 A JP 2012197792A JP 2012197792 A JP2012197792 A JP 2012197792A JP 2014052902 A JP2014052902 A JP 2014052902A
- Authority
- JP
- Japan
- Prior art keywords
- read
- line
- memory
- write
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/393—Arrangements for updating the contents of the bit-mapped memory
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
- G09G2330/022—Power management, e.g. power saving in absence of operation, e.g. no data being entered during a predetermined time
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/08—Power processing, i.e. workload management for processors involved in display operations, such as CPUs or GPUs
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Information Transfer Systems (AREA)
- Memory System (AREA)
Abstract
【課題】コマ落ちを回避し、無駄な消費電力を低減させ、ティアリングが発生しないようにする。
【解決手段】期間制御部(33)は、判定部(34)によってrpおよびwp間の距離がRDIST未満であると判定された場合に、rpおよびwp間の距離がRDIST以上になるまで、次のラインの読み出し動作を一時停止させる制御を行う。
【選択図】図1
【解決手段】期間制御部(33)は、判定部(34)によってrpおよびwp間の距離がRDIST未満であると判定された場合に、rpおよびwp間の距離がRDIST以上になるまで、次のラインの読み出し動作を一時停止させる制御を行う。
【選択図】図1
Description
本発明は、ホストプロセッサから転送されるデータをフレームメモリに対して書き込み、該フレームメモリに書き込まれたデータを読み出して、LCD(Liquid Crystal Display)などの表示パネルへ転送する、メモリ制御装置、該メモリ制御装置を備えた携帯端末、メモリ制御プログラム、および、該メモリ制御プログラムを記録したコンピュータ読み取り可能な記録媒体に関する。
一般に、ホストプロセッサ(以下、単に「ホスト」という)からLCDなどの表示パネルへ画像データを転送する場合、画像データは、LCDC(LCD Controller)内のフレームメモリ(以下、単に「メモリ」という)に一時保存された後に表示パネルへ出力される。これにより、表示データの更新が無い時は、ホストから画像データを転送する必要が無くなる。
しかしながら、動画再生のようなシームレスな処理では、ホストからLCDC(フレームバッファ)への画像データの入力(書き込み)とLCDCから表示パネルへの画像データの出力(読み出し)とがほぼ同時並行的に行われる。
このため、画像データの転送速度の差異を補償しきれない場合、メモリに格納中の不完全な画像データが表示パネルへ出力される、いわゆるティアリングと呼ばれる画像データの追い越し現象が発生する。また、ティアリングが発生した際の表示パネルへの不完全な画像データの出力は、画像表示時のチラつきの原因となってしまう。
このような、ティアリングを抑制する従来技術として、特許文献1に開示されたフレームレート変換装置がある。このフレームレート変換装置は、共通のメモリに対して、データの入出力を行うメモリ制御手段と、メモリに対するデータの入出力の追い越しが発生するフレームを予測する追い越し予測手段と、追い越し予測手段によって、追い越しが発生すると予測された場合、メモリへの書き込みを停止するメモリ書き込み制御手段と、を備えている。
一方、特許文献2には、バッファを更新するための方法が開示されている。この方法は、第1のプロセッサと第2のプロセッサの間の通信リンクを通じてタイミング情報を搬送するための方法である。また、同方法では、通信リンクは休止モードであり、タイミング情報を第2のプロセッサに搬送するために第1のプロセッサにおいて時間イベントをスケジューリングするようになっている。また、同方法では、時間イベントの発生時に第1のプロセッサによるリンクウェークアップを開始させ、第2のプロセッサにおいてリンクウェークアップを検出し、検出されたリンクウェークアップタイミングを用いて、搬送されたタイミング情報に関して第1のプロセッサと第2のプロセッサを同期化させるようになっている。
次に、特許文献3には、メモリアクセス制御装置が開示されている。このメモリアクセス制御装置では、ライト処理回路が、上記メモリの書き込み可能領域が、上記メモリに書き込むデータサイズ以下であると判断したときに、データのライト処理を停止している。
しかしながら、上記特許文献1〜3に記載の技術には、以下の問題点がある。
例えば、これらの技術では、上記のように、単一フレームのみのフレームバッファに、書き込みと読み出しとを同時並行的に行うようになっている。このため、表示用のフレームバッファでは、表示出力用の読み出しタイミングを停止させることができなかった。このため、これらの文献に記載の技術のように、
(1)ティアリングが発生すると予測されるタイミングまで待って、書き込みを開始するか、
(2)ティアリングが発生すると予測されるタイミングで書き込みを開始しようとした場合に、書き込みをあきらめるしかなかった。
(1)ティアリングが発生すると予測されるタイミングまで待って、書き込みを開始するか、
(2)ティアリングが発生すると予測されるタイミングで書き込みを開始しようとした場合に、書き込みをあきらめるしかなかった。
例えば、上記(1)の場合、ホストが表示用の画像データを更新するたびに、安全なタイミングまで待つことになり、最悪のケースでは、最大1フレーム分の待ち時間が発生してしまう可能性がある。また、その弊害として、画像データの更新のためのデータ転送が終了するまで、ホスト側のフレームバッファを解放できないため、仮にホスト側をダブルバッファ構造としても、次々回の画像データを作り始めるまでに、待ち時間が必要となり、コマ落ちが発生する原因になってしまうという問題点があった。また、次の画像データの更新がない場合にも、転送終了までホスト側の動作を停止させることができないため、一定時間無駄に電力を消費してしまうという問題点もあった。
本発明は、上記従来の問題点に鑑みなされたものであって、その目的は、コマ落ちを回避し、無駄な消費電力を低減させ、ティアリングが発生しないようにすることができるメモリ制御装置などを提供することにある。
上記の課題を解決するために、本発明の一態様に係るメモリ制御装置は、ホストから転送されるデータをフレームメモリに対して書き込む書き込み動作と、上記フレームメモリに書き込まれた上記データを読み出して表示制御部に転送する読み出し動作とを実行するメモリ制御装置であって、上記読み出し動作の開始から終了までの期間である読み出し期間の長さが、上記書き込み動作の開始から終了までの期間である書き込み期間の長さよりも短い場合に、上記フレームメモリにおける現時点での読み出し位置を示すリードポインタ、および、上記フレームメモリにおける現時点での書き込み位置を示すライトポインタ間の距離が、所定の閾値未満であるか否かを判定する判定手段と、上記判定手段によって上記リードポインタおよび上記ライトポインタ間の距離が所定の閾値未満であると判定された場合に、上記リードポインタおよび上記ライトポインタ間の距離が上記所定の閾値以上になるまで、上記データの読み出しが終了したラインの次のラインの読み出し動作を一時停止させる制御を行うライン読み出し制御手段と、を備えていることを特徴とする。
本発明の一態様によれば、コマ落ちを回避し、無駄な消費電力を低減させ、ティアリングが発生しないようにすることができるという効果を奏する。
本発明の一実施形態について図1〜図6に基づいて説明すれば、次の通りである。以下の特定の項目で説明する構成以外の構成については、必要に応じて説明を省略する場合があるが、他の項目で説明されている場合は、その構成と同じである。また、説明の便宜上、各項目に示した部材と同一の機能を有する部材については、同一の符号を付し、適宜その説明を省略する。
〔画像転送システム1〕
まず、図1に基づき、本発明の実施の一形態である画像転送システム1について説明する。図1は、画像転送システム1の構成を示すブロック図である。
まず、図1に基づき、本発明の実施の一形態である画像転送システム1について説明する。図1は、画像転送システム1の構成を示すブロック図である。
図1に示すように、画像転送システム1は、ホストプロセッサ(ホスト、メモリ制御装置)2、LCDコントローラ(メモリ制御装置)3、および、LCD(表示制御部)4を備える。本実施形態の画像転送システム1は、ホストプロセッサ2から転送される画像データ(データ)を後述するフレームメモリ31に対して書き込む書き込み動作と、フレームメモリ31に書き込まれた画像データを読み出してLCD4に転送する読み出し動作とを実行する装置である。なお、本明細書においては、画像転送システム1からLCD4(およびまたはホストプロセッサ2)を除外した形態が、本発明のメモリ制御装置の実施の一形態に相当しているものとする。
(ホストプロセッサ2)
ホストプロセッサ2は、装置本体(例えば、図2に示す携帯端末10など)のホストプロセッサ(CPU;Central Processing Unit)であって、装置本体の全般的な制御(処理)を司るとともに、LCD4に転送する画像データ、およびREQ(Request)信号などの各種の信号、handshakeフラグおよびBTA(Bus Turnaround;バス占有権)などの各種の制御コマンド、ならびに、VSS(Vertical Sync Start)パケットおよびBS(Blanking Start)パケットなどの各種パケットなどを、LCDコントローラ3に供給(転送)するものである。
ホストプロセッサ2は、装置本体(例えば、図2に示す携帯端末10など)のホストプロセッサ(CPU;Central Processing Unit)であって、装置本体の全般的な制御(処理)を司るとともに、LCD4に転送する画像データ、およびREQ(Request)信号などの各種の信号、handshakeフラグおよびBTA(Bus Turnaround;バス占有権)などの各種の制御コマンド、ならびに、VSS(Vertical Sync Start)パケットおよびBS(Blanking Start)パケットなどの各種パケットなどを、LCDコントローラ3に供給(転送)するものである。
(LCDコントローラ3)
LCDコントローラ3は、画像データの入出力機構、ホストプロセッサ2から転送される画像データのフレームメモリ31への書き込み動作、および、フレームメモリ31から画像データを読み出してLCD4に転送する読み出し動作などの各種処理を行うものである。
LCDコントローラ3は、画像データの入出力機構、ホストプロセッサ2から転送される画像データのフレームメモリ31への書き込み動作、および、フレームメモリ31から画像データを読み出してLCD4に転送する読み出し動作などの各種処理を行うものである。
図1に示すように、LCDコントローラ3は、フレームメモリ31、期間制御部(ライン読み出し制御手段)33、判定部(判定手段)34、制御レジスタ35を少なくとも備える。
(フレームメモリ31)
フレームメモリ31は、ホストプロセッサ2から転送される1フレーム分の画像データを少なくとも格納できる画像メモリである。
フレームメモリ31は、ホストプロセッサ2から転送される1フレーム分の画像データを少なくとも格納できる画像メモリである。
(期間制御部33)
期間制御部33は、画像データのライン毎の読み出し動作の開始のトリガとなる水平同期信号(Hsync)のフロントポーチ期間(水平フロントポーチ期間)を延長することで、既に読み出しが終了したラインの次のラインの読み出し動作を一時停止させる制御を行う。より具体的には、フロントポーチ期間を長くすると、フロントポーチ期間を長くした分だけ、上記の次のラインの読み出し動作の開始の時点を遅延させることができる。すなわち、フロントポーチ期間を長くした分だけ、上記の次のラインの読み出し動作を一時停止させることができる。ここで、「水平フロントポーチ期間」とは、水平ブランキング期間が開始されてから水平同期信号が始まるまでの期間である。
期間制御部33は、画像データのライン毎の読み出し動作の開始のトリガとなる水平同期信号(Hsync)のフロントポーチ期間(水平フロントポーチ期間)を延長することで、既に読み出しが終了したラインの次のラインの読み出し動作を一時停止させる制御を行う。より具体的には、フロントポーチ期間を長くすると、フロントポーチ期間を長くした分だけ、上記の次のラインの読み出し動作の開始の時点を遅延させることができる。すなわち、フロントポーチ期間を長くした分だけ、上記の次のラインの読み出し動作を一時停止させることができる。ここで、「水平フロントポーチ期間」とは、水平ブランキング期間が開始されてから水平同期信号が始まるまでの期間である。
また、期間制御部33は、後述する判定部34により、フレームメモリ31における現時点での読み出し位置を示すリードポインタ(以下、単に「rp」と記載する)、および、フレームメモリ31における現時点での書き込み位置を示すライトポインタ(以下、単に「wp」と記載する)間の距離が「RDIST(所定の閾値)」未満であると判定された場合に、rpおよびwp間の距離が「RDIST」以上になるまで、画像データの読み出しが終了したラインの次のラインの読み出し動作を一時停止させる(以下、単に「一時停止制御」という)。
(判定部34)
判定部34は、読み出し期間Toutの長さが書き込み期間Tinの長さよりも短い場合に、rpおよびwp間の距離が、「RDIST」未満であるか否かを判定するようになっている。
判定部34は、読み出し期間Toutの長さが書き込み期間Tinの長さよりも短い場合に、rpおよびwp間の距離が、「RDIST」未満であるか否かを判定するようになっている。
なお、判定部34は、画像データの各ラインの読み出し動作が開始される時点毎に、rpおよびwp間の距離が、「RDIST」未満であるか否かを判定することが好ましい。これにより、画像データの1ライン分の読み出しの途中で一時停止制御が行われることがないため、読み出し途中のラインの先頭から再度読み出し直す処理などの無駄な処理が発生することを回避することができる。
(制御レジスタ35)
制御レジスタ35は、ホストプロセッサ2からの各種制御コマンドを格納したり、格納している制御コマンドをホストプロセッサ2に送信したりするものである。制御コマンドとしては、各部(回路)でのパラメータの設定などに用いられる各種のデータ、たとえば、画像サイズ、ラインサイズ、周波数、転送待ち時間、危険期間を算出するための規定値などがあげられる。例えば、制御レジスタ35が、ホストプロセッサ2に受け渡しする制御コマンドの例としては、handshakeフラグなどを例示することができる。
制御レジスタ35は、ホストプロセッサ2からの各種制御コマンドを格納したり、格納している制御コマンドをホストプロセッサ2に送信したりするものである。制御コマンドとしては、各部(回路)でのパラメータの設定などに用いられる各種のデータ、たとえば、画像サイズ、ラインサイズ、周波数、転送待ち時間、危険期間を算出するための規定値などがあげられる。例えば、制御レジスタ35が、ホストプロセッサ2に受け渡しする制御コマンドの例としては、handshakeフラグなどを例示することができる。
(handshakeフラグについて)
ホストプロセッサ2は画像データを転送しようとする時、制御レジスタ35のhandshakeフラグの値を「0」から「1」に変化させ、LCDコントローラ3へ要求情報を伝達する。一方、要求情報を受け取ったLCDコントローラ3は、ホストプロセッサ2からのデータ転送の準備ができた時に、制御レジスタ35のhandshakeフラグを「1」から「0」に戻し、ホストプロセッサ2へ許可情報を伝達する。ホストプロセッサ2は、要求情報を伝達してから制御レジスタ35のhandshakeフラグをポーリングにより監視し、許可情報を受け取ったと認識したら、ホストプロセッサ2は、LCDコントローラ3への画像データの転送を開始する。通常、handshakeフラグの値が「1」になってから「0」に戻るまでの期間を調整することで、書き込み動作の開始の時点〔DSI(Display Serial Interface)入力の開始の時点〕を遅延させることができる。
ホストプロセッサ2は画像データを転送しようとする時、制御レジスタ35のhandshakeフラグの値を「0」から「1」に変化させ、LCDコントローラ3へ要求情報を伝達する。一方、要求情報を受け取ったLCDコントローラ3は、ホストプロセッサ2からのデータ転送の準備ができた時に、制御レジスタ35のhandshakeフラグを「1」から「0」に戻し、ホストプロセッサ2へ許可情報を伝達する。ホストプロセッサ2は、要求情報を伝達してから制御レジスタ35のhandshakeフラグをポーリングにより監視し、許可情報を受け取ったと認識したら、ホストプロセッサ2は、LCDコントローラ3への画像データの転送を開始する。通常、handshakeフラグの値が「1」になってから「0」に戻るまでの期間を調整することで、書き込み動作の開始の時点〔DSI(Display Serial Interface)入力の開始の時点〕を遅延させることができる。
(LCD4)
LCD4は、ホストプロセッサ2からLCDコントローラ3を介して転送される画像データを表示するものである。
LCD4は、ホストプロセッサ2からLCDコントローラ3を介して転送される画像データを表示するものである。
なお、本実施形態のLCD4は、例えば、酸化物半導体を使った液晶パネル(以下「酸化物半導体液晶パネル」と記載。酸化物としては例えばインジウム、ガリウム、亜鉛から構成される酸化物など)であることが好ましい。
〔画像転送システム1の特徴的な動作〕
ここで、図3〜6に基づき、画像転送システム1の特徴的な動作である一時停止制御の詳細について説明する。
ここで、図3〜6に基づき、画像転送システム1の特徴的な動作である一時停止制御の詳細について説明する。
図3は、画像転送システム1の特徴的な動作(一時停止制御)の例を示すタイミングチャートである。
図3(a)〜(h)は、それぞれ、TG(Timing Generator)の垂直同期信号Vsyncの出力波形、TGの水平同期信号Hsyncの出力波形、TGのDE(Data Enable)、フレームメモリ31からのRead Data(読み出しデータ)、フレームメモリ31に対するWrite Data(書き込みデータ)、rp(Read Pointer)、wp(Write Pointer)、wp−rp(wpとrpの差)を示している。
なお、図3では、簡単のため、フレームメモリ31の総記録容量がライン数の単位で、ライン数7(ライン0〜ライン6まで)の例を示している。しかしながら、実際のフレームメモリ31の総記録容量は、少なくとも画像データの総ライン数分の量であり、ライン数7よりも圧倒的に多い。
図3では、一時停止制御の指標となる所定の閾値(距離)「RDIST」を「2」に設定したときの様子を示している。
図3(h)に示すwp−rpが、「2(=RDIST)」未満、すなわち、「1」となっているとき、図3(d)に示すように、Read Data(読み出しデータ)が出力されず、読み出し動作が一時停止されている。言い換えれば、wp−rp=1<2の期間が停止期間であり、この期間、期間制御部33は、水平同期信号Hsyncのフロントポーチ期間を延長(長く)して、画像データの読み出しが終了したラインの次のラインの読み出し動作を一時停止させている。
一方、図3(h)に示すwp−rpが、「2(=RDIST)」以上、すなわち、「2」および「3」となっているとき、図3(d)に示すように、Read Data(読み出しデータ)が出力され、読み出し動作が行われている。
なお、図3(h)に示す記号「x」で示す期間は、1フレーム(1画面)分の書き込みが終了し、画像データの更新が行われていない期間を示し、この期間では、上記一時停止制御は行わず、フレームメモリ31からRead Data(読み出しデータ)が通常どおり読み出される。
すなわち、判定部34は、さらに、図3(h)に示す記号「x」で示す期間内か否かを判定し、期間制御部33は、判定部34が記号「x」で示す期間内であると判定した場合には、上記一時停止制御を行わないようにしている。
ここで、画像データの更新がされていない状態(すなわち、フレームメモリ31に記録されている画像データを書き換える必要がない状態)では、いつ読み出し動作を開始しても、ティアリングは発生しない。そこで、上記の構成では、フレームメモリ31に対して上記書き込み動作が行われていない(「x」で示す期間内である)と判定された場合には、一時停止制御を行わないようにしている。これにより、不必要に一時停止制御が行われることがなくなり、無駄な消費電力を低減させることができる。
次に、図4は、上記一時停止制御について説明するための別の図であり、図4(a)は、上記一時停止制御におけるrpおよびwpの推移の状態を示している。
図4(a)に示す横軸の単位は、時間であり、縦軸の単位は、本実施形態では、フレームメモリ31における画像データの書き込みまたは読み出しのライン数である。同図において、「VW」は、垂直同期期間の幅(ここでは、フレームメモリ31に記録される画像データの総ライン数)を示す。同図に示すグラフでは、時間の進行に対するrpおよびwpの推移を示している。
同図に示すrpの実線のグラフは、rpおよびwp間の距離が「RDIST」以上である場合、傾きを有するグラフとなり、画像データ(ライン)の読み出し動作が継続されている様子が示されている。一方、rpおよびwp間の距離が「RDIST」未満の場合、傾き0のグラフとなり、画像データ(画像データの読み出し動作が終了したラインの次のライン)の読み出し動作が一時停止されている様子が示されている。
次に、図4(b)および(c)に基づき、上記一時停止制御と、フレームメモリ31の記録状態との関係について説明する。図4(b)は、初期状態のときのフレームメモリ31の状態を概念的に示している。また、図4(c)は、読み出し動作を一時停止させる際の条件と、rpおよびwp間の距離との関係を概念的に示している。同図において、「HW」は、水平同期期間の幅(ここでは、フレームメモリ31に記録される画像データの1ライン分の記録容量に相当)を示す。
図4(c)に示すように、rpおよびwp間の距離が「RDIST」以上確保されていれば、読み出し動作を一時停止させる必要はない。一方、rpおよびwp間の距離が「RDIST」未満となった場合、ティアリングを回避するため、読み出し動作を一時停止させる必要がある。
ここで、「rpおよびwp間の距離」の単位は、フレームメモリ31の記録容量の単位、または、同記録容量の単位と互いに相関を有する単位を用いることができる。例えば、記録容量の単位としては、「byte(バイト)単位」や「bit(ビット)単位」を例示することができる。一方、同記録容量の単位と互いに相関を有する単位としては、フレームメモリ31に画像データを書き込む際のライン数などを例示することができる。
また、「RDIST」は、記録容量の単位で表すと、例えば、画像データの少なくとも1ライン分以上のバイト数やビット数で表せる。一方、ライン数の単位で表すと、例えば、ライン数1以上で表せる。例えば、nライン(nは自然数)を同時に読み出しながら処理する場合には、「RDIST」の値をライン数nに設定すれば良い。本実施形態では、LCDコントローラ3は、画像データの各ラインを1ラインずつ読みだす構成であるが、「RDIST」=2の例を示している。
なお、「RDIST」の単位と、「rpおよびwp間の距離」の単位とは、互いに一致していることが好ましいが必ずしも一致している必要はなく、本明細書では、簡単のため、これらの単位が互いに異なる場合には、一方の単位の数値から他方の異なる単位の数値へ換算することが可能となっており、適宜このような換算が行われているものとする。また、この場合、判定部34は、判定を行う際、「RDIST」の単位と、「rpおよびwp間の距離」の単位とが互いに異なる場合には、一方の単位の数値から他方の異なる単位の数値へ換算しているものとする。
(一時停止制御の全体フロー)
次に、図5に基づき、書き込み期間Tin>読み出し期間Toutの場合における一時停止制御の全体フローについて説明する。図5は、画像転送システム1の動作に関し、Tin>Toutの場合における一時停止制御の一例を示すフローチャートである。
次に、図5に基づき、書き込み期間Tin>読み出し期間Toutの場合における一時停止制御の全体フローについて説明する。図5は、画像転送システム1の動作に関し、Tin>Toutの場合における一時停止制御の一例を示すフローチャートである。
同図に示すステップS11(以下、「ステップ」は省略する)では、判定部34が、水平同期信号Hsyncの立下りの時点か否かを判定(特定)する。その結果、水平同期信号Hsyncの立下りの時点であれば、S12に進む(YES)。一方、水平同期信号Hsyncの立下りの時点でなければ、S11に戻る(NO)。
S12では、判定部34がwp−rp≧(RDIST=2)となったか否かを判定(特定)する。その結果、wp−rp≧(RDIST=2)となった場合は、S13に進む(YES)。一方、wp−rp≧(RDIST=2)となっていない場合は、S12に留まって一時停止状態となる(NO)。この時、Hsyncの出力が遅らされるため、水平フロントポーチ期間が延長されることになる。
S13では、LCDコントローラ3は、Hsyncを出力し、フレームメモリ31からの画像データの読み出し動作を再開して、上記の次のラインの読み出し動作を行い、次のラインの読み出しが終了した時点で、S11に戻る。
(一時停止制御の全体フローの変形例)
次に、図6に基づき、図5に示す一時停止制御の全体フローの変形例について説明する。
次に、図6に基づき、図5に示す一時停止制御の全体フローの変形例について説明する。
なお、図6に示すフローは、図5に示す一時停止制御の全体フローにおける、S11とS12との間に、S21およびS22が新たに追加されている点で、上記の図5に示すフローと異なっているが、その他の各ステップにおける処理は、上述したとおりなので、ここでは説明を省略する。
S22では、判定部34が、図3(h)に示す記号「x」で示す期間内か否か(書き込み中でない、書き込み動作が開始されていない、あるいは画像データの更新が行われていないか否か)を判定(特定)する。その結果、図3(h)に示す記号「x」で示す期間内でなければ(書き込み動作が開始されている、すなわち画像データの更新が行われていれば)、S12に進む(No)。一方、図3(h)に示す記号「x」で示す期間内であれば(画像データの更新が行われていなければ)、S13に進む(YES)。
ここで、画像データの更新されていない状態(すなわち、フレームメモリ31に記録されている画像データを書き換える必要がない状態)では、いつ読み出し動作を開始しても、ティアリングは発生しない。そこで、上記のフローでは、フレームメモリ31に対して上記書き込み動作が行われていない(開始されていない、または終了した後)と判定された場合には、一時停止制御を行わないようにしている。これにより、不必要に一時停止制御が行われることがなくなり、無駄な消費電力を低減させることができる。
(画像転送システム1の効果)
本実施形態の画像転送システム1によれば、rpおよびwp間の距離が「RDIST」未満となった場合に上記の次のラインの読み出しを一時停止し、rpおよびwp間の距離が「RDIST」以上となった場合に、上記の次のラインの読み出しを再開するようにすれば、rpがwpを追い越すことがないように制御されるため、ティアリングは発生しない(一時停止制御)。
本実施形態の画像転送システム1によれば、rpおよびwp間の距離が「RDIST」未満となった場合に上記の次のラインの読み出しを一時停止し、rpおよびwp間の距離が「RDIST」以上となった場合に、上記の次のラインの読み出しを再開するようにすれば、rpがwpを追い越すことがないように制御されるため、ティアリングは発生しない(一時停止制御)。
また、以上の一時停止制御では、1フレームのライン毎に、画像データの読み出し動作を一時停止させるため、1フレーム分のフレームメモリ(1面)のみで、ホストプロセッサ2には一切待たせること無く、いつでも書き込み動作を実行させることができる。
さらに、ホストプロセッサ2が待つ必要が無いため、ジャダーの発生を抑制し、コマ落ちを防止でき、ホストプロセッサ2側を寝かせる時間が長くでき、全体の消費電力を下げることができる。
以上により、コマ落ちを回避し、無駄な消費電力を低減させ、ティアリングが発生しないようにすることができる。
また、副次的効果ではあるが、例えば、拡大フィルタ処理など、複数ラインを同時に読み出しながら処理する場合には、「RDIST」の値を適切に設定することにより読みだすべき画像データがフレームメモリ31中に既に存在することが保障された状態で読み出し動作を実行させることができる。例えば、nライン(nは自然数)を同時に読み出しながら処理する場合には、「RDIST」の値をライン数nに設定すれば良い。
さらに、水平同期信号Hsyncのフロントポーチ期間の延長により、画像データの更新とLCD4の駆動とが重なったとき、水平同期信号Hsyncの周期が均一にならないものの、例えば、画像データの更新が終われば数フレーム駆動して自動的に駆動周期を遅くするような酸化物半導体を使った液晶パネル(以下「酸化物半導体液晶パネル」という)に好適な駆動方法となる。
〔携帯端末10〕
次に、図2に基づき、本発明の他の実施形態である携帯端末10について説明する。図2は、上記の画像転送システム1を備えた携帯端末10の全体構成を示すブロック図である。
次に、図2に基づき、本発明の他の実施形態である携帯端末10について説明する。図2は、上記の画像転送システム1を備えた携帯端末10の全体構成を示すブロック図である。
同図に示すように、携帯端末10は、上記の画像転送システム1以外にも、SDRAM、Flash Memory、カメラセンサ、カメラISP、RF、アナログベースバンド、Bluetooth(登録商標)、WLAN、GPS(Global Positioning System)、DTVチューナ、キー、各種センサなどを備えているが、画像転送システム1以外の構成は、本発明の本質とはあまり関係がないので、ここでは説明を省略する。
(携帯端末10の効果)
本実施形態の携帯端末10は、上記の画像転送システム1を備えているため、コマ落ちを回避し、ホストプロセッサ2の待ち時間の際の電力消費などのような無駄な消費電力を低減させ、ティアリングが発生しないようにすることができる携帯端末を実現できる。なお、その他の効果については、上記の(画像転送システム1の効果)の項目で説明したとおりであるのでここでは省略する。
本実施形態の携帯端末10は、上記の画像転送システム1を備えているため、コマ落ちを回避し、ホストプロセッサ2の待ち時間の際の電力消費などのような無駄な消費電力を低減させ、ティアリングが発生しないようにすることができる携帯端末を実現できる。なお、その他の効果については、上記の(画像転送システム1の効果)の項目で説明したとおりであるのでここでは省略する。
〔本発明の別の表現〕
本発明は、以下のように表現することもできる。
本発明は、以下のように表現することもできる。
すなわち、本発明の一時停止制御では、rpがwpより遅い場合、各ラインのリード開始予定時刻において、wpとrpとの差を算出し、予め設定した「距離(RDIST)」に満たなければ、リード側動作を一時停止し、水平同期信号Hsyncのフロントポーチ期間を伸ばすことが好ましい。また、wpとrpとの差が「距離(RDIST)」以上になると、リード動作を再開させ、次のラインの処理を行うことが好ましい。次に、予め設定された有効ライン数をホストが書き終えた後は、リード動作を止めない(一時停止制御を行わない)ようにしても良い。また、ホストからのライトが発生していない時は(ホストからの描画更新が無い時は)、リード動作を止める操作は行なわない(一時停止制御を行わない)ようにしても良い。
これにより、ライトがリードより遅い場合は、フレームバッファ1面のみで、ホストには一切待たせること無く、いつでもライトすることができ、ティアリングも発生しない。
また、ホストが待つ必要が無いため、ジャダーの発生を抑制し、コマ落ちを防止でき、ホスト側を寝かせる時間が長くでき、全体の消費電力を下げることができる。
なお、描画更新と液晶駆動が重なった時、水平同期信号Hsyncの周期が均一にならないが、描画更新が終われば数フレーム駆動して自動的に駆動周期を遅くする酸化物半導体液晶パネルには適した駆動方法となっている。
また、拡大フィルタ処理など、複数ライン同時リードしながら処理する場合には、距離設定によりリードすべきデータがフレームバッファ中に既に存在することが保障されてから動作することができる。
〔まとめ〕
本発明の一態様に係るメモリ制御装置(LCDコントローラ3)は、ホスト(ホストプロセッサ2)から転送されるデータ(画像データ)をフレームメモリに対して書き込む書き込み動作と、上記フレームメモリに書き込まれた上記データを読み出して表示制御部(LCD4)に転送する読み出し動作とを実行するメモリ制御装置であって、上記読み出し動作の開始から終了までの期間である読み出し期間(Tout)の長さが、上記書き込み動作の開始から終了までの期間である書き込み期間(Tin)の長さよりも短い場合に、上記フレームメモリにおける現時点での読み出し位置を示すリードポインタ(rp)、および、上記フレームメモリにおける現時点での書き込み位置を示すライトポインタ(wp)間の距離が、所定の閾値(RDIST)未満であるか否かを判定する判定手段(判定部34)と、上記判定手段によって上記リードポインタおよび上記ライトポインタ間の距離が所定の閾値未満であると判定された場合に、上記リードポインタおよび上記ライトポインタ間の距離が上記所定の閾値以上になるまで、上記データの読み出しが終了したラインの次のラインの読み出し動作を一時停止させる制御を行うライン読み出し制御手段(期間制御部33)と、を備えていることが好ましい。
本発明の一態様に係るメモリ制御装置(LCDコントローラ3)は、ホスト(ホストプロセッサ2)から転送されるデータ(画像データ)をフレームメモリに対して書き込む書き込み動作と、上記フレームメモリに書き込まれた上記データを読み出して表示制御部(LCD4)に転送する読み出し動作とを実行するメモリ制御装置であって、上記読み出し動作の開始から終了までの期間である読み出し期間(Tout)の長さが、上記書き込み動作の開始から終了までの期間である書き込み期間(Tin)の長さよりも短い場合に、上記フレームメモリにおける現時点での読み出し位置を示すリードポインタ(rp)、および、上記フレームメモリにおける現時点での書き込み位置を示すライトポインタ(wp)間の距離が、所定の閾値(RDIST)未満であるか否かを判定する判定手段(判定部34)と、上記判定手段によって上記リードポインタおよび上記ライトポインタ間の距離が所定の閾値未満であると判定された場合に、上記リードポインタおよび上記ライトポインタ間の距離が上記所定の閾値以上になるまで、上記データの読み出しが終了したラインの次のラインの読み出し動作を一時停止させる制御を行うライン読み出し制御手段(期間制御部33)と、を備えていることが好ましい。
上記構成によれば、読み出し動作の動作速度>書き込み動作の動作速度の場合に、ライン読み出し制御手段は、フレームメモリにおける現時点での読み出し位置を示すリードポインタ(以下、単に「rp」と記載する)、および、フレームメモリにおける現時点での書き込み位置を示すライトポインタ(以下、単に「wp」と記載する)間の距離が所定の閾値未満であると判定された場合に、rpおよびwp間の距離が所定の閾値以上になるまで、データの読み出しが終了したラインの次のラインの読み出し動作を一時停止させる(以下、単に「一時停止制御」という)。
より具体的には、rpおよびwp間の距離が所定の閾値未満の場合、データの読み出し動作が終了したラインの次のラインの読み出し動作を一時停止する。一方、rpおよびwp間の距離が所定の閾値以上の場合、上記次のラインの読み出し動作を開始する。これにより、rpがwpを追い越すことがないように制御されるため、ティアリングは発生しない。
また、1フレームのライン毎に、データの読み出し動作を一時停止させるため、1フレーム分のフレームメモリ(1面)のみで、ホストには一切待たせること無く、いつでも書き込み動作を実行させることができる。
さらに、ホストが待つ必要が無いため、ジャダーの発生を抑制し、コマ落ちを防止でき、ホスト側を寝かせる時間が長くでき、全体の消費電力を下げることができる。
以上により、コマ落ちを回避し、無駄な消費電力を低減させ、ティアリングが発生しないようにすることができる。
また、副次的効果ではあるが、例えば、拡大フィルタ処理など、複数ラインを同時に読み出しながら処理する場合には、所定の閾値を適切に設定することにより読みだすべきデータがフレームメモリ中に既に存在することが保障された状態で読み出し動作を実行させることができる。
ここで、「rpおよびwp間の距離」の単位は、上記フレームメモリの記録容量の単位、または、同記録容量の単位と互いに相関を有する単位を用いることができる。例えば、記録容量の単位としては、「byte(バイト)単位」や「bit(ビット)単位」を例示することができる。一方、同記録容量の単位と互いに相関を有する単位としては、上記フレームメモリに上記データを書き込む際のライン数などを例示することができる。
また、「所定の閾値」は、記録容量の単位で表すと、例えば、上記データの少なくとも1ライン分以上のバイト数やビット数で表せる。一方、ライン数の単位で表すと、例えば、ライン数1以上で表せる。
なお、「所定の閾値」の単位と、「rpおよびwp間の距離」の単位とは、互いに一致していることが好ましいが必ずしも一致している必要はなく、本明細書では、簡単のため、これらの単位が互いに異なる場合には、一方の単位の数値から他方の異なる単位の数値へ換算することが可能となっており、適宜このような換算が行われているものとする。
また、本発明の一態様に係るメモリ制御装置は、上記ライン読み出し制御手段は、上記データのライン毎の読み出し動作の開始のトリガとなる水平同期信号のフロントポーチ期間を延長することで、上記次のラインの読み出し動作を一時停止させる制御を行っても良い。
上記構成によれば、フロントポーチ期間の延長により、データの更新と表示制御部の駆動とが重なったとき、水平同期信号の周期が均一にならないものの、例えば、データの更新が終われば数フレーム駆動して自動的に駆動周期を遅くするような酸化物半導体を使った液晶パネル(以下「酸化物半導体液晶パネル」という)に好適な駆動方法となる。
また、本発明の一態様に係るメモリ制御装置は、上記判定手段は、上記データの各ラインの読み出し動作が開始される時点毎に、上記リードポインタおよび上記ライトポインタ間の距離が、所定の閾値未満であるか否かを判定しても良い。
上記構成によれば、データの各ラインの読み出し動作が開始される時点毎に判定処理を行う。このため、データの1ライン分の読み出しの途中で一時停止制御が行われることがないため、読み出し途中のラインの先頭から再度読み出し直す処理などの無駄な処理が発生することを回避することができる。
また、本発明の一態様に係るメモリ制御装置は、上記判定手段は、さらに上記フレームメモリに対して上記書き込み動作が行われているか否かを判定し、上記ライン読み出し制御手段は、上記判定手段によって上記フレームメモリに対して上記書き込み動作が行われていないと判定された場合には、上記次のラインの読み出し動作を一時停止させる制御を行わないことが好ましい。
ここで、データが更新されていない状態(すなわち、フレームメモリに記録されているデータを書き換える必要がない状態)では、いつ読み出し動作を開始しても、ティアリングは発生しない。そこで、上記の構成では、フレームメモリに対して上記書き込み動作が行われていないと判定された場合には、一時停止制御を行わないようにしている。これにより、不必要に一時停止制御が行われることがなくなり、無駄な消費電力を低減させることができる。
また、本発明の一態様に係る携帯端末は、上記のいずれかのメモリ制御装置を備えていることが好ましい。
上記構成によれば、コマ落ちを回避し、無駄な消費電力を低減させ、ティアリングが発生しないようにすることができる携帯端末を実現できる。
〔付記事項〕
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても、本発明の技術的範囲に含まれる。
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても、本発明の技術的範囲に含まれる。
〔ソフトウェアによる実現例〕
最後に、画像転送システム1の各ブロック、特にLCDコントローラ3の各ブロックは、集積回路(ICチップ)上に形成された論理回路によってハードウェア的に実現してもよいし、CPU(Central Processing Unit)を用いてソフトウェア的に実現してもよい。
最後に、画像転送システム1の各ブロック、特にLCDコントローラ3の各ブロックは、集積回路(ICチップ)上に形成された論理回路によってハードウェア的に実現してもよいし、CPU(Central Processing Unit)を用いてソフトウェア的に実現してもよい。
後者の場合、画像転送システム1は、各機能を実現するプログラム(例えば、メモリ制御プログラム)の命令を実行するCPU、上記プログラムを格納したROM(Read Only Memory)、上記プログラムを展開するRAM(Random Access Memory)、上記プログラムおよび各種データを格納するメモリ等の記憶装置(記録媒体)などを備えている。そして、本発明の目的は、上述した機能を実現するソフトウェアである画像転送システム1の制御プログラムのプログラムコード(実行形式プログラム、中間コードプログラム、ソースプログラム)をコンピュータで読み取り可能に記録した記録媒体を、上記画像転送システム1に供給し、そのコンピュータ(またはCPUやMPU)が記録媒体に記録されているプログラムコードを読み出し実行することによっても、達成可能である。
上記記録媒体としては、一時的でない有形の媒体(non-transitory tangible medium)、例えば、磁気テープやカセットテープ等のテープ類、フロッピー(登録商標)ディスク/ハードディスク等の磁気ディスクやCD−ROM/MO/MD/DVD/CD−R等の光ディスクを含むディスク類、ICカード(メモリカードを含む)/光カード等のカード類、マスクROM/EPROM/EEPROM(登録商標)/フラッシュROM等の半導体メモリ類、あるいはPLD(Programmable logic device)やFPGA(Field Programmable Gate Array)等の論理回路類などを用いることができる。
また、画像転送システム1を通信ネットワークと接続可能に構成し、上記プログラムコードを通信ネットワークを介して供給してもよい。この通信ネットワークは、プログラムコードを伝送可能であればよく、特に限定されない。例えば、インターネット、イントラネット、エキストラネット、LAN、ISDN、VAN、CATV通信網、仮想専用網(Virtual Private Network)、電話回線網、移動体通信網、衛星通信網等が利用可能である。また、この通信ネットワークを構成する伝送媒体も、プログラムコードを伝送可能な媒体であればよく、特定の構成または種類のものに限定されない。例えば、IEEE1394、USB、電力線搬送、ケーブルTV回線、電話線、ADSL(Asymmetric Digital Subscriber Line)回線等の有線でも、IrDAやリモコンのような赤外線、Bluetooth(登録商標)、IEEE802.11無線、HDR(High Data Rate)、NFC(Near Field Communication)、DLNA(Digital Living Network Alliance)、携帯電話網、衛星回線、地上波デジタル網等の無線でも利用可能である。なお、本発明は、上記プログラムコードが電子的な伝送で具現化された、搬送波に埋め込まれたコンピュータデータ信号の形態でも実現され得る。
本発明は、ホストプロセッサから転送されるデータをフレームメモリに対して書き込む書き込み動作と、フレームメモリに書き込まれたデータを読み出して表示パネルに転送する読み出し動作とを実行するメモリ制御装置などに適用することができる。
1 画像転送システム
2 ホストプロセッサ(ホスト)
3 LCDコントローラ(メモリ制御装置)
4 LCD(表示制御部)
10 携帯端末
31 フレームメモリ
33 期間制御部(ライン読み出し制御手段)
34 判定部(判定手段)
Tin 書き込み期間
Tout 読み出し期間
2 ホストプロセッサ(ホスト)
3 LCDコントローラ(メモリ制御装置)
4 LCD(表示制御部)
10 携帯端末
31 フレームメモリ
33 期間制御部(ライン読み出し制御手段)
34 判定部(判定手段)
Tin 書き込み期間
Tout 読み出し期間
Claims (7)
- ホストから転送されるデータをフレームメモリに対して書き込む書き込み動作と、上記フレームメモリに書き込まれた上記データを読み出して表示制御部に転送する読み出し動作とを実行するメモリ制御装置であって、
上記読み出し動作の開始から終了までの期間である読み出し期間の長さが、上記書き込み動作の開始から終了までの期間である書き込み期間の長さよりも短い場合に、上記フレームメモリにおける現時点での読み出し位置を示すリードポインタ、および、上記フレームメモリにおける現時点での書き込み位置を示すライトポインタ間の距離が、所定の閾値未満であるか否かを判定する判定手段と、
上記判定手段によって上記リードポインタおよび上記ライトポインタ間の距離が所定の閾値未満であると判定された場合に、
上記リードポインタおよび上記ライトポインタ間の距離が上記所定の閾値以上になるまで、上記データの読み出しが終了したラインの次のラインの読み出し動作を一時停止させる制御を行うライン読み出し制御手段と、を備えていることを特徴とするメモリ制御装置。 - 上記ライン読み出し制御手段は、
上記データのライン毎の読み出し動作の開始のトリガとなる水平同期信号のフロントポーチ期間を延長することで、上記次のラインの読み出し動作を一時停止させる制御を行うことを特徴とする請求項1に記載のメモリ制御装置。 - 上記判定手段は、
上記データの各ラインの読み出し動作が開始される時点毎に、上記リードポインタおよび上記ライトポインタ間の距離が、所定の閾値未満であるか否かを判定することを特徴とする請求項1または2に記載のメモリ制御装置。 - 上記判定手段は、さらに上記フレームメモリに対して上記書き込み動作が行われているか否かを判定し、
上記ライン読み出し制御手段は、
上記判定手段によって上記フレームメモリに対して上記書き込み動作が行われていないと判定された場合には、上記次のラインの読み出し動作を一時停止させる制御を行わないことを特徴とする請求項1から3までのいずれか1項に記載のメモリ制御装置。 - 請求項1から4までのいずれか1項に記載のメモリ制御装置を備えていることを特徴とする携帯端末。
- 請求項1から4までのいずれか1項に記載のメモリ制御装置における各手段としてコンピュータを動作させるためのメモリ制御プログラム。
- 請求項6に記載の上記メモリ制御プログラムを記録したコンピュータ読み取り可能な記録媒体。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012197792A JP2014052902A (ja) | 2012-09-07 | 2012-09-07 | メモリ制御装置、携帯端末、メモリ制御プログラムおよびコンピュータ読み取り可能な記録媒体 |
| PCT/JP2013/073016 WO2014038449A1 (ja) | 2012-09-07 | 2013-08-28 | メモリ制御装置、携帯端末、メモリ制御プログラムおよびコンピュータ読み取り可能な記録媒体 |
| US14/421,465 US9741319B2 (en) | 2012-09-07 | 2013-08-28 | Memory control device, mobile terminal, and computer-readable recording medium |
| CN201380044428.XA CN104620229B (zh) | 2012-09-07 | 2013-08-28 | 存储器控制装置、便携终端 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012197792A JP2014052902A (ja) | 2012-09-07 | 2012-09-07 | メモリ制御装置、携帯端末、メモリ制御プログラムおよびコンピュータ読み取り可能な記録媒体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2014052902A true JP2014052902A (ja) | 2014-03-20 |
Family
ID=50237061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012197792A Pending JP2014052902A (ja) | 2012-09-07 | 2012-09-07 | メモリ制御装置、携帯端末、メモリ制御プログラムおよびコンピュータ読み取り可能な記録媒体 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US9741319B2 (ja) |
| JP (1) | JP2014052902A (ja) |
| CN (1) | CN104620229B (ja) |
| WO (1) | WO2014038449A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017097226A (ja) * | 2015-11-26 | 2017-06-01 | キヤノン株式会社 | 画像処理装置、その制御方法、およびプログラム |
| KR102628629B1 (ko) * | 2019-06-05 | 2024-01-23 | 삼성전자주식회사 | 반도체 장치 |
| CN111966498B (zh) * | 2020-08-27 | 2023-08-25 | 南京电研电力自动化股份有限公司 | 一种配电房物联网网关数据快速处理方法、系统及存储介质 |
| CN115101025B (zh) * | 2022-07-13 | 2023-03-24 | 珠海昇生微电子有限责任公司 | 一种支持虚拟帧缓冲的lcd控制电路及其控制方法 |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4717950A (en) * | 1985-10-17 | 1988-01-05 | Ampex Corporation | Signal phase control by memory cycle read/write groups unlock |
| DE69422324T2 (de) * | 1993-03-29 | 2000-07-27 | Koninklijke Philips Electronics N.V., Eindhoven | Speicherarchitektur mit Fenstern zum Bildkompilieren |
| US5473148A (en) * | 1993-08-11 | 1995-12-05 | Olympus Optical Co., Ltd. | Barcode symbol reading system capable of shortening time for reading and decoding |
| JPH1051744A (ja) * | 1996-07-30 | 1998-02-20 | Sumitomo Metal Ind Ltd | 同期変換器 |
| JPH11112964A (ja) * | 1997-10-01 | 1999-04-23 | Fuji Electric Co Ltd | 画像伝送装置 |
| US6054980A (en) * | 1999-01-06 | 2000-04-25 | Genesis Microchip, Corp. | Display unit displaying images at a refresh rate less than the rate at which the images are encoded in a received display signal |
| JP2000308012A (ja) * | 1999-04-22 | 2000-11-02 | Mitsubishi Electric Corp | 映像音声再生装置 |
| KR100561395B1 (ko) * | 2003-01-06 | 2006-03-16 | 삼성전자주식회사 | 이미지 티어링을 방지하기 위한 영상 재생 시스템의메모리 관리 장치 및 방법 |
| JP4047316B2 (ja) | 2003-09-25 | 2008-02-13 | キヤノン株式会社 | フレームレート変換装置、それに用いられる追い越し予測方法、表示制御装置及び映像受信表示装置 |
| US8650304B2 (en) | 2004-06-04 | 2014-02-11 | Qualcomm Incorporated | Determining a pre skew and post skew calibration data rate in a mobile display digital interface (MDDI) communication system |
| US20060161691A1 (en) | 2004-11-24 | 2006-07-20 | Behnam Katibian | Methods and systems for synchronous execution of commands across a communication link |
| US8723705B2 (en) | 2004-11-24 | 2014-05-13 | Qualcomm Incorporated | Low output skew double data rate serial encoder |
| US8692838B2 (en) | 2004-11-24 | 2014-04-08 | Qualcomm Incorporated | Methods and systems for updating a buffer |
| US8699330B2 (en) | 2004-11-24 | 2014-04-15 | Qualcomm Incorporated | Systems and methods for digital data transmission rate control |
| US8873584B2 (en) | 2004-11-24 | 2014-10-28 | Qualcomm Incorporated | Digital data interface device |
| WO2006058051A2 (en) | 2004-11-24 | 2006-06-01 | Qualcomm Incorporated | Methods and systems for updating a buffer |
| US8539119B2 (en) | 2004-11-24 | 2013-09-17 | Qualcomm Incorporated | Methods and apparatus for exchanging messages having a digital data interface device message format |
| US8667363B2 (en) | 2004-11-24 | 2014-03-04 | Qualcomm Incorporated | Systems and methods for implementing cyclic redundancy checks |
| US7315265B2 (en) | 2004-11-24 | 2008-01-01 | Qualcomm Incorporated | Double data rate serial encoder |
| JP4368835B2 (ja) * | 2005-08-29 | 2009-11-18 | 富士通マイクロエレクトロニクス株式会社 | 画像処理装置、撮像装置及び画像処理システム |
| WO2007063858A1 (ja) * | 2005-12-02 | 2007-06-07 | Matsushita Electric Industrial Co., Ltd. | バッファ制御装置およびバッファメモリ |
| JP2007304832A (ja) | 2006-05-11 | 2007-11-22 | Seiko Epson Corp | メモリアクセス制御装置、メモリアクセスシステム、情報再生装置及び電子機器 |
| US8667260B2 (en) * | 2010-03-05 | 2014-03-04 | International Business Machines Corporation | Building approximate data dependences with a moving window |
| JP5740949B2 (ja) * | 2010-12-08 | 2015-07-01 | 富士通セミコンダクター株式会社 | データ転送装置、データ転送方法、及び半導体装置 |
| JP5633355B2 (ja) | 2010-12-14 | 2014-12-03 | 富士通セミコンダクター株式会社 | データ転送装置、データ転送方法、及び半導体装置 |
-
2012
- 2012-09-07 JP JP2012197792A patent/JP2014052902A/ja active Pending
-
2013
- 2013-08-28 US US14/421,465 patent/US9741319B2/en not_active Expired - Fee Related
- 2013-08-28 WO PCT/JP2013/073016 patent/WO2014038449A1/ja not_active Ceased
- 2013-08-28 CN CN201380044428.XA patent/CN104620229B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US9741319B2 (en) | 2017-08-22 |
| CN104620229B (zh) | 2018-04-27 |
| US20150206513A1 (en) | 2015-07-23 |
| WO2014038449A1 (ja) | 2014-03-13 |
| CN104620229A (zh) | 2015-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9799090B2 (en) | Memory control device, mobile terminal, and computer-readable recording medium | |
| CN105144281B (zh) | 存储器控制装置和便携终端 | |
| US9030481B2 (en) | Method and apparatus for reducing power usage during video presentation on a display | |
| CN104603867B (zh) | 存储器控制装置和便携终端 | |
| US9052902B2 (en) | Techniques to transmit commands to a target device to reduce power consumption | |
| JP6038475B2 (ja) | 表示装置、情報処理装置、表示駆動方法、表示駆動プログラムおよびコンピュータ読取可能な記録媒体 | |
| US8730251B2 (en) | Switching video streams for a display without a visible interruption | |
| CN107004398B (zh) | 显示控制装置、显示装置以及显示控制方法 | |
| WO2023046164A1 (zh) | 图像显示方法、ddic、显示屏模组及终端 | |
| CN114189732B (zh) | 图像数据读写控制的方法及相关装置 | |
| JP2014052902A (ja) | メモリ制御装置、携帯端末、メモリ制御プログラムおよびコンピュータ読み取り可能な記録媒体 | |
| US9836811B2 (en) | Memory control device, mobile terminal, and computer-readable recording medium for controlling writing and reading of data to frame memory | |
| JP6612292B2 (ja) | 変換システム、映像出力装置及び変換方法 | |
| JP2007279185A (ja) | 画像データ表示制御装置 | |
| CN104603868B (zh) | 存储器控制装置和便携终端 | |
| JP6266830B2 (ja) | メモリ制御装置、および携帯端末 |