JP2014146777A - 静電気防止回路およびこれを含む表示装置 - Google Patents

静電気防止回路およびこれを含む表示装置 Download PDF

Info

Publication number
JP2014146777A
JP2014146777A JP2013084890A JP2013084890A JP2014146777A JP 2014146777 A JP2014146777 A JP 2014146777A JP 2013084890 A JP2013084890 A JP 2013084890A JP 2013084890 A JP2013084890 A JP 2013084890A JP 2014146777 A JP2014146777 A JP 2014146777A
Authority
JP
Japan
Prior art keywords
clock signal
electrode
transistor
circuit
static electricity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013084890A
Other languages
English (en)
Inventor
Yong Jae Kim
容 載 金
Bo-Yong Chung
寶 容 鄭
Hae-Yeon Yi
海 衍 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of JP2014146777A publication Critical patent/JP2014146777A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/811—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/811—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements
    • H10D89/813—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements specially adapted to provide an electrical current path other than the field-effect induced current path
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/931—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs characterised by the dispositions of the protective arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H10W42/60—Arrangements for protection of devices protecting against electrostatic charges or discharges, e.g. Faraday shields
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/22—Antistatic materials or arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Power Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】静電気防止回路およびこれを含む表示装置に関する。
【解決手段】本発明は、静電気防止回路とこれを含む表示装置であって、具体的には、静電気防止回路は、映像を表示する表示部を駆動させる駆動回路と、前記駆動回路にクロック信号を伝達する少なくとも１つのクロック信号配線とを含む表示装置の静電気防止回路において、前記静電気防止回路は、前記少なくとも１つのクロック信号配線それぞれと電気的に連結される少なくとも１つのトランジスタと、前記トランジスタのソース電極およびドレイン電極に共通に連結された一電極、および所定の固定電圧が印加される他電極を含む少なくとも１つのキャパシタとを含む。
【選択図】図１

Description

本発明は、静電気防止回路およびこれを含む表示装置に関する。
一般に、有機発光表示装置のような平板表示装置は、軽量、薄型、低電力駆動、フルカラー、高解像度の実現などの特徴によりその応用範囲が拡大しているのが現状である。現在、有機発光表示装置は、コンピュータ、ノートパソコン、電話機、テレビ、オーディオ／ビデオ機器などで使用が増加する傾向にある。
このような有機発光表示装置は、マトリクスに配列された複数の画素それぞれに印加される映像データ信号に応じて有機発光素子に伝達される駆動電流量を調整し、データに応じた画像を表示する。
一方、表示装置の基板としては、主にガラス基板が使用されるが、このガラス基板は絶縁体であるため、パネル製造工程中に発生する静電気はガラス基板に帯電して埃などが付着しやすく、工程不良を誘発したりもし、パネル内の素子を破壊することもあるため、一般に、平板表示パネルには静電気防止対策が施される。
従来技術として、表示パネルの周縁に静電気シールド用配線を挿入したり抵抗を挿入する方式がある。また、表示パネルを駆動させる電源電圧を供給する配線と、点灯検査時に必要な信号を供給する配線との間に、ダイオードを用いた静電気防止用回路を設ける方式がある。
しかし、最近、大型表示パネルが主に生産されるにつれ、中小型表示パネルに比べて、工程およびモジュール時に静電気が顕著に多く発生する。したがって、従来技術のように静電気シールド用配線や抵抗を利用するだけでは、大型表示パネルの静電気を防止するには限界があった。そして、静電気防止用回路を設けた場合にも、静電気発生時、高い電位差によって静電気防止用回路自体に破壊性ダメージが頻発し、短絡（ショート）性ダメージを受けるようになり、それにより、表示パネル全般の駆動に不良が発生する恐れがあった。
そのため、静電気防止用回路の破壊性ダメージ現象から有機発光表示装置の表示パネルの駆動不良と破損を防止しながらも、大型表示パネルの静電気の発生を効果的に防止することができる表示パネルの静電気ロバスト設計に対する研究が必要である。
本発明の実施形態を通じて解決しようとする課題は、表示パネルにおける静電気の流入と発生を防止し、静電気による表示パネルの誤動作、破損、および表示装置の工程不良を防止することである。
また、本発明の課題は、大型の表示パネルに効果的に適用可能な静電気防止用設計回路を提供することにより、表示装置における静電気の流入による駆動不良問題を解決し、品質に優れた表示パネルを提供することである。
上記の課題を解決するための、本発明の一実施形態にかかる静電気防止回路は、映像を表示する表示部を駆動させる駆動回路と、前記駆動回路にクロック信号を伝達する少なくとも１つのクロック信号配線とを含む表示装置の静電気防止回路において、前記静電気防止回路は、前記少なくとも１つのクロック信号配線それぞれと電気的に連結される少なくとも１つのトランジスタと、前記トランジスタのソース電極およびドレイン電極に共通に連結された一電極、および所定の固定電圧が印加される他電極を含む少なくとも１つのキャパシタとを含む。
前記少なくとも１つのクロック信号配線それぞれは、ゲート金属配線を介して前記少なくとも１つのトランジスタそれぞれのゲート電極に連結される。しかし、これに制限されるものではなく、前記クロック信号配線と前記トランジスタのゲート電極とを電気的に連結させる構成が可能である。
前記トランジスタは、半導体不純物でドーピングされた所定の不純物ドーピング領域、および前記半導体不純物でドーピングされない真性半導体領域を含む半導体層と、ゲート絶縁層を挟んで前記半導体層の上部に形成されたゲート電極層とを含む。この時、前記少なくとも１つのクロック信号配線を介して流入する静電気電流は、前記トランジスタのゲート絶縁層をオープンさせたりショートさせる。
前記半導体層の不純物ドーピング領域は、第１不純物ドーピング領域と、前記第１不純物ドーピング領域に対向して形成され、前記ゲート電極層と重ならない領域で前記第１不純物ドーピング領域と電気的に連結される第２不純物ドーピング領域とを含む。
そして、前記ゲート絶縁層がショートする場合に、前記半導体層の不純物ドーピング領域と電気的に連結された一電極を含むキャパシタに前記流入した静電気電流が蓄積できる。
一方、上記の目的を達成するための、本発明の他の実施形態にかかる表示装置は、複数の画素を含み、前記複数の画素それぞれが映像データ信号によるデータ電圧に応じて発光して映像を表示する表示部と、前記表示部を駆動させる駆動回路部と、前記駆動回路部にクロック信号を伝達する少なくとも１つのクロック信号配線と、前記少なくとも１つのクロック信号配線それぞれと電気的に連結される少なくとも１つのトランジスタと、前記トランジスタのソース電極およびドレイン電極に共通に連結された一電極、および所定の固定電圧が印加される他電極を含む少なくとも１つのキャパシタとを含む静電気防止回路とを含む。
この時、前記静電気防止回路は、前記少なくとも１つのクロック信号配線と前記駆動回路部との間に具備できる。
そして、前記少なくとも１つのクロック信号配線それぞれは、ゲート金属配線を介して前記静電気防止回路のトランジスタそれぞれのゲート電極に連結できる。
前記トランジスタは、半導体不純物でドーピングされた所定の不純物ドーピング領域、および前記半導体不純物でドーピングされない真性半導体領域を含む半導体層と、ゲート絶縁層を挟んで前記半導体層の上部に形成されたゲート電極層とを含み、前記キャパシタの一電極は、前記不純物ドーピング領域と電気的に連結できる。
前記トランジスタのゲート絶縁層は、少なくとも１つのクロック信号配線を介して流入する静電気電流によってオープンされたりショートすることを特徴とする。
前記ゲート絶縁層がショートする場合に、前記半導体層の不純物ドーピング領域と電気的に連結された一電極を含むキャパシタに前記流入した静電気電流が蓄積できる。
本発明によれば、表示パネルにおける静電気の流入と発生を防止し、静電気による表示パネルの誤動作、破損、および表示装置の工程不良を防止することができる。
また、既存の静電気防止の中小型表示パネルより静電気の発生がより頻繁な大型表示パネルに効果的に適用可能な静電気防止用設計回路を追加することにより、表示装置における静電気の流入による駆動不良問題を効率的に解決し、品質に優れた表示パネルおよびかかる表示パネルを含む表示装置を提供することができる。
本発明の一実施形態にかかる表示パネルの静電気防止回路構造を概略的に示す図である。 本発明の一実施形態にかかる図１の静電気防止回路におけるＡ部分を示す回路図である。 本発明の一実施形態にかかる図１の静電気防止回路におけるＢ−Ｂ’部分の断面構造を拡大して簡略に示す内部構成図である。
以下、添付した図面を参考にして、本発明の実施形態について、本発明の属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。本発明は、種々の異なる形態で実現可能であり、ここで説明する実施形態に限定されない。
本発明の実施形態を明確に説明するために説明上不必要な部分は省略し、明細書全体にわたって同一または類似の構成要素については同一の参照符号を付す。
明細書全体において、ある部分が他の部分に「連結」されているとする時、これは、「直接的に連結」されている場合のみならず、その中間に別の素子を挟んで「電気的に連結」されている場合も含む。さらに、ある部分がある構成要素を「含む」とする時、これは、特に反対となる記載がない限り、他の構成要素を除外するのではなく、他の構成要素をさらに包含できることを意味する。
図１は、本発明の一実施形態にかかる表示パネルの静電気防止回路構造を概略的に示す図である。
図１を参照すれば、本発明の一実施形態にかかる表示パネルの静電気防止回路は、表示装置内に備えられる。一実施形態として、静電気防止回路は、映像を表示する複数の画素を含む表示パネル（表示部）と、前記表示パネルを駆動させる駆動回路とを含む表示装置内に備えられる。具体的には、前記駆動回路と、前記駆動回路にクロック信号を伝達する複数のクロック信号配線ＣＬ１〜ＣＬ４との間に具備できる。図１では、複数のクロック信号配線の一側に備えられている。
つまり、本発明の一実施形態にかかる静電気防止回路は、表示パネルで映像を表示する複数の画素から構成された画素部にゲート信号またはスキャン信号を伝達する駆動回路やデータソース出力回路などに所定のクロック信号を伝達するクロック信号配線を介して流入する静電気（ＥＳＤ）を防止するために、クロック信号配線とそれぞれ電気的に連結できる。
図１を参照すれば、本発明の一実施形態にかかる静電気防止回路は、クロック信号配線ＣＬ１〜ＣＬ４にそれぞれ連結された静電気防止トランジスタおよびキャパシタから構成される。
つまり、複数のクロック信号を伝達する複数のクロック信号配線それぞれに少なくとも１つ以上電気的に連結される静電気防止トランジスタと、前記静電気防止トランジスタのソースおよびドレイン電極と電気的に連結される一電極を有するキャパシタとから構成される。
図１の実施形態において、静電気防止回路は、３つのラインの静電気防止トランジスタとキャパシタを例示したが、これに限定されず、複数のクロック信号配線に対応して連結される静電気防止トランジスタとキャパシタを複数個構成することができる。図１において、一番目ラインの静電気防止トランジスタＴ１は、同一層で互いに連結されたソース電極１Ｓとドレイン電極１Ｄを備え、その上にゲート絶縁層（図示せず）を挟んでゲート電極１Ｇを含んでいる。前記一番目ラインの静電気防止トランジスタＴ１のソース電極１Ｓとドレイン電極１Ｄは、下部側で互いに連結されており、ゲート電極１Ｇが積層される上部側では互いに離隔している。
そして、静電気防止トランジスタＴ１のゲート電極１Ｇは、対応するクロック信号配線ＣＬ３とゲート金属配線ＧＬ１を介して電気的に連結される。クロック信号配線ＣＬ３とゲート金属配線ＧＬ１と複数のコンタクトホールＣＨを介して電気的に連結され、前記ゲート金属配線ＧＬ１は、クロック信号配線の一側に伸び、静電気防止トランジスタＴ１のゲート電極１Ｇとコンタクトホールを介して電気的に連結される。
また、静電気防止トランジスタＴ１の下部側で互いに連結されたソース電極１Ｓとドレイン電極１Ｄは、同一層で一番目ラインのキャパシタＣ１の一電極ＣＥ１に連結される。前記一番目ラインのキャパシタＣ１は、静電気防止トランジスタＴ１のソース電極１Ｓおよびドレイン電極１Ｄに連結された一電極ＣＥ１と、その上に積層された絶縁層（図示せず）と、その上に積層された他電極ＦＥとから構成される。図１に示されるように、前記他電極ＦＥは、１つの導電層であって、静電気防止回路を構成するすべての複数のキャパシタＣ１〜Ｃ３の他電極となる。前記他電極ＦＥを介して所定の固定電圧が印加され、静電気防止回路を構成する複数のキャパシタの一方の電極が前記固定電圧の電圧値に固定される。
図１の実施形態では、前記説明した形で各ラインごとにクロック信号配線に対応して連結される静電気防止トランジスタとキャパシタが形成される。つまり、クロック信号配線ＣＬ２に静電気防止トランジスタＴ２とキャパシタＣ２が連結され、クロック信号配線ＣＬ１に静電気防止トランジスタＴ３とキャパシタＣ３が連結される。
前記クロック信号配線ＣＬ１〜ＣＬ３と静電気防止回路を連結するゲート金属配線ＧＬ１〜ＧＬ３は、データソース出力回路、ゲートドライバ、またはスキャンドライバなどの駆動回路にクロック信号を伝達するために連結される金属配線である。クロック信号配線と前記駆動回路との間に、これらゲート金属配線ＧＬ１〜ＧＬ３に連結された本発明の静電気防止回路を構成することにより、これらゲート金属配線のうち、パネル工程でアンテナルール（Ａｎｔｅｎｎａ ｒｕｌｅ）に従わない場合、当該ゲート金属配線に連結された静電気防止回路を用いてクロック信号配線を介して流入する静電気を防止することができる。
ここで、アンテナルールに従わないとは、表示パネルに伸張して配置されたゲート金属配線の面積が、前記ゲート金属配線に連結されたトランジスタのゲート電極の面積より所定の割合以上に大きいという意味である。
本発明の静電気防止回路の動作を例として説明すれば、図１に示すように、クロック信号配線ＣＬ２を介して外部から静電気（ＥＳＤ）が流入した時、アンテナルールを違反するゲート金属配線ＧＬ２に連結された静電気防止トランジスタＴ２のゲート絶縁層を用いて燃やす（Ｂｕｒｎｔ）ことにより、静電気が表示パネル内部の他の回路素子に伝達されないようにする。つまり、表示パネルの内部に、映像表示の回路動作と関連のないトランジスタを追加することにより、複数のクロック信号配線のうち、一部の配線を介して静電気が流入した時、ハイまたはローの静電気電流を追加された静電気防止トランジスタに誘導し、静電気防止トランジスタのうち、膜の厚さが最も薄いゲート絶縁層を燃やすことにより、表示パネルの駆動回路を保護することができる。
本発明の実施形態は、必ずしも図１の形態に制限されるものではなく、クロック信号配線と駆動回路を連結するゲート金属配線に少なくとも１つ以上の静電気防止回路を形成することができる。
外部から伝達される静電気電流を静電気防止トランジスタに誘導するために、図１のように、静電気防止トランジスタのソース電極およびドレイン電極に連結されたキャパシタの他電極ＦＥは、固定電圧が印加されて維持される。静電気誘導時にキャパシタの両電極間のショートを防止するために、キャパシタの一電極は前記静電気防止トランジスタのソース電極およびドレイン電極に連結するが、他電極ＦＥは固定電圧の供給源に連結するのである。
ここで、静電気電流を誘導して静電気防止トランジスタのゲート絶縁層を燃やす（ｂｕｒｎｔ）とは、ハイまたはローレベルの静電気電流量に応じて異なり得るが、静電気防止トランジスタのゲート絶縁層に影響を与え、電気的にオープン（ｏｐｅｎ）されたりショート（ｓｈｏｒｔ）することを意味する。
静電気防止トランジスタがオープンされる場合は、絶線したのと同様に電気が導通しないため、外部静電気によって表示パネル内部の回路素子の動作に何らかの影響を与えない。また、静電気防止トランジスタがショートする場合は、過度な量の電流が静電気防止トランジスタを通過して流れるが、静電気防止トランジスタのソース−ドレイン電極に連結されたキャパシタの一電極に蓄積されるため、当該キャパシタは、一電極の静電気電圧と他電極の固定電圧との差だけ充電された電圧を維持する。これにより、クロック信号配線およびゲート金属配線を経由して、外部静電気が表示パネル内部の駆動回路に流入するのを防止することができる。
本発明の一実施形態にかかる図１の静電気防止回路におけるＡ部分を示す回路図は、図２に示した。
本発明の静電気防止回路は、複数のクロック信号配線とそれぞれ電気的に連結されたゲート金属配線ごとに連結された少なくとも１つのトランジスタとキャパシタを基本単位とし、前記基本単位のトランジスタとキャパシタが複数個含まれていることを指す。
したがって、前記Ａ部分は、本発明の一実施形態にかかる静電気防止回路の基本単位であって、複数のクロック信号配線のうちの１つの配線（図１ではＣＬ３）に連結された静電気防止回路である。つまり、前記Ａ部分は、図１において、クロック信号配線ＣＬ３に連結されたゲート金属配線ＧＬ１に連結された一番目ラインの静電気防止トランジスタＴ１とキャパシタＣ１を含む。
前記静電気防止トランジスタＴ１は、前記ゲート金属配線ＧＬ１に連結され、これよりクロック信号または外部から流入する静電気電圧が印加されるゲート電極１Ｇと、第１ノードＮ１に共通に連結されたソース電極１Ｓおよびドレイン電極１Ｄとを含む。
前記キャパシタＣ１は、前記第１ノードＮ１に連結された一電極と、固定電圧ＶＤＨを伝達する供給源に連結される他電極とを含む。
前記キャパシタＣ１は、外部から流入した静電気電流が静電気防止トランジスタＴ１のゲート電極１Ｇに誘導された時、前記ゲート電極の下部層であるゲート絶縁層がショートすると、過度の静電気電流を一電極に蓄積する。そして、他電極に印加される固定電圧ＶＤＨとの差に対応する電圧値に充電して維持する。すると、静電気防止回路から流入した静電気を蓄積できるため、表示パネルの他の回路素子に静電気が影響を与えなくなり、表示装置を静電気から保護することができる。
他の場合として、外部から流入した静電気電流が静電気防止トランジスタＴ１のゲート電極１Ｇに誘導された時、前記ゲート電極の下部層であるゲート絶縁層がオープンされると電気的に導通しないため、表示パネルの他の回路素子は静電気の影響を受けなくなる。
図３は、本発明の一実施形態にかかる図１の静電気防止回路におけるＢ−Ｂ’部分の断面構造を拡大して簡略に示す内部構成図である。
図３に示されていないが、Ｂ−Ｂ’部分の断面構造の最も下部には、各構成手段によって絶縁基板が配置できる。
つまり、静電気防止トランジスタＴ２とキャパシタＣ２の最下部に絶縁基板および酸化ケイ素などからなるバッファー層が形成できるが、本発明の静電気防止回路構造の断面を説明するために、このような公知の技術内容は省略する。
また、前記Ｂ−Ｂ’折線は、クロック信号配線ＣＬ２でつながって２つのクロック信号配線ＣＬ３、ＣＬ４を通る線であるが、説明の便宜のために、図３の静電気防止トランジスタＴ２と電気的に連結されない前記クロック信号配線ＣＬ３、ＣＬ４の表示は省略する。
図３を参照すれば、まず、静電気防止トランジスタＴ２の半導体層ＳＣＬが形成される。これは、ポリシリコン（多結晶シリコン、Ｐｏｌｙ−Ｓｉ）で構成できる。
半導体層ＳＣＬ上にゲート絶縁層２０が形成される。ゲート絶縁層２０の構成物質は特に制限されないが、シリコン酸化物（ＳｉＯ２）、シリコン窒化物（ＳｉＮｘ）などのような無機物、このような無機物の混合物質、ＰＶＰ（ｐｏｌｙｖｉｎｙｌｐｈｅｎｏｌ）、ポリイミド（ｐｏｌｙｉｍｉｄｅ）のような有機物からなり得る。一般に、ゲート絶縁層２０の膜厚が最も薄いため、静電気流入時に静電気防止トランジスタで燃やされ（ｂｕｒｎｔ）、電気的にオープンされたりショートすることができる。
前記ゲート絶縁層２０を形成してから、半導体層ＳＣＬが形成された領域の上部にゲート電極層５０をパターニングして形成する。
ゲート電極層５０をパターニングしてから、ゲート電極層５０をドーピング防止膜として不純物をドーピングするが、図３の実施形態では、ｐ型不純物がドーピングされ、ｐ型不純物ドーピング領域１１、１２を形成する。すると、ゲート電極層５０が形成された領域の下部に位置する半導体層ＳＣＬには、不純物がドーピングされない真性半導体層領域１０が形成される。
前記ｐ型不純物ドーピング領域１１、１２がそれぞれソース電極とドレイン電極として形成され得、図３には示されていないが、静電気防止トランジスタＴ２の他の位置で前記ｐ型不純物ドーピング領域１１、１２が互いに連結されて共通ノードを形成することができる。そして、この共通ノード、つまり、相互連結されたｐ型不純物ドーピング領域１１、１２と同一層でキャパシタＣ２の導電層７０が形成され、キャパシタの一電極ＣＥ２として前記ｐ型不純物ドーピング領域１１、１２と互いに連結される。
一方、クロック信号配線４０は、前記ゲート絶縁層２０を形成してから、所定の領域にパターニングされて形成できる。しかし、これは一実施形態であり、静電気防止回路とは別の工程で形成されてもよい。
クロック信号配線４０は、制御部から駆動回路にクロック信号を伝達する金属配線である。これら金属配線を構成する物質は制限されないが、導電性の物質またはその合金であり得る。特に、モリブデン（Ｍｏ）、タンタル（Ｔａ）、コバルト（Ｃｏ）などの金属物質またはこれらの合金で構成できる。
一方、ゲート電極層５０が形成された後、その上に層間絶縁層３０が形成できる。図３の実施形態では、前記層間絶縁層３０がクロック信号配線４０の上部にもつながって形成されるものとして示したが、必ずしもこれに限定されるものではない。
層間絶縁層３０の構成物質は特に制限されないが、前記ゲート絶縁層２０と同様に、シリコン酸化物（ＳｉＯ２）、シリコン窒化物（ＳｉＮｘ）などのような無機物、このような無機物の混合物質、ＰＶＰ（ｐｏｌｙｖｉｎｙｌｐｈｅｎｏｌ）、ポリイミド（ｐｏｌｙｉｍｉｄｅ）のような有機物からなり得る。層間絶縁層３０は、図３のように、単一層で構成されず、少なくとも２つの層で構成できる。また、層間絶縁層３０は、前記ゲート絶縁層２０と同一の絶縁物質で構成できるが、それと異なって構成されてもよい。
層間絶縁層３０を形成してから、パターニングによって前記クロック信号配線４０とゲート電極層５０の一部を露出させた後、ゲート金属配線６０（ＧＬ２）を形成する。ゲート金属配線６０（ＧＬ２）を構成する物質は特に制限されないが、導電性の金属物質であり得る。特に、チタン（Ｔｉ）、アルミニウム（Ａｌ）の導電性物質およびこれらの合金（Ｔｉ／Ａｌ／Ｔｉ）の形態で構成できる。
ゲート金属配線６０（ＧＬ２）は、パターニングされて露出した前記クロック信号配線４０とゲート電極層５０のコンタクトホールを介して前記クロック信号配線４０とゲート電極層５０を電気的に連結する。
それにより、前記クロック信号配線４０から流入する静電気電流をゲート電極層５０に伝達する。すると、ゲート電極層５０と半導体層ＳＣＬとの間のゲート絶縁層２０が静電気によって燃やされ（ｂｕｒｎｔ）ることにより、電気的にオープンされたりショートする。
一方、キャパシタＣ２は、一電極７０の導電層を形成してから、絶縁層８０を積層する。そして、その上に他電極９０として導電層を形成する。前記他電極９０には固定電圧が印加される。したがって、静電気電流によって静電気防止トランジスタＴ２のゲート絶縁層２０がショートする場合、半導体層ＳＣＬの不純物ドーピング領域１１、１２であるソース電極とドレイン電極が連結されたキャパシタＣ２の一電極７０に静電気電流が集まることにより、静電気が表示パネルのその他の回路素子に流入しなくなる。
図３の実施形態において、ゲート金属配線６０（ＧＬ２）とキャパシタＣ２の他電極９０の上部に形成可能な膜は、層間絶縁層、保護層などのような、表示パネルの製造工程中に一般に形成される公知の膜であり得るので、これに関する説明は省略する。
これまで参照した図面と記載された発明の詳細な説明は単に本発明の例示的なものであって、これは単に本発明を説明するための目的で使われたものであって、意味の限定や特許請求の範囲に記載された本発明の範囲を制限するために使われたものではない。そのため、本技術分野における通常の知識を有する者であれば、これより容易に選択して代替することができる。また、当業者は、本明細書で説明された構成要素の一部を性能の劣化なく省略したり、性能を改善するために構成要素を追加することができる。それだけでなく、当業者は、工程環境や装備によって本明細書で説明した方法段階の順序を変更することもできる。したがって、本発明の範囲は、説明された実施形態でなく、特許請求の範囲およびその均等物によって決定されなければならない。
ＣＬ１、ＣＬ２、ＣＬ３、ＣＬ４：クロック信号配線
ＧＬ１、ＧＬ２、ＧＬ３：ゲート金属配線
Ｔ１、Ｔ２、Ｔ３：静電気防止トランジスタ
Ｃ１、Ｃ２、Ｃ３：キャパシタ
１０：真性半導体層領域
１１、１２：ｐ型不純物ドーピング領域
２０：ゲート絶縁層
３０：層間絶縁層
４０：クロック信号配線
５０：ゲート電極層
６０：ゲート金属配線
７０：キャパシタの一電極
８０：絶縁層
９０：キャパシタの他電極

Claims (12)

  1. 映像を表示する表示部を駆動させる駆動回路と、前記駆動回路にクロック信号を伝達する少なくとも１つのクロック信号配線とを含む表示装置の静電気防止回路において、
    前記静電気防止回路は、前記少なくとも１つのクロック信号配線それぞれと電気的に連結される少なくとも１つのトランジスタと、前記トランジスタのソース電極およびドレイン電極に共通に連結された一電極、および所定の固定電圧が印加される他電極を含む少なくとも１つのキャパシタとを含むことを特徴とする静電気防止回路。
  2. 前記少なくとも１つのクロック信号配線それぞれは、ゲート金属配線を介して前記少なくとも１つのトランジスタそれぞれのゲート電極に連結されることを特徴とする請求項１記載の静電気防止回路。
  3. 前記トランジスタは、半導体不純物でドーピングされた所定の不純物ドーピング領域、および前記半導体不純物でドーピングされない真性半導体領域を含む半導体層と、ゲート絶縁層を挟んで前記半導体層の上部に形成されたゲート電極層とを含み、
    前記少なくとも１つのクロック信号配線を介して流入する静電気電流は、前記トランジスタのゲート絶縁層をオープンさせたりショートさせることを特徴とする請求項１記載の静電気防止回路。
  4. 前記半導体層の不純物ドーピング領域は、
    第１不純物ドーピング領域と、前記第１不純物ドーピング領域に対向して形成され、前記ゲート電極層と重ならない領域で前記第１不純物ドーピング領域と電気的に連結される第２不純物ドーピング領域とを含むことを特徴とする請求項３記載の静電気防止回路。
  5. 前記ゲート絶縁層がショートする場合に、前記半導体層の不純物ドーピング領域と電気的に連結された一電極を含むキャパシタに前記流入した静電気電流が蓄積されることを特徴とする請求項３記載の静電気防止回路。
  6. 複数の画素を含み、前記複数の画素それぞれが映像データ信号によるデータ電圧に応じて発光して映像を表示する表示部と、
    前記表示部を駆動させる駆動回路部と、
    前記駆動回路部にクロック信号を伝達する少なくとも１つのクロック信号配線と、
    前記少なくとも１つのクロック信号配線それぞれと電気的に連結される少なくとも１つのトランジスタと、前記トランジスタのソース電極およびドレイン電極に共通に連結された一電極、および所定の固定電圧が印加される他電極を含む少なくとも１つのキャパシタとを含む静電気防止回路とを含むことを特徴とする表示装置。
  7. 前記静電気防止回路は、前記少なくとも１つのクロック信号配線と前記駆動回路部との間に備えられることを特徴とする請求項６記載の表示装置。
  8. 前記少なくとも１つのクロック信号配線それぞれは、ゲート金属配線を介して前記静電気防止回路のトランジスタそれぞれのゲート電極に連結されることを特徴とする請求項６記載の表示装置。
  9. 前記トランジスタは、半導体不純物でドーピングされた所定の不純物ドーピング領域、および前記半導体不純物でドーピングされない真性半導体領域を含む半導体層と、ゲート絶縁層を挟んで前記半導体層の上部に形成されたゲート電極層とを含み、
    前記キャパシタの一電極は、前記不純物ドーピング領域と電気的に連結されることを特徴とする請求項６記載の表示装置。
  10. 前記半導体層の不純物ドーピング領域は、
    第１不純物ドーピング領域と、前記第１不純物ドーピング領域に対向して形成され、前記ゲート電極層と重ならない領域で前記第１不純物ドーピング領域と電気的に連結される第２不純物ドーピング領域とを含むことを特徴とする請求項９記載の表示装置。
  11. 前記トランジスタのゲート絶縁層は、少なくとも１つのクロック信号配線を介して流入する静電気電流によってオープンされたりショートすることを特徴とする請求項９記載の表示装置。
  12. 前記ゲート絶縁層がショートする場合に、前記半導体層の不純物ドーピング領域と電気的に連結された一電極を含むキャパシタに前記流入した静電気電流が蓄積されることを特徴とする請求項１１記載の表示装置。
JP2013084890A 2013-01-28 2013-04-15 静電気防止回路およびこれを含む表示装置 Pending JP2014146777A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130009434A KR102000738B1 (ko) 2013-01-28 2013-01-28 정전기 방지 회로 및 이를 포함하는 표시 장치
KR10-2013-0009434 2013-01-28

Publications (1)

Publication Number Publication Date
JP2014146777A true JP2014146777A (ja) 2014-08-14

Family

ID=50023412

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013084890A Pending JP2014146777A (ja) 2013-01-28 2013-04-15 静電気防止回路およびこれを含む表示装置

Country Status (6)

Country Link
US (5) US9058770B2 (ja)
EP (1) EP2759874B1 (ja)
JP (1) JP2014146777A (ja)
KR (1) KR102000738B1 (ja)
CN (1) CN103972228B (ja)
TW (1) TW201430807A (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102000738B1 (ko) * 2013-01-28 2019-07-23 삼성디스플레이 주식회사 정전기 방지 회로 및 이를 포함하는 표시 장치
CN104749844A (zh) * 2015-04-16 2015-07-01 上海中航光电子有限公司 静电防护电路、阵列基板、显示面板和显示装置
KR102381283B1 (ko) * 2015-07-24 2022-03-31 삼성디스플레이 주식회사 표시 장치
KR102018440B1 (ko) 2017-12-11 2019-09-04 한국식품연구원 지하저장고 및 그 운전방법
KR101989703B1 (ko) 2017-12-12 2019-06-14 한국식품연구원 지하저장고 유해기체 제거방법
KR102508468B1 (ko) * 2018-02-08 2023-03-10 삼성디스플레이 주식회사 표시 장치
KR102505620B1 (ko) * 2018-07-06 2023-03-02 엘지디스플레이 주식회사 디스플레이 패널, 디스플레이 장치
KR102498797B1 (ko) * 2018-09-28 2023-02-10 삼성디스플레이 주식회사 유기 발광 표시 장치
CN208904019U (zh) * 2018-11-22 2019-05-24 京东方科技集团股份有限公司 显示基板、静电放电保护电路和显示装置
KR102595457B1 (ko) * 2018-11-26 2023-10-27 엘지디스플레이 주식회사 정전기 방지회로를 포함한 유기발광 다이오드 표시장치용 어레이 기판
KR102752455B1 (ko) * 2019-09-09 2025-01-09 삼성디스플레이 주식회사 스캔 신호 구동부와 그를 포함한 표시 장치
CN110767149B (zh) * 2019-11-18 2021-10-22 合肥京东方卓印科技有限公司 栅极驱动电路、显示装置及修复方法
CN111243473A (zh) 2020-03-11 2020-06-05 Tcl华星光电技术有限公司 源极驱动器静电起火防护方法及显示装置
CN111240113B (zh) * 2020-03-11 2021-07-06 Tcl华星光电技术有限公司 阵列基板及显示面板
KR102744149B1 (ko) * 2020-05-04 2024-12-20 삼성디스플레이 주식회사 게이트 검사부 및 이를 포함하는 표시 장치
KR102831083B1 (ko) * 2021-02-09 2025-07-09 삼성디스플레이 주식회사 표시 장치
KR20230139886A (ko) 2022-03-24 2023-10-06 삼성디스플레이 주식회사 표시 장치
TWI865105B (zh) * 2023-10-17 2024-12-01 宏碁股份有限公司 可攜式電子裝置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001339051A (ja) * 2000-05-30 2001-12-07 Toshiba Corp 回路素子の保護回路
JP2006018165A (ja) * 2004-07-05 2006-01-19 Seiko Epson Corp 半導体装置、表示装置及び電子機器
JP2010097024A (ja) * 2008-10-17 2010-04-30 Epson Imaging Devices Corp 液晶表示装置
JP2011054936A (ja) * 2009-09-03 2011-03-17 Samsung Mobile Display Co Ltd 有機発光表示装置及びその製造方法

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4072976A (en) 1976-12-28 1978-02-07 Hughes Aircraft Company Gate protection device for MOS circuits
DE3929161A1 (de) 1989-09-02 1991-03-07 Bosch Gmbh Robert Halbleiterbauelement
US5345357A (en) * 1992-06-05 1994-09-06 At&T Bell Laboratories ESD protection of output buffers
JPH06186590A (ja) 1992-12-21 1994-07-08 Sharp Corp アクティブマトリクス型液晶表示パネル
JPH10198292A (ja) * 1996-12-30 1998-07-31 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4516638B2 (ja) 1997-10-14 2010-08-04 三星電子株式会社 液晶表示装置用基板、液晶表示装置及びその製造方法
KR100299686B1 (ko) 1997-10-14 2001-10-27 윤종용 정전기방전기능을가지는액정표시장치및그제조방법
KR100598735B1 (ko) * 1999-09-21 2006-07-10 엘지.필립스 엘시디 주식회사 액정표시소자의 정전기 방지회로
US7256421B2 (en) * 2002-05-17 2007-08-14 Semiconductor Energy Laboratory, Co., Ltd. Display device having a structure for preventing the deterioration of a light emitting device
JP3772889B2 (ja) * 2003-05-19 2006-05-10 セイコーエプソン株式会社 電気光学装置およびその駆動装置
US7262753B2 (en) * 2003-08-07 2007-08-28 Barco N.V. Method and system for measuring and controlling an OLED display element for improved lifetime and light output
US7405713B2 (en) * 2003-12-25 2008-07-29 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic equipment using the same
KR100557730B1 (ko) * 2003-12-26 2006-03-06 엘지.필립스 엘시디 주식회사 듀얼패널타입 유기전계발광 소자 및 그 제조방법
KR100636483B1 (ko) 2004-06-25 2006-10-18 삼성에스디아이 주식회사 트랜지스터와 그의 제조방법 및 발광 표시장치
TWI281740B (en) 2004-09-08 2007-05-21 Winbond Electronics Corp Electrostatic discharge protection circuit
KR100667075B1 (ko) * 2005-07-22 2007-01-10 삼성에스디아이 주식회사 주사 구동부 및 이를 포함하는 유기 전계발광 표시장치
TWI306358B (en) 2006-02-17 2009-02-11 Himax Tech Inc Organic light emitting display and pixel circuit thereof
JP4203770B2 (ja) * 2006-05-29 2009-01-07 ソニー株式会社 画像表示装置
TWI385621B (zh) * 2006-08-01 2013-02-11 Casio Computer Co Ltd 顯示驅動裝置及其驅動方法、以及顯示裝置及其驅動方法
JP2008058940A (ja) * 2006-08-02 2008-03-13 Sony Corp 表示装置、表示装置の駆動方法および電子機器
JP4211820B2 (ja) * 2006-08-15 2009-01-21 ソニー株式会社 画素回路と画像表示装置及びその駆動方法
JP2008046377A (ja) * 2006-08-17 2008-02-28 Sony Corp 表示装置
KR100839750B1 (ko) 2007-01-15 2008-06-19 삼성에스디아이 주식회사 유기 전계 발광 표시 장치
KR101437868B1 (ko) * 2007-11-14 2014-09-05 삼성디스플레이 주식회사 표시 장치
JP4807365B2 (ja) 2008-03-10 2011-11-02 セイコーエプソン株式会社 半導体装置、表示装置および電子機器
CN101359024B (zh) 2008-09-23 2012-05-30 友达光电（苏州）有限公司 电子装置显示面板的测试电路和显示面板
KR20100073009A (ko) * 2008-12-22 2010-07-01 한국전자통신연구원 다단 듀얼 연속 근사 레지스터 아날로그 디지털 변환기 및 이를 이용한 아날로그 디지털 변환 방법
TWI596741B (zh) * 2009-08-07 2017-08-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
JP5663231B2 (ja) * 2009-08-07 2015-02-04 株式会社半導体エネルギー研究所 発光装置
WO2011027701A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
KR101330421B1 (ko) * 2009-12-08 2013-11-15 엘지디스플레이 주식회사 게이트 인 패널 구조의 액정표시장치
KR101113354B1 (ko) * 2010-04-16 2012-02-29 삼성모바일디스플레이주식회사 표시 장치 및 그 제조방법
JP5489844B2 (ja) * 2010-04-27 2014-05-14 富士フイルム株式会社 電子装置
CN101859764B (zh) * 2010-06-03 2012-02-08 友达光电股份有限公司 静电防护电路及采用此种静电防护电路的显示装置
KR101815255B1 (ko) 2010-12-16 2018-01-08 삼성디스플레이 주식회사 유기전계발광표시장치 및 이에 적용되는 입력패드
TWI405325B (zh) 2011-01-19 2013-08-11 Global Unichip Corp 靜電放電保護電路
JP5724623B2 (ja) * 2011-05-23 2015-05-27 ソニー株式会社 信号伝達装置および撮像表示システム
KR102000738B1 (ko) * 2013-01-28 2019-07-23 삼성디스플레이 주식회사 정전기 방지 회로 및 이를 포함하는 표시 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001339051A (ja) * 2000-05-30 2001-12-07 Toshiba Corp 回路素子の保護回路
JP2006018165A (ja) * 2004-07-05 2006-01-19 Seiko Epson Corp 半導体装置、表示装置及び電子機器
JP2010097024A (ja) * 2008-10-17 2010-04-30 Epson Imaging Devices Corp 液晶表示装置
JP2011054936A (ja) * 2009-09-03 2011-03-17 Samsung Mobile Display Co Ltd 有機発光表示装置及びその製造方法

Also Published As

Publication number Publication date
EP2759874B1 (en) 2017-04-05
US10461144B2 (en) 2019-10-29
CN103972228B (zh) 2018-03-27
US20180342573A1 (en) 2018-11-29
US20150243726A1 (en) 2015-08-27
US10886357B2 (en) 2021-01-05
CN103972228A (zh) 2014-08-06
US9058770B2 (en) 2015-06-16
US20200066823A1 (en) 2020-02-27
KR102000738B1 (ko) 2019-07-23
US10199450B2 (en) 2019-02-05
US10026798B2 (en) 2018-07-17
US20190131380A1 (en) 2019-05-02
TW201430807A (zh) 2014-08-01
US20140210807A1 (en) 2014-07-31
KR20140096634A (ko) 2014-08-06
EP2759874A1 (en) 2014-07-30

Similar Documents

Publication Publication Date Title
JP2014146777A (ja) 静電気防止回路およびこれを含む表示装置
US11876099B2 (en) Displays with silicon and semiconducting oxide thin-film transistors
KR101739526B1 (ko) 유기 발광 표시 장치
US9761578B2 (en) Display device including electrostatic discharge circuit
JP7510350B2 (ja) アレイ基板及び表示装置
US9301377B2 (en) Circuit for preventing static electricity of a display panel and display device including the same
KR102181003B1 (ko) 정전기 방지 회로 및 이를 포함하는 표시 장치
KR102077327B1 (ko) 정전기 방지 회로 및 이를 포함하는 표시 장치
KR20240126501A (ko) 표시 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160411

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170328

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20170421

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20171114