JP2015141981A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2015141981A
JP2015141981A JP2014013449A JP2014013449A JP2015141981A JP 2015141981 A JP2015141981 A JP 2015141981A JP 2014013449 A JP2014013449 A JP 2014013449A JP 2014013449 A JP2014013449 A JP 2014013449A JP 2015141981 A JP2015141981 A JP 2015141981A
Authority
JP
Japan
Prior art keywords
film
semiconductor device
gas
manufacturing
conductor film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014013449A
Other languages
English (en)
Other versions
JP6207412B2 (ja
Inventor
徹 品木
Toru Shinaki
徹 品木
剛彦 斎藤
Takehiko Saito
剛彦 斎藤
由憲 近藤
Yoshinori Kondo
由憲 近藤
政俊 福島
Masatoshi Fukushima
政俊 福島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2014013449A priority Critical patent/JP6207412B2/ja
Priority to US14/593,028 priority patent/US9589787B2/en
Publication of JP2015141981A publication Critical patent/JP2015141981A/ja
Application granted granted Critical
Publication of JP6207412B2 publication Critical patent/JP6207412B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P70/00—Cleaning of wafers, substrates or parts of devices
    • H10P70/20—Cleaning during device manufacture
    • H10P70/27—Cleaning during device manufacture during, before or after processing of conductive materials, e.g. polysilicon or amorphous silicon layers
    • H10P70/273—Cleaning during device manufacture during, before or after processing of conductive materials, e.g. polysilicon or amorphous silicon layers the processing being a delineation of conductive layers, e.g. by RIE
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/26—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials
    • H10P50/264—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means
    • H10P50/266—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only
    • H10P50/269—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only pre- or post-treatments, e.g. anti-corrosion processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/286—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of organic materials
    • H10P50/287—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of organic materials by chemical means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/71—Etching of wafers, substrates or parts of devices using masks for conductive or resistive materials

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】半導体装置の信頼性を向上する。【解決手段】一実施の形態における半導体装置の製造方法は、パターニングしたレジスト膜を除去する工程を含み、パターニングしたレジスト膜を除去する工程は、（Ａ）少なくとも、酸素を含むガスを前記処理室に導入する工程、（Ｂ）前記酸素を含むガスをプラズマ化するための放電を開始する工程、（Ｃ）水蒸気あるいはアルコール蒸気を前記処理室に導入する工程、を有する。このとき、（Ｃ）工程は、（Ｂ）工程と同時か、あるいは、（Ｂ）工程後に実施される。【選択図】図１４

Description

本発明は、半導体装置の製造技術に関し、例えば、アルミニウムを主成分とする導体膜をパターニングする工程を有する半導体装置の製造技術に適用して有効な技術に関する。
特開平２−４９４２５号公報（特許文献１）および特開２０００−１２５１４号公報（特許文献２）には、レジスト膜を使用して、アルミニウムを主成分とする導体膜をパターニングした後、レジスト膜を除去する際の技術が記載されている。
特開平２−４９４２５号公報 特開２０００−１２５１４号公報
例えば、半導体装置には、アルミニウム配線が使用されることがあるが、このアルミニウム配線は、フォトリソグラフィ技術およびエッチング技術を使用することにより形成される。具体的には、アルミニウムを主成分とする導体膜上にレジスト膜を形成し、このレジスト膜に対して露光・現像処理を施すことにより、レジスト膜をパターニングする。その後、パターニングしたレジスト膜をマスクにしたエッチングにより、上述した導体膜をパターニングして、アルミニウム配線を形成する。
エッチングする際には、エッチングガスが使用されるが、通常、エッチング工程においては、アルミニウム配線の側面（側壁）にエッチングから保護するためのサイドウォールポリマを形成しながら、エッチングが行なわれる。
一方、エッチング終了後、サイドウォールポリマは不要となるため、サイドウォールポリマは除去される。ところが、本発明者が検討したところ、サイドウォールポリマの一部が何らかの理由で変質して、サイドウォールポリマの除去工程を実施しても、変質したサイドウォールポリマの一部分が除去されずに、アルミニウム配線の側面に残存していることが判明した。この残存しているサイドウォールポリマを本明細書では、「ポリマ残り」と呼ぶことにする。このような「ポリマ残り」が、例えば、配線間に跨って存在すると、「ポリマ残り」を介して配線間にショート不良が発生するおそれがある。したがって、「ポリマ残り」が発生する現状の半導体装置の製造工程においては、半導体装置の信頼性を向上する観点から改善の余地が存在する。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態における半導体装置の製造方法は、パターニングしたレジスト膜を除去する工程を含み、パターニングしたレジスト膜を除去する工程は、（Ａ）少なくとも、酸素を含むガスを前記処理室に導入する工程、（Ｂ）前記酸素を含むガスをプラズマ化するための放電を開始する工程、（Ｃ）水蒸気あるいはアルコール蒸気を前記処理室に導入する工程、を有する。このとき、（Ｃ）工程は、（Ｂ）工程と同時か、あるいは、（Ｂ）工程後に実施される。
一実施の形態によれば、半導体装置の信頼性を向上することができる。
アルミニウムを主成分とする導体膜をパターニングする工程の流れを示すフローチャートである。 レジスト膜の除去工程において、処理室内に導入されるガスの状態を示すグラフである。 「ポリマ残り」の発生メカニズムを説明する模式図である。 「ポリマ残り」の発生メカニズムを説明する模式図である。 「ポリマ残り」の発生メカニズムを説明する模式図である。 「ポリマ残り」の発生メカニズムを説明する模式図である。 「ポリマ残り」の発生メカニズムを説明する模式図である。 実施の形態１における導体膜のパターニング工程を説明する断面図である。 図８に続く導体膜のパターニング工程を説明する断面図である。 図９に続く導体膜のパターニング工程を説明する断面図である。 図１０に続く導体膜のパターニング工程を説明する断面図である。 図１１に続く導体膜のパターニング工程を説明する断面図である。 図１２に続く導体膜のパターニング工程を説明する断面図である。 実施の形態１におけるレジスト膜の除去工程において、処理室内に導入されるガスの状態を示すグラフである。 実施の形態１におけるレジスト膜の除去工程を説明する断面図である。 図１５に続くレジスト膜の除去工程を説明する断面図である。 図１６に続くレジスト膜の除去工程を説明する断面図である。 図１７に続くレジスト膜の除去工程を説明する断面図である。 変形例におけるレジスト膜の除去工程において、処理室内に導入されるガスの状態を示すグラフである。 変形例におけるレジスト膜の除去工程を説明する断面図である。 図２０に続くレジスト膜の除去工程を説明する断面図である。 図２１に続くレジスト膜の除去工程を説明する断面図である。 図２２に続くレジスト膜の除去工程を説明する断面図である。 図２３に続くレジスト膜の除去工程を説明する断面図である。 半導体装置の配線構造の一例を示す断面図である。 半導体装置の配線構造の他の一例を示す断面図である。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
また、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
（実施の形態１）
＜関連技術の説明＞
まず、アルミニウムを主成分とする導体膜をパターニングする一般的な技術としての関連技術について説明し、この関連技術に存在する改善の余地について説明する。
本明細書で、「主成分」とは、部材（層や膜）を構成する構成材料のうち、最も多く含まれている材料成分のことをいい、例えば、「アルミニウムを主成分とする導体膜」とは、導体膜の材料がアルミニウム（Ａｌ）を最も多く含んでいることを意味している。本明細書で「主成分」という言葉を使用する意図は、例えば、導体膜が基本的にアルミニウムから構成されているが、その他に不純物を含む場合を排除するものではないことを表現するために使用している。
例えば、半導体装置で一般的に使用されているアルミニウム配線に着目すると、このアルミニウム配線は、通常、チタン／窒化チタン膜からなるバリア導体膜でアルミニウム膜を挟んだ構成をしている。すなわち、アルミニウム配線は、第１バリア導体膜と、この第１バリア導体膜上に形成されたアルミニウム膜と、アルミニウム膜上に形成された第２バリア導体膜からなる。この場合、第１バリア導体膜とアルミニウム膜と第２バリア導体膜からなる積層膜を導体膜と呼ぶ場合、この導体膜は、アルミニウム膜が大部分を占めることになるため、「アルミニウムを主成分とする導体膜」となる。
また、本明細書でいうアルミニウム膜には、純粋なアルミニウム膜である場合だけでなく、アルミニウムにシリコンが添加されたアルミニウム合金膜（ＡｌＳｉ膜）や、アルミニウムにシリコンと銅が添加されたアルミニウム合金膜（ＡｌＳｉＣｕ膜）も含む広い概念で使用されており、これらのアルミニウム合金膜も「アルミニウムを主成分とする導体膜」に含まれることになる。つまり、本明細書でいう「アルミニウムを主成分とする導体膜」には、アルミニウム膜とバリア導体膜を含む導体膜にも使用されるとともに、アルミニウム膜自体がアルミニウム合金膜である場合にも使用されることになる。
図１は、アルミニウムを主成分とする導体膜をパターニングする工程の流れを示すフローチャートである。このフローチャートに沿って、アルミニウムを主成分とする導体膜をパターニングする工程の概要について説明する。
まず、例えば、スパッタリング法を使用することにより、下地膜上にアルミニウム（Ａｌ）を含む導体膜を形成する（Ｓ１０１）。次に、例えば、スピン塗布法を使用することにより、この導体膜上にレジスト膜を塗布する（Ｓ１０２）。そして、フォトリソグラフィ技術を使用することにより、レジスト膜をパターニングする（Ｓ１０３）。レジスト膜のパターニングは、配線形成部分をレジスト膜が覆い、その他の部分がレジスト膜から露出するように行なわれる。その後、パターニングしたレジスト膜をマスクにしたエッチングにより、導体膜をパターニングする（Ｓ１０４）。具体的に、導体膜のエッチング工程では、エッチングガスが使用されるが、通常、この導体膜のエッチング工程においては、さらに、エッチングガスとともにサイドウォールポリマ形成用ガスを導入することにより、導体膜の側面にエッチングから保護するためのサイドウォールポリマを形成しながら、エッチングが行なわれる。続いて、パターニングされたレジスト膜を除去した後（Ｓ１０５）、導体膜の側面に形成されているサイドウォールポリマを除去する（Ｓ１０６）。その後、パターニングした導体膜の表面を酸化させる不動態化処理を実施する（Ｓ１０７）。このようにして、アルミニウムを主成分とする導体膜のパターニングが行なわれる。
ところが、この関連技術について本発明者が検討したところ、サイドウォールポリマの除去工程を実施しても、サイドウォールポリマの一部分が除去されずに、パターニングされた導体膜の側面に残存していることが判明した。このような「ポリマ残り」が、例えば、パターニングされた導体膜間（配線間）に跨って存在すると、「ポリマ残り」を介して、パターニングされた導体膜間にショート不良が発生するおそれがある。また、「ポリマ残り」に覆われた導体膜の側面部分は、不動態化処理を実施しても、不動態化されずに耐腐食性が低いままとなる可能性がある。さらには、導体膜をパターニングした後、パターニングされた導体膜を覆うように層間絶縁膜が形成されるが、「ポリマ残り」が存在すると、「ポリマ残り」の下部に層間絶縁膜が形成されず、ボイド（隙間）が発生する可能性がある。このようなボイドが発生すると、ボイドと接する導体膜の部分が層間絶縁膜で固定されないことになり、この部分においてエレクトロマイグレーションが生じやすくなる。これにより、関連技術では、半導体装置の信頼性の低下を招くことになる。したがって、「ポリマ残り」が発生する現状の半導体装置の製造工程においては、半導体装置の信頼性を向上する観点から改善の余地が存在することがわかる。
この点に関し、本発明者は、関連技術に存在する問題点を改善する方法について検討した。まず初めに、サイドウォールポリマの除去工程を実施しても、サイドウォールポリマの一部分が除去されずに、パターニングされた導体膜の側面に残存している現象から、サイドウォールポリマの除去工程を改良すれば、関連技術に存在する問題点を解決することができるのではないかと考えた。ところが、「ポリマ残り」を詳細に調べて見ると、サイドウォールポリマの一部が何らかの理由で変質して「ポリマ残り」が発生していることを突き止めた。すなわち、「ポリマ残り」は、サイドウォールポリマが変質したものであり、サイドウォールポリマの除去工程を改良しても、サイドウォールポリマとは異質な「ポリマ残り」を除去することは困難であることが判明した。つまり、「ポリマ残り」を無くすためには、サイドウォールポリマの除去工程を改良で対応することができず、根本的に「ポリマ残り」の発生メカニズムを解明して、「ポリマ残り」が発生しないように工夫を施す必要があるとの結論に至った。
そこで、本発明者は、鋭意検討して、「ポリマ残り」の発生メカニズムに対する知見を獲得し、獲得した知見に基づいて、「ポリマ残り」の発生を抑制するための工夫を施している。以下では、まず、本発明者が解明した「ポリマ残り」の発生メカニズムについて説明し、その後、「ポリマ残り」の発生を抑制する工夫を施した本実施の形態１における技術的思想について説明することにする。本実施の形態１における技術的思想は、本発明者が解明した「ポリマ残り」の発生メカニズムに基づいて想到された技術的思想である。
＜「ポリマ残り」の発生メカニズム＞
本発明者の検討の結果、「ポリマ残り」の発生原因は、アルミニウムを主成分とする導体膜のパターニング工程の後に実施されるレジスト膜の除去工程にあることを突き止めた。さらに詳細には、レジスト膜の除去工程で処理室内に導入される水蒸気に「ポリマ残り」を発生させる原因があることがわかった。以下では、レジスト膜の除去工程で処理室内に導入される水蒸気によって、「ポリマ残り」が発生するメカニズムについて図面を参照しながら説明することにする。
図２は、レジスト膜の除去工程において、処理室内に導入されるガスの状態を示すグラフである。図２に示すように、レジスト膜の除去工程においては、まず、処理室内に酸素ガス（Ｏ２ガス）と水蒸気（Ｈ２Ｏ）が導入される。その後、処理室内の圧力が安定した状態になると、酸素ガスおよび水蒸気をプラズマ化するための放電を開始する。そして、プラズマ化した酸素ガスによって、レジスト膜の除去が実施される。以下に、レジスト膜の除去工程について具体的に説明する。
図３に示すように、導体膜のパターニングが終了すると、パターニングされた導体膜ＣＦが下地膜ＦＦ上に形成される。この導体膜ＣＦは、例えば、チタン／窒化チタン膜からなるバリア導体膜ＢＣＦ１と、バリア導体膜ＢＣＦ１上に形成されたアルミニウム膜ＡＦと、アルミニウム膜ＡＦ上に形成されたチタン／窒化チタン膜からなるバリア導体膜ＢＣＦ２とから構成されている。そして、この導体膜ＣＦ上には、例えば、酸窒化シリコン膜からなる反射防止膜ＡＲＣが形成され、この反射防止膜ＡＲＣ上にレジスト膜ＰＲが形成されている。さらに、導体膜ＣＦの側面には、サイドウォールポリマＳＷＰが形成されている。そして、導体膜ＣＦ上に形成されているレジスト膜ＰＲを除去するために、レジスト膜の除去工程が実施される。
レジスト膜の除去工程では、まず、半導体基板（半導体ウェハ）が処理室内に搬入される。そして、半導体基板が搬入された処理室内に酸素ガスと水蒸気が導入される。図３では、パターニングされた導体膜ＣＦおよび導体膜ＣＦ上に形成されているレジスト膜ＰＲの周囲に、酸素ガスを構成する酸素分子や水蒸気を構成する水分子が拡散している様子が模式的に示されている。ここで、酸素ガスは、レジスト膜ＰＲをアッシングする目的で導入されるアッシングガスであり、水蒸気は、サイドウォールポリマＳＷＰ中に含まれるハロゲンの脱ハロゲン化やサイドウォールポリマＳＷＰ中に含まれるアルミニウム（Ａｌ）を不動態化して耐腐食性を向上させる目的で導入される。この水蒸気は、例えば、ヒーティングあるいはバブリングにより蒸気のまま処理室内に導入される。
関連技術においては、放電を開始する前に酸素ガスおよび水蒸気が処理室内に導入されている。このため、図４に示すように、サイドウォールポリマＳＷＰの周囲には、酸素分子や水分子が存在することになる。このとき、例えば、水分子がサイドウォールポリマＳＷＰの表面に付着することが考えられる、この場合、サイドウォールポリマＳＷＰが水分子を吸湿することにより膨潤して変質する。この結果、サイドウォールポリマＳＷＰの一部分に、水分子を吸湿することによりサイドウォールポリマＳＷＰから変質したポリマ残りＫＰが形成される。すなわち、関連技術においては、サイドウォールポリマＳＷＰに水蒸気を構成する水分子が吸湿することが原因となって、ポリマ残りＫＰが形成される。
その後、図５に示すように、処理室内に導入された酸素ガスや水蒸気をプラズマ化するために放電（着火）を開始する。これにより、酸素ガスおよび水蒸気がプラズマ化される。具体的には、図５に示すように、Ｏラジカル（＊Ｏ）、ＯＨラジカル（＊ＯＨ）、Ｈラジカル（＊Ｈ）が形成される。この結果、図６に示すように、Ｏラジカル、ＯＨラジカル、Ｈラジカルによって、レジスト膜ＰＲが除去される。
以上のようにして、レジスト膜の除去工程が実施される。その後、図７に示すように、例えば、アンモニアと酢酸と水との混合液や、フッ化アンモニア系の水溶液などからなる薬液を使用することにより、サイドウォールポリマＳＷＰを除去する。ただし、ポリマ残りＫＰは、サイドウォールポリマＳＷＰとは異質な成分から構成されているため、サイドウォールポリマＳＷＰの除去工程を実施しても除去されずに導体膜ＣＦの側面に残存することになる。この結果、関連技術においては、導体膜ＣＦの側面に残存するポリマ残りＫＰに起因して、半導体装置の信頼性が低下する可能性が高くなる。
上述したように、ポリマ残りＫＰの発生原因としては、サイドウォールポリマＳＷＰが水分子を吸湿することにより膨潤して変質することが主要因として考えられる。つまり、関連技術においては、処理室内に酸素ガスとともに水蒸気を導入しており、この水蒸気を構成する水分子がサイドウォールポリマＳＷＰに付着することが、ポリマ残りＫＰの発生原因と考えることができる。したがって、ポリマ残りＫＰを発生させないためには、水分子の供給源である水蒸気を処理室内に導入しないことが考えられるが、処理室内に水蒸気を導入しないと、サイドウォールポリマ中に含まれるハロゲンの脱ハロゲン化やサイドウォールポリマ中に含まれるアルミニウム（Ａｌ）を不動態化して耐腐食性を向上させることが困難になってしまう。
そこで、本実施の形態１では、サイドウォールポリマＳＷＰ中に含まれるハロゲンの脱ハロゲン化やサイドウォールポリマＳＷＰ中に含まれるアルミニウム（Ａｌ）を不動態化して耐腐食性を向上させる機能を有する水蒸気を処理室内に導入することを前提として、サイドウォールポリマＳＷＰが水分子を吸湿することにより膨潤して変質することを抑制する工夫を施している。つまり、本実施の形態１では、上述したポリマ残りＫＰの発生メカニズムを的確に把握した上で、サイドウォールポリマＳＷＰが水分子を吸湿するというポリマ残りの発生原因をできるだけ生じさせないようにする工夫を施している。以下に、この工夫を施した本実施の形態１における技術的思想について説明することにする。
＜実施の形態１における半導体装置の製造方法＞
まず、図８に示すように、例えば、半導体基板（半導体ウェハ）上に形成された酸化シリコン膜からなる下地膜ＦＦ上に、アルミニウムを主成分とする導体膜ＣＦを形成する。導体膜ＣＦは、例えば、バリア導体膜ＢＣＦ１と、バリア導体膜ＢＣＦ１上に形成されたアルミニウム膜ＡＦと、アルミニウム膜ＡＦ上に形成されたバリア導体膜ＢＣＦ２とから構成される。バリア導体膜ＢＣＦ１およびバリア導体膜ＢＣＦ２は、例えば、チタン膜と窒化チタン膜の積層膜であるチタン／窒化チタン膜から形成され、例えば、スパッタリング法を使用することにより形成することができる。一方、アルミニウム膜ＡＦは、例えば、純粋なアルミニウムや、アルミニウムにシリコンを添加したアルミニウム合金（ＡｌＳｉ）や、アルミニウムにシリコンと銅とを添加したアルミニウム合金（ＡｌＳｉＣｕ）から構成され、例えば、スパッタリング法を使用することにより形成することができる。
そして、図８に示すように、導体膜ＣＦ上に反射防止膜ＡＲＣを形成する。反射防止膜ＡＲＣは、例えば、酸窒化シリコン膜から形成され、例えば、ＣＶＤ（Chemical Vapor Deposition）法を使用することにより形成される。
次に、図９に示すように、反射防止膜ＡＲＣ上に、例えば、スピン塗布法を使用することにより、レジスト膜ＰＲを形成する。その後、図１０に示すように、フォトリソグラフィ技術を使用することにより、レジスト膜ＰＲをパターニングする。レジスト膜ＰＲのパターニングは、例えば、配線形成部分をレジスト膜が覆い、その他の部分がレジスト膜から露出するように行なわれる。
続いて、図１１に示すように、パターニングしたレジスト膜ＰＲをマスクとしたエッチングにより、アルミニウムを主成分とする導体膜ＣＦをパターニングする。具体的には、導体膜ＣＦを形成した半導体基板を処理室内に搬入し、この処理室内にエッチングガスを導入する。エッチングガスとしては、例えば、Ｃｌ２、ＢＣｌ３、ＣＣｌ４に代表される塩素系ガスが使用される。さらに、導体膜ＣＦのパターニング工程においては、エッチングガスとともにサイドウォールポリマ形成用ガスを導入することにより、導体膜ＣＦの側面にエッチングから保護するためのサイドウォールポリマＳＷＰを形成しながら、パターニングが行なわれる。サイドウォールポリマ形成用ガスとしては、例えば、メタン（ＣＨ４）やエチレン（Ｃ２Ｈ４）などが使用される。このように、導体膜ＣＦのパターニング工程においては、処理室内にエッチングガスだけでなく、サイドウォールポリマ形成用ガスも導入され、さらには、希釈ガスとして機能するアルゴン（Ａｒ）も導入される。
このようにして、レジスト膜ＰＲで覆われていない導体膜ＣＦの部分は、導入されたエッチングガスと反応してエッチングされる。一方、レジスト膜ＰＲで覆われている導体膜ＣＦの部分は、エッチングガスにさらされていないため、エッチングされない。このため、パターニングされたレジスト膜ＰＲに対応して、導体膜ＣＦがパターニングされる。このとき、サイドウォールポリマ形成用ガスによって、パターニングされつつある導体膜ＣＦの側面には、サイドウォールポリマＳＷＰが形成され、このサイドウォールポリマＳＷＰによって、導体膜ＣＦの側面からのエッチングが抑制される。すなわち、パターニングされつつある導体膜ＣＦの側面には、サイドウォールポリマＳＷＰが形成されることによって、エッチングから保護される。このサイドウォールポリマＳＷＰは、原料となるサイドウォールポリマ形成用ガスに含まれる炭素（Ｃ）を主成分とする高分子から構成されるが、導体膜ＣＦとエッチングガスとの反応生成物であるアルミニウム塩化物やチタン塩化物も含まれる。以上のようにして、パターニングしたレジスト膜ＰＲをマスクとしたエッチングが実施されることにより、アルミニウムを主成分とする導体膜ＣＦがパターニングされる。具体的には、図１１に示すように、レジスト膜ＰＲで覆われた部分においては、導体膜ＣＦおよび反射防止膜ＡＲＣが残存し、レジスト膜ＰＲから露出している部分においては、導体膜ＣＦおよび反射防止膜ＡＲＣがエッチングされて下地膜ＦＦが露出する。そして、残存する導体膜ＣＦの側面およびレジスト膜ＰＲの側面には、サイドウォールポリマＳＷＰが形成されている。
次に、図１２に示すように、レジスト膜ＰＲを除去する。このレジスト膜ＰＲの除去工程においては、半導体基板（半導体ウェハ）が処理室内に搬入される。そして、半導体基板が搬入された処理室内に酸素ガスが導入される。酸素ガスは、レジスト膜ＰＲをアッシングする目的で導入されるアッシングガスである。ここで、本実施の形態１でも、サイドウォールポリマＳＷＰ中に含まれるハロゲンの脱ハロゲン化やサイドウォールポリマＳＷＰ中に含まれるアルミニウム（Ａｌ）を不動態化して耐腐食性を向上させる目的で処理室内に水蒸気も導入される。ただし、本実施の形態１では、水蒸気を処理室内に導入するタイミングが関連技術と相違する。すなわち、本実施の形態１の特徴は、酸素ガスと同時期に水蒸気を処理室内に導入するのではなく、酸素ガスを処理室に導入した後、酸素ガスに対して放電を開始した時点で、処理室内に水蒸気を導入する点にある。つまり、本実施の形態１では、処理室内にプラズマが形成された時点で、処理室内に水蒸気が導入される。これにより、本実施の形態１によれば、処理室内に導入された水蒸気は、直ちにプラズマによってエネルギーを与えられて、ＯＨラジカルやＨラジカルに解離する。このことは、処理室内に導入された水蒸気を構成する水分子がサイドウォールポリマＳＷＰに付着する時間が与えられることなく、水分子がＯＨラジカルやＨラジカルに解離することを意味する。したがって、本実施の形態１によれば、サイドウォールポリマＳＷＰが水分子を吸湿することにより膨潤して変質することを抑制することができるのである。つまり、本実施の形態１における技術的思想は、水分子がサイドウォールポリマＳＷＰに付着する前に、水蒸気をＯＨラジカルやＨラジカルに解離させれば、サイドウォールポリマＳＷＰが水分子を吸湿することにより膨潤して変質することを抑制できる点に着目して想到されたものである。言い換えれば、本実施の形態１における技術的思想は、水蒸気がＯＨラジカルやＨラジカルに解離すれば、解離したＯＨラジカルやＨラジカルによって、サイドウォールポリマＳＷＰが膨潤して変質することはない点に着目して想到されたものである。
この点に着目して、本実施の形態１では、予め処理室内に水蒸気を導入するのではなく、処理室内に酸素ガスを導入した後、この酸素ガスを放電させてプラズマを生成した段階で、水蒸気を処理室内に導入している。このように本実施の形態１において、水蒸気を処理室内に導入するタイミングは、酸素ガスを処理室内に導入するタイミングよりも遅く、かつ、酸素ガスをプラズマ化させるための放電（着火）を開始するタイミングと同時である。この結果、本実施の形態１によれば、処理室内に導入された水蒸気は、直ちにプラズマ雰囲気中にさらされるため、水分子がサイドウォールポリマＳＷＰにほとんど付着することなく、ＯＨラジカルやＨラジカルに解離する。このことから、本実施の形態１によれば、図１２に示すように、サイドウォールポリマＳＷＰに変質した「ポリマ残り」が形成されることなく、レジスト膜ＰＲを除去することができる。
続いて、図１３に示すように、例えば、アンモニアと酢酸と水との混合液や、フッ化アンモニア系の水溶液などからなる薬液を使用することにより、サイドウォールポリマＳＷＰを除去する。このとき、本実施の形態１において、サイドウォールポリマＳＷＰとは異質な成分から構成されている「ポリマ残り」が形成されていないため、サイドウォールポリマＳＷＰの除去工程を実施することにより、「ポリマ残り」が残存することなく、導体膜ＣＦの側面に形成されているサイドウォールポリマＳＷＰが完全に除去される。これにより、本実施の形態１によれば、変質した「ポリマ残り」に起因する半導体装置の信頼性低下を抑制することができる。逆の言い方をすれば、本実施の形態１では、レジスト膜ＰＲの除去工程において、サイドウォールポリマＳＷＰに変質した「ポリマ残り」が形成されないため、半導体装置の信頼性を向上させることができる。
その後、パターニングされた導体膜ＣＦの露出面に対して不動態化処理を実施する。具体的に、不動態化処理は、酸素ガス、あるいは、オゾンガスを半導体ウェハの周囲に導入することにより実施される。この結果、導体膜ＣＦの露出面が酸化されて、導体膜ＣＦの露出面に不動態膜が形成されることになる。この結果、導体膜ＣＦの耐腐食性が向上することになる。以上のようにして、本実施の形態１における半導体装置の製造工程において、信頼性の高い導体膜のパターニングが実施されることになる。
＜実施の形態１における特徴＞
上述したように、本実施の形態１における特徴点は、レジスト膜を除去する工程において、酸素ガスを処理室に導入した後、酸素ガスに対して放電を開始した時点で、処理室内に水蒸気を導入する点にあるが、以下に、この特徴点について図面を参照して説明する。
図１４は、本実施の形態１におけるレジスト膜の除去工程において、処理室内に導入されるガスの状態を示すグラフである。図１４に示すように、本実施の形態１におけるレジスト膜の除去工程においては、まず、処理室内に酸素ガス（Ｏ２ガス）が導入される。その後、処理室内の圧力が安定した状態になると、酸素ガスをプラズマ化するための放電を開始すると同時に、処理室内に水蒸気（Ｈ２Ｏ）が導入される。そして、プラズマ化した酸素ガスによって、レジスト膜の除去が実施される。例えば、図１４において、酸素ガスと水蒸気を合わせた圧力は、１００（Ｐａ）〜３００（Ｐａ）程度である。また、酸素ガスの流量は、例えば、５００（ｍｌ／ｍｉｎ）〜９０００（ｍｌ／ｍｉｎ）程度であり、水蒸気の流量は、例えば、１００（ｍｌ／ｍｉｎ）〜１０００（ｍｌ／ｍｉｎ）程度である。
図１５に示すように、関連技術と同様に本実施の形態１においても、導体膜ＣＦのパターニングが終了すると、パターニングされた導体膜ＣＦが下地膜ＦＦ上に形成される。この導体膜ＣＦは、例えば、チタン／窒化チタン膜からなるバリア導体膜ＢＣＦ１と、バリア導体膜ＢＣＦ１上に形成されたアルミニウム膜ＡＦと、アルミニウム膜ＡＦ上に形成されたチタン／窒化チタン膜からなるバリア導体膜ＢＣＦ２とから構成されている。そして、この導体膜ＣＦ上には、例えば、酸窒化シリコン膜からなる反射防止膜ＡＲＣが形成され、この反射防止膜ＡＲＣ上にレジスト膜ＰＲが形成されている。さらに、導体膜ＣＦの側面には、サイドウォールポリマＳＷＰが形成されている。そして、導体膜ＣＦ上に形成されているレジスト膜ＰＲを除去するために、レジスト膜ＰＲの除去工程が実施される。
本実施の形態１におけるレジスト膜ＰＲの除去工程では、まず、半導体基板（半導体ウェハ）が処理室内に搬入される。そして、半導体基板が搬入された処理室内に酸素ガスが導入される。図１５では、パターニングされた導体膜ＣＦおよび導体膜ＣＦ上に形成されているレジスト膜ＰＲの周囲に、酸素ガスを構成する酸素分子が拡散している様子が模式的に示されている。ここで、酸素ガスは、レジスト膜ＰＲをアッシングする目的で導入されるアッシングガスである。なお、本実施の形態１におけるレジスト膜ＰＲの除去工程においては、酸素ガスとともに、ＣＦ４などのフッ素を含むガスを処理室内に導入してもよい。このフッ素を含むガスは、例えば、導入しない場合よりもレジスト膜ＰＲの除去速度を向上させる機能を有する。また、本実施の形態１におけるレジスト膜ＰＲの除去工程においては、酸素ガスとともに、窒素を含むガスを処理室内に導入してもよい。この窒素を含むガスは、導入しない場合よりも放電の広がりを増加させる機能を有する。
その後、図１６に示すように、処理室内に導入された酸素ガスをプラズマ化するために放電（着火）を開始する。これにより、酸素ガスがプラズマ化される。さらに、本実施の形態１では、酸素ガスをプラズマ化するために放電（着火）を開始すると同時に、水蒸気を処理室内に導入する。水蒸気は、サイドウォールポリマＳＷＰ中に含まれるハロゲンの脱ハロゲン化やサイドウォールポリマＳＷＰ中に含まれるアルミニウム（Ａｌ）を不動態化して耐腐食性を向上させる機能を有している。水蒸気は、例えば、ヒーティングあるいはバブリングにより蒸気のまま処理室内に導入される。
ここで、本実施の形態１において、処理室内に導入された水蒸気は、直ちにプラズマ雰囲気中にさらされるため、水分子がサイドウォールポリマＳＷＰにほとんど付着することなく、ＯＨラジカルやＨラジカルに解離する。このことから、本実施の形態１によれば、サイドウォールポリマＳＷＰに変質した「ポリマ残り」が形成されることを抑制することができる。このように本実施の形態１では、酸素ガスがプラズマ化して、Ｏラジカル（＊Ｏ）が形成されるとともに、プラズマ化した酸素ガスによるプラズマ雰囲気が形成されると同時に水蒸気が処理室内に導入されるため、図１６に示すように、水蒸気は、直ちにプラズマ雰囲気からエネルギーを供給されて、ＯＨラジカル（＊ＯＨ）やＨラジカル（＊Ｈ）に解離する。この結果、図１７に示すように、Ｏラジカル、ＯＨラジカル、Ｈラジカルによって、レジスト膜ＰＲが除去される。また、これらのラジカルによって、サイドウォールポリマＳＷＰ中に含まれるハロゲンの脱ハロゲン化やサイドウォールポリマＳＷＰ中に含まれるアルミニウム（Ａｌ）を不動態化が進行する。
続いて、図１８に示すように、例えば、アンモニアと酢酸と水との混合液や、フッ化アンモニア系の水溶液などからなる薬液を使用することにより、サイドウォールポリマＳＷＰを除去する。このとき、本実施の形態１において、サイドウォールポリマＳＷＰとは異質な成分から構成されている「ポリマ残り」が形成されていないため、サイドウォールポリマＳＷＰの除去工程を実施することにより、「ポリマ残り」が残存することなく、導体膜ＣＦの側面に形成されているサイドウォールポリマＳＷＰが完全に除去される。これにより、本実施の形態１によれば、変質した「ポリマ残り」に起因する半導体装置の信頼性低下を抑制することができる。そして、パターニングされた導体膜ＣＦの露出面に対して不動態化処理を実施することにより、本実施の形態１における導体膜ＣＦのパターニングが終了する。
＜変形例＞
続いて、本実施の形態１の変形例について説明する。本変形例における特徴点は、レジスト膜を除去する工程において、酸素ガスを処理室に導入した後、酸素ガスに対して放電を開始し、さらにその後、処理室内に水蒸気を導入する点にある。以下に、この変形例における特徴点について図面を参照して説明する。
図１９は、本変形例におけるレジスト膜の除去工程において、処理室内に導入されるガスの状態を示すグラフである。図１９に示すように、本変形例におけるレジスト膜の除去工程においては、まず、処理室内に酸素ガス（Ｏ２ガス）が導入される。その後、処理室内の圧力が安定した状態になると、酸素ガスをプラズマ化するための放電を開始し、さらにその後、処理室内に水蒸気（Ｈ２Ｏ）が導入される。そして、プラズマ化した酸素ガスによって、レジスト膜の除去が実施される。
図２０に示すように、実施の形態１と同様に本変形例においても、導体膜ＣＦのパターニングが終了すると、パターニングされた導体膜ＣＦが下地膜ＦＦ上に形成される。この導体膜ＣＦは、例えば、チタン／窒化チタン膜からなるバリア導体膜ＢＣＦ１と、バリア導体膜ＢＣＦ１上に形成されたアルミニウム膜ＡＦと、アルミニウム膜ＡＦ上に形成されたチタン／窒化チタン膜からなるバリア導体膜ＢＣＦ２とから構成されている。そして、この導体膜ＣＦ上には、例えば、酸窒化シリコン膜からなる反射防止膜ＡＲＣが形成され、この反射防止膜ＡＲＣ上にレジスト膜ＰＲが形成されている。さらに、導体膜ＣＦの側面には、サイドウォールポリマＳＷＰが形成されている。そして、導体膜ＣＦ上に形成されているレジスト膜ＰＲを除去するために、レジスト膜ＰＲの除去工程が実施される。
本変形例におけるレジスト膜ＰＲの除去工程では、まず、半導体基板（半導体ウェハ）が処理室内に搬入される。そして、半導体基板が搬入された処理室内に酸素ガスが導入される。図２０では、パターニングされた導体膜ＣＦおよび導体膜ＣＦ上に形成されているレジスト膜ＰＲの周囲に、酸素ガスを構成する酸素分子が拡散している様子が模式的に示されている。
その後、図２１に示すように、処理室内に導入された酸素ガスをプラズマ化するために放電（着火）を開始する。これにより、酸素ガスがプラズマ化される。続いて、本変形例では、酸素ガスをプラズマ化した後、図２２に示すように、水蒸気を処理室内に導入する。この水蒸気は、例えば、ヒーティングあるいはバブリングにより蒸気のまま処理室内に導入される。
ここで、本変形例においても、処理室内に導入された水蒸気は、直ちにプラズマ雰囲気中にさらされるため、水分子がサイドウォールポリマＳＷＰにほとんど付着することなく、ＯＨラジカルやＨラジカルに解離する。このことから、本変形例によれば、サイドウォールポリマＳＷＰに変質した「ポリマ残り」が形成されることを抑制することができる。このように本変形例では、酸素ガスがプラズマ化して、Ｏラジカル（＊Ｏ）が形成されるとともに、プラズマ化した酸素ガスによるプラズマ雰囲気が形成された後に、水蒸気が処理室内に導入されるため、図２２に示すように、水蒸気は、直ちにプラズマ雰囲気からエネルギーを供給されて、ＯＨラジカル（＊ＯＨ）やＨラジカル（＊Ｈ）に解離する。この結果、図２３に示すように、Ｏラジカル、ＯＨラジカル、Ｈラジカルによって、レジスト膜ＰＲが除去される。また、これらのラジカルによって、サイドウォールポリマＳＷＰ中に含まれるハロゲンの脱ハロゲン化やサイドウォールポリマＳＷＰ中に含まれるアルミニウム（Ａｌ）を不動態化が進行する。
本変形例では、実施の形態１のように酸素ガスのプラズマ化を開始すると同時ではなく、酸素ガスのプラズマ化を開始した後に、水蒸気を処理室内に導入している。このため、本変形例によれば、水蒸気が処理室内に導入されると確実に、既に生成されているプラズマ雰囲気中にさらされるため、水分子がサイドウォールポリマＳＷＰにほとんど付着することなく、ＯＨラジカルやＨラジカルに解離する。このことから、本変形例によれば、実施の形態１よりも確実に、サイドウォールポリマＳＷＰに変質した「ポリマ残り」が形成されることを抑制することができる。つまり、水分子がサイドウォールポリマＳＷＰに付着することによる「ポリマ残り」を確実に抑制する観点から、実施の形態１よりも本変形例には優位性があると考えることができる。
続いて、図２４に示すように、例えば、アンモニアと酢酸と水との混合液や、フッ化アンモニア系の水溶液などからなる薬液を使用することにより、サイドウォールポリマＳＷＰを除去する。このとき、本変形例においても、サイドウォールポリマＳＷＰとは異質な成分から構成されている「ポリマ残り」が形成されていないため、サイドウォールポリマＳＷＰの除去工程を実施することにより、「ポリマ残り」が残存することなく、導体膜ＣＦの側面に形成されているサイドウォールポリマＳＷＰが完全に除去される。これにより、本変形例によっても、変質した「ポリマ残り」に起因する半導体装置の信頼性低下を抑制することができる。そして、パターニングされた導体膜ＣＦの露出面に対して不動態化処理を実施することにより、本変形例における導体膜ＣＦのパターニングが終了する。
＜半導体装置への適用例＞
上述した本実施の形態１や本変形例における導体膜ＣＦのパターニング工程は、例えば、アルミニウムを主成分とする配線を含む半導体装置の配線工程に幅広く適用することができる。例えば、図２５には、層間絶縁膜ＩＬで覆われた半導体装置の配線構造の一例が示されている。具体的に、図２５には、アルミニウムを主成分とする下層配線Ｌ１と、アルミニウムを主成分とする上層配線Ｌ２とが、タングステンを主成分とするプラグＰＬＧで電気的に接続された配線構造が示されている。図２５に示される下層配線Ｌ１や上層配線Ｌ２のパターニングには、本実施の形態１や本変形例における技術的思想（導体膜のパターニング）を適用することができる。この結果、図２５に示される下層配線Ｌ１や上層配線Ｌ２の信頼性を向上することができる。
また、例えば、図２６には、層間絶縁膜ＩＬで覆われた半導体装置の配線構造の他の一例が示されている。具体的に、図２６には、「ダマシン法」で形成された銅を主成分とするプラグＰＬＧ１および下層配線Ｌ１と、アルミニウムを主成分とする上層配線Ｌ２とが、タングステンを主成分とするプラグＰＬＧ２で電気的に接続された配線構造が示されている。このとき、図２６に示される上層配線Ｌ２のパターニングには、本実施の形態１や本変形例における技術的思想（導体膜のパターニング）を適用することができる。この結果、図２６に示される上層配線Ｌ２の信頼性を向上することができる。
（実施の形態２）
前記実施の形態１では、レジスト膜ＰＲの除去工程において、酸素ガスの他に、サイドウォールポリマＳＷＰ中に含まれるハロゲンの脱ハロゲン化やサイドウォールポリマＳＷＰ中に含まれるアルミニウム（Ａｌ）を不動態化して耐腐食性を向上させる機能を有するガスとして水蒸気を導入する例について説明した。本実施の形態２では、上述した水蒸気に替えて、同様の機能を有するアルコール蒸気を導入する例について説明する。
例えば、レジスト膜ＰＲの除去工程において、酸素ガスの他に、水蒸気ではなく、メタノール蒸気（ＣＨ３ＯＨ）やエタノール蒸気（Ｃ２Ｈ５ＯＨ）に代表されるアルコール蒸気を導入する場合がある。この場合においても、例えば、アルコール分子がサイドウォールポリマＳＷＰの表面に付着して、サイドウォールポリマＳＷＰがアルコール分子を吸湿することにより膨潤して変質することが考えられる。そして、サイドウォールポリマＳＷＰの一部分に、アルコール分子を吸湿することによりサイドウォールポリマＳＷＰから変質したポリマ残りＫＰが形成されると推測することができる。
このことから、本実施の形態２におけるレジスト膜ＰＲの除去工程おいても、前記実施の形態１や前記変形例で説明した技術的思想を適用することが有用である。すなわち、本実施の形態２における半導体装置の製造方法は、（ａ）アルミニウムを主成分とする導体膜が形成された半導体ウェハを用意する工程、（ｂ）前記導体膜上にレジスト膜を形成する工程、（ｃ）前記レジスト膜をパターニングする工程を備える。そして、さらに、本実施の形態２における半導体装置の製造方法は、（ｄ）パターニングした前記レジスト膜をマスクとしたエッチングにより、前記導体膜をパターニングする工程、（ｅ）パターニングした前記レジスト膜を除去する工程を備える。このとき、（ｄ）工程は、（ｄ１）前記半導体ウェハを処理室に搬入する工程、（ｄ２）少なくとも、前記導体膜をエッチングするためのエッチングガスと、パターニングされつつある前記導体膜の側面を覆うサイドウォールポリマを形成するためのサイドウォールポリマ形成用ガスと、を前記処理室に導入して、前記導体膜をエッチングする工程を有する。また、（ｅ）工程は、（ｅ１）少なくとも、酸素を含むガスを前記処理室に導入する工程、（ｅ２）前記酸素を含むガスをプラズマ化するための放電を開始する工程、（ｅ３）メタノール蒸気やエタノール蒸気に代表されるアルコール蒸気を前記処理室に導入する工程を有する。このとき、（ｅ３）工程は、（ｅ２）工程と同時か、あるいは、（ｅ２）工程後に実施する。これにより、本実施の形態２においても、レジスト膜ＰＲの除去工程において、サイドウォールポリマＳＷＰに変質した「ポリマ残り」が形成されないため、半導体装置の信頼性を向上させることができる。
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
ＡＦ アルミニウム膜
ＡＲＣ 反射防止膜
ＢＣＦ１ バリア導体膜
ＢＣＦ２ バリア導体膜
ＣＦ 導体膜
ＦＦ 下地膜
ＫＰ ポリマ残り
ＰＲ レジスト膜
ＳＷＰ サイドウォールポリマ

Claims (13)

  1. （ａ）アルミニウムを主成分とする導体膜が形成された半導体ウェハを用意する工程、
    （ｂ）前記導体膜上にレジスト膜を形成する工程、
    （ｃ）前記レジスト膜をパターニングする工程、
    （ｄ）パターニングした前記レジスト膜をマスクとしたエッチングにより、前記導体膜をパターニングする工程、
    （ｅ）パターニングした前記レジスト膜を除去する工程、
    を備え、
    前記（ｄ）工程は、
    （ｄ１）前記半導体ウェハを処理室に搬入する工程、
    （ｄ２）少なくとも、前記導体膜をエッチングするためのエッチングガスと、パターニングされつつある前記導体膜の側面を覆うサイドウォールポリマを形成するためのサイドウォールポリマ形成用ガスと、を前記処理室に導入して、前記導体膜をエッチングする工程、
    を有し、
    前記（ｅ）工程は、
    （ｅ１）少なくとも、酸素を含むガスを前記処理室に導入する工程、
    （ｅ２）前記酸素を含むガスをプラズマ化するための放電を開始する工程、
    （ｅ３）水蒸気を前記処理室に導入する工程、
    を有し、
    前記（ｅ３）工程は、前記（ｅ２）工程と同時か、あるいは、前記（ｅ２）工程後に実施する、半導体装置の製造方法。
  2. 請求項１に記載の半導体装置の製造方法において、
    （ｆ）前記（ｅ）工程後、前記サイドウォールポリマを除去する工程を有する、半導体装置の製造方法。
  3. 請求項２に記載の半導体装置の製造方法において、
    （ｇ）前記（ｆ）工程後、パターニングされた前記導体膜の露出面に対して不動態化処理を実施する工程を有する、半導体装置の製造方法。
  4. 請求項３に記載の半導体装置の製造方法において、
    前記（ｇ）工程は、酸素ガス、あるいは、オゾンガスを前記半導体ウェハの周囲に導入することにより実施する、半導体装置の製造方法。
  5. 請求項１に記載の半導体装置の製造方法において、
    前記導体膜は、Ａｌ膜、ＡｌＳｉ膜、ＡｌＳｉＣｕ膜のいずれかの膜を含む、半導体装置の製造方法。
  6. 請求項１に記載の半導体装置の製造方法において、
    前記導体膜は、アルミニウムを主成分とする膜と、前記膜を挟むバリア導体膜とから構成されている、半導体装置の製造方法。
  7. 請求項１に記載の半導体装置の製造方法において、
    前記エッチングガスは、Ｃｌ２ガス、ＢＣｌ３ガス、ＣＣｌ４ガスのいずれかのガスを含む、半導体装置の製造方法。
  8. 請求項１に記載の半導体装置の製造方法において、
    前記サイドウォールポリマ形成用ガスは、ＣＨ４ガス、Ｃ２Ｈ４ガスのいずれかのガスを含む、半導体装置の製造方法。
  9. 請求項１に記載の半導体装置の製造方法において、
    前記（ｄ２）工程は、さらに、希釈ガスとして機能するＡｒガスも前記処理室に導入する、半導体装置の製造方法。
  10. 請求項１に記載の半導体装置の製造方法において、
    前記（ｅ１）工程は、さらに、導入しない場合よりも前記レジスト膜の除去速度を向上させる機能を有するフッ素を含むガスを前記処理室に導入する、半導体装置の製造方法。
  11. 請求項１に記載の半導体装置の製造方法において、
    前記（ｅ１）工程は、さらに、導入しない場合よりも前記放電の広がりを増加させる機能を有する窒素を含むガスを前記処理室に導入する、半導体装置の製造方法。
  12. （ａ）アルミニウムを主成分とする導体膜が形成された半導体ウェハを用意する工程、
    （ｂ）前記導体膜上にレジスト膜を形成する工程、
    （ｃ）前記レジスト膜をパターニングする工程、
    （ｄ）パターニングした前記レジスト膜をマスクとしたエッチングにより、前記導体膜をパターニングする工程、
    （ｅ）パターニングした前記レジスト膜を除去する工程、
    を備え、
    前記（ｄ）工程は、
    （ｄ１）前記半導体ウェハを処理室に搬入する工程、
    （ｄ２）少なくとも、前記導体膜をエッチングするためのエッチングガスと、パターニングされつつある前記導体膜の側面を覆うサイドウォールポリマを形成するためのサイドウォールポリマ形成用ガスと、を前記処理室に導入して、前記導体膜をエッチングする工程、
    を有し、
    前記（ｅ）工程は、
    （ｅ１）少なくとも、酸素を含むガスを前記処理室に導入する工程、
    （ｅ２）前記酸素を含むガスをプラズマ化するための放電を開始する工程、
    （ｅ３）アルコール蒸気を前記処理室に導入する工程、
    を有し、
    前記（ｅ３）工程は、前記（ｅ２）工程と同時か、あるいは、前記（ｅ２）工程後に実施する、半導体装置の製造方法。
  13. 請求項１２に記載の半導体装置の製造方法において、
    前記アルコール蒸気は、メタノール蒸気、あるいは、エタノール蒸気を含む、半導体装置の製造方法。
JP2014013449A 2014-01-28 2014-01-28 半導体装置の製造方法 Expired - Fee Related JP6207412B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014013449A JP6207412B2 (ja) 2014-01-28 2014-01-28 半導体装置の製造方法
US14/593,028 US9589787B2 (en) 2014-01-28 2015-01-09 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014013449A JP6207412B2 (ja) 2014-01-28 2014-01-28 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2015141981A true JP2015141981A (ja) 2015-08-03
JP6207412B2 JP6207412B2 (ja) 2017-10-04

Family

ID=53679710

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014013449A Expired - Fee Related JP6207412B2 (ja) 2014-01-28 2014-01-28 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US9589787B2 (ja)
JP (1) JP6207412B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109148264A (zh) * 2018-08-08 2019-01-04 上海华力微电子有限公司 一种基于刻蚀机台减少残留聚合物防止铝腐蚀的方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0249425A (ja) * 1987-08-28 1990-02-19 Toshiba Corp 有機化合物膜の除去方法及び除去装置
JPH06181211A (ja) * 1992-12-15 1994-06-28 Seiko Epson Corp 半導体装置の製造方法
JPH0750288A (ja) * 1993-08-04 1995-02-21 Hitachi Ltd 半導体集積回路装置の製造方法
JPH08111401A (ja) * 1994-10-12 1996-04-30 Sony Corp 積層配線のパターニング方法
JPH08172076A (ja) * 1994-12-19 1996-07-02 Yamaha Corp 半導体装置の製造方法
JPH1092793A (ja) * 1996-09-10 1998-04-10 Hitachi Ltd エッチング方法
JPH1197415A (ja) * 1996-07-26 1999-04-09 Hitachi Ltd ドライエッチング方法およびその装置
JP2003282703A (ja) * 2002-03-26 2003-10-03 Hitachi Ltd 半導体装置の製造方法および半導体装置
JP2004274013A (ja) * 2003-01-16 2004-09-30 Seiko Epson Corp 半導体製造装置、半導体装置の製造方法及び半導体装置
JP2005166887A (ja) * 2003-12-02 2005-06-23 Toshiba Corp 半導体装置の製造方法及び半導体製造装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5298112A (en) 1987-08-28 1994-03-29 Kabushiki Kaisha Toshiba Method for removing composite attached to material by dry etching
JP2000012514A (ja) 1998-06-19 2000-01-14 Hitachi Ltd 後処理方法
US6919272B2 (en) * 2003-02-01 2005-07-19 Newport Fab, Llc Method for patterning densely packed metal segments in a semiconductor die and related structure
US8293460B2 (en) * 2008-06-16 2012-10-23 Applied Materials, Inc. Double exposure patterning with carbonaceous hardmask

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0249425A (ja) * 1987-08-28 1990-02-19 Toshiba Corp 有機化合物膜の除去方法及び除去装置
JPH06181211A (ja) * 1992-12-15 1994-06-28 Seiko Epson Corp 半導体装置の製造方法
JPH0750288A (ja) * 1993-08-04 1995-02-21 Hitachi Ltd 半導体集積回路装置の製造方法
JPH08111401A (ja) * 1994-10-12 1996-04-30 Sony Corp 積層配線のパターニング方法
JPH08172076A (ja) * 1994-12-19 1996-07-02 Yamaha Corp 半導体装置の製造方法
JPH1197415A (ja) * 1996-07-26 1999-04-09 Hitachi Ltd ドライエッチング方法およびその装置
JPH1092793A (ja) * 1996-09-10 1998-04-10 Hitachi Ltd エッチング方法
JP2003282703A (ja) * 2002-03-26 2003-10-03 Hitachi Ltd 半導体装置の製造方法および半導体装置
JP2004274013A (ja) * 2003-01-16 2004-09-30 Seiko Epson Corp 半導体製造装置、半導体装置の製造方法及び半導体装置
JP2005166887A (ja) * 2003-12-02 2005-06-23 Toshiba Corp 半導体装置の製造方法及び半導体製造装置

Also Published As

Publication number Publication date
US20150214106A1 (en) 2015-07-30
US9589787B2 (en) 2017-03-07
JP6207412B2 (ja) 2017-10-04

Similar Documents

Publication Publication Date Title
TWI235893B (en) Photoresist removing agent composition and method for manufacturing semiconductor device
TWI651805B (zh) 具有高角落選擇性的自我對準接觸窗/導通孔之形成方法
KR20210031491A (ko) 루테늄 하드 마스크 공정
JP2009170901A (ja) 半導体装置における炭素に富んだ層によるトレンチ側壁保護
CN102237296A (zh) 通孔刻蚀方法
TW200306619A (en) Method for manufacturing semiconductor device
JP6207412B2 (ja) 半導体装置の製造方法
US11688604B2 (en) Method for using ultra thin ruthenium metal hard mask for etching profile control
US20040166691A1 (en) Method of etching a metal line
JP3676784B2 (ja) 半導体装置およびその製造方法
TW201906001A (zh) 製造半導體結構的方法
JP2008270509A (ja) 半導体装置の製造方法
TW201707139A (zh) 半導體裝置之製造方法
KR19990063182A (ko) 에칭방법
US7622331B2 (en) Method for forming contacts of semiconductor device
KR101725152B1 (ko) 반도체 소자의 금속 배선 형성 방법
JP2006148122A (ja) 半導体基板上の金属構造から残留物を除去するための方法
KR101037485B1 (ko) 반도체 소자의 금속 배선 형성 방법
US11557479B2 (en) Methods for EUV inverse patterning in processing of microelectronic workpieces
TW200415725A (en) Method for manufacturing an electronic device
US20040018743A1 (en) Method for removing photoresist after metal layer etching in a semiconductor device
KR0155801B1 (ko) 반도체 장치 다층배선 형성방법
TW531565B (en) Method of fabricating an anti-reflection layer of silicon oxy-nitride
KR100850107B1 (ko) 반도체 소자 제조 방법
CN121772630A (zh) 一种晶圆刻蚀后灰化方法及半导体干法刻蚀设备

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161018

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170523

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170720

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170815

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170905

R150 Certificate of patent or registration of utility model

Ref document number: 6207412

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees