JP2015142013A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2015142013A
JP2015142013A JP2014014131A JP2014014131A JP2015142013A JP 2015142013 A JP2015142013 A JP 2015142013A JP 2014014131 A JP2014014131 A JP 2014014131A JP 2014014131 A JP2014014131 A JP 2014014131A JP 2015142013 A JP2015142013 A JP 2015142013A
Authority
JP
Japan
Prior art keywords
wiring
wiring member
semiconductor device
contact region
aluminum wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014014131A
Other languages
English (en)
Other versions
JP6247551B2 (ja
Inventor
典生 古川
Norio Furukawa
典生 古川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2014014131A priority Critical patent/JP6247551B2/ja
Publication of JP2015142013A publication Critical patent/JP2015142013A/ja
Application granted granted Critical
Publication of JP6247551B2 publication Critical patent/JP6247551B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】通常の半導体装置の製造工程のみを用いて形成することができ、電流集中が生じない接続構造を備えた半導体装置を提供する。【解決手段】配線部材を第1の配線部材と第2の配線部材とし、第1の配線部材上には、段間部を被覆するように絶縁部材が積層し、さらに第2の配線部材が形成する。第2の配線部材は、段間部によって分離された領域で、コンタクト領域との間に電流経路を形成する。【選択図】図1

Description

本発明は、半導体装置の接続構造に関し、特に半導体装置のコンタクト領域と金属配線、あるいは下層配線のコンタクト領域と上層配線との間の接続構造等に関する。
近年、省エネルギーの観点から高耐圧、大電流用途の半導体装置の需要が高まっている。このような半導体装置では、低オン抵抗の要請から単位面積当たりの電流密度が増加し、配線部材への負荷が増加している。一方、オーディオ用途のオペアンプなどのアナログ半導体装置では、入力信号を忠実に増幅して出力する高音質化の要請から、低抵抗の配線部材が望まれている。配線部材としては、一般的にアルミニウムが使用され、上記要請を満足するため、膜厚を厚くしたアルミニウム配線を形成することになる。
アルミニウム配線は、通常スパッタ法や蒸着法により形成される。図4は、一般的な接続構造の製造工程の説明図で、半導体基板上に形成されているコンタクト領域にアルミニウム配線を形成する場合の一例である。図4(a)に示すように、半導体基板1表面に形成されたコンタクト領域2を露出するように絶縁膜3の一部がエッチング除去され、コンタクトホール4が形成される。コンタクトホール4は、例えば円形、長方形等の所定の形状に区画されている。
その後、例えばスパッタ法によりアルミニウム膜を全面に堆積し、通常のフォトリソグラフ法によりアルミニウム配線5をパターニングする(図4b)。
ところで、通常スパッタ法により形成したアルミニウム配線5は、段差の被覆性が悪いことが知られている。図4(b)に示すように、コンタクト領域2上に積層したコンタクト部6のアルミニウム配線の厚さや絶縁膜3上に堆積したオーバーラップ部7のアルミニウム配線5の厚さと比較して、絶縁膜3の開口部の側壁部近傍(段間部)のアルミニウム配線5の厚さは連続した一定の厚さとならず、電流経路としてみたときの断面積が小さくなり、配線抵抗が大きくなってしまう。
これは、段間部の被覆性が悪いことに加え、絶縁膜3上に堆積するアルミニウム配線5の断面形状が図4(b)に示すように逆テーパー形状となるためである。このような被覆性の悪さは、スパッタ法に限らず、蒸着法により形成したアルミニウム配線でも同様である。さらにアルミニウム以外の配線材料でも同様である。
そのため、オーバーラップ部7からコンタクト領域2へ電流が流れる場合に、段間部で局所的に電流密度が高くなってしまう。その結果、ジュール発熱によりアルミニウム配線5の温度が上昇し、さらにエレクトロマイグレーションが加速されるという現象が生じるという問題があった。また、オーディオ用途の半導体装置の場合には、信号劣化が生じてしまうという問題があった。
このような段間部でアルミニウム配線5の厚さが薄くなる現象は、コンタクトホール4の大きさが小さくなると、図5に示すように顕著となることも知られている。
さらに多層配線構造を備える半導体装置のビアホール構造を図6に示す。下層配線8上に形成された層間絶縁膜9の一部がエッチング除去されビアホール11が形成され、露出する部分(コンタクト部)に接続するように上層配線膜10を形成する場合も、層間絶縁膜9の側壁部近傍(段間部)の上層配線膜10の厚さが薄くなってしまうことがわかる。
このような段間部の配線材料の電流経路の断面積が小さくなってしまうという問題を解消するため、絶縁膜3や層間絶縁膜9に相当する絶縁膜の形状を制御する方法が種々提案されている(例えば、特許文献1、特許文献2)。
さらに、配線材料を流れる電流がコンタクトホール4あるいはビアホール11の一部に集中しないように、オーバーラップ部7のアルミニウム配線5や上層配線10にスリットを形成し、電流を分散させたり、コンタクトホール4等のレイアウトを変更する等の工夫を行う必要があった。
特開2001−308176号公報 特開2003−152075号公報
従来提案されている絶縁膜3や層間絶縁膜9に相当する絶縁膜の形状を制御する方法は、所望の形状を得るために、製造工程の制御が複雑になるという問題があった。また、スリットを形成したり、レイアウトを変更する等の方法は、微細化、小型化の妨げとなるという問題があった。本発明はこのような問題点を解消し、通常の半導体装置の製造工程のみを用いて形成することができ、電流集中が生じない接続構造を備えた半導体装置を提供することを目的とする。
上記目的を達成するため、本願請求項1に係る発明は、絶縁膜の一部が除去され、コンタクト領域が露出し、前記絶縁膜上に積層した配線部材が前記コンタクト領域に延出して接続する接続構造を備えた半導体装置において、前記配線部材は、前記絶縁膜上に積層したオーバーラップ部と前記コンタクト領域上に積層するコンタクト部とが連続した第1の配線部材と、該第1の配線部材上に積層した第2の配線部材とで構成され、前記第1の配線部材上には、前記オーバーラップ部と前記コンタクト部との間の段間部を被覆するように絶縁部材が積層し、該絶縁部材上に前記第2の配線部材が積層し、前記第2の配線部材は、前記第1の配線部材の前記オーバーラップ部と前記コンタクト部との間に電流経路を形成し、前記第1の配線部材と前記第2の配線部材が一体として半導体装置の配線部材を構成することを特徴とする。
本願請求項2に係る発明は、請求項1記載の半導体装置において、前記コンタクト領域は、区画された形状を有し、前記第2の配線材料は、前記コンタクト領域の中央部分に前記電流経路を形成することを特徴とする。
本発明の半導体装置は、配線部材が第1の配線部材と第2の配線部材とに分かれており、第1の配線部材の段間部の電流経路と第2の配線部材の電流経路が並列に接続した構成とすることで電流経路を分散させることができ、局所的な電流集中を防ぐことができる。特に接続構造の段間部から離れた部分に第2の配線部材により電流経路を形成することは、単層の配線部材を厚く形成した場合には形成され難く、本発明の利点は大きい。
また本発明の配線部材は、段間部上に絶縁膜を形成するだけで、電流経路を分散させることができる。また、段間部上に形成する絶縁膜は、特別な形状制御を行う必要がないため、非常に簡便な製造方法により形成することができるという利点がある。
本発明による半導体装置は、その接続構造において、電流集中を防止することができるため、エレクトロマイグレーション寿命が長くなり、信頼性の高い半導体装置となる。特に、大電流用途の半導体装置において、単位面積当たり多くの電流を流すことが可能となり、利点が大きい。さらにオーディオ用途の半導体装置では、出力信号の劣化を防ぐことができ、高音質の半導体装置を提供できるという利点がある。
本発明に係る半導体装置の製造工程の説明図である。 本発明に係る別の半導体装置の説明図である。 本発明に係るさらに別の半導体装置の説明図である。 従来のこの種の半導体装置の製造工程の説明図である。 従来のこの種の別の半導体装置の説明図である。 従来のこの種のさらに別の半導体装置の説明図である。
本発明の半導体装置は、コンタクトホールあるいはビアホールのような配線構造において、配線部材を第1の配線部材と第2の配線部材に分け、これらを並列に接続した構成とすることで電流経路を分散させ、局所的な電流集中を防ぐことができる構成となっている。以下、本発明の実施例について詳細に説明する。
図1は、本発明に係る半導体装置の製造工程の説明図である。図1(a)は、図4(b)で説明した従来の接続構造と同一である。即ち、半導体基板上に形成されているコンタクト領域にアルミニウム配線を形成する場合の一例である。図1(a)に示すように、半導体基板1表面に形成されたコンタクト領域2を露出するように絶縁膜3の一部がエッチング除去され、コンタクトホールが形成される。ここで、絶縁膜3の厚さは0.7μm程度とする。その後、例えばスパッタ法により厚さ1μm程度のアルミニウム膜を全面に堆積させる(図1a)。なお、コンタクトホールの平面形状は、所定の形状に区画された一般的な形状となる。
通常スパッタ法により形成した第1のアルミニウム配線12(アルミニウム配線5に相当)は、段差の被覆性が悪く、従来例で説明したように、コンタクト領域2上に積層したコンタクト部6のアルミニウム配線の厚さや絶縁膜3上に堆積したオーバーラップ部7のアルミニウム配線の厚さと比較して、絶縁膜3の開口部の側壁部近傍(段間部)のアルミニウム配線の厚さは連続した一定の厚さとならず、電流経路としてみたときの断面積が小さくなってしまう。
そこで本発明では、第1のアルミニウム配線12上に、絶縁材料13を介して第2のアルミニウム配線14を積層形成する。ここで、絶縁材料13は、第1のアルミニウム配線12の逆テーパー形状を埋める必要があるため、段差被覆性の良いものを選択する。具体的には一例として、TEOS(Tetra Ethyl Ortho Silicate)を原料とするプラズマCVD法により形成する酸化膜を選択し、厚さ0.5μm程度堆積させることができる。
図1(b)に示すように絶縁材料13を段間部のみに残す方法は、一般的な半導体装置の製造工程においてサイドウォールを形成する方法と同一である。即ち、第1のアルミニウム配線12上にプラズマCVD法で酸化膜を堆積させた後、この堆積させた酸化膜を第1のアルミニウム配線12が露出するまで異方性エッチングを行う。その結果、段間部に選択的に酸化膜からなる絶縁材料13を残すことができる。
その後、第2のアルミニウム配線14を、厚さ2μm程度堆積させ、所望のパターニングを行う。このパターニングにより、先に形成した第1のアルミニウム配線12のパターニングを同時に行うことで、第1のアルミニウム配線12と第2のアルミニウム配線14からなる配線材が一体形成できる(図1c)。
このように本発明による半導体装置では、第1のアルミニウム配線12により形成される電流経路と、第2のアルミニウム配線14により形成される電流経路が並列に接続された構造となり、電流経路が分散し、局所的な電流集中が無くなる。特に第2のアルミニウム配線14により形成される電流経路は、コンタクト部6の図面中央部分に電流経路を形成することができる。
一般的に通常の単層のアルミニウム配線の厚さを厚くした場合には、オーバーラップ部7に近いコンタクト領域2の周辺部のみに電流経路が形成され、コンタクト領域2の中央部分には電流経路が形成されない。これに対し本願発明の半導体装置は、コンタクト部6の中央部分から電流経路が形成されることになり、本発明の利点は大きい。
次に、図1(c)に示す構造の半導体装置の接続構造の電流経路について詳細に説明する。電流は第1のアルミニウム配線12および第2のアルミニウム配線14からコンタクト領域2へ流れるものとする。コンタクトホールから遠い部分では、第1のアルミニウム配線12および第2のアルミニウム配線14の間には、絶縁材料13は形成されておらず、これらは一体となっており、全体を電流が流れることになる。その後コンタクトホール近傍では、第1のアルミニウム配線12を流れる電流は、絶縁材料13直下の狭い電流経路を通り、コンタクト領域2へ流入する。この場合、電流が流れる距離は短いが、抵抗は高いことになる。一方、第2のアルミニウム配線14を流れる電流は、絶縁材料13上を通過し、コンタクト領域2の中央部分からコンタクト領域2へ流入する。この場合、電流が流れる距離は長いが、抵抗は低いことになる。その結果、第1のアルミニウム配線12を流れる電流と、第2のアルミニウム配線14を流れる電流に分散し、コンタクト領域2に流入することになる。なお、第1のアルミニウム配線12を流れる電流量と第2のアルミニウム配線14を流れる電流量の割合は、配線材料の抵抗、厚さ、コンタクトホールの大きさ等種々パラメータにより調整することができる。
第1の実施例で説明した電流経路の分散は、コンタクトホールの大きさが異なる場合でも同様となる。図2は、上記図1で説明したコンタクトホールより大きさが小さい場合を示している。このような構造の半導体装置の接続構造の電流経路について説明する。電流は第1のアルミニウム配線12および第2のアルミニウム配線14からコンタクト領域2へ流れることとする。前述の説明同様、コンタクトホールから遠い部分では、第1のアルミニウム配線12および第2のアルミニウム配線14は一体となっており、全体を流れることになる。その後コンタクトホール近傍では、第1のアルミニウム配線12を流れる電流は、絶縁材料13直下の狭い電流経路を通り、コンタクト領域2へ流入する。この場合、電流が流れる距離は短く、抵抗は高いことになる。一方、第2のアルミニウム配線14を流れる電流は、絶縁材料13上を通過し、コンタクト領域2の中央部分からコンタクト領域2へ流入する。この場合、電流が流れる距離、抵抗とも、絶縁材料13直下を流れる場合とほぼ同等となる。その結果、第1のアルミニウム配線12を流れる電流と、第2のアルミニウム配線14を流れる電流に分散し、コンタクト領域2に流入する。この場合も、コンタクトホール中央部に電流経路が形成されることになる。
次に絶縁材料13の形成方法を変えた別の実施例について説明する。上記実施例では、いわゆるサイドウォールを形成する方法により自己整合的に絶縁材料13を形成する場合を説明したが、本発明はこれに限定されるものではなく、通常のフォトリソグラフ法により形成することも可能である。例えば図3に示すように、比較的コンタクトホールが大きい場合は、フォトレジストをエッチングマスクとして使用し、段間部に絶縁材料13を残すことも可能である。またさらに、大きさが異なるコンタクトホールが混在する場合、図3に示すように、フォトレジストをエッチングマスクとして使用する部分と、エッチングマスクを用いず、自己整合的に形成する部分を同時に形成することも可能である。
以上本発明の実施例について説明したが、本発明はこれらに限定されるものでないことはいうまでもない。例えば、多層配線構造の場合には、上記説明した半導体基板1およびその表面に形成したコンタクト領域2が下層配線となり、絶縁膜3が層間絶縁膜となり、第1のアルミニウム配線12上に絶縁材料13を介して積層する第2のアルミニウム配線14が上層配線となる。
また、電流の流れる方向が限定されている場合、例えば、図3において、アルミニウム配線を図面右側から電流が流入し、コンタクト領域2から半導体基板1の左側に電流が流れる場合のように、電流経路が限定される場合には、図3中、左側にコンタクトホールには、絶縁材料13をコンタクトホール全周に形成する必要はなく、図面右側のみに形成する等変更可能である。
1:半導体基板、2:コンタクト領域、3:絶縁膜、4:コンタクトホール、5:アルミニウム配線、6:コンタクト部、7:オーバーラップ部、8:下層配線、9:層間絶縁膜、10:上層配線、11:ビアホール、12:第1のアルミニウム配線、13:絶縁材料、14:第2のアルミニウム配線

Claims (2)

  1. 絶縁膜の一部が除去され、コンタクト領域が露出し、前記絶縁膜上に積層した配線部材が前記コンタクト領域に延出して接続する接続構造を備えた半導体装置において、
    前記配線部材は、前記絶縁膜上に積層したオーバーラップ部と前記コンタクト領域上に積層するコンタクト部とが連続した第1の配線部材と、該第1の配線部材上に積層した第2の配線部材とで構成され、
    前記第1の配線部材上に、前記オーバーラップ部と前記コンタクト部との間の段間部を被覆するように絶縁部材が積層し、該絶縁部材上に前記第2の配線部材が積層し、
    前記第2の配線部材は、前記第1の配線部材の前記オーバーラップ部と前記コンタクト部との間に電流経路を形成し、前記第1の配線部材と前記第2の配線部材が一体として半導体装置の配線部材を構成することを特徴とする半導体装置。
  2. 請求項1記載の半導体装置において、前記コンタクト領域は、区画された形状を有し、前記第2の配線材料は、前記コンタクト領域の中央部分に前記電流経路を形成することを特徴とする半導体装置。
JP2014014131A 2014-01-29 2014-01-29 半導体装置 Active JP6247551B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014014131A JP6247551B2 (ja) 2014-01-29 2014-01-29 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014014131A JP6247551B2 (ja) 2014-01-29 2014-01-29 半導体装置

Publications (2)

Publication Number Publication Date
JP2015142013A true JP2015142013A (ja) 2015-08-03
JP6247551B2 JP6247551B2 (ja) 2017-12-13

Family

ID=53772190

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014014131A Active JP6247551B2 (ja) 2014-01-29 2014-01-29 半導体装置

Country Status (1)

Country Link
JP (1) JP6247551B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017147282A (ja) * 2016-02-15 2017-08-24 旭化成エレクトロニクス株式会社 オーディオ信号処理装置およびオーディオ信号処理装置の製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62198135A (ja) * 1986-02-26 1987-09-01 Nec Corp 半導体装置およびその製造方法
JPH03166729A (ja) * 1989-11-27 1991-07-18 Matsushita Electron Corp 半導体装置の製造方法
JPH04162619A (ja) * 1990-10-26 1992-06-08 Nec Corp 半導体装置およびその製造方法
JPH04179148A (ja) * 1990-11-08 1992-06-25 Matsushita Electron Corp 半導体装置及びその製造方法
JPH04346224A (ja) * 1991-05-23 1992-12-02 Sony Corp バリヤメタル構造の形成方法
JPH0620986A (ja) * 1992-02-28 1994-01-28 Sgs Thomson Microelectron Inc サブミクロンコンタクトを形成する改良した方法
JP2003218199A (ja) * 2002-01-22 2003-07-31 Hitachi Ltd 半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62198135A (ja) * 1986-02-26 1987-09-01 Nec Corp 半導体装置およびその製造方法
JPH03166729A (ja) * 1989-11-27 1991-07-18 Matsushita Electron Corp 半導体装置の製造方法
JPH04162619A (ja) * 1990-10-26 1992-06-08 Nec Corp 半導体装置およびその製造方法
JPH04179148A (ja) * 1990-11-08 1992-06-25 Matsushita Electron Corp 半導体装置及びその製造方法
JPH04346224A (ja) * 1991-05-23 1992-12-02 Sony Corp バリヤメタル構造の形成方法
JPH0620986A (ja) * 1992-02-28 1994-01-28 Sgs Thomson Microelectron Inc サブミクロンコンタクトを形成する改良した方法
JP2003218199A (ja) * 2002-01-22 2003-07-31 Hitachi Ltd 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017147282A (ja) * 2016-02-15 2017-08-24 旭化成エレクトロニクス株式会社 オーディオ信号処理装置およびオーディオ信号処理装置の製造方法

Also Published As

Publication number Publication date
JP6247551B2 (ja) 2017-12-13

Similar Documents

Publication Publication Date Title
CN104051615B (zh) 低形成电压的电阻式随机存取存储器(rram)
TWI882019B (zh) 半導體結構與積體晶片與其形成方法
US7868314B2 (en) Phase change memory device and fabricating method therefor
JP5813678B2 (ja) 半導体装置
TWI705494B (zh) 製造半導體裝置的方法
JP2009163203A (ja) 半導体素子のパターン形成方法
JP2007329478A (ja) 超小型電子部品構造体、超小型電子部品構造体を製造する方法
CN106941092A (zh) 集成电路结构及其形成方法
KR900001834B1 (ko) 반도체장치의 제조방법
CN1316591C (zh) 形成布线结构的方法和半导体器件
CN103563086B (zh) 低轮廓局部互连及其制造方法
JP6247551B2 (ja) 半導体装置
TW201241959A (en) Method for fabricating metal redistribution layer
JP2010027874A (ja) 半導体装置とその製造方法
TW201838128A (zh) 具有重佈線路層的晶片結構
CN103165482B (zh) 凸块工艺
TW201508816A (zh) 半導體結構之雙重圖案製程方法
US10672612B2 (en) Method of forming semiconductor structure
JP2010080551A (ja) 半導体装置
TW201419387A (zh) 半導體結構
JP2016046324A (ja) 半導体装置
CN104576516B (zh) 金属互连结构的制造方法
JP2005228818A (ja) 半導体装置の製造方法
CN109887881B (zh) 金属保险丝顶部的钝化层窗口的形成方法
US20080146031A1 (en) Method for forming a semiconductor structure

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170815

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170810

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171011

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171024

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171117

R150 Certificate of patent or registration of utility model

Ref document number: 6247551

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250