JP2015201575A - 半導体基板の製造方法、半導体素子の製造方法、半導体基板、並びに半導体素子 - Google Patents

半導体基板の製造方法、半導体素子の製造方法、半導体基板、並びに半導体素子 Download PDF

Info

Publication number
JP2015201575A
JP2015201575A JP2014080371A JP2014080371A JP2015201575A JP 2015201575 A JP2015201575 A JP 2015201575A JP 2014080371 A JP2014080371 A JP 2014080371A JP 2014080371 A JP2014080371 A JP 2014080371A JP 2015201575 A JP2015201575 A JP 2015201575A
Authority
JP
Japan
Prior art keywords
resistance layer
semiconductor substrate
high resistance
layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014080371A
Other languages
English (en)
Other versions
JP6261437B2 (ja
Inventor
憲 佐藤
Ken Sato
憲 佐藤
洋志 鹿内
Hiroshi Shikauchi
洋志 鹿内
博一 後藤
Hiroichi Goto
博一 後藤
篠宮　勝
Masaru Shinomiya
勝 篠宮
慶太郎 土屋
Keitaro Tsuchiya
慶太郎 土屋
和徳 萩本
Kazunori Hagimoto
和徳 萩本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Shin Etsu Handotai Co Ltd
Original Assignee
Sanken Electric Co Ltd
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd, Shin Etsu Handotai Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2014080371A priority Critical patent/JP6261437B2/ja
Priority to CN201580018723.7A priority patent/CN106165073B/zh
Priority to KR1020167027608A priority patent/KR20160138091A/ko
Priority to US15/300,658 priority patent/US10068985B2/en
Priority to PCT/JP2015/001189 priority patent/WO2015155930A1/ja
Priority to TW104107960A priority patent/TWI611581B/zh
Publication of JP2015201575A publication Critical patent/JP2015201575A/ja
Application granted granted Critical
Publication of JP6261437B2 publication Critical patent/JP6261437B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/854—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs further characterised by the dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3416—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3216—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H10P14/3254—Graded layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3438—Doping during depositing
    • H10P14/3441—Conductivity type
    • H10P14/3444—P-type

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】 高抵抗層中の炭素濃度の濃度勾配を低減できるとともに炭素濃度を所望の値とすることができる半導体基板の製造方法を提供することを目的とする。【解決手段】 基板と、前記基板上の初期層と、前記初期層上の窒化物系半導体からなり、炭素を含む高抵抗層と、前記高抵抗層上の窒化物系半導体からなるチャネル層とを有する半導体基板の製造方法であって、前記高抵抗層を形成する工程において、前記半導体基板を加熱する設定温度に勾配を持たせて、高抵抗層形成開始時の前記設定温度と高抵抗層形成終了時の前記設定温度が異なるようにして前記高抵抗層を形成することを特徴とする半導体基板の製造方法。【選択図】 図１

Description

本発明は、半導体基板の製造方法、半導体素子の製造方法、半導体基板、並びに半導体素子に関する。
窒化物半導体を用いた半導体基板は、高周波かつ高出力で動作するパワー素子等に用いられている。特に、マイクロ波、準ミリ波、ミリ波等の高周波帯域において増幅を行うのに適したものとして、例えば高電子移動度トランジスタ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ：ＨＥＭＴ）等が知られている。
窒化物半導体を用いた半導体基板として、Ｓｉ基板上に、初期層、ＧａＮ層、ＡｌＧａＮからなるバリア層が順次積層された半導体基板が知られている。
ＧａＮ層のうち下部の層（高抵抗層）は、縦方向及び横方向の電気抵抗を高めることで、トランジスタのオフ特性向上、縦方向リーク電流の抑制により高耐圧化が可能となる。そのため炭素をドープし、ＧａＮ結晶中に深い準位を形成し、ｎ型の伝導を抑制させる。
一方、ＧａＮ層のうち上部（１μｍ程度）の層は、チャネル層として機能し、キャリアをトラップさせる準位が形成されると電流コラプス（出力電流特性の再現性が劣化する現象）の要因となりうるため、炭素等の濃度を十分低下させている（特許文献１−３参照）。
特許第５０６４８２４号公報 特開２００６−３３２３６７号公報 特開２０１３−０７００５３号公報
上述のように、高抵抗層は炭素濃度を高くすることで、デバイスの縦方向（厚み方向）リーク電流を抑制し、トランジスタのオフ特性を向上させるために用いているが、逆に炭素濃度を高めすぎると図６に示すようにリーク電流が増加する。なお、図６は、ＶＤＳ＝８００Ｖでの縦方向リーク電流の成長温度依存性を示す図である。
図６からわかるように、リーク電流特性に関しては高抵抗層の炭素濃度には最適値がある。そのため高抵抗層の炭素濃度に濃度勾配があると、最適値からずれた炭素濃度の領域を部分的に用いることになる。
また、窒化物半導体の成長温度に対して炭素濃度及び結晶性は相関がある（図７−８を参照：成長温度が低くなると炭素濃度が増加し、結晶性が低下する）。
そこで、本発明者らは、窒化物半導体の成長温度に対して炭素濃度及び結晶性は相関があることに着目し、高抵抗層のＧａＮ成長中における炭素濃度の変化を抑えるべく図９のように設定温度を一定としているが、実際の基板温度は初期層側からチャネル層側に向かって２０℃程度低下している。
これは窒化物半導体の成長がすすむにつれて半導体基板の反りが負側（「反りが負」とは、基板が凸に反ることを意味する）に増加し、半導体基板の中央部がヒータとしても機能する基板保持台から離れてしまうことで、実際の基板温度の低下が起こっているものと考えられる。
上記で作製された半導体基板の深さ方向の濃度プロファイルを測定すると、高抵抗層の炭素濃度は初期層側からチャネル層側に向かって増加しており、これは基板温度が初期層側からチャネル層側に向かって低下していることによるものと考えられる。
このように、高抵抗層の炭素濃度が濃度勾配を有していると、上述したように所望の最適値からずれた炭素濃度の領域を少なからず部分的に用いることになり、このような半導体基板を用いて半導体素子を作製した場合に十分に低いリーク電流特性が得られないという問題があった。
そこで、本発明は、上記問題点に鑑みてなされたものであって、高抵抗層の炭素濃度の濃度勾配を低減できるとともに炭素濃度を所望の値とすることができる半導体基板の製造方法を提供することを目的とする。
上記目的を達成するために、本発明は、基板と、前記基板上の初期層と、前記初期層上の窒化物系半導体からなり、炭素を含む高抵抗層と、前記高抵抗層上の窒化物系半導体からなるチャネル層とを有する半導体基板の製造方法であって、前記高抵抗層を形成する工程において、前記半導体基板を加熱する設定温度に勾配を持たせて、高抵抗層形成開始時の前記設定温度と高抵抗層形成終了時の前記設定温度が異なるようにして前記高抵抗層を形成することを特徴とする半導体基板の製造方法を提供する。
このように、半導体基板を加熱する設定温度に勾配を持たせることで、半導体基板に反りが生じたとしても高抵抗層成長中の基板温度の変化を低減でき、高抵抗層の炭素濃度の濃度勾配を低減できるので、高抵抗層の炭素濃度として最適値となる最適な基板温度となるように半導体基板の設定温度を選択すれば、このようにして作製された半導体基板を用いて半導体素子を作製した場合に十分に低いリーク電流特性を得ることができる。
このとき、前記高抵抗層を形成する工程において、前記半導体基板の反りによる温度低下を相殺するように高抵抗層形成開始時の前記設定温度と高抵抗層形成終了時の前記設定温度が異なるようにすることが好ましい。
高抵抗層形成中の温度設定をこのようにして行うことで、高抵抗層成長中の基板温度の変化をより効果的に低減できる。
このとき、前記高抵抗層形成終了時の前記設定温度を、前記高抵抗層形成開始時の前記設定温度より高くすることが好ましい。
高抵抗層形成中の温度設定をこのようにして行うことで、高抵抗層成長中の基板温度の変化をより確実に低減できる。
このとき、前記高抵抗層の厚さを５００ｎｍ以上、３μｍ以下とすることが好ましい。
高抵抗層の厚さが５００ｎｍ以上であれば、リーク電流特性を低下させることを防止することができ、高抵抗層の厚さが３μｍ以下であれば、半導体基板が厚くなりすぎることを防止できる。
また、本発明は、上記の半導体基板の製造方法によって製造された半導体基板を用い、該半導体基板の前記チャネル層上に電極を形成する工程をさらに有することを特徴とする半導体素子の製造方法を提供する。
このような本発明の半導体基板の製造方法によって製造された半導体基板を用いた半導体素子の製造方法であれば、高抵抗層成長中の基板温度の変化を低減でき、高抵抗層の炭素濃度の濃度勾配を低減できるので、高抵抗層の炭素濃度として最適値を選択すれば、十分に低いリーク電流特性を得ることができる。
さらに、本発明は、基板と、前記基板上の初期層と、前記初期層上の窒化物系半導体からなり、炭素を含む高抵抗層と、前記高抵抗層上の窒化物系半導体からなるチャネル層とを有する半導体基板であって、前記高抵抗層において、（前記初期層側の炭素濃度）−（前記チャネル層側の炭素濃度）／（前記高抵抗層の膜厚）で定義される炭素濃度勾配が、１×１０１８ａｔｏｍｓ／ｃｍ３・μｍ以上、１×１０１９ａｔｏｍｓ／ｃｍ３・μｍ以下であることを特徴とする半導体基板を提供する。
高抵抗層における炭素濃度勾配が上記の範囲であれば、高抵抗層の炭素濃度として最適値を選択すれば、このような半導体基板を用いて半導体素子を作製した場合に十分に低いリーク電流特性を得ることができる。
このとき、前記高抵抗層の炭素濃度が１×１０１７ａｔｏｍｓ／ｃｍ３以上、１×１０２０ａｔｏｍｓ／ｃｍ３以下のものとすることができる。
高抵抗層の炭素濃度として、このような濃度範囲を好適に用いることができる。
また、本発明は、上記の半導体基板を用いて作製された半導体素子であって、前記チャネル層上に電極が設けられているものであることを特徴とする半導体素子を提供する。
このような本発明の半導体基板を用いて作製された半導体素子であれば、高抵抗層の炭素濃度として最適値となる最適な基板温度となるように半導体基板の設定温度を選択すれば、十分に低いリーク電流特性を得ることができる。
以上のように、本発明の半導体基板の製造方法によれば、高抵抗層成長中の基板温度の変化を低減でき、高抵抗層の炭素濃度の濃度勾配を低減できるので、高抵抗層の炭素濃度として最適値となる最適な基板温度となるように半導体基板の設定温度を選択すれば、このようにして作製された半導体基板を用いて半導体素子を作製した場合に十分に低いリーク電流特性を得ることができる。
本発明の半導体基板の製造方法で用いられる高抵抗層を形成する工程における温度設定を示す図である。 実施例２及び比較例の縦方向リーク電流特性を示す図である。 本発明の実施態様の一例を示す半導体基板の断面図である。 本発明の実施態様の一例を示す半導体基板の深さ方向の濃度分布を示した図である。 本発明の実施態様の一例を示す半導体素子の断面図である。 縦方向リーク電流の成長温度依存性を示す図である。 炭素濃度の成長温度依存性を示す図である。 高抵抗層の結晶性の成長温度依存性を示す図である。 半導体基板の作製中の反り、設定温度、基板温度の推移を示す図である。
前述のように、高抵抗層は炭素濃度を高くすることで、デバイスのリーク電流を抑制し、トランジスタのオフ特性を向上させるために用いているが、リーク電流特性は図６に示すように高抵抗層成長温度依存性が強く、リーク電流特性に関しては高抵抗層の成長温度には最適値があり、すなわち、高抵抗層の炭素濃度には最適値がある。そのため高抵抗層の炭素濃度に濃度勾配があると、所望の最適値からずれた炭素濃度の領域を少なからず部分的に用いることになり、このような半導体基板を用いて半導体素子を作製した場合に十分に低いリーク電流特性が得られないという問題があった。
そこで、本発明者らは、高抵抗層中の炭素濃度の濃度勾配を低減できるとともに炭素濃度を所望の値とすることができる半導体基板の製造方法について鋭意検討を重ねた。その結果、高抵抗層成長中に半導体基板を加熱する設定温度に勾配を持たせることで、高抵抗層成長中の基板温度の変化を低減でき、それにより高抵抗層の炭素濃度の濃度勾配を低減でき、高抵抗層の炭素濃度として最適値となる最適な基板温度となるように半導体基板の設定温度を選択すれば、このようにして作製された半導体基板を用いて半導体素子を作製した場合に十分に低い縦方向リーク電流特性が得られることを見出し、本発明をなすに至った。
以下、本発明について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。
まず、本発明の一例の半導体基板について、図３−４を参照しながら説明する。
図３は本発明の一例の半導体基板の断面図であり、図４は本発明の一例の半導体基板の深さ方向の濃度分布を示した図である。
図３に示す半導体基板１０は、基板１２と、基板１２上に設けられた初期層（バッファ層）１４と、初期層１４上に設けられた窒化物系半導体（例えば、ＧａＮ）からなり、炭素を不純物として含む高抵抗層１５と、高抵抗層１５上に設けられた能動層２２を有している。
ここで、基板１２は、例えば、Ｓｉ又はＳｉＣからなる基板である。また、初期層１４は、例えば、窒化物系半導体からなる第一の層と、第一の層と組成の異なる窒化物系半導体からなる第二の層とが繰り返し積層された積層体で構成されるバッファ層である。
第一の層は例えば、ＡｌｙＧａ１−ｙＮからなり、第二の層は例えば、ＡｌｘＧａ１−ｘＮ（０≦ｘ＜ｙ≦１）からなる。
具体的には、第一の層はＡｌＮとすることができ、第二の層はＧａＮとすることができる。
能動層２２は、窒化物系半導体からなるチャネル層１８と、チャネル層１８上に設けられた窒化物系半導体からなるバリア層２０とを有している。チャネル層１８は例えば、ＧａＮからなり、バリア層２０は例えば、ＡｌＧａＮからなる。
高抵抗層１５において、（初期層１４側の炭素濃度）−（チャネル層１８側の炭素濃度）／（高抵抗層１５の膜厚）で定義される炭素濃度勾配が、１×１０１８ａｔｏｍｓ／ｃｍ３・μｍ以上、１×１０１９ａｔｏｍｓ／ｃｍ３・μｍ以下、好ましくは、１×１０１８ａｔｏｍｓ／ｃｍ３・μｍ以上、５×１０１８ａｔｏｍｓ／ｃｍ３・μｍ以下である。
なお、チャネル層１８の炭素濃度は、電子移動度を高くするとともに、電流コラプスを抑制するために、図４に示すように１×１０１６ａｔｏｍｓ／ｃｍ３程度以下にすることができる。
高抵抗層１５における炭素濃度勾配が上記の範囲であれば、高抵抗層１５の炭素濃度として最適値を選択すれば、このような半導体基板を用いて半導体素子を作製した場合に十分に低いリーク電流特性を得ることができる。
また、高抵抗層１５の炭素濃度を１×１０１７ａｔｏｍｓ／ｃｍ３以上、１×１０２０ａｔｏｍｓ／ｃｍ３以下とすることができる。
高抵抗層の炭素濃度として、このような濃度範囲を好適に用いることができる。
次に、本発明の一例の半導体素子について、図５を参照しながら説明する。
図５は本発明の一例の半導体素子の断面図である。
半導体素子１１は、半導体基板１０を用いて作製されたものであり、能動層２２上に設けられた第一電極２６、第二電極２８、制御電極３０を有している。
半導体素子１１において、第一電極２６及び第二電極２８は、第一電極２６から、チャネル層１８内に形成された二次元電子ガス層２４を介して、第二電極２８に電流が流れるように配置されている。
第一電極２６と第二電極２８との間に流れる電流は、制御電極３０に印可される電位によってコントロールすることができる。
半導体素子１１は、本発明の半導体基板１０を用いて作製されたものであり、高抵抗層１５における炭素濃度勾配が十分小さくなるように調整されているため、高抵抗層１５の炭素濃度として最適値を選択すれば、十分に低い縦方向リーク電流特性を得ることができる。
次に本発明の一例の半導体基板の製造方法について、図１及び図３を参照しながら説明する。
本発明の一例の半導体基板の製造方法は、図３に示すような基板１２と、基板１２上の初期層１４と、初期層上の窒化物系半導体からなり、炭素を含む高抵抗層１５と、高抵抗層１５上の窒化物系半導体からなるチャネル層１８とを有する半導体基板１０を製造する方法であって、高抵抗層１５を形成する工程において、半導体基板１０を加熱する設定温度に勾配を持たせて、高抵抗層形成開始時の設定温度と高抵抗層形成終了時の設定温度が異なるようにして高抵抗層を形成している。
例えば、高抵抗層形成中の設定温度を一定にしている図９では高抵抗層形成中の基板温度が半導体基板の反りに応じて低下しているのに対して、高抵抗層形成終了時の設定温度が高抵抗層形成開始時の設定温度より高くなるように高抵抗層形成中の半導体基板を加熱する設定温度に温度勾配を持たせている図１では高抵抗層形成中の基板温度が一定になっている。
このように、高抵抗層形成中の半導体基板を加熱する設定温度に勾配を持たせることで、高抵抗層成長中の基板温度の変化を低減でき、これにより高抵抗層の炭素濃度の濃度勾配を低減できるので、高抵抗層１５の炭素濃度として最適値を選択すれば、このようにして作製された半導体基板を用いて半導体素子を作製した場合に十分に低いリーク電流特性を得ることができる。
高抵抗層１５を形成する工程において、半導体基板１０の反りによる温度低下を相殺するように高抵抗層形成開始時の設定温度と高抵抗層形成終了時の設定温度が異なるようにすることが好ましい。
高抵抗層形成中の温度設定をこのようにして行うことで、高抵抗層成長中の基板温度の変化をより効果的に低減できる。
高抵抗層形成終了時の設定温度を、高抵抗層形成開始時の設定温度より高くすることが好ましい。
高抵抗層形成中の温度設定をこのようにして行うことで、高抵抗層成長中の基板温度の変化をより確実に低減できる。
高抵抗層１５の厚さを５００ｎｍ以上、３μｍ以下とすることが好ましい。
高抵抗層の厚さが５００ｎｍ以上であれば、縦方向リーク電流特性を低下させることを防止することができ、高抵抗層の厚さが３μｍ以下であれば、半導体基板が厚くなりすぎることを防止できる。
次に本発明の一例の半導体素子の製造方法について、図５を参照しながら説明する。
本発明の半導体素子の製造方法は、上述した本発明の半導体基板の製造方法によって製造された半導体基板１０を用い、半導体基板１０のチャネル層１８上に電極２６、２８、３０を形成する工程をさらに有している。
このような本発明の半導体基板の製造方法によって製造された半導体基板を用いた半導体素子の製造方法であれば、高抵抗層成長中の基板温度の変化を低減でき、これにより高抵抗層の炭素濃度の濃度勾配を低減できるので、高抵抗層の炭素濃度として最適値を選択すれば、十分に低いリーク電流特性を得ることができる。
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例）
上記で説明した半導体基板の製造方法を用いて、図３に示すような半導体基板を作製した。すなわち、高抵抗層形成終了時の設定温度を高抵抗層形成開始時の設定温度より高くするように、設定温度に勾配を持たせた。
また、高抵抗層形成中の実際の基板温度を放射温度計で測定した。その結果を図１に示す。
さらに、作製された半導体基板を用いて、図５に示すような半導体素子を作製し、この半導体素子の縦方向リーク電流特性を測定した。その結果を図２に示す。
（比較例）
実施例と同様にして、半導体基板を作製した。ただし、高抵抗層形中の設定温度は一定とした。
また、高抵抗層形成中の実際の基板温度を放射温度計で測定した。その結果を図９に示す。
さらに、作製された半導体基板を用いて、図５に示すような半導体素子を作製し、この半導体素子の縦方向リーク電流特性を測定した。その結果を図２に示す。
図１、図９からわかるように、高抵抗層形中に半導体基板を加熱する設定温度に勾配を持たせた実施例は、高抵抗層形中に半導体基板を加熱する設定温度を一定にした比較例と比べて、高抵抗層形中の実際の基板温度の変化が減少している。
図２からわかるように、実施例の半導体素子は、比較例の半導体素子に比べて縦方向リーク電流が低くなっている。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
１０…半導体基板、 １１…半導体素子、 １２…基板、
１４…初期層（バッファ層）、 １５…高抵抗層、 １８…チャネル層、
２０…バリア層、 ２２…能動層、 ２４…二次元電子ガス層、 ２６…第一電極、
２８…第二電極、 ３０…制御電極。
上述のように、高抵抗層は炭素濃度を高くすることで、デバイスの縦方向（厚み方向）リーク電流を抑制し、トランジスタのオフ特性を向上させるために用いているが、逆に炭素濃度を高めすぎると図６に示すようにリーク電流が増加する。なお、図６は、ＶＤＳ＝８００Ｖでの縦方向リーク電流の炭素濃度依存性を示す図である。
図６からわかるように、リーク電流特性に関しては高抵抗層の炭素濃度には最適値がある。そのため高抵抗層の炭素濃度に濃度勾配があると、最適値からずれた炭素濃度の領域を部分的に用いることになる。
また、窒化物半導体の成長温度に対して炭素濃度及び結晶性は相関がある（図７−８を参照：成長温度が低くなると炭素濃度が増加し、結晶性が低下する）。
さらに、本発明は、基板と、前記基板上の初期層と、前記初期層上の窒化物系半導体からなり、炭素を含む高抵抗層と、前記高抵抗層上の窒化物系半導体からなるチャネル層とを有する半導体基板であって、前記高抵抗層において、｛（前記初期層側の炭素濃度）−（前記チャネル層側の炭素濃度）｝／（前記高抵抗層の膜厚）で定義される炭素濃度勾配が、１×１０１８ａｔｏｍｓ／ｃｍ３・μｍ以上、１×１０１９ａｔｏｍｓ／ｃｍ３・μｍ以下であることを特徴とする半導体基板を提供する。
本発明の半導体基板の製造方法で用いられる高抵抗層を形成する工程における温度設定を示す図である。 実施例及び比較例の縦方向リーク電流特性を示す図である。 本発明の実施態様の一例を示す半導体基板の断面図である。 本発明の実施態様の一例を示す半導体基板の深さ方向の濃度分布を示した図である。 本発明の実施態様の一例を示す半導体素子の断面図である。 縦方向リーク電流の炭素濃度依存性を示す図である。 炭素濃度の成長温度依存性を示す図である。 高抵抗層の結晶性の成長温度依存性を示す図である。 半導体基板の作製中の設定温度、基板温度の推移を示す図である。
前述のように、高抵抗層は炭素濃度を高くすることで、デバイスのリーク電流を抑制し、トランジスタのオフ特性を向上させるために用いているが、図６に示すようにリーク電流特性に関しては高抵抗層の炭素濃度には最適値がある。そのため高抵抗層の炭素濃度に濃度勾配があると、所望の最適値からずれた炭素濃度の領域を少なからず部分的に用いることになり、このような半導体基板を用いて半導体素子を作製した場合に十分に低いリーク電流特性が得られないという問題があった。
高抵抗層１５において、｛（初期層１４側の炭素濃度）−（チャネル層１８側の炭素濃度）｝／（高抵抗層１５の膜厚）で定義される炭素濃度勾配が、１×１０１８ａｔｏｍｓ／ｃｍ３・μｍ以上、１×１０１９ａｔｏｍｓ／ｃｍ３・μｍ以下、好ましくは、１×１０１８ａｔｏｍｓ／ｃｍ３・μｍ以上、５×１０１８ａｔｏｍｓ／ｃｍ３・μｍ以下である。
なお、チャネル層１８の炭素濃度は、電子移動度を高くするとともに、電流コラプスを抑制するために、図４に示すように１×１０１６ａｔｏｍｓ／ｃｍ３程度以下にすることができる。
高抵抗層１５における炭素濃度勾配が上記の範囲であれば、高抵抗層１５の炭素濃度として最適値を選択すれば、このような半導体基板を用いて半導体素子を作製した場合に十分に低いリーク電流特性を得ることができる。

Claims (8)

  1. 基板と、
    前記基板上の初期層と、
    前記初期層上の窒化物系半導体からなり、炭素を含む高抵抗層と、
    前記高抵抗層上の窒化物系半導体からなるチャネル層と
    を有する半導体基板の製造方法であって、
    前記高抵抗層を形成する工程において、前記半導体基板を加熱する設定温度に勾配を持たせて、高抵抗層形成開始時の前記設定温度と高抵抗層形成終了時の前記設定温度が異なるようにして前記高抵抗層を形成することを特徴とする半導体基板の製造方法。
  2. 前記高抵抗層を形成する工程において、前記半導体基板の反りによる温度低下を相殺するように高抵抗層形成開始時の前記設定温度と高抵抗層形成終了時の前記設定温度が異なるようにすることを特徴とする請求項１に記載の半導体基板の製造方法。
  3. 前記高抵抗層形成終了時の前記設定温度を、前記高抵抗層形成開始時の前記設定温度より高くすることを特徴とする請求項１又は請求項２に記載の半導体基板の製造方法。
  4. 前記高抵抗層の厚さを５００ｎｍ以上、３μｍ以下とすることを特徴とする請求項１から請求項３のいずれか一項に記載の半導体基板の製造方法。
  5. 請求項１から請求項４のいずれか一項に記載の半導体基板の製造方法によって製造された半導体基板を用い、該半導体基板の前記チャネル層上に電極を形成する工程をさらに有することを特徴とする半導体素子の製造方法。
  6. 基板と、
    前記基板上の初期層と、
    前記初期層上の窒化物系半導体からなり、炭素を含む高抵抗層と、
    前記高抵抗層上の窒化物系半導体からなるチャネル層と
    を有する半導体基板であって、
    前記高抵抗層において、（前記初期層側の炭素濃度）−（前記チャネル層側の炭素濃度）／（前記高抵抗層の膜厚）で定義される炭素濃度勾配が、１×１０１８ａｔｏｍｓ／ｃｍ３・μｍ以上、１×１０１９ａｔｏｍｓ／ｃｍ３・μｍ以下であることを特徴とする半導体基板。
  7. 前記高抵抗層の炭素濃度が、１×１０１７ａｔｏｍｓ／ｃｍ３以上、１×１０２０ａｔｏｍｓ／ｃｍ３以下であることを特徴とする請求項６に記載の半導体基板。
  8. 請求項６又は請求項７に記載の半導体基板を用いて作製された半導体素子であって、前記チャネル層上に電極が設けられているものであることを特徴とする半導体素子。
JP2014080371A 2014-04-09 2014-04-09 半導体基板の製造方法、及び半導体素子の製造方法 Active JP6261437B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2014080371A JP6261437B2 (ja) 2014-04-09 2014-04-09 半導体基板の製造方法、及び半導体素子の製造方法
CN201580018723.7A CN106165073B (zh) 2014-04-09 2015-03-05 半导体基板的制造方法、半导体元件的制造方法、半导体基板以及半导体元件
KR1020167027608A KR20160138091A (ko) 2014-04-09 2015-03-05 반도체 기판의 제조 방법, 반도체 소자의 제조 방법, 반도체 기판, 및 반도체 소자
US15/300,658 US10068985B2 (en) 2014-04-09 2015-03-05 Method for manufacturing semiconductor substrate, method for manufacturing semiconductor device, semiconductor substrate, and semiconductor device
PCT/JP2015/001189 WO2015155930A1 (ja) 2014-04-09 2015-03-05 半導体基板の製造方法、半導体素子の製造方法、半導体基板、並びに半導体素子
TW104107960A TWI611581B (zh) 2014-04-09 2015-03-12 半導體基板的製造方法、半導體元件的製造方法、半導體基板、及半導體元件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014080371A JP6261437B2 (ja) 2014-04-09 2014-04-09 半導体基板の製造方法、及び半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JP2015201575A true JP2015201575A (ja) 2015-11-12
JP6261437B2 JP6261437B2 (ja) 2018-01-17

Family

ID=54287522

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014080371A Active JP6261437B2 (ja) 2014-04-09 2014-04-09 半導体基板の製造方法、及び半導体素子の製造方法

Country Status (6)

Country Link
US (1) US10068985B2 (ja)
JP (1) JP6261437B2 (ja)
KR (1) KR20160138091A (ja)
CN (1) CN106165073B (ja)
TW (1) TWI611581B (ja)
WO (1) WO2015155930A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210280703A1 (en) * 2020-03-03 2021-09-09 Globalfoundries U.S. Inc. Charge-trapping layers for iii-v semiconductor devices

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264455A (ja) * 1995-03-20 1996-10-11 Fujitsu Ltd 半導体装置及びその製造方法
JP2007251144A (ja) * 2006-02-20 2007-09-27 Furukawa Electric Co Ltd:The 半導体素子
JP2010123800A (ja) * 2008-11-20 2010-06-03 Sanken Electric Co Ltd 半導体ウェハ、半導体装置、半導体ウェハ製造方法及び半導体装置製造方法
JP2012033646A (ja) * 2010-07-29 2012-02-16 Sumitomo Electric Ind Ltd 半導体装置
JP2013197357A (ja) * 2012-03-21 2013-09-30 Hitachi Cable Ltd 窒化物半導体デバイス及びその製造方法
JP2015070091A (ja) * 2013-09-27 2015-04-13 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体基板

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4449357B2 (ja) * 2003-07-08 2010-04-14 日立電線株式会社 電界効果トランジスタ用エピタキシャルウェハの製造方法
JP4792814B2 (ja) 2005-05-26 2011-10-12 住友電気工業株式会社 高電子移動度トランジスタ、電界効果トランジスタ、エピタキシャル基板、エピタキシャル基板を作製する方法およびｉｉｉ族窒化物系トランジスタを作製する方法
JP5218117B2 (ja) * 2008-03-18 2013-06-26 三菱電機株式会社 窒化物半導体積層構造及び光半導体装置並びにその製造方法
US8796738B2 (en) 2011-09-21 2014-08-05 International Rectifier Corporation Group III-V device structure having a selectively reduced impurity concentration
US9233844B2 (en) * 2012-06-27 2016-01-12 Taiwan Semiconductor Manufacturing Co., Ltd. Graded aluminum—gallium—nitride and superlattice buffer layer for III-V nitride layer on silicon substrate
EP3708699A1 (en) * 2013-02-15 2020-09-16 AZUR SPACE Solar Power GmbH P-d0ping of group-i i i-nitride buffer later structure on a heterosubstrate
CN105264651B (zh) * 2013-07-19 2017-10-03 夏普株式会社 场效应晶体管
US10483386B2 (en) * 2014-01-17 2019-11-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device, transistor having doped seed layer and method of manufacturing the same
US20160043178A1 (en) * 2014-08-05 2016-02-11 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
US9608075B1 (en) * 2016-06-03 2017-03-28 Infineon Technologies Americas Corp. III-nitride semiconductor device with doped epi structures

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264455A (ja) * 1995-03-20 1996-10-11 Fujitsu Ltd 半導体装置及びその製造方法
JP2007251144A (ja) * 2006-02-20 2007-09-27 Furukawa Electric Co Ltd:The 半導体素子
JP2010123800A (ja) * 2008-11-20 2010-06-03 Sanken Electric Co Ltd 半導体ウェハ、半導体装置、半導体ウェハ製造方法及び半導体装置製造方法
JP2012033646A (ja) * 2010-07-29 2012-02-16 Sumitomo Electric Ind Ltd 半導体装置
JP2013197357A (ja) * 2012-03-21 2013-09-30 Hitachi Cable Ltd 窒化物半導体デバイス及びその製造方法
JP2015070091A (ja) * 2013-09-27 2015-04-13 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体基板

Also Published As

Publication number Publication date
US10068985B2 (en) 2018-09-04
TWI611581B (zh) 2018-01-11
KR20160138091A (ko) 2016-12-02
JP6261437B2 (ja) 2018-01-17
CN106165073A (zh) 2016-11-23
WO2015155930A1 (ja) 2015-10-15
US20170117385A1 (en) 2017-04-27
CN106165073B (zh) 2019-05-07
TW201543681A (zh) 2015-11-16

Similar Documents

Publication Publication Date Title
JP6283250B2 (ja) 半導体基板及び半導体素子
KR102121097B1 (ko) 반도체 기판 및 반도체 소자
JP6539128B2 (ja) 半導体デバイス用基板、半導体デバイス、並びに半導体デバイスの製造方法
JP6615075B2 (ja) 半導体デバイス用基板、半導体デバイス、及び、半導体デバイス用基板の製造方法
JP6547581B2 (ja) 半導体装置
US9484429B2 (en) High electron mobility transistor (HEMT) capable of absorbing a stored hole more efficiently and method for manufacturing the same
JP5276849B2 (ja) 窒化物半導体装置の製造方法
CN107706238B (zh) Hemt器件及其制造方法
JP6261437B2 (ja) 半導体基板の製造方法、及び半導体素子の製造方法
JP2009070935A (ja) 窒化物半導体装置
JP2015170776A (ja) 窒化物半導体積層体および電界効果トランジスタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170815

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171003

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171212

R150 Certificate of patent or registration of utility model

Ref document number: 6261437

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250