JP2016019314A

JP2016019314A - 制御回路

Info

Publication number: JP2016019314A
Application number: JP2014139267A
Authority: JP
Inventors: 芳彦菊地; Yoshihiko Kikuchi
Original assignee: Shindengen Electric Manufacturing Co Ltd
Current assignee: Shindengen Electric Manufacturing Co Ltd
Priority date: 2014-07-07
Filing date: 2014-07-07
Publication date: 2016-02-01
Anticipated expiration: 2034-07-07
Also published as: JP6265849B2

Abstract

【課題】安定的なスイッチング制御が可能なカスコード素子の制御回路を提供する。
【解決手段】スイッチＱ１とスイッチＱ２とが所定の接続点１１でカスコード接続され、スイッチＱ１が接続点１１と基準点１２との間に設けられて構成されるカスコード素子１０の制御回路１００において、スイッチング制御部１１０は、スイッチＱ１のスイッチング制御を行い、バイアス補助部１２０は、スイッチング制御部１１０によりスイッチング制御されたスイッチＱ１のオフ期間中に、基準点１１と接続点１２との間の電圧である接続点電圧に対して補助的にバイアスする。そのため、スイッチング制御部１１０によりスイッチング制御されたスイッチＱ１のオフ期間中に、スイッチＱ２のゲート・ソース間電圧がスイッチＱ２の閾値に対して十分負にバイアスされる。これにより、カスコード素子のスイッチング制御が安定化し、カスコード素子が破壊するのを防止することができる。
【選択図】図３

Description

本発明は、カスコード素子の制御回路に関する。

ノーマリオン型半導体スイッチをスイッチング回路に使用する場合、ノーマリオフ型半導体スイッチとノーマリオン型半導体スイッチとを、カスコード接続したノーマリオフ型の複合半導体素子（以下、カスコード素子とする。）として構成することが多い（特許文献１参照）。

このようなカスコード素子をスイッチング回路に使用する場合には、例えば、ノーマリオフ型半導体スイッチのスイッチングを制御し、カスコード素子自体のスイッチングを制御するよう構成される。

カスコード素子のスイッチング制御においては、ノーマリオン型半導体スイッチの特性に鑑み、カスコード素子のスイッチングのオフ期間は、ノーマリオン型半導体スイッチのゲート・ソース間電圧をノーマリオン型半導体スイッチの閾値Ｖｔｈに対して十分負にバイアスする制御が必要となる。

ここで、図面を参照しながら、従来の制御回路を用いたスイッチング回路の構成および動作について説明する。図６は、従来の制御回路２００を用いたスイッチング回路２の構成を示す回路図である。図７は、スイッチング回路２の通常動作時における各部の動作波形図である。図８は、スイッチング回路２の異常動作時における各部の動作波形図である。なお、以下の説明では、便宜的に、ノーマリオフ型半導体スイッチをスイッチＱ１、ノーマリオン型半導体スイッチをスイッチＱ２とする。

図７および図８においては、スイッチング回路２におけるスイッチＱ１のゲート・ソース間電圧ＶＧＳ（Ｑ１）、接続点１１と基準点１２との間の接続点電圧Ｖ（Ｃ）、カスコード素子１０のスイッチング電流ＩＤ（Ｃ）、スイッチＱ２のゲート・ソース間電圧ＶＧＳ（Ｑ２）およびスイッチＱ２のドレイン・ソース間電圧ＶＤＳ（Ｑ２）の波形図を示している。

スイッチング回路２は、スイッチＱ１とスイッチＱ２とが接続点１１で直列接続されたカスコード素子１０を備えている。カスコード素子１０のスイッチング制御は、スイッチＱ１のゲート・ソース間に印加されるスイッチング制御信号に基づいて行われる。スイッチング制御信号は、制御回路２００が有するスイッチング駆動制御部２１０により生成され、スイッチＱ１のゲート端子Ｇ１に出力される。

スイッチング回路２においては、スイッチＱ１のゲート・ソース間電圧ＶＧＳ（Ｑ１）がＨｉｇｈレベルの期間（図７中の時刻ｔ１〜ｔ２の期間）に、スイッチＱ２のゲート・ソース間電圧ＶＧＳ（Ｑ２）が約０［Ｖ］となり、カスコード素子１０がオンとなる。これにより、カスコード素子１０のスイッチング電流ＩＤ（Ｃ）が図７中の時刻ｔ１〜ｔ２の期間中流れる。

また、スイッチＱ１のゲート・ソース間電圧ＶＧＳ（Ｑ１）がＬｏｗレベルの期間（図７中の時刻ｔ２〜ｔ３の期間）には、スイッチＱ２のゲート・ソース間電圧ＶＧＳ（Ｑ２）が負電圧にバイアスされ、カスコード素子１０がオフとなる。これにより、カスコード素子１０のスイッチング電流ＩＤ（Ｃ）が流れなくなる。

スイッチング回路２においては、図７中の時刻ｔ２〜ｔ３の期間において、カスコード素子１０を確実にオフさせるために、スイッチＱ２のゲート・ソース間電圧ＶＧＳ（Ｑ２）をスイッチＱ２の閾値Ｖｔｈに対して十分負にバイアスしておく必要がある。

特開２０１１−１０４８７号公報

しかしながら、従来の制御回路２００においては、図８に示すように、カスコード素子１０がオン状態からオフ状態になった直後のタイミングで、スイッチＱ１のゲート・ソース間にノイズが印加された場合（図８中、破線で囲まれたＡ部参照）、スイッチＱ１がオンして接続点電圧Ｖ（Ｃ）が低下してしまい、スイッチＱ２のゲート・ソース間電圧ＶＧＳ（Ｑ２）がスイッチＱ２の閾値Ｖｔｈに対して十分負にバイアスされなくなることがある。

また、カスコード素子１０がオン状態からオフ状態に遷移するタイミングでは、カスコード素子１０の各部に寄生する容量値が大きく変化するため、スイッチＱ１およびスイッチＱ２の寄生容量特性によっては、スイッチＱ１のドレイン・ソース間電圧ＶＤＳ（Ｑ１）が低下してしまい、スイッチＱ２のゲート・ソース間電圧ＶＧＳ（Ｑ２）がスイッチＱ２の閾値Ｖｔｈに対して十分負にバイアスされなくなることがある。

上記のような場合、カスコード素子１０のスイッチング制御が不安定となり、スイッチＱ１およびスイッチＱ２に過大なストレスが掛かってしまう虞がある。特に、カスコード素子１０を高速スイッチングさせて使用する場合、カスコード素子１０の内部およびその周辺回路の寄生容量および寄生インダクタ等に起因するノイズが生じることが多く、そのノイズによって、カスコード素子１０のスイッチング制御が不安定となり、スイッチＱ１およびスイッチＱ２に過大なストレスが掛かり、カスコード素子１０が破壊してしまう虞があった。

以上のように、従来のカスコード素子の制御回路においては、安定的にスイッチング制御をすることが困難であるという課題があった。

本発明は、上記課題に鑑みてなされたものであり、安定的にカスコード素子のスイッチング制御をすることが可能な制御回路を提供することを目的とする。

本発明は、上記の課題を解決するために、以下の事項を提案している。

ノーマリオフ型のローサイド半導体スイッチとノーマリオン型のハイサイド半導体スイッチとが所定の接続点でカスコード接続され、ローサイド半導体スイッチが接続点とカスコード素子の電気的な基準電位となる基準点との間に設けられて構成されるカスコード素子の制御回路において、ローサイド半導体スイッチのスイッチング制御を行うスイッチング制御部と、スイッチング制御部によりスイッチング制御されたローサイド半導体スイッチのオフ期間中に、基準点と接続点との間の電圧である接続点電圧に対して補助的にバイアスするバイアス補助部と、を備えたことを特徴とする制御回路を提案している。

バイアス補助部は、ダイオード、コンデンサおよび抵抗を有し、ダイオードのアノード端子は接続点に接続され、ダイオードのカソード端子はコンデンサの一端に接続され、コンデンサの他端は基準点に接続され、抵抗はダイオードに並列接続されていることを特徴とする制御回路を提案している。

バイアス補助部は、ツェナダイオードを有し、ツェナダイオードのアノード端子は基準点に接続され、ツェナダイオードのカソード端子は接続点に接続されていることを特徴とする制御回路を提案している。

ハイサイド半導体スイッチは、高電子移動度トランジスタであることを特徴とする制御回路を提案している。

高電子移動度トランジスタは、窒化ガリウム、炭化ケイ素をチャネルに用いたものであることであることを特徴とする制御回路を提案している。

高電子移動度トランジスタは、酸化物半導体をチャネルに用いたものであることを特徴とする制御回路を提案している。

酸化物半導体は、酸化スズ、酸化亜鉛、酸化インジウム又はこれらを複合した複合酸化物半導体であることを特徴とする制御回路を提案している。

スイッチング制御部およびバイアス補助部は、所定の半導体基板上にモノリシック集積回路として形成されることを特徴とする制御回路を提案している。

制御回路は、ローサイド半導体スイッチ及び／又はハイサイド半導体スイッチと共に、モノリシック集積回路として形成されることを特徴とする制御回路。

制御回路は、ローサイド半導体スイッチ及び／又はハイサイド半導体スイッチと共に、所定の樹脂モールドパッケージに搭載されることを特徴とする制御回路を提案している。

本発明によれば、ノーマリオフ型のローサイド半導体スイッチとノーマリオン型のハイサイド半導体スイッチとが所定の接続点でカスコード接続され、ローサイド半導体スイッチが接続点とカスコード素子の電気的な基準電位となる基準点との間に設けられて構成されるカスコード素子の制御回路において、スイッチング制御部は、ローサイド半導体スイッチのスイッチング制御を行い、バイアス補助部は、スイッチング制御部によりスイッチング制御されたローサイド半導体スイッチのオフ期間中に、基準点と接続点との間の電圧である接続点電圧に対して補助的にバイアスする。そのため、スイッチング制御部によるスイッチング制御のオフ期間中、ハイサイド半導体スイッチのゲート・ソース間電圧がハイサイド半導体スイッチの閾値に対して十分負にバイアスされる。これにより、カスコード素子のスイッチング制御が安定化し、カスコード素子が破壊するのを防止することができる。

本発明によれば、バイアス補助部は、ダイオード、コンデンサおよび抵抗を有し、ダイオードのアノード端子は接続点に接続され、ダイオードのカソード端子はコンデンサの一端に接続され、コンデンサの他端は基準点に接続され、抵抗はダイオードに並列接続されて構成されているため、簡素な制御回路を構成することができる。

本発明によれば、バイアス補助部は、ツェナダイオードを有し、ツェナダイオードのアノード端子は基準点に接続され、ツェナダイオードのカソード端子は接続点に接続された構成とするため、接続点電圧が過度にバイアスされず、カスコード素子のスイッチング制御を安定化させることができる。

本発明によれば、ハイサイド半導体スイッチは、高電子移動度トランジスタであるため、高速スイッチング、低オン抵抗、高耐圧および高温動作といった特徴を有するカスコード素子を構成でき、カスコード素子のスイッチング制御が安定的であり、且つ、高効率なスイッチング回路を構成することが可能となる。

本発明によれば、高電子移動度トランジスタは、窒化ガリウムまたは炭化ケイ素をチャネルに用いたものであるため、高速スイッチング、低オン抵抗、高耐圧および高温動作といった特徴を有するカスコード素子を構成でき、カスコード素子のスイッチング制御が安定的であり、且つ、高効率なスイッチング回路を構成することが可能となる。

高電子移動度トランジスタは、酸化物半導体をチャネルに用いたものであるため、多様なスイッチング回路を構成することが可能となる。

酸化物半導体は、酸化スズ、酸化亜鉛、酸化インジウム又はこれらを複合した複合酸化物半導体であるため、多様なスイッチング回路を構成することが可能となる。

スイッチング制御部およびバイアス補助部は、所定の半導体基板上にモノリシック集積回路として形成される構成とするため、スイッチング回路を小型化できノイズ耐量も向上できる。

制御回路は、ローサイド半導体スイッチ及び／又はハイサイド半導体スイッチと共に、モノリシック集積回路として形成される構成とするため、スイッチング回路を小型化できノイズ耐量も向上できる。

制御回路は、ローサイド半導体スイッチ及び／又はハイサイド半導体スイッチと共に、所定の樹脂モールドパッケージに搭載される構成とするため、スイッチング回路を小型化できノイズ耐量も向上できる。

本発明の実施形態に係る制御回路１００の構成を示す回路図である。図１の制御回路１００によりスイッチング制御されるカスコード素子１０の構成図である。図１の制御回路１００を用いたスイッチング回路１の構成を示す回路図である。カスコード素子１０および制御回路１００を搭載する樹脂モールドパッケージの一例である。図３のスイッチング回路１の各部の動作波形図である。従来の制御回路２００を用いたスイッチング回路２の構成を示す回路図である。図６のスイッチング回路２の通常動作時における各部の動作波形図である。図６のスイッチング回路２の異常動作時における各部の動作波形図である。

以下、本発明の実施の形態について図面を参照して説明する。なお、本実施形態における構成要素は適宜、既存の構成要素等との置き換えが可能であり、また、他の既存の構成要素との組合せをする様々なバリエーションが可能である。したがって、本実施形態の記載をもって、特許請求の範囲に記載された発明の内容を限定するものではない。

図１は、本発明の実施形態に係る制御回路１００の構成を示す回路図である。図２は、図１の制御回路１００によりスイッチング制御されるカスコード素子１０の構成図である。

カスコード素子１０は、スイッチＱ１（ノーマリオフ型のローサイド半導体スイッチ）とスイッチＱ２（ノーマリオン型のハイサイド半導体スイッチ）とが所定の接続点１１でカスコード接続され、スイッチＱ１が接続点１１とカスコード素子の電気的な基準電位となる基準点１２との間に設けられて構成されている。

制御回路１００は、カスコード素子１０の制御回路である。制御回路１００は、スイッチＱ１のスイッチング制御を行うスイッチング制御部１１０を備えている。また、制御回路１００は、スイッチング制御部１１０によりスイッチング制御されたスイッチＱ１のオフ期間中に、基準点１２と接続点１１との間の電圧である接続点電圧Ｖ（Ｃ）に対して補助的にバイアスするバイアス補助部１２０部を備えている。

スイッチング制御部１１０は、駆動部１１１と、発振部１１２と、駆動制御部１１３と、を有している。駆動部１１１は、端子１０１を介してスイッチＱ１のゲート端子に接続されており、スイッチＱ１のスイッチングを駆動する。また、駆動部１１１は、駆動制御部１１３に接続されており、駆動制御部１１３により制御される。

発振部１１２は、駆動制御部１１３に接続されており、スイッチＱ１のスイッチング周波数を決定する発振信号を生成して駆動制御部１１３に出力する。駆動制御部１１３は、発振部１１２が出力する発振信号に基づいて、駆動部１１１を制御し駆動部１１１によりスイッチＱ１を駆動させる。

また、駆動制御部１１３は、端子１０２を介して基準点１２に接続されており、カスコード素子１０に流れるスイッチング電流ＩＤ（Ｃ）が過電流になった場合等に駆動部１１１を制御してスイッチング電流ＩＤ（Ｃ）の増加を抑制する。

バイアス補助部１２０は、ダイオード１２１、コンデンサ１２２、抵抗１２３、ツェナダイオード１２４および抵抗１２５を有している。ダイオード１２１のアノード端子は、接続点１１に接続されている。ダイオード１２１のカソード端子は、コンデンサ１２２の一端および抵抗１２３の他端に接続されている。

コンデンサ１２２の他端は、カスコード素子１０の電気的基準電位である基準点１２、ツェナダイオード１２４のアノード端子および抵抗１２５の他端に接続されている。抵抗１２３は、ダイオード１２１に並列接続されている。

ツェナダイオード１２４のアノード端子は、基準点１２、コンデンサ１２２の他端および抵抗１２５の他端に接続されている。ツェナダイオード１２４のカソード端子は、接続点１１、ダイオード１２１のアノード端子および抵抗１２３の一端に接続されている。

抵抗１２５の一端は、端子１０４を介してスイッチＱ２のゲート端子Ｇ２に接続され、抵抗１２５の他端は、コンデンサ１２２の他端、ツェナダイオード１２４のアノード端子および基準点１２に接続されている。

スイッチＱ１は、例えば、ドレイン端子Ｄ１、ソース端子Ｓ１およびゲート端子Ｇ１を有する電界効果型トランジスタ（ＭＯＳＦＥＴ）で構成する。

スイッチＱ２は、例えば、ドレイン端子Ｄ２、ソース端子Ｓ２およびゲート端子Ｇ２を有する高電子移動度トランジスタで構成する。カスコード素子１０は、スイッチＱ１のドレイン端子Ｄ１と、スイッチＱ２のソース端子Ｓ２とが、接続点１１で接続されて構成されている。

スイッチＱ２は、例えば、窒化ガリウム又は炭化ケイ素をチャネルに用いた高電子移動度トランジスタを用いると、好適である。スイッチＱ２に高電子移動度トランジスタを用いると、高速スイッチング、低オン抵抗、高耐圧および高温動作といった特徴を有するカスコード素子１０を構成することができる。これにより、カスコード素子１０のスイッチング制御が安定的であり、且つ、高効率なスイッチング回路１を構成することが可能となる。

また、スイッチＱ２は、例えば、酸化スズ、酸化亜鉛、酸化インジウム又はこれらを複合した複合酸化物半導体をチャネルに用いた高電子移動度トランジスタを用いてもよい。

ここで、図３および図４を参照して、本実施の形態に係る制御回路１００を用いたスイッチング回路１の構成について説明する。図３は、図１の制御回路１００を用いたスイッチング回路１の構成を示す回路図である。図４は、カスコード素子１０および制御回路１００を搭載する樹脂モールドパッケージの一例である。

スイッチング回路１は、直流電源３と、抵抗４と、抵抗５と、カスコード素子１０と、制御回路１００と、を備えている。直流電源３の正極は、抵抗４の一端に接続されている。抵抗４の他端は、カスコード素子１０のスイッチＱ２のドレイン端子Ｄ２に接続されている。

抵抗５の一端は、カスコード素子１０のスイッチＱ１のソース端子Ｓ１に接続されている。抵抗５の他端は、直流電源３の負極およびスイッチング回路１のグランドＧＮＤに接続されている。

なお、スイッチング制御部１１０およびバイアス補助部１２０は、所定の半導体基板上にモノリシック集積回路として形成される構成とすれば、スイッチング回路１を小型化できノイズ耐量も向上できる。

また、制御回路１００は、スイッチＱ１及び／又はスイッチＱ２と共に、モノリシック集積回路として形成される構成とすれば、スイッチング回路１を小型化できノイズ耐量も向上できる。

更に、制御回路１００は、スイッチＱ１及び／又はスイッチＱ２と共に、所定の樹脂モールドパッケージに搭載される構成とすれば、スイッチング回路１を小型化できノイズ耐量も向上できる。

例えば、カスコード素子１０および制御回路１００を、図４の例に示すような所定の樹脂モールドパッケージに搭載すれば、スイッチング回路１の小型化、低ノイズ化、高放熱化、高効率化、設計容易化が可能となる。

続いて、図５を参照して、本実施の形態に係る制御回路１００およびスイッチング回路１の動作について説明する。図５は、図３のスイッチング回路１の各部の動作波形図である。

なお、図５においては、図１のスイッチング回路１におけるスイッチＱ１のゲート・ソース間電圧ＶＧＳ（Ｑ１）、接続点１１と基準点１２との間の接続点電圧Ｖ（Ｃ）、カスコード素子１０のスイッチング電流ＩＤ（Ｃ）、スイッチＱ２のゲート・ソース間電圧ＶＧＳ（Ｑ２）およびスイッチＱ２のドレイン・ソース間電圧ＶＤＳ（Ｑ２）の波形図を示している。

図３に示すスイッチング回路１においては、スイッチＱ１のゲート・ソース間電圧ＶＧＳ（Ｑ１）がＨｉｇｈレベルの期間（図５中の時刻ｔ１〜ｔ２の期間）に、スイッチＱ２のゲート・ソース間電圧ＶＧＳ（Ｑ２）が約０［Ｖ］となり、カスコード素子１０がオンとなる。これにより、カスコード素子１０のスイッチング電流ＩＤ（Ｃ）が流れる。

また、スイッチＱ１のゲート・ソース間電圧ＶＧＳ（Ｑ１）がＬｏｗレベルの期間（図５中の時刻ｔ２〜ｔ３の期間）には、スイッチＱ２のゲート・ソース間電圧ＶＧＳ（Ｑ２）が負電圧にバイアスされ、カスコード素子１０がオフとなる。これにより、カスコード素子１０のスイッチング電流ＩＤ（Ｃ）が流れなくなる。

スイッチング回路１においては、図５中の時刻ｔ２〜ｔ３の期間において、カスコード素子１０を確実にオフさせるために、スイッチＱ２のゲート・ソース間電圧ＶＧＳ（Ｑ２）をスイッチＱ２の閾値ＶＴＨに対して十分負にバイアスされている。

特に、本実施の形態に係る制御回路１００では、バイアス補助部１２０は、スイッチング制御部１１０によるスイッチング制御のオフ期間中（図５中の時刻ｔ２〜ｔ３の期間）に、スイッチＱ１とスイッチＱ２との接続点１１の電位をバイアス補助する。

そのため、スイッチング制御部１１０によるスイッチング制御のオフ期間中（図５中の時刻ｔ２〜ｔ３の期間）、スイッチＱ２のゲート・ソース間電圧ＶＧＳ（Ｑ２）がスイッチＱ２の閾値Ｖｔｈに対して十分負にバイアスされる。

したがって、図５において、カスコード素子１０がオン状態からオフ状態になった直後のタイミングでスイッチＱ１のゲート・ソース間にノイズが印加されているが（図５中、破線で囲まれたＡ部参照）、スイッチング制御は安定的であり、スイッチング制御部１１０によるスイッチング制御のオフ期間中（図５中の時刻ｔ２〜ｔ３の期間）にカスコード素子１０はオンしておらず、カスコード素子１０のスイッチング電流ＩＤ（Ｃ）は流れていない。

そのため、本実施の形態に係る制御回路１００においては、スイッチＱ１およびスイッチＱ２に過大なストレスが掛からない。従って、カスコード素子１０のスイッチング制御は安定化され、カスコード素子１０が破壊するのを防止することができる。

また、本実施の形態に係る制御回路１００においては、バイアス補助部１２０は、スイッチング制御部１１０によるスイッチング制御のオフ期間中に、接続点電圧Ｖ（Ｃ）に対して補助的にバイアスする。そのため、カスコード素子１０がオン状態からオフ状態に遷移するタイミングであっても、カスコード素子１０のスイッチング制御は安定的であり、カスコード素子１０が破壊するのを防止することができる。

以上説明したように、本実施の形態に係る制御回路１００によれば、スイッチＱ１とスイッチＱ２とが所定の接続点１１でカスコード接続され、スイッチＱ１が接続点１１と基準点１２との間に設けられて構成されるカスコード素子１０の制御回路１００において、スイッチング制御部１１０は、スイッチＱ１のスイッチング制御を行い、バイアス補助部１２０は、スイッチング制御部１１０によりスイッチング制御されたスイッチＱ１のオフ期間中に、基準点１１と接続点１２との間の電圧である接続点電圧Ｖ（Ｃ）に対して補助的にバイアスする。そのため、スイッチング制御部１１０によりスイッチング制御されたスイッチＱ１のオフ期間中に、スイッチＱ２のゲート・ソース間電圧がスイッチＱ２の閾値に対して十分負にバイアスされる。これにより、カスコード素子のスイッチング制御が安定化し、カスコード素子が破壊するのを防止することができる。

本実施の形態に係る制御回路１００によれば、バイアス補助部１２０は、ダイオード１２１、コンデンサ１２２および抵抗１２３を有し、ダイオード１２１のアノード端子は接続点１１に接続され、ダイオード１２１のカソード端子はコンデンサ１２２の一端に接続され、コンデンサ１２２の他端は基準点１２に接続され、抵抗１２３はダイオード１２１に並列接続されて構成されている。そのため、簡素な制御回路１００を構成することができる。

本実施の形態に係る制御回路１００によれば、バイアス補助部１２０は、ツェナダイオード１２４を有し、ツェナダイオード１２４のアノード端子は基準点１２に接続され、ツェナダイオード１２４のカソード端子は接続点１１に接続された構成とするため、接続点１１と基準点１２との間の接続点電圧Ｖ（Ｃ）が過度にバイアスされず、カスコード素子１０のスイッチング制御を安定化させることができる。

本実施の形態に係る制御回路１００によれば、スイッチＱ１は、高電子移動度トランジスタであるため、高速スイッチング、低オン抵抗、高耐圧および高温動作といった特徴を有するカスコード素子１０を構成でき、カスコード素子１０のスイッチング制御が安定的であり、且つ、高効率なスイッチング回路を構成することが可能となる。

本実施の形態に係る制御回路１００によれば、高電子移動度トランジスタは、窒化ガリウムまたは炭化ケイ素をチャネルに用いたものであるため、高速スイッチング、低オン抵抗、高耐圧および高温動作といった特徴を有するカスコード素子１０を構成でき、カスコード素子１０のスイッチング制御が安定的であり、且つ、高効率なスイッチング回路１を構成することが可能となる。

高電子移動度トランジスタは、酸化物半導体をチャネルに用いたものであるため、多様なスイッチング回路１を構成することが可能となる。

酸化物半導体は、酸化スズ、酸化亜鉛、酸化インジウム又はこれらを複合した複合酸化物半導体であるため、多様なスイッチング回路１を構成することが可能となる。

なお、スイッチング制御部１１０およびバイアス補助部１２０は、所定の半導体基板上にモノリシック集積回路として形成すれば、スイッチング回路１を小型化できノイズ耐量も向上できる。

また、制御回路１００は、スイッチＱ１及び／又はスイッチＱ２と共に、モノリシック集積回路として形成すれば、スイッチング回路１を小型化できノイズ耐量も向上できる。

更に、制御回路１００は、スイッチＱ１及び／又はスイッチＱ２と共に、所定の樹脂モールドパッケージに搭載すれば、スイッチング回路１を小型化できノイズ耐量も向上できる。

以上、本発明の実施形態について説明したが、本発明は、上述した実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で様々な変形や応用が可能であり、上記の実施の形態には限定せずに、発明の範囲内であれば、適宜変更可能である。

１：スイッチング回路
３：直流電源
４、５：抵抗
１０：カスコード素子
１１：接続点
１２：基準点
１００：制御回路
１０１、１０２、１０３、１０４：端子
１１０：スイッチング制御部
１１１：駆動部
１１２：発振部
１１３：駆動制御部
１２０：バイアス補助部
１２１：ダイオード
１２２：コンデンサ
１２３、１２５：抵抗
１２４：ツェナダイオード
Ｑ１、Ｑ２：スイッチ

Claims

ノーマリオフ型のローサイド半導体スイッチとノーマリオン型のハイサイド半導体スイッチとが所定の接続点でカスコード接続され、前記ローサイド半導体スイッチが前記接続点と前記カスコード素子の電気的な基準電位となる基準点との間に設けられて構成されるカスコード素子の制御回路において、
前記ローサイド半導体スイッチのスイッチング制御を行うスイッチング制御部と、
前記スイッチング制御部によりスイッチング制御された前記ローサイド半導体スイッチのオフ期間中に、前記基準点と前記接続点との間の電圧である接続点電圧に対して補助的にバイアスするバイアス補助部と、
を備えたことを特徴とする制御回路。
前記バイアス補助部は、ダイオード、コンデンサおよび抵抗を有し、前記ダイオードのアノード端子は前記接続点に接続され、前記ダイオードのカソード端子は前記コンデンサの一端に接続され、前記コンデンサの他端は前記基準点に接続され、前記抵抗は前記ダイオードに並列接続されていることを特徴とする請求項１に記載の制御回路。
前記バイアス補助部は、ツェナダイオードを有し、
前記ツェナダイオードのアノード端子は前記基準点に接続され、前記ツェナダイオードのカソード端子は前記接続点に接続されていることを特徴とする請求項２に記載の制御回路。
前記ハイサイド半導体スイッチは、高電子移動度トランジスタであることを特徴とする請求項１乃至３のいずれか１に記載の制御回路。
前記高電子移動度トランジスタは、窒化ガリウム、炭化ケイ素をチャネルに用いたものであることであることを特徴とする請求項４に記載の制御回路。
前記高電子移動度トランジスタは、酸化物半導体をチャネルに用いたものであることであることを特徴とする請求項４に記載の制御回路。
前記酸化物半導体は、酸化スズ、酸化亜鉛、酸化インジウム又はこれらを複合した複合酸化物半導体であることを特徴とする請求項６に記載の制御回路。
前記スイッチング制御部および前記バイアス補助部は、所定の半導体基板上にモノリシック集積回路として形成されることを特徴とする請求項１乃至７のいずれか１に記載の制御回路。
前記制御回路は、前記ローサイド半導体スイッチ及び／又は前記ハイサイド半導体スイッチと共に、モノリシック集積回路として形成されることを特徴とする請求項８に記載の制御回路。
前記制御回路は、前記ローサイド半導体スイッチ及び／又は前記ハイサイド半導体スイッチと共に、所定の樹脂モールドパッケージに搭載されることを特徴とする請求項１乃至９のいずれか１に記載の制御回路。