JP2016111416A - ドライバ - Google Patents
ドライバ Download PDFInfo
- Publication number
- JP2016111416A JP2016111416A JP2014244694A JP2014244694A JP2016111416A JP 2016111416 A JP2016111416 A JP 2016111416A JP 2014244694 A JP2014244694 A JP 2014244694A JP 2014244694 A JP2014244694 A JP 2014244694A JP 2016111416 A JP2016111416 A JP 2016111416A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- driver
- bias
- signal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
Description
これらの伝送方式に夫々対応させるためには、レーザダイオード(LD)とそのレーザダイオードを駆動するドライバ(以下、「LDドライバ」と称する。)を含む送信フロントエンドに、高い線形性が必要となる。例えば、図12に示すように、高線形な入出力特性を持つレーザダイオードに対して高線形なLDドライバが必要となる。
図13に、従来のシャント型のLDドライバを用いた送信フロントエンドの構成を示す。同図に示すように、送信フロントエンド5によれば、レーザダイオード52に対して並列にシャント型のLDドライバ51を接続し、送信すべき情報に応じてシャント型のLDドライバ51のトランジスタQ0を制御することにより、送信すべき情報を光信号に変換して送信することができる。また、LDドライバ51とレーザダイオード52との間に伝送線路が設置されている場合、LDドライバ51から見たレーザダイオード52の入力抵抗値を伝送線路の抵抗値に整合させる整合回路をLDドライバ51とレーザダイオード52との間に接続する必要があるが、上記送信フロントエンド5によれば、レーザダイオード52に対して並列に直接接続されているため、整合回路を必要とせず、高速動作可能である。
図14は、図13に示した送信フロントエンドにおけるLDドライバの入出力特性を示す図であり、図15は、図13に示す送信フロントエンドにおけるLDの入出力特性を示す図である。
例えばDMT信号やPAM信号を送信フロントエンド5に入力する場合、LDドライバ51には高い線形性が要求される。そのため、LDドライバ51を図14に示す高線形な領域501で動作させる必要がある。一方、NRZ信号を送信フロントエンド5に入力する場合、LDドライバ51には高い線形性は要求されない。そのため、LDドライバ51を図14に示す高線形な領域501と非線形な領域500のどちらの領域で動作させても、伝送特性に大きな影響を与えるような問題は生じない。むしろ、LDドライバ51を高線形な領域501で動作させた場合、入力信号Vinの直流成分が大きくなり、消費電力が増大するおそれがある。
図1は、本発明の一実施の形態に係るLDドライバを備えた光送信器の送信フロントエンドの構成を示す図である。
同図に示される送信フロントエンド1は、送信すべき情報を光信号として光ファイバ等から成る光通信ネットワークに出力する光送信器において、送信すべき情報が重畳された電気信号を光信号に変換して出力する機能部である。送信フロントエンド1は、入力信号の伝送方式に応じてバイアス電圧を調節可能なバイアスコントロール機能を持つLDドライバ10を備えている。以下、送信フロントエンド1の構成を詳細に説明する。
レーザダイオード(半導体レーザ)13は、供給された駆動電流ILDに応じた強度の光を出力する発光素子である。レーザダイオード13は、直接変調半導体レーザ(DML:Directly Modulated Laser)である。レーザダイオード13のアノードは、端子Paに接続され、レーザダイオード13のカソードは、端子Pkに接続される。
具体的に、LDドライバ10は、ドライバ回路11、バイアス端子Pcon、入力端子Pin、および駆動信号生成部12を備える。
図2は、LDドライバ10によるレーザダイオード13の制御方法を説明するための図である。
同図に示されるように、例えば、ドライバ回路11は、制御信号Vmが所定の閾値よりも低いとき、スイッチSWをオフさせ、制御信号Vmが所定の閾値を高いとき、スイッチSWをオンさせる。例えば、図2に示すように、スイッチSWがオフしているとき、レーザダイオード13には定電流源Iccから出力された電流Iccが駆動電流ILDとして供給される(ILD=Icc)。一方、スイッチSWがオンしているとき、定電流源Iccから出力された電流Iccの一部がドライバ回路11に流れ込む。これにより、レーザダイオード13には、定電流源Iccの電流Iccから可変電流源I0による電流I0を差し引いた電流が駆動電流ILDとして供給される(ILD=Icc−I0)。
このように、LDドライバ10によれば、制御信号Vmのバイアス電圧Vm_biasを、入力信号VINによらず、独立して調節することができるので、入力信号VINの伝送方式(変調方式)に応じた最適なバイアス電圧Vm_biasを設定することが可能となる。以下、LDドライバ10の具体的な回路構成を例示し、入力信号VINの伝送方式に応じたバイアス電圧Vm_biasの設定手法について詳細に説明する。
図3は、本実施の形態に係るLDドライバの具体的な回路構成を示す図である。
同図に示されるように、ドライバ回路11は、トランジスタQ0および抵抗R0から構成されている。抵抗R0の一端はレーザダイオード13のカソード(端子Pk)に接続される。トランジスタQ0は、例えばNPN型のバイポーラトランジスタである。トランジスタQ0の第1主電極としてのコレクタ電極は、レーザダイオード13のアノード(端子Pa)に接続され、トランジスタQ0の第2主電極としてのエミッタ電極は、抵抗R0の他端に接続され、トランジスタQ0の制御電極としてのベース電極には、制御信号Vmが入力される。
具体的に、制御信号Vmのバイアス電圧Vm_biasは、式(1)で表される。
また、この場合、抵抗Raの値を伝送線路の特性インピーダンスZ0(例えば50Ω)に近づけることにより、Vm_bias≒Vconとなるので、直流電圧Vconの値を直接バイアス電圧Vm_biasとして設定することも可能である。
次に、本実施の形態に係るLDドライバ10による、入力信号の変調方式に応じた線形性の制御手法について説明する。
ここでは、NRZ方式によって変調された信号(NRZ信号)、DMT方式によって変調された信号(DMT信号)、およびPAM方式によって変調された信号(PAM信号)の夫々を、入力信号VINとしてLDドライバ10に入力する場合を例にとり、バイアス電圧Vm_biasの設定方法を示す。
図4から理解されるように、ドライバ回路11の電流I0は、制御信号Vmが閾値電圧VTHよりも小さい範囲では、制御信号Vmに対して非線形な特性となり、制御信号Vmが閾値電圧VTHよりも大きい範囲では、制御信号Vmに対してほぼ線形な特性となる。ここで、閾値電圧VTHは、トランジスタQ0の閾値電圧に依存する電圧である。
図5は、入力信号VINとしてNRZ信号をLDドライバ10に入力する場合のバイアス電圧Vm_biasの設定例を示す図である。図6は、図5のバイアス電圧Vm_biasの設定例において、入力信号VINとしてNRZ信号を入力したときのレーザダイオード13の駆動電流ILDの特性を示す図である。図5において、横軸は制御信号Vm〔V〕を表し、縦軸はトランジスタQ0を介して抵抗に流れる電流I0〔A〕を表している。また、図6において、横軸は時間(Time)〔s〕を表し、縦軸はレーザダイオード13の駆動電流ILD〔A〕を表している。
図7は、入力信号VINとしてDMT信号をLDドライバ10に入力する場合のバイアス電圧Vm_biasの設定例を示す図である。図8は、図6のバイアス電圧Vm_biasの設定例において、入力信号VINとしてDMT信号を入力したときのレーザダイオード13の駆動電流ILDの特性を示す図である。図7において、横軸は制御信号Vm〔V〕を表し、縦軸はトランジスタQ0を介して抵抗に流れる電流I0〔A〕を表している。また、図8において、横軸は時間(Time)〔s〕を表し、縦軸はレーザダイオード13の駆動電流ILD〔A〕を表している。
図9は、入力信号VINとしてPAM信号をLDドライバ10に入力する場合のバイアス電圧Vm_biasの設定例を示す図である。図10は、図9のバイアス電圧Vm_biasの設定例において、入力信号VINとしてPAM信号を入力したときのレーザダイオード13の駆動電流ILDの特性を示す図である。図9において、横軸は制御信号Vm〔V〕を表し、縦軸はトランジスタQ0を介して抵抗に流れる電流I0〔A〕を表している。また、図10において、横軸は時間(Time)〔s〕を表し、縦軸はレーザダイオード13の駆動電流ILD〔A〕を表している。
以上、本発明に係るLDドライバによれば、入力信号の伝送方式に応じてシャント型のドライバ回路を制御する制御信号のバイアス電圧を制御することができるので、入力信号の伝送方式に応じたレーザダイオードの最適な制御が可能となると共に、シャント型のLDドライバの消費電力を最適化することができる。
例えば、上述したように、NRZ信号をLDドライバに入力する場合には、ドライバ回路の制御信号のバイアス電圧を非線形領域に設定することで、上記バイアス電圧を線形領域に設定する場合に比べてLDドライバに流れる電流を抑え、LDドライバの低消費電力化を図ることができる。また、DMT信号やPAM信号をLDドライバに入力する場合には、ドライバ回路の制御信号のバイアス電圧を線形領域に設定することで、低歪の駆動電流ILDを生成することが可能となる。
Claims (6)
- 定電流源とレーザダイオードとを結ぶ電流経路を分岐させる分流経路を形成し、制御信号に基づいて前記分流経路に流れる電流を制御することにより、前記レーザダイオードに供給される電流を制御するシャント型のドライバ回路と、
直流電圧を入力するバイアス端子と、
送信対象の信号を入力する入力端子と、
前記バイアス端子に入力された直流電圧に応じたバイアス電圧を生成し、前記入力端子に入力された信号の交流成分を前記バイアス電圧に重畳させることにより、前記制御信号を生成する制御信号生成部と、を備える
ことを特徴とするドライバ。 - 請求項1に記載のドライバにおいて、
前記制御信号生成部は、
前記入力端子に供給された信号を入力し、当該信号から所望の交流成分の信号を取り出して出力するフィルタ回路と、
前記バイアス端子に入力された直流電圧を分圧し、分圧した電圧に前記フィルタ回路から出力された信号を重畳させて前記制御信号を生成する抵抗分圧回路と、
を含む
ことを特徴とするドライバ。 - 請求項2に記載のドライバにおいて、
前記抵抗分圧回路は、前記バイアス端子と基準電位ノードとの間に直列に接続される第1抵抗および第2抵抗を含み、
前記フィルタ回路は、前記第1抵抗と前記第2抵抗とが共通に接続されるノードと前記入力端子との間に接続された容量と、前記第1抵抗および前記第2抵抗を含み、
前記制御信号生成部は、前記第1抵抗と前記第2抵抗とが共通に接続されるノードから前記制御信号を出力する
ことを特徴とするドライバ。 - 請求項4に記載のドライバにおいて、
前記第1抵抗の一端が、前記バイアス端子に接続され、前記第1抵抗の他端が前記第2抵抗の他端に接続され、
前記第2抵抗の他端が、前記基準電位ノードに接続され、
前記第1抵抗は、前記伝送線路の特性インピーダンスよりも大きい抵抗値を有する
ことを特徴とするドライバ。 - 請求項2乃至5の何れか一項に記載のドライバにおいて、
前記ドライバ回路は、
一端が前記レーザダイオードのカソードに接続される第3抵抗と、
第1主電極が前記レーザダイオードのアノードに接続され、第2主電極が前記第3抵抗の他端に接続され、制御電極に前記制御信号が供給されるトランジスタと、
を含む
ことを特徴とするドライバ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014244694A JP6367698B2 (ja) | 2014-12-03 | 2014-12-03 | ドライバ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014244694A JP6367698B2 (ja) | 2014-12-03 | 2014-12-03 | ドライバ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016111416A true JP2016111416A (ja) | 2016-06-20 |
| JP6367698B2 JP6367698B2 (ja) | 2018-08-01 |
Family
ID=56124863
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014244694A Active JP6367698B2 (ja) | 2014-12-03 | 2014-12-03 | ドライバ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6367698B2 (ja) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6188579A (ja) * | 1984-10-08 | 1986-05-06 | Nec Corp | レ−ザ−ダイオ−ド駆動回路 |
| JPH09162473A (ja) * | 1995-12-12 | 1997-06-20 | Matsushita Electric Ind Co Ltd | 半導体レーザ駆動回路 |
| JPH10126316A (ja) * | 1996-10-11 | 1998-05-15 | Texas Instr Japan Ltd | 終端装置 |
| JP2003101129A (ja) * | 2001-07-18 | 2003-04-04 | Tdk Corp | レーザダイオード駆動回路および駆動方法、並びにそれを用いた光ヘッド |
| JP2011249413A (ja) * | 2010-05-24 | 2011-12-08 | Sumitomo Electric Ind Ltd | レーザダイオード駆動回路 |
| US20120328284A1 (en) * | 2011-06-24 | 2012-12-27 | Wataru Kawasaki | Optical packet switching apparatus |
-
2014
- 2014-12-03 JP JP2014244694A patent/JP6367698B2/ja active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6188579A (ja) * | 1984-10-08 | 1986-05-06 | Nec Corp | レ−ザ−ダイオ−ド駆動回路 |
| JPH09162473A (ja) * | 1995-12-12 | 1997-06-20 | Matsushita Electric Ind Co Ltd | 半導体レーザ駆動回路 |
| US5793786A (en) * | 1995-12-12 | 1998-08-11 | Matsushita Electric Industrial Co., Ltd. | Laser diode driving circuit |
| JPH10126316A (ja) * | 1996-10-11 | 1998-05-15 | Texas Instr Japan Ltd | 終端装置 |
| JP2003101129A (ja) * | 2001-07-18 | 2003-04-04 | Tdk Corp | レーザダイオード駆動回路および駆動方法、並びにそれを用いた光ヘッド |
| JP2011249413A (ja) * | 2010-05-24 | 2011-12-08 | Sumitomo Electric Ind Ltd | レーザダイオード駆動回路 |
| US20120328284A1 (en) * | 2011-06-24 | 2012-12-27 | Wataru Kawasaki | Optical packet switching apparatus |
| JP2013009193A (ja) * | 2011-06-24 | 2013-01-10 | Fujitsu Telecom Networks Ltd | 光パケット交換装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6367698B2 (ja) | 2018-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5803174B2 (ja) | 駆動回路 | |
| JP5337886B2 (ja) | Dc結合型レーザ駆動回路、及び、半導体レーザ素子の駆動方法 | |
| US10736201B2 (en) | Driver apparatus | |
| US20030043869A1 (en) | Laser driver circuit | |
| JP6904291B2 (ja) | Dmlドライバ | |
| CN104137442B (zh) | 光发送器 | |
| JP2016021458A (ja) | 駆動回路及びそれを含む光通信装置 | |
| CN113783104B (zh) | 激光驱动器、芯片以及激光器驱动方法 | |
| JP2013106010A (ja) | 駆動回路および光送信装置 | |
| US9153936B2 (en) | Power-efficient high-speed driver for a vertical-cavity surface-emitting laser | |
| CN104426611A (zh) | 闭环光学调制幅度控制 | |
| CN101071934A (zh) | 激光二极管的驱动电路 | |
| US20120113999A1 (en) | Driver for laser diode implemented with offset control | |
| Aller et al. | Taking advantage of the sum of the light in outphasing technique for visible light communication transmitter | |
| JP2016103640A (ja) | レーザ駆動回路 | |
| JP6367698B2 (ja) | ドライバ | |
| US10574027B2 (en) | Laser driver circuit and optical transmitter using the same | |
| JP2020122872A (ja) | 光変調器駆動回路 | |
| JP6849515B2 (ja) | Dmlドライバ | |
| JP2016122898A (ja) | Dmlドライバおよび送信フロントエンド | |
| JP2017191812A (ja) | ドライバ | |
| WO2019070916A1 (en) | IMPROVED EFFICIENT ATTACK CIRCUIT FOR LASER DIODE IN OPTICAL COMMUNICATION | |
| US10630052B2 (en) | Efficiency improved driver for laser diode in optical communication | |
| US7680164B1 (en) | Configurable laser driver with common anode and common cathode outputs | |
| US7684452B1 (en) | Enhancing the transition rate of a laser |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170116 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171117 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171205 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180417 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180703 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180705 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6367698 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
