JP2016111416A - ドライバ - Google Patents

ドライバ Download PDF

Info

Publication number
JP2016111416A
JP2016111416A JP2014244694A JP2014244694A JP2016111416A JP 2016111416 A JP2016111416 A JP 2016111416A JP 2014244694 A JP2014244694 A JP 2014244694A JP 2014244694 A JP2014244694 A JP 2014244694A JP 2016111416 A JP2016111416 A JP 2016111416A
Authority
JP
Japan
Prior art keywords
resistor
driver
bias
signal
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014244694A
Other languages
English (en)
Other versions
JP6367698B2 (ja
Inventor
俊樹 岸
Toshiki Kishi
俊樹 岸
宗彦 長谷
Munehiko Hase
宗彦 長谷
秀之 野坂
Hideyuki Nosaka
秀之 野坂
正史 野河
Masashi Nogawa
正史 野河
俊二 木村
Shunji Kimura
俊二 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Inc
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2014244694A priority Critical patent/JP6367698B2/ja
Publication of JP2016111416A publication Critical patent/JP2016111416A/ja
Application granted granted Critical
Publication of JP6367698B2 publication Critical patent/JP6367698B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Amplifiers (AREA)

Abstract

【課題】入力信号の伝送方式に応じてシャント型LD(レーザーダイオード)ドライバの消費電力を最適化する。【解決手段】LDドライバ10は、定電流源Iccとレーザダイオード13とを結ぶ電流経路を分岐させる分流経路を形成し、制御信号に基づいて分流経路に流れる電流IOを制御することにより、レーザダイオードに供給される電流ILDを制御するシャント型のドライバ回路11と、直流電圧Vconを入力するバイアス端子Pconと、送信対象の信号VINを入力する入力端子Pinと、バイアス端子に入力された直流電圧に応じたバイアス電圧(Vm_bias)を生成し、入力端子に入力された信号の交流成分(VIN_ac)をバイアス電圧に重畳させることにより制御信号を生成する制御信号生成部12と、を備える。【選択図】図1

Description

本発明は、レーザーダイオード(LD)を駆動するシャント型のドライバに関し、特に、直接変調半導体レーザ(DML:Directly Modulated Laser)を駆動するシャント型のドライバに関する。
近年、通信トラヒックの増大に伴い、光ファイバを利用した光通信ネットワークの大容量化が求められている。特に、光通信ネットワークの主要要素であるイーサネット(Ethernet、登録商標、以下同じ)の大容量化が進みつつある。2014年現在、イーサネットの規格として、10GbEおよび40GbEの標準化が完了しており、より大容量な100GbEの標準化も完了しつつある。また、今後予想される更なるトラヒックの増大に対応するため、更なる大容量化を目指した400GbEの標準化の議論も行われている。
従来の100GbEまでの規格に対応した光通信ネットワークでは、図11に示される100GBase−LR4/ER4の伝送システムのように、伝送方式としてNRZ(Non−Return−to−Zero)を用いていた。しかし、現在議論されている400GbEの規格に対応した光通信ネットワークでは、伝送方式として、NRZ以外にDMT(Discrete MultiTone modulation)やPAM(Pulse Amplitude Modulation)などの多値変調方式が検討されている。
これらの伝送方式に夫々対応させるためには、レーザダイオード(LD)とそのレーザダイオードを駆動するドライバ(以下、「LDドライバ」と称する。)を含む送信フロントエンドに、高い線形性が必要となる。例えば、図12に示すように、高線形な入出力特性を持つレーザダイオードに対して高線形なLDドライバが必要となる。
高い線形性を有するLDドライバとしては、シャント型LDドライバが知られている(非特許文献1参照)。
図13に、従来のシャント型のLDドライバを用いた送信フロントエンドの構成を示す。同図に示すように、送信フロントエンド5によれば、レーザダイオード52に対して並列にシャント型のLDドライバ51を接続し、送信すべき情報に応じてシャント型のLDドライバ51のトランジスタQ0を制御することにより、送信すべき情報を光信号に変換して送信することができる。また、LDドライバ51とレーザダイオード52との間に伝送線路が設置されている場合、LDドライバ51から見たレーザダイオード52の入力抵抗値を伝送線路の抵抗値に整合させる整合回路をLDドライバ51とレーザダイオード52との間に接続する必要があるが、上記送信フロントエンド5によれば、レーザダイオード52に対して並列に直接接続されているため、整合回路を必要とせず、高速動作可能である。
A. Moto, T. Ikagawa, S. Sato, Y. Yamasaki, Y. Onishi, and K. Tanaka, "A low power quad 25.78-Gbit/s 2.5 V laser diode driver using shunt-driving in 0.18μm SiGe-BiCMOS," Compound Semiconductor Integrated Circuit Symposium, 2013.
本願発明者は、本願発明に先立って、従来のシャント型LDドライバを400GbEの規格に対応した光通信ネットワークに適用することを検討した。
図14は、図13に示した送信フロントエンドにおけるLDドライバの入出力特性を示す図であり、図15は、図13に示す送信フロントエンドにおけるLDの入出力特性を示す図である。
例えばDMT信号やPAM信号を送信フロントエンド5に入力する場合、LDドライバ51には高い線形性が要求される。そのため、LDドライバ51を図14に示す高線形な領域501で動作させる必要がある。一方、NRZ信号を送信フロントエンド5に入力する場合、LDドライバ51には高い線形性は要求されない。そのため、LDドライバ51を図14に示す高線形な領域501と非線形な領域500のどちらの領域で動作させても、伝送特性に大きな影響を与えるような問題は生じない。むしろ、LDドライバ51を高線形な領域501で動作させた場合、入力信号Vinの直流成分が大きくなり、消費電力が増大するおそれがある。
以上のように、送信フロントエンドに入力される信号の伝送方式(変調方式)によっては、高線形性が必要となる場合と高線形性が必要とされない場合があり、高線形性が必要とされない伝送方式に対してLDドライバを高線形な領域で動作させると、消費電力が増加するおそれがある。また、高線形性が必要な伝送方式であっても、線形性を表す一つの指標であるTHD(Total Harmonics Distortion)として要求される数値が伝送方式によって異なる場合がある。
そこで、シャント型LDドライバを将来規格化されるであろう400GbEに適用する場合、NRZ、DMT、PAM等の複数の多値変調方式に対応するだけでなく、入力信号の伝送方式に応じてシャント型LDドライバの消費電力を最適化するための技術が必要であると、本願発明者は考えた。
本発明は、上記の問題に鑑みてなされたものであり、本発明の目的は、入力信号の伝送方式に応じてシャント型のLDドライバの消費電力を最適化することにある。
本発明に係るドライバ(10)は、定電流源(Icc)とレーザダイオード(13)とを結ぶ電流経路を分岐させる分流経路を形成し、制御信号に基づいて分流経路に流れる電流(I0)を制御することにより、レーザダイオードに供給される電流(ILD)を制御するシャント型のドライバ回路(11)と、直流電圧(Vcon)を入力するバイアス端子(Pcon)と、送信対象の信号(VIN)を入力する入力端子(Pin)と、バイアス端子に入力された直流電圧に応じたバイアス電圧(Vm_bias)を生成し、入力端子に入力された信号の交流成分(VIN_ac)をバイアス電圧に重畳させることにより制御信号を生成する制御信号生成部(12)と、を備えることを特徴とする。
上記ドライバにおいて、制御信号生成部は、入力端子に供給された信号を入力し、当該信号から所望の交流成分の信号を取り出して出力するフィルタ回路(Ra,Rb,Cin)と、バイアス端子に入力された直流電圧を分圧し、分圧した電圧にフィルタ回路から出力された信号を重畳させて制御信号を生成する抵抗分圧回路(Ra,Rb)とを含んでもよい。
上記LDドライバにおいて、抵抗分圧回路は、バイアス端子と基準電位ノードとの間に直列に接続される第1抵抗(Ra)および第2抵抗(Rb)を含み、フィルタ回路は、第1抵抗と第2抵抗とが共通に接続されるノードと入力端子との間に接続された容量(Cin)と、上記第1抵抗および上記第2抵抗を含み、制御信号生成部は、第1抵抗と第2抵抗とが共通に接続されるノードから制御信号を出力してもよい。
なお、上記説明において括弧を付した参照符号は、図面において当該参照符号が付された構成要素の概念に含まれるものを例示するに過ぎない。
本発明によれば、入力信号の伝送方式に応じてシャント型のLDドライバの消費電力を最適化することができる。
図1は、本発明の一実施の形態に係るLDドライバを備えた光送信器の送信フロントエンドの構成を示す図である。 図2は、本発明の一実施の形態に係るLDドライバによるレーザダイオードの制御方法を説明するための図である。 図3は、本発明の一実施の形態に係るLDドライバの具体的な回路構成を示す図である。 図4は、本発明の一実施の形態に係るLDドライバにおけるドライバ回路の入出力特性を示す。 図5は、入力信号としてNRZ信号を本発明の一実施の形態に係るLDドライバに入力する場合のバイアス電圧の設定例を示す図である。 図6は、入力信号としてNRZ信号を入力したときのレーザダイオードの駆動電流の特性を示す図である。 図7は、入力信号としてDMT信号を本発明の一実施の形態に係るLDドライバに入力する場合のバイアス電圧の設定例を示す図である。 図8は、入力信号としてDMT信号を入力したときのレーザダイオードの駆動電流の特性を示す図である。 図9は、入力信号としてPAM信号を本発明の一実施の形態に係るLDドライバに入力する場合のバイアス電圧の設定例を示す図である。 図10は、入力信号としてPAM信号を入力したときのレーザダイオードの駆動電流の特性を示す図である。 図11は、従来の100GBase−LR4/ER4の伝送システムの概略構成を示す図である。 図12は、従来の高線形性の送信フロントエンドを説明するための図である。 図13は、従来のシャント型LDドライバを用いた送信フロントエンドの構成を示す図である。 図14は、図13に示した送信フロントエンドにおけるLDドライバの入出力特性を示す図である。 図15は、図13に示す送信フロントエンドにおけるLDの入出力特性を示す図である。
以下、本発明の実施の形態について図を参照して説明する。
≪本発明に係るLDドライバを備えた送信フロントエンドの構成≫
図1は、本発明の一実施の形態に係るLDドライバを備えた光送信器の送信フロントエンドの構成を示す図である。
同図に示される送信フロントエンド1は、送信すべき情報を光信号として光ファイバ等から成る光通信ネットワークに出力する光送信器において、送信すべき情報が重畳された電気信号を光信号に変換して出力する機能部である。送信フロントエンド1は、入力信号の伝送方式に応じてバイアス電圧を調節可能なバイアスコントロール機能を持つLDドライバ10を備えている。以下、送信フロントエンド1の構成を詳細に説明する。
図1に示されるように、送信フロントエンド1は、LDドライバ10、レーザダイオード13、および定電流源Iccを備えている。
レーザダイオード(半導体レーザ)13は、供給された駆動電流ILDに応じた強度の光を出力する発光素子である。レーザダイオード13は、直接変調半導体レーザ(DML:Directly Modulated Laser)である。レーザダイオード13のアノードは、端子Paに接続され、レーザダイオード13のカソードは、端子Pkに接続される。
定電流源Iccは、レーザダイオード13の駆動電流ILDを供給するための電流源であり、一定の電流Icc(>ILD)を生成する。例えば、定電流源Iccの一端は、グラウンドノードおよび端子Pkに接続され、定電流源Iccの他端は、端子Paに接続される。なお、以下の説明では、参照符号“Icc”は、定電流源のみならず、その定電流源から出力される電流をも表すものとする。
LDドライバ10は、所定の変調方式に従って変調されることにより送信すべき情報が重畳された入力信号(例えば25Gbps)に基づいて、レーザダイオード13の駆動電流ILDを直接変調することにより、レーザダイオード13による光出力を変調するDMLドライバである。
具体的に、LDドライバ10は、ドライバ回路11、バイアス端子Pcon、入力端子Pin、および駆動信号生成部12を備える。
ドライバ回路11は、定電流源Iccとレーザダイオード13とを結ぶ電流経路を分岐させる分流経路を形成し、制御信号Vmに基づいて上記分流経路に流れる電流I0を制御することにより、レーザダイオード13の駆動電流ILDを制御するシャント型のドライバ回路である。具体的に、ドライバ回路11は、レーザダイオード13と並列に接続される。例えば、ドライバ回路11は、一端が端子Paに接続されたスイッチSWと、一端がスイッチSWの他端に接続され、他端が端子Pkに接続された可変電流源I0と、から構成されている。スイッチSWと可変電流源I0とは、後述する制御信号生成部12によって生成される制御信号Vmによって制御される。ここで、制御信号Vmは、基準となる直流電圧を基準として電圧が変動する信号であり、上記基準となる直流電圧をバイアス電圧Vm_biasと称する。
なお、以下の説明では、参照符号“I0”は、可変電流源のみならず、その可変電流源から出力される電流をも表すものとする。
入力端子Pinは、所定の変調方式に従って変調された入力信号VINを入力する端子である。上記所定の変調方式としては、NRZ方式、DMT方式、およびPAM方式を例示することができる。
バイアス端子Pconは、制御信号Vmのバイアス電圧Vm_biasを決定するための直流電圧Vconを入力する端子である。
制御信号生成部12は、バイアス端子Pconに入力された直流電圧Vconに応じたバイアス電圧Vm_biasを生成し、入力端子Pinに入力された入力信号VINの交流成分VIN_acをバイアス電圧Vm_biasに重畳させることにより、制御信号Vmを生成する回路である。
≪本発明に係るLDドライバによるレーザダイオードの制御方法≫
図2は、LDドライバ10によるレーザダイオード13の制御方法を説明するための図である。
同図に示されるように、例えば、ドライバ回路11は、制御信号Vmが所定の閾値よりも低いとき、スイッチSWをオフさせ、制御信号Vmが所定の閾値を高いとき、スイッチSWをオンさせる。例えば、図2に示すように、スイッチSWがオフしているとき、レーザダイオード13には定電流源Iccから出力された電流Iccが駆動電流ILDとして供給される(ILD=Icc)。一方、スイッチSWがオンしているとき、定電流源Iccから出力された電流Iccの一部がドライバ回路11に流れ込む。これにより、レーザダイオード13には、定電流源Iccの電流Iccから可変電流源I0による電流I0を差し引いた電流が駆動電流ILDとして供給される(ILD=Icc−I0)。
また、スイッチSWがオンしているとき、ドライバ回路11は、可変電流源I0の電流を制御信号Vmの電圧に比例して変化させる。これにより、レーザダイオード13の駆動電流ILDは、制御信号Vmに比例して制御される。
ここで、制御信号Vmは、上述したように、直流電圧Vconに基づいて生成されたバイアス電圧Vm_biasに入力信号VINの交流成分VIN_acを重畳したものである。すなわち、図2に示されるように、制御信号Vmは、バイアス電圧Vm_biasを基準とし、その基準から入力信号VINの交流成分VIN_acに応じて変動する電圧となる。このとき、バイアス電圧Vm_biasの大きさは、直流電圧Vconによって決定され、入力信号VINには依存しない。
このように、LDドライバ10によれば、制御信号Vmのバイアス電圧Vm_biasを、入力信号VINによらず、独立して調節することができるので、入力信号VINの伝送方式(変調方式)に応じた最適なバイアス電圧Vm_biasを設定することが可能となる。以下、LDドライバ10の具体的な回路構成を例示し、入力信号VINの伝送方式に応じたバイアス電圧Vm_biasの設定手法について詳細に説明する。
≪本発明に係るLDドライバの回路構成例≫
図3は、本実施の形態に係るLDドライバの具体的な回路構成を示す図である。
同図に示されるように、ドライバ回路11は、トランジスタQ0および抵抗R0から構成されている。抵抗R0の一端はレーザダイオード13のカソード(端子Pk)に接続される。トランジスタQ0は、例えばNPN型のバイポーラトランジスタである。トランジスタQ0の第1主電極としてのコレクタ電極は、レーザダイオード13のアノード(端子Pa)に接続され、トランジスタQ0の第2主電極としてのエミッタ電極は、抵抗R0の他端に接続され、トランジスタQ0の制御電極としてのベース電極には、制御信号Vmが入力される。
制御信号生成部12は、抵抗Raおよび抵抗Rbと、および容量Cinから構成されている。抵抗Raと抵抗Rbは、直流電圧Vconを分圧して制御信号Vmのバイアス電圧Vm_biasを生成する抵抗分圧回路を構成している。具体的には、抵抗Raの一端がバイアス端子Pconに接続され、抵抗Rbの一端が抵抗Raの他端に接続され、抵抗Rbの他端が基準電位(例えばグラウンドノード)に接続されている。また、抵抗Raと抵抗Rbとが共通に接続されるノードには、トランジスタQ0のベース電極が接続されている。
容量Cinは、抵抗Ra、Rbとともに、入力信号VINから所望の交流成分Vin_acを取り出すフィルタ回路を構成している。具体的には、容量Cinの一端が、端子Pinに接続され、容量Cinの他端が、抵抗Raと抵抗Rbとが接続されるノード(トランジスタQ0のベース電極)に接続されることにより、容量Cinおよび抵抗Ra、Rbはハイパスフィルタを構成している。なお、上記フィルタ回路としては、入力信号VINから情報の伝送に必要な交流成分が取り出せる回路であれば、その回路構成は限定されない。例えば、ハイパスフィルタではなくバンドパスフィルタであってもよい。
制御信号生成部12を上記のように構成することにより、入力信号VINに含まれる周波数成分のうち容量Cinおよび抵抗Ra,Rbによって決定される遮断周波数よりも高い周波数成分の信号VIN_acが直流電圧Vconを抵抗Ra,Rbの抵抗比に応じて分圧したバイアス電圧Vm_biasに重畳され、制御信号Vmが生成される。
具体的に、制御信号Vmのバイアス電圧Vm_biasは、式(1)で表される。
Figure 2016111416
上記式(1)から理解されるように、抵抗Ra、Rbと端子Pcomに入力する直流電圧Vconの値を調整することにより、容易に、制御信号Vmのバイアス電圧Vm_biasを所望の値に設定することができる。
また、入力信号VINを、伝送線路を経由して入力端子PinからLDドライバ10に入力する場合であっても、容易に、制御信号Vmのバイアス電圧Vm_biasを所望の値に設定することができる。例えば、入力端子Pinに接続される上記の伝送線路の特性インピーダンスをZ0(例えば50Ω)としたとき、抵抗Ra,Rbは、式(2)を満たす必要がある。
Figure 2016111416
この場合、制御信号Vmのバイアス電圧Vm_biasは、式(1)および式(2)により、式(3)によって表すことができる。
Figure 2016111416
式(3)から理解されるように、抵抗Raおよび抵抗Rbが式(2)を満たすように各抵抗値を設定することにより、LDドライバ10を伝送線路に接続する場合であっても、抵抗Raとバイアス端子Pconに入力する直流電圧Vconの値を調節することにより、容易に、制御信号Vmのバイアス電圧を所望の値に設定することができる。なお、この場合には、抵抗Rbの値は0Ω(ゼロオーム)以外の値であればよい。
また、この場合、抵抗Raの値を伝送線路の特性インピーダンスZ0(例えば50Ω)に近づけることにより、Vm_bias≒Vconとなるので、直流電圧Vconの値を直接バイアス電圧Vm_biasとして設定することも可能である。
≪本発明に係るLDドライバによるバイアス電圧の設定例≫
次に、本実施の形態に係るLDドライバ10による、入力信号の変調方式に応じた線形性の制御手法について説明する。
ここでは、NRZ方式によって変調された信号(NRZ信号)、DMT方式によって変調された信号(DMT信号)、およびPAM方式によって変調された信号(PAM信号)の夫々を、入力信号VINとしてLDドライバ10に入力する場合を例にとり、バイアス電圧Vm_biasの設定方法を示す。
図4に、本発明に係るLDドライバにおけるドライバ回路11の入出力特性を示す。同図には、制御信号Vmに対する電流I0の特性が示されており、横軸は制御信号Vm〔V〕を表し、縦軸はトランジスタQ0を介して抵抗に流れる電流I0〔A〕を表している。
図4から理解されるように、ドライバ回路11の電流I0は、制御信号Vmが閾値電圧VTHよりも小さい範囲では、制御信号Vmに対して非線形な特性となり、制御信号Vmが閾値電圧VTHよりも大きい範囲では、制御信号Vmに対してほぼ線形な特性となる。ここで、閾値電圧VTHは、トランジスタQ0の閾値電圧に依存する電圧である。
以下、制御信号Vmが閾値電圧VTHよりも小さい範囲を非線形領域400と称し、制御信号Vmが閾値電圧VTHよりも大きく範囲を線形領域401と称する。
図4に示されるように、ドライバ回路11が図4に示す入出力特性を有している場合、バイアス端子Pconに印加する直流電圧Vconを調整することにより、バイアス電圧Vm_biasを非線形領域400または線形領域401に設定することができる。
先ず、LDドライバ10の入力信号VINとして、NRZ信号を入力する場合について説明する。
図5は、入力信号VINとしてNRZ信号をLDドライバ10に入力する場合のバイアス電圧Vm_biasの設定例を示す図である。図6は、図5のバイアス電圧Vm_biasの設定例において、入力信号VINとしてNRZ信号を入力したときのレーザダイオード13の駆動電流ILDの特性を示す図である。図5において、横軸は制御信号Vm〔V〕を表し、縦軸はトランジスタQ0を介して抵抗に流れる電流I0〔A〕を表している。また、図6において、横軸は時間(Time)〔s〕を表し、縦軸はレーザダイオード13の駆動電流ILD〔A〕を表している。
LDドライバ10にNRZ信号を入力する場合には、ドライバ回路11に高い線形性は不要である。そこで、図5に示されるように、バイアス電圧Vm_biasを非線形領域400に設定する。この場合、制御信号Vmが、入力信号VINに応じて、バイアス電圧Vm_biasを基準としてVb1からVa1の範囲で変化すると、電流I0はIb1からIa1の範囲で変化する。これにより、図6に示すように、レーザダイオード13の駆動電流ILDを(Icc−Ia1)から(Icc−Ib1)の範囲で変化させることができる。
このように、NRZ信号をLDドライバ10に入力するとき、バイアス電圧Vm_biasを非線形領域400に設定することにより、バイアス電圧Vm_biasを線形領域401に設定する場合に比べてLDドライバ10に流れる電流I0を抑えることができ、LDドライバ10の低消費電力化を図ることができる。
次に、LDドライバ10の入力信号VINとして、DMT信号を入力する場合について説明する。
図7は、入力信号VINとしてDMT信号をLDドライバ10に入力する場合のバイアス電圧Vm_biasの設定例を示す図である。図8は、図6のバイアス電圧Vm_biasの設定例において、入力信号VINとしてDMT信号を入力したときのレーザダイオード13の駆動電流ILDの特性を示す図である。図7において、横軸は制御信号Vm〔V〕を表し、縦軸はトランジスタQ0を介して抵抗に流れる電流I0〔A〕を表している。また、図8において、横軸は時間(Time)〔s〕を表し、縦軸はレーザダイオード13の駆動電流ILD〔A〕を表している。
LDドライバ10にDMT信号を入力する場合には、駆動電流ILDの波形が歪まないようにするため、ドライバ回路11に高い線形性が必要となる。そこで、図7に示されるように、バイアス電圧Vm_biasを線形領域401に設定する。この場合に、制御信号Vmが、入力信号VINに応じて、バイアス電圧Vm_biasを基準としてVb2からVa2の範囲で変化すると、電流I0はIb2からIa2の範囲で変化する。これにより、図8に示すように、レーザダイオード13の駆動電流ILDを(Icc−Ia2)から(Icc−Ib2)の範囲で歪なく変化させることができる。
このように、NRZ信号をLDドライバ10に入力する場合には、バイアス電圧Vm_biasを非線形領域400に設定することにより、バイアス電圧Vm_biasを線形領域401に設定する場合に比べてLDドライバ10に流れる電流I0を抑えることができ、LDドライバ10の低消費電力化を図ることができる。
最後に、LDドライバ10の入力信号VINとして、PAM信号を入力する場合について説明する。
図9は、入力信号VINとしてPAM信号をLDドライバ10に入力する場合のバイアス電圧Vm_biasの設定例を示す図である。図10は、図9のバイアス電圧Vm_biasの設定例において、入力信号VINとしてPAM信号を入力したときのレーザダイオード13の駆動電流ILDの特性を示す図である。図9において、横軸は制御信号Vm〔V〕を表し、縦軸はトランジスタQ0を介して抵抗に流れる電流I0〔A〕を表している。また、図10において、横軸は時間(Time)〔s〕を表し、縦軸はレーザダイオード13の駆動電流ILD〔A〕を表している。
LDドライバ10にPAM信号を入力する場合には、DMT信号を入力する場合と同様に、駆動電流ILDの波形が歪まないようにするため、ドライバ回路11に高い線形性が必要となる。そこで、図9に示されるように、バイアス電圧Vm_biasを線形領域401に設定する。この場合、制御信号Vmが、入力信号VINに応じて、バイアス電圧Vm_biasを基準としてVb3からVa3の範囲で変化すると、電流I0はIb3からIa3の範囲で変化する。これにより、図10に示すように、レーザダイオード13の駆動電流ILDを、(Icc−Ia3)から(Icc−Ib3)の範囲で歪なく変化させることができる。
≪本発明に係るLDドライバによる効果≫
以上、本発明に係るLDドライバによれば、入力信号の伝送方式に応じてシャント型のドライバ回路を制御する制御信号のバイアス電圧を制御することができるので、入力信号の伝送方式に応じたレーザダイオードの最適な制御が可能となると共に、シャント型のLDドライバの消費電力を最適化することができる。
例えば、上述したように、NRZ信号をLDドライバに入力する場合には、ドライバ回路の制御信号のバイアス電圧を非線形領域に設定することで、上記バイアス電圧を線形領域に設定する場合に比べてLDドライバに流れる電流を抑え、LDドライバの低消費電力化を図ることができる。また、DMT信号やPAM信号をLDドライバに入力する場合には、ドライバ回路の制御信号のバイアス電圧を線形領域に設定することで、低歪の駆動電流ILDを生成することが可能となる。
また、上述したように、制御信号Vmを生成する制御信号生成部13を、抵抗Raおよび抵抗Rbから成る抵抗分圧回路と、抵抗Ra,Rbおよび容量Cinから成るフィルタ回路とによって構成することにより(図4参照)、制御信号Vmのバイアス電圧Vm_biasを所望の値に設定することが容易となる。また、抵抗Raおよび抵抗Rbが上記式(2)を満たすように各抵抗値を設定することにより、上述したように、入力信号VINを伝送線路を経由して入力端子Pinに入力する場合であっても、抵抗Raとバイアス端子Pconに入力する直流電圧Vconの値を調節することにより、制御信号Vmのバイアス電圧を所望の値に設定することが容易となる。
更に、制御信号生成部13によれば、バイアス電圧Vm_biasは直流電圧Vconを分圧したものとなるので、例えば抵抗Raの抵抗値を伝送線路の特性インピーダンスZ0よりも大きい値に設定することにより、直流電圧Vconとして誤って過電圧が印加された場合であっても、バイアス電圧Vm_biasとして、直流電圧Vconよりも小さな電圧がドライバ回路11に印加される。これにより、過電圧に起因するドライバ回路11の破壊が起こり難くなるという効果も期待できる。
以上、本発明者によってなされた発明を実施の形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
例えば、上記実施の形態では、ドライバ回路11がトランジスタQ0と抵抗R0とから構成される場合を例示したが、制御信号Vmの大きさによって、レーザドライバ13に対する分流経路に流れる電流を制御することができる回路であれば、他の回路構成であってもよい。
また、上記実施の形態では、ドライバ回路11を構成するトランジスタQ0がバイポーラトランジスタである場合を例示したが、これに限られず、例えばMOSトランジスタ等であってもよい。
また、上記実施の形態では、制御電圧生成部13が、抵抗Ra,Rb,および容量Cinを含む抵抗分圧回路およびフィルタ回路から構成される場合を例示したが、入力信号VINから所望の交流成分を取り出してバイアス電圧Vm_biasに重畳することができる回路であれば、他の回路であってもよい。
また、上記実施の形態では、入力信号VINが伝送線路を経由してLDドライバ10に入力される場合の例として特性インピーダンスZ0が50Ωの伝送線路を例示したが、これに限られず、特性インピーダンスZ0が25Ω等の伝送線路であっても同様に、本発明に係るLDドライバを適用することができる。
1…送信フロントエンド、10…LDドライバ、11…ドライバ回路、12…制御信号生成部、13…レーザダイオード、Pcon、Pin、Pa、Pk…端子、VIN…入力信号、VIN_ac…入力信号の交流成分、Vcon…直流電圧、Vm…制御信号、Vm_bias…制御信号のバイアス電圧、Icc…定電流源、電流、I0…可変電流源、電流、ILD…レーザダイオードの駆動電流、SW…スイッチ、Ra、Rb、R0…抵抗、Cin…容量、Q0…トランジスタ、400…非線形領域、401…線形領域。

Claims (6)

  1. 定電流源とレーザダイオードとを結ぶ電流経路を分岐させる分流経路を形成し、制御信号に基づいて前記分流経路に流れる電流を制御することにより、前記レーザダイオードに供給される電流を制御するシャント型のドライバ回路と、
    直流電圧を入力するバイアス端子と、
    送信対象の信号を入力する入力端子と、
    前記バイアス端子に入力された直流電圧に応じたバイアス電圧を生成し、前記入力端子に入力された信号の交流成分を前記バイアス電圧に重畳させることにより、前記制御信号を生成する制御信号生成部と、を備える
    ことを特徴とするドライバ。
  2. 請求項1に記載のドライバにおいて、
    前記制御信号生成部は、
    前記入力端子に供給された信号を入力し、当該信号から所望の交流成分の信号を取り出して出力するフィルタ回路と、
    前記バイアス端子に入力された直流電圧を分圧し、分圧した電圧に前記フィルタ回路から出力された信号を重畳させて前記制御信号を生成する抵抗分圧回路と、
    を含む
    ことを特徴とするドライバ。
  3. 請求項2に記載のドライバにおいて、
    前記抵抗分圧回路は、前記バイアス端子と基準電位ノードとの間に直列に接続される第1抵抗および第2抵抗を含み、
    前記フィルタ回路は、前記第1抵抗と前記第2抵抗とが共通に接続されるノードと前記入力端子との間に接続された容量と、前記第1抵抗および前記第2抵抗を含み、
    前記制御信号生成部は、前記第1抵抗と前記第2抵抗とが共通に接続されるノードから前記制御信号を出力する
    ことを特徴とするドライバ。
  4. 請求項3に記載のドライバにおいて、
    前記入力端子に接続される伝送線路の特性インピーダンスをZ0、前記第1抵抗をRa、前記第2抵抗をRbとしたとき、前記第1抵抗および前記第2抵抗は、式(A)を満たす
    ことを特徴とするドライバ。
    Figure 2016111416
  5. 請求項4に記載のドライバにおいて、
    前記第1抵抗の一端が、前記バイアス端子に接続され、前記第1抵抗の他端が前記第2抵抗の他端に接続され、
    前記第2抵抗の他端が、前記基準電位ノードに接続され、
    前記第1抵抗は、前記伝送線路の特性インピーダンスよりも大きい抵抗値を有する
    ことを特徴とするドライバ。
  6. 請求項2乃至5の何れか一項に記載のドライバにおいて、
    前記ドライバ回路は、
    一端が前記レーザダイオードのカソードに接続される第3抵抗と、
    第1主電極が前記レーザダイオードのアノードに接続され、第2主電極が前記第3抵抗の他端に接続され、制御電極に前記制御信号が供給されるトランジスタと、
    を含む
    ことを特徴とするドライバ。
JP2014244694A 2014-12-03 2014-12-03 ドライバ Active JP6367698B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014244694A JP6367698B2 (ja) 2014-12-03 2014-12-03 ドライバ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014244694A JP6367698B2 (ja) 2014-12-03 2014-12-03 ドライバ

Publications (2)

Publication Number Publication Date
JP2016111416A true JP2016111416A (ja) 2016-06-20
JP6367698B2 JP6367698B2 (ja) 2018-08-01

Family

ID=56124863

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014244694A Active JP6367698B2 (ja) 2014-12-03 2014-12-03 ドライバ

Country Status (1)

Country Link
JP (1) JP6367698B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6188579A (ja) * 1984-10-08 1986-05-06 Nec Corp レ−ザ−ダイオ−ド駆動回路
JPH09162473A (ja) * 1995-12-12 1997-06-20 Matsushita Electric Ind Co Ltd 半導体レーザ駆動回路
JPH10126316A (ja) * 1996-10-11 1998-05-15 Texas Instr Japan Ltd 終端装置
JP2003101129A (ja) * 2001-07-18 2003-04-04 Tdk Corp レーザダイオード駆動回路および駆動方法、並びにそれを用いた光ヘッド
JP2011249413A (ja) * 2010-05-24 2011-12-08 Sumitomo Electric Ind Ltd レーザダイオード駆動回路
US20120328284A1 (en) * 2011-06-24 2012-12-27 Wataru Kawasaki Optical packet switching apparatus

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6188579A (ja) * 1984-10-08 1986-05-06 Nec Corp レ−ザ−ダイオ−ド駆動回路
JPH09162473A (ja) * 1995-12-12 1997-06-20 Matsushita Electric Ind Co Ltd 半導体レーザ駆動回路
US5793786A (en) * 1995-12-12 1998-08-11 Matsushita Electric Industrial Co., Ltd. Laser diode driving circuit
JPH10126316A (ja) * 1996-10-11 1998-05-15 Texas Instr Japan Ltd 終端装置
JP2003101129A (ja) * 2001-07-18 2003-04-04 Tdk Corp レーザダイオード駆動回路および駆動方法、並びにそれを用いた光ヘッド
JP2011249413A (ja) * 2010-05-24 2011-12-08 Sumitomo Electric Ind Ltd レーザダイオード駆動回路
US20120328284A1 (en) * 2011-06-24 2012-12-27 Wataru Kawasaki Optical packet switching apparatus
JP2013009193A (ja) * 2011-06-24 2013-01-10 Fujitsu Telecom Networks Ltd 光パケット交換装置

Also Published As

Publication number Publication date
JP6367698B2 (ja) 2018-08-01

Similar Documents

Publication Publication Date Title
JP5803174B2 (ja) 駆動回路
JP5337886B2 (ja) Dc結合型レーザ駆動回路、及び、半導体レーザ素子の駆動方法
US10736201B2 (en) Driver apparatus
US20030043869A1 (en) Laser driver circuit
JP6904291B2 (ja) Dmlドライバ
CN104137442B (zh) 光发送器
JP2016021458A (ja) 駆動回路及びそれを含む光通信装置
CN113783104B (zh) 激光驱动器、芯片以及激光器驱动方法
JP2013106010A (ja) 駆動回路および光送信装置
US9153936B2 (en) Power-efficient high-speed driver for a vertical-cavity surface-emitting laser
CN104426611A (zh) 闭环光学调制幅度控制
CN101071934A (zh) 激光二极管的驱动电路
US20120113999A1 (en) Driver for laser diode implemented with offset control
Aller et al. Taking advantage of the sum of the light in outphasing technique for visible light communication transmitter
JP2016103640A (ja) レーザ駆動回路
JP6367698B2 (ja) ドライバ
US10574027B2 (en) Laser driver circuit and optical transmitter using the same
JP2020122872A (ja) 光変調器駆動回路
JP6849515B2 (ja) Dmlドライバ
JP2016122898A (ja) Dmlドライバおよび送信フロントエンド
JP2017191812A (ja) ドライバ
WO2019070916A1 (en) IMPROVED EFFICIENT ATTACK CIRCUIT FOR LASER DIODE IN OPTICAL COMMUNICATION
US10630052B2 (en) Efficiency improved driver for laser diode in optical communication
US7680164B1 (en) Configurable laser driver with common anode and common cathode outputs
US7684452B1 (en) Enhancing the transition rate of a laser

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180417

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180703

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180705

R150 Certificate of patent or registration of utility model

Ref document number: 6367698

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111