JP2016132604A - 炭化珪素基板および炭化珪素基板の製造方法 - Google Patents

炭化珪素基板および炭化珪素基板の製造方法 Download PDF

Info

Publication number
JP2016132604A
JP2016132604A JP2015009493A JP2015009493A JP2016132604A JP 2016132604 A JP2016132604 A JP 2016132604A JP 2015009493 A JP2015009493 A JP 2015009493A JP 2015009493 A JP2015009493 A JP 2015009493A JP 2016132604 A JP2016132604 A JP 2016132604A
Authority
JP
Japan
Prior art keywords
silicon carbide
main surface
epitaxial layer
carbide epitaxial
carbide substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015009493A
Other languages
English (en)
Inventor
透 日吉
Toru Hiyoshi
透 日吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2015009493A priority Critical patent/JP2016132604A/ja
Priority to US15/531,950 priority patent/US20170317174A1/en
Priority to PCT/JP2015/081438 priority patent/WO2016117209A1/ja
Priority to CN201580070016.2A priority patent/CN107109695A/zh
Priority to DE112015006023.5T priority patent/DE112015006023T5/de
Publication of JP2016132604A publication Critical patent/JP2016132604A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/06—Joining of crystals
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2904—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3408—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P52/00—Grinding, lapping or polishing of wafers, substrates or parts of devices
    • H10P52/40—Chemomechanical polishing [CMP]
    • H10P52/402—Chemomechanical polishing [CMP] of semiconductor materials

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】デバイス形成領域を効果的に確保可能な炭化珪素基板および炭化珪素基板の製造方法を提供する。
【解決手段】｛０００１｝面からオフした第１主面１１ａと、第１主面１１ａと連続的に設けられた第１周縁端部１１ｃ２とを有する炭化珪素単結晶基板１１が準備される。第１主面１１ａ上に炭化珪素エピタキシャル層１２が形成される。炭化珪素エピタキシャル層１２は、第１主面１１ａと接する第２主面１２ｂと、第２主面１２ｂと反対側の第３主面１２ａ２と、第２主面１２ｂおよび第３主面１２ａ２の各々と連続的に設けられた第２周縁端部１２ｃ２とを有する。第１周縁端部１１ｃ２および第２周縁端部１２ｃ２を含む周縁領域Ｃが除去される。第３主面１２ａ２に対して垂直な方向における炭化珪素エピタキシャル層１２の厚みは５０μｍ以上である。
【選択図】図４

Description

本発明は、炭化珪素基板および炭化珪素基板の製造方法に関する。
炭化珪素は、高い絶縁破壊電界強度を有することから、シリコンに代わる次世代パワー半導体装置用の材料として注目されている。Ｎａｏｋｉ Ｋａｊｉ、外３名，”Ｕｌｔｒａｈｉｇｈ−Ｖｏｌｔａｇｅ ＳｉＣ ＰｉＮ Ｄｉｏｄｅｓ ｗｉｔｈ ａｎ Ｉｍｐｒｏｖｅｄ Ｊｕｎｃｔｉｏｎ Ｔｅｒｍｉｎａｔｉｏｎ Ｅｘｔｅｎｓｉｏｎ Ｓｔｒｕｃｔｕｒｅ ａｎｄ Ｅｎｈａｎｃｅｓ Ｃａｒｒｉｅｒ Ｌｉｆｅｔｉｍｅ”，Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ，５２，２０１３，０７０２０４（非特許文献１）は、エピタキシャル層の厚みが１８６μｍであり、耐圧が１７ｋＶを越えるＰｉＮダイオードを開示している。
しかしながら、炭化珪素単結晶基板上に炭化珪素エピタキシャル層をステップフロー成長させる際、炭化珪素単結晶基板の周縁端部には積層情報がなく、積層情報を引き継ぐことができないため、基板の周縁端部から中央部に向かって積層欠陥が伸長しやすい。積層欠陥はデバイス不良の原因となるため、積層欠陥が形成されている炭化珪素エピタキシャル層の領域はデバイスの形成に用いることができない。積層欠陥が形成されている炭化珪素エピタキシャル層の領域が大きくなると、デバイスの形成に用いることができる炭化珪素エピタキシャル層の領域（以降、デバイス形成領域とも称する）が縮小してしまう。
本発明の一態様の目的は、デバイス形成領域を効果的に確保可能な炭化珪素基板および炭化珪素基板の製造方法を提供することである。
本発明の一態様に係る炭化珪素基板の製造方法は以下の工程を備えている。｛０００１｝面からオフした第１主面と、第１主面と連続的に設けられた第１周縁端部とを有する炭化珪素単結晶基板が準備される。第１主面上に炭化珪素エピタキシャル層が形成される。炭化珪素エピタキシャル層は、第１主面と接する第２主面と、第２主面と反対側の第３主面と、第２主面および第３主面の各々と連続的に設けられた第２周縁端部とを有する。第１周縁端部および第２周縁端部を含む周縁領域が除去される。第３主面に対して垂直な方向における炭化珪素エピタキシャル層の厚みは５０μｍ以上である。
本発明の一態様に係る炭化珪素基板は、炭化珪素単結晶基板と、炭化珪素エピタキシャル層とを備えている。炭化珪素単結晶基板は、第１主面を有する。炭化珪素エピタキシャル層は、第１主面上に設けられている。炭化珪素エピタキシャル層は、第１主面と接する第２主面と、第２主面と反対側の第３主面と、第２主面および第３主面の各々と連続的に設けられた周縁端部とを有する。第３主面に対して垂直な方向における炭化珪素エピタキシャル層の厚みは５０μｍ以上である。周縁端部と第３主面との境界において、積層欠陥が形成されていない。
本発明の一態様によれば、デバイス形成領域を効果的に確保可能な炭化珪素基板および炭化珪素基板の製造方法を提供することができる。
本発明の一実施の形態に係る炭化珪素基板の構成を示す断面模式図である。 本発明の一実施の形態の第１変形例に係る炭化珪素基板の構成を示す断面模式図である。 本発明の一実施の形態の第２変形例に係る炭化珪素基板の構成を示す断面模式図である。 本発明の一実施の形態に係る炭化珪素基板の製造方法を概略的に示すフローチャートである。 本発明の一実施の形態に係る炭化珪素基板の製造方法の第１工程を示す平面模式図である。 本発明の一実施の形態に係る炭化珪素基板の製造方法の第１工程を示す断面模式図である。 本発明の一実施の形態に係る炭化珪素基板の製造方法の第２工程を示す平面模式図である。 図７のＶＩＩＩ−ＶＩＩＩ線に沿った矢視断面模式図である。 図７のＩＸ−ＩＸ線に沿った矢視断面模式図である。 本発明の一実施の形態に係る炭化珪素基板の製造方法の第３工程を示す平面模式図である。 本発明の一実施の形態に係る炭化珪素基板の製造方法の第３工程を示す断面模式図である。 積層欠陥の幅Ｌと、炭化珪素エピタキシャル層の厚みとの関係を示す図である。 本発明の一実施の形態に係る炭化珪素基板の製造方法の第４工程を示す断面模式図である。 本発明の一実施の形態に係る炭化珪素基板の製造方法の第３工程の変形例を示す断面模式図である。
[本発明の実施形態の説明]
最初に本発明の実施態様を列記して説明する。
（１）本発明の一態様に係る炭化珪素基板１０の製造方法は以下の工程を備えている。｛０００１｝面からオフした第１主面１１ａと、第１主面１１ａと連続的に設けられた第１周縁端部１１ｃ２とを有する炭化珪素単結晶基板１１が準備される。第１主面１１ａ上に炭化珪素エピタキシャル層１２が形成される。炭化珪素エピタキシャル層１２は、第１主面１１ａと接する第２主面１２ｂと、第２主面１２ｂと反対側の第３主面１２ａ２と、第２主面１２ｂおよび第３主面１２ａ２の各々と連続的に設けられた第２周縁端部１２ｃ２とを有する。第１周縁端部１１ｃ２および第２周縁端部１２ｃ２を含む周縁領域Ｃが除去される。第３主面１２ａ２に対して垂直な方向における炭化珪素エピタキシャル層１２の厚みは５０μｍ以上である。
上記（１）に係る炭化珪素基板１０の製造方法によれば、炭化珪素エピタキシャル層１２を形成する工程において周縁領域Ｃに形成される積層欠陥を除去することができる。これにより、デバイス形成領域を効果的に確保することができる。また上記（１）に係る炭化珪素基板１０の製造方法によれば、炭化珪素エピタキシャル層１２の厚みは５０μｍ以上である。これにより、厚みが５０μｍ以上である厚い炭化珪素エピタキシャル層１２を有する炭化珪素基板１０において、デバイス形成領域を効果的に確保することができる。
（２）上記（１）に係る炭化珪素基板１０の製造方法において、周縁領域Ｃを除去する工程後、第３主面１２ａ２に対して化学的機械研磨が行われてもよい。周縁領域Ｃを除去する工程において、炭化珪素エピタキシャル層１２に対してダメージが加えられることで、炭化珪素エピタキシャル層１２の第３主面１２ａ２にステップバンチングなどが発生して第３主面１２ａ２が荒れる場合がある。第３主面１２ａ２に対して化学的機械研磨が行われることにより、第３主面１２ａ２の荒れを低減することができる。
（３）上記（１）または（２）に係る炭化珪素基板１０の製造方法において、炭化珪素単結晶基板１１を準備する工程において、第１主面１１ａと平行な方向における周縁領域Ｃの幅を考慮して第１主面１１ａの最大径が決定されてもよい。これにより、最適なサイズの炭化珪素単結晶基板１１を用いて所望のサイズの炭化珪素基板１０を製造することができる。
（４）上記（３）に係る炭化珪素基板１０の製造方法において、第１主面１１ａのオフ角度をθ°とし、炭化珪素エピタキシャル層１２の厚みをＴμｍとした場合、幅Ｗ１は、Ｔ／tan(θ)μｍ以上（Ｔ／tan(θ)）μｍ＋１０ｍｍ以下であってもよい。第１主面１１ａのオフ角度と炭化珪素エピタキシャル層１２の厚みとを用いて積層欠陥の幅を計算することで、周縁領域Ｃの除去量を最小限に抑えつつデバイス形成領域を広く確保することができる。
（５）上記（１）〜（４）のいずれかに係る炭化珪素基板１０の製造方法において、周縁領域Ｃを除去する工程後、第３主面１２ａ１の最大径は、１００ｍｍ以上である。これにより、デバイス形成領域を１００ｍｍ以上確保することができる。
（６）上記（１）〜（５）のいずれかに係る炭化珪素基板１０の製造方法において、炭化珪素エピタキシャル層１２は、ｐ型およびｎ型のいずれかを付与可能な不純物を含んでいてもよい。不純物の濃度は、１×１０13ｃｍ-3以上１×１０16ｃｍ-3以下であってもよい。これにより、高耐圧の炭化珪素半導体装置を製造することができる。
（７）上記（１）〜（６）のいずれかに係る炭化珪素基板１０の製造方法において、炭化珪素エピタキシャル層１２を形成する工程において、周縁領域Ｃに積層欠陥２が形成されてもよい。周縁領域Ｃを除去する工程において、積層欠陥２が除去されてもよい。これによりデバイス形成領域を確保することができる。
（８）上記（１）〜（７）のいずれかに係る炭化珪素基板１０の製造方法において、炭化珪素エピタキシャル層１２を形成する工程において、周縁領域Ｃに炭化珪素エピタキシャル層１２を構成する炭化珪素のポリタイプとは異なるポリタイプの炭化珪素結晶５が形成されてもよい。周縁領域Ｃを除去する工程において、炭化珪素結晶５が除去されてもよい。炭化珪素エピタキシャル層１２の周縁領域Ｃは中央領域よりも放熱性が高いため、温度が低くなりやすい。そのため、周縁領域Ｃには、炭化珪素エピタキシャル層１２を構成する炭化珪素のポリタイプとは異なるポリタイプの炭化珪素結晶５が形成されやすい。異なるポリタイプの炭化珪素結晶５は、パーティクルの発生原因となり得る。異なるポリタイプの炭化珪素結晶５を除去することにより、パーティクルの発生を抑制することができる。
（９）本発明の一態様に係る炭化珪素基板１０は、炭化珪素単結晶基板１１と、炭化珪素エピタキシャル層１２とを備えている。炭化珪素単結晶基板１１は、第１主面１１ａを有する。炭化珪素エピタキシャル層１２は、第１主面１１ａ上に設けられている。炭化珪素エピタキシャル層１２は、第１主面１１ａと接する第２主面１２ｂと、第２主面１２ｂと反対側の第３主面１２ａ１と、第２主面１２ｂおよび第３主面１２ａ１の各々と連続的に設けられた周縁端部１２ｃ１とを有する。第３主面１２ａ１に対して垂直な方向における炭化珪素エピタキシャル層１２の厚みＴ１は５０μｍ以上である。周縁端部１２ｃ１と第３主面１２ａ１との境界１２ｄ１において、積層欠陥が形成されていない。
上記（９）に係る炭化珪素基板１０によれば、周縁端部１２ｃ１と第３主面１２ａ１との境界１２ｄ１において、積層欠陥が形成されていない。それゆえ、デバイス形成領域を効果的に確保することができる。また上記（９）に係る炭化珪素基板１０によれば、炭化珪素エピタキシャル層１２の厚みは５０μｍ以上である。これにより、厚みが５０μｍ以上である厚い炭化珪素エピタキシャル層１２を有する炭化珪素基板１０において、デバイス形成領域を効果的に確保することができる。
（１０）上記（９）に係る炭化珪素基板１０において、周縁端部１２ｃ１に炭化珪素エピタキシャル層１２を構成する炭化珪素のポリタイプとは異なるポリタイプの炭化珪素結晶５が形成されていない。炭化珪素エピタキシャル層１２の周縁領域Ｃは中央領域よりも放熱性が高いため、温度が低くなりやすい。そのため、周縁領域Ｃには、炭化珪素エピタキシャル層１２を構成する炭化珪素のポリタイプとは異なるポリタイプの炭化珪素結晶５が形成されやすい。異なるポリタイプの炭化珪素結晶５は、パーティクルの発生原因となり得る。実施の形態に係る炭化珪素基板１０によれば、周縁端部１２ｃ１に炭化珪素エピタキシャル層１２を構成する炭化珪素のポリタイプとは異なるポリタイプの炭化珪素結晶５が形成されていないため、パーティクルの発生を抑制することができる。
（１１）上記（９）または（１０）に係る炭化珪素基板１０において、炭化珪素エピタキシャル層中に存在するＺ1/2センターの密度は、５×１０11ｃｍ-3以下であってもよい。これにより、キャリア寿命を向上することができる。
（１２）上記（９）〜（１１）のいずれかに係る炭化珪素基板１０において、キャリア寿命は、１マイクロ秒以上であってもよい。これにより、キャリア寿命を向上することができる。これにより、当該炭化珪素基板１０を用いてバイポーラ半導体装置を製造する場合において、伝導度変調の効果によってオン抵抗を低減することができる。
（１３）上記（９）〜（１２）のいずれかに係る炭化珪素基板１０において、第３主面１２ａ１の二乗平均粗さは、１０ｎｍ以下であってもよい。これによりＭＯＳＦＥＴやＩＧＢＴを製造する場合において、ゲート酸化膜の信頼性を向上することができる。
（１４）上記（９）〜（１３）のいずれかに係る炭化珪素基板１０において、炭化珪素エピタキシャル層１２は、ｐ型およびｎ型のいずれかを付与可能な不純物を含んでいてもよい。不純物の濃度は、１×１０13ｃｍ-3以上１×１０16ｃｍ-3以下であってもよい。これにより、高耐圧の炭化珪素半導体装置を製造することができる。
（１５）上記（９）〜（１４）のいずれかに係る炭化珪素基板１０において、炭化珪素エピタキシャル層１２中に存在する基底面転位４の密度は、１０ｃｍ-3以下であってもよい。当該炭化珪素基板１０を用いて製造されたバイポーラデバイスを使用している際、基底面転位４が起因となって積層欠陥が発生し、順方向電流特性の劣化を引き起す場合がある。炭化珪素エピタキシャル層１２中に存在する基底面転位４の密度を１０ｃｍ-3以下とすることにより、バイポーラデバイスの順方向電流特性の劣化を抑制することができる。
[本発明の実施形態の詳細]
以下、図面に基づいて本発明の実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。また、本明細書中の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示している。また、負の指数については、結晶学上、”−”（バー）を数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。
まず、実施の形態に係る炭化珪素基板１０の構成について説明する。
図１に示されるように、実施の形態に係る炭化珪素基板１０は、炭化珪素単結晶基板１１と、炭化珪素エピタキシャル層１２とを主に有している。炭化珪素単結晶基板１１および炭化珪素エピタキシャル層１２は、たとえばポリタイプ４Ｈを有する六方晶炭化珪素により構成されている。炭化珪素単結晶基板１１は、第１主面１１ａと、第１主面１１ａと反対側の第４主面１１ｂと、第１主面１１ａと連続的に設けられたかつ第４主面１１ｂと連続的に設けられた周縁端部１１ｃ１とを有する。炭化珪素エピタキシャル層１２は、第１主面１１ａ上に設けられている。炭化珪素エピタキシャル層１２は、第１主面１１ａと接する第２主面１２ｂと、第２主面１２ｂと反対側の第３主面１２ａ１と、第２主面１２ｂおよび第３主面１２ａ１の各々と連続的に設けられた周縁端部１２ｃ１とを有する。炭化珪素エピタキシャル層１２の周縁端部１２ｃ１は、炭化珪素単結晶基板１１の周縁端部１１ｃ１に沿って設けられていてもよい。
第３主面１２ａ１に対して垂直な方向における炭化珪素エピタキシャル層１２の厚みＴ１は５０μｍ以上である。好ましくは、厚みＴ１は、１００μｍ以上であり、より好ましくは１５０μｍ以上であり、さらに好ましくは２００μｍ以上であり、さらに好ましくは３００μｍ以上である。第３主面１２ａ１の二乗平均粗さ（Ｒｑ（ＲＭＳ））は、たとえば１０ｎｍ以下であり、好ましくは、５ｎｍ以下である。第３主面１２ａ１の二乗平均粗さは、たとえばＡＦＭ（Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）により測定することができる。
炭化珪素エピタキシャル層１２中に複数のＺ1/2センター３が存在していてもよい。Ｚ1/2センター３とは、炭素空孔に起因した点欠陥である。Ｚ1/2センター３のエネルギー準位は、Ｅｃ（伝導帯の底のエネルギー）−０．６５ｅＶである。炭化珪素エピタキシャル層１２中に存在するＺ1/2センター３の密度は、たとえば５×１０11ｃｍ-3以下であり、好ましくは２×１０11ｃｍ-3以下である。Ｚ1/2センター３の密度は、たとえばＤＬＴＳ（Ｄｅｅｐ Ｌｅｖｅｌ Ｔｒａｎｓｉｅｎｔ Ｓｐｅｃｔｒｏｓｃｏｐｙ）法によって測定することができる。なお、「Ｚ1/2センター３の密度は５×１０11ｃｍ-3以下である」とは、Ｚ1/2センター３の密度の平均値が５×１０11ｃｍ-3以下であることを意味する。たとえば、炭化珪素エピタキシャル層１２中の任意の１０カ所の領域をＤＬＴＳにより測定し、当該１０カ所の領域のＺ1/2センター３の密度の平均値を求めることにより、Ｚ1/2センター３の密度が計算される。
炭化珪素エピタキシャル層１２中に複数の基底面転位４が存在していてもよい。基底面転位４とは、｛０００１｝面内に伸展する転位である。炭化珪素エピタキシャル層１２中に存在する基底面転位４の密度は、１０ｃｍ-3以下であってもよい。基底面転位４の密度は、たとえばフォトルミネッセンス法により測定することができる。基底面転位４は、炭化珪素単結晶基板１１中に含まれていてもよい。基底面転位４は、炭化珪素単結晶基板１１から炭化珪素エピタキシャル層１２に伸展していてもよい。
炭化珪素エピタキシャル層１２は、ｐ型およびｎ型のいずれかを付与可能な不純物を含んでいてもよい。ｐ型を付与可能な不純物とは、たとえばアルミニウムまたはホウ素などである。ｎ型を付与可能な不純物とは、たとえば窒素またはリンなどである。当該不純物の濃度は、たとえば１×１０13ｃｍ-3以上１×１０16ｃｍ-3以下である。たとえば、耐圧が６．５ｋＶのパワー半導体を実現するためには、炭化珪素エピタキシャル層１２の厚みが５０μｍ以上６０μｍ以下程度であり、炭化珪素エピタキシャル層１２が含む窒素の濃度は、５×１０14ｃｍ-3以上３×１０15ｃｍ-3以下程度である。たとえば、耐圧が１０ｋＶのパワー半導体を実現するためには、炭化珪素エピタキシャル層１２の厚みが８０μｍ以上１２０μｍ以下程度であり、炭化珪素エピタキシャル層１２が含む窒素の濃度は、１×１０14ｃｍ-3以上１×１０15ｃｍ-3以下程度である。たとえば、耐圧が３０ｋＶのパワー半導体を実現するためには、炭化珪素エピタキシャル層１２の厚みが３００μｍ程度であり、炭化珪素エピタキシャル層１２が含む窒素の濃度は、５×１０13ｃｍ-3以上５×１０14ｃｍ-3以下程度である。炭化珪素エピタキシャル層１２が含む窒素の濃度は、５×１０13ｃｍ-3以上１×１０15ｃｍ-3以下であってもよいし、１×１０14ｃｍ-3以上７×１０14ｃｍ-3以下であってもよい。
炭化珪素単結晶基板１１は、ｐ型およびｎ型のいずれかを付与可能な不純物を含んでいてもよい。好ましくは、炭化珪素単結晶基板１１が含む不純物の濃度は、炭化珪素エピタキシャル層１２が含む不純物の濃度よりも高い。炭化珪素単結晶基板１１および炭化珪素エピタキシャル層１２が含む不純物の種類および濃度は、たとえばＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により測定することができる。
キャリア寿命は、好ましくは、１マイクロ秒以上であり、より好ましくは１．５マイクロ秒以上である。典型的なキャリア寿命は、たとえば０．９マイクロ秒以下である。キャリア寿命は、たとえば２５マイクロ秒以下であってもよい。キャリア寿命は、たとえばμ−ＰＣＤ（Ｍｉｃｒｏｗａｖｅ Ｐｈｏｔｏ Ｃｏｎｄｕｃｔｉｖｉｔｙ Ｄｅｃａｙ）法により測定することができる。当該μ−ＰＣＤ法によれば、炭化珪素エピタキシャル層１２に対してパルス光を照射することで過剰キャリアを生成し、過剰キャリアの再結合と共に減少する導電率をマイクロ波の反射率から測定することで、キャリア寿命が求められる。
好ましくは、周縁端部１２ｃ１に炭化珪素エピタキシャル層１２を構成する炭化珪素のポリタイプとは異なるポリタイプの炭化珪素結晶が形成されていない。たとえば、炭化珪素単結晶基板１１および炭化珪素エピタキシャル層１２を構成する炭化珪素のポリタイプが４Ｈの場合、周縁端部１２ｃ１には、ポリタイプが３Ｃまたは６Ｈの炭化珪素結晶が形成されていない。言い換えれば、炭化珪素エピタキシャル層１２の周縁端部１２ｃ１を構成する炭化珪素のポリタイプは、第３主面１２ａ１を構成する炭化珪素のポリタイプと同じである。たとえば、第３主面１２ａ１を構成する炭化珪素のポリタイプが４Ｈの場合、周縁端部１２ｃ１を構成する炭化珪素のポリタイプも４Ｈである。なお、ポリタイプの種類はたとえばラマン分光法により特定することができる。
図１に示されるように、炭化珪素エピタキシャル層１２の周縁端部１２ｃ１と第３主面１２ａ１との境界１２ｄ１において、積層欠陥が形成されていない。言い換えれば、第２主面１２ｂに対して垂直な方向に沿って炭化珪素エピタキシャル層１２を見たときに見える炭化珪素エピタキシャル層１２の最表面の端部１２ｄ１に積層欠陥が形成されていない。たとえばフォトルミネッセンス法により積層欠陥が形成されているか否かを判別することができる。具体的には、励起光の波長を３１３ｎｍとし、３９０ｎｍのバンドパスフィルターを用いて撮像し、積層欠陥に起因する発光がある場合には積層欠陥が形成されていると判別され、積層欠陥に起因する発光が認められない場合には積層欠陥が形成されていないと判別される。
図２および図３に示されるように、周縁端部１２ｃ１と第３主面１２ａ１との境界１２ｄ１において積層欠陥２が形成されていなければよく、炭化珪素エピタキシャル層１２の内部に積層欠陥２が形成されていてもよい。図２に示されるように、積層欠陥２は、周縁端部１２ｃ１から第３主面１２ａ１に伸展していてよい。言い換えれば、積層欠陥２は、周縁端部１２ｃ１および第３主面１２ａ１の双方に露出していてもよい。積層欠陥２は、境界１２ｄ１から離間するように、炭化珪素エピタキシャル層１２の内部に形成されていてもよい。図３に示されるように、積層欠陥２は、第２主面１２ｂから第３主面１２ａ１に伸展していてよい。言い換えれば、積層欠陥２は、第２主面１２ｂおよび第３主面１２ａ１の双方に露出していてもよい。
次に、実施の形態に係る炭化珪素基板１０の製造方法について説明する。
まず、炭化珪素単結晶基板を準備する工程（Ｓ１０：図４）が実施される。たとえば炭化珪素単結晶インゴットをスライスすることにより炭化珪素単結晶基板１１が準備される。炭化珪素のポリタイプは、たとえば４Ｈである。図５および図６に示されるように、炭化珪素単結晶基板１１は、第１主面１１ａと、第１主面１１ａと連続的に設けられた第１周縁端部１１ｃ２と、第１周縁端部１１ｃ２と連続的に設けられた第４主面１１ｂとを有する。第４主面１１ｂは、第１主面１１ａと反対側の面である。第１主面１１ａは、｛０００１｝面からオフ角度だけオフした面である。オフ角度は、たとえば１°以上８°以下である。オフ方向は、たとえば＜１１−２０＞方向である。
図５に示されるように、平面視（第１主面１１ａに対して垂直な方向に沿った見た視野）において、第１主面１１ａは略円形である。炭化珪素単結晶基板１１に、オリエンテーションフラットＯＦが形成されていてもよい。オリエンテーションフラットＯＦは、たとえば＜１１−２０＞方向に沿って延在している。炭化珪素単結晶基板１１は、たとえば窒素などのｎ型を付与可能な不純物を含む。炭化珪素単結晶基板１１の内部には、基底面転位４が形成されていてもよい。以上のように、｛０００１｝面からオフした第１主面１１ａと、第１主面１１ａと連続的に設けられた第１周縁端部１１ｃ２と、第１周縁端部１１ｃ２と連続的に設けられた第４主面１１ｂとを有する炭化珪素単結晶基板１１が準備される（図６参照）。
次に、炭化珪素エピタキシャル層を形成する工程（Ｓ２０：図４）が実施される。たとえばＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によって炭化珪素エピタキシャル層１２を炭化珪素単結晶基板１１上にエピタキシャル成長させる。エピタキシャル成長においては、原料ガスとしてたとえばシラン（ＳｉＨ4）およびプロパン（Ｃ3Ｈ8）が用いられ、キャリアガスとして水素（Ｈ2）が用いられる。エピタキシャル成長中における炭化珪素単結晶基板１１の温度は、１４００℃以上１７００℃以下程度である。以上のようして、炭化珪素単結晶基板１１の第１主面１１ａ上に炭化珪素エピタキシャル層１２が形成される。炭化珪素エピタキシャル層１２は、炭化珪素単結晶基板１１の第１主面１１ａと接する第２主面１２ｂと、第２主面１２ｂと反対側の第３主面１２ａ２と、第２主面１２ｂおよび第３主面１２ａ２の各々と連続的に設けられた第２周縁端部１２ｃ２とを有する（図８および図９参照）。
好ましくは、炭化珪素エピタキシャル層は、ｐ型およびｎ型のいずれかを付与可能な不純物を含んでいる。当該不純物の濃度は、たとえば１×１０13ｃｍ-3以上１×１０16ｃｍ-3以下であり、好ましくは、５×１０13ｃｍ-3以上１×１０15ｃｍ-3以下であり、より好ましくは１×１０14ｃｍ-3以上７×１０14ｃｍ-3以下である。第３主面１２ａに対して垂直な方向における炭化珪素エピタキシャル層１２の厚みＴ１は５０μｍ以上である。厚みＴ１の下限は、１００μｍであってもよし、１５０μｍであってもよいし、２００μｍであってもよいし、３００μｍであってもよい。厚みＴ１の上限は、５００μｍであってもよい。上限を５００μｍとすることにより、耐圧に応じた最終的な膜厚を任意に選択することができる。炭化珪素エピタキシャル層１２中に複数のＺ1/2センター３が存在していてもよい。炭化珪素エピタキシャル層１２中に存在するＺ1/2センター３の密度は、たとえば５×１０11ｃｍ-3以下である。
図７に示されるように、炭化珪素エピタキシャル層１２を形成する工程においいて、炭化珪素エピタキシャル層１２の周縁領域に積層欠陥２が形成される。積層欠陥２は、オフ方向（図７における矢印の方向）とは反対側の炭化珪素エピタキシャル層１２の第２周縁端部１２ｃ２付近に形成され、オフ方向側の第２周縁端部１２ｃ２付近にはほとんど形成されない。積層欠陥２は、オフ方向とは反対側の第２周縁端部１２ｃ２からオフ方向に沿って炭化珪素エピタキシャル層１２の中央側に向かって伸長している。オフ方向に向かうにつれて、第３主面１２ａ２と平行な方向における積層欠陥２の幅が小さくなっていてもよい。
図８に示されるように、炭化珪素エピタキシャル層１２は、炭化珪素単結晶基板１１の第１主面１１ａの積層情報を引き継いでステップフロー成長する。第２周縁端部１２ｃ２を構成する面は、｛０００１｝面である。第１主面１１ａの端部１１ｄ２には積層情報がないため、端部１１ｄ２を起点として、第２周縁端部１２ｃ２上に積層欠陥２が形成されやすい。つまり、積層欠陥２は、周縁領域に形成されやすい。積層欠陥２は、炭化珪素単結晶基板１１の第１主面１１ａの端部１１ｄ２から炭化珪素エピタキシャル層１２の第２周縁端部１２ｃ２と第３主面１２ａ２との境界１２ｄ２に伸長するように形成される。図８において、角度θは第１主面１１ａのオフ角度と同じ角度である。
図７に示されるように、炭化珪素エピタキシャル層１２を形成する工程において、周縁領域に炭化珪素エピタキシャル層１２を構成する炭化珪素のポリタイプとは異なるポリタイプ（異種ポリタイプ）の炭化珪素結晶５が形成されてもよい。炭化珪素エピタキシャル層１２を構成する炭化珪素のポリタイプが４Ｈの場合、炭化珪素結晶５のポリタイプは、たとえば３Ｃおよび６Ｈなどである。炭化珪素単結晶基板１１の周縁領域は、炭化珪素単結晶基板１１の他の部分よりも温度が低くなる傾向があり、異種ポリタイプの炭化珪素結晶５が形成されやすい。積層欠陥２と異なり、炭化珪素結晶５は、オフ方向側の第２周縁端部１２ｃ２付近にも形成される。
図７および図８に示されるように、炭化珪素結晶５は、たとえば粒状の塊である。炭化珪素結晶５は、たとえば第２周縁端部１２ｃ２に沿って延在する面と、第３主面１２ａ２に沿って延在する面とが交差する位置付近に形成される。炭化珪素結晶５は、第２周縁端部１２ｃ２および第３主面１２ａ２に接し、第２主面１２ｂから離間して形成されてもよい。
次に、周縁領域を除去する工程（Ｓ３０：図４）が実施される。図１０および図１１に示されるように、第１周縁端部１１ｃ２および第２周縁端部１２ｃ２を含む周縁領域Ｃが除去される。周縁領域Ｃは、第１周縁端部１１ｃ２を含む炭化珪素単結晶基板１１の周縁領域と、第２周縁端部１２ｃ２を含む炭化珪素エピタキシャル層１２の周縁領域とを含む。周縁領域Ｃの除去は、たとえばワイヤーソー、レーザー加工または研磨により行い得る。好ましくは、周縁領域Ｃを除去する工程において、周縁領域Ｃに形成された積層欠陥２が除去される。好ましくは、周縁領域Ｃを除去する工程において、周縁領域Ｃに形成された炭化珪素結晶５が除去される。周縁領域Ｃを除去することにより、炭化珪素基板の端部は、端部１１ｄ２から端部１２ｄ３になる。平面視において、周縁領域Ｃを除去する工程後における炭化珪素基板が略円形になるように、炭化珪素単結晶基板１１の全周囲と、炭化珪素エピタキシャル層１２の全周囲とが除去されてもよい。炭化珪素基板にオリエンテーションフラットＯＦが形成されるように周縁領域Ｃが除去されてもよい。炭化珪素基板を、周縁領域Ｃを除去する工程後のプロセスに適合する形状にするように周縁領域Ｃが除去されてもよい。周縁領域を除去する工程によって、炭化珪素エピタキシャル層１２に加工ダメージが加えられることにより、炭化珪素エピタキシャル層１２の第３主面１２ａ２にステップバンチングが形成されてもよい。
次に、除去される周縁領域Ｃの幅Ｗの決定方法について説明する。図１２は、第１主面１１ａと平行な方向における積層欠陥２の幅Ｌ（図１１参照）と、炭化珪素エピタキシャル層１２の厚みとの関係を示している。図１２において、菱形、正方形、三角および丸は、それぞれ第１主面１１ａのオフ角度が１°、２°、４°および８°であることを示している。積層欠陥２の幅Ｌは、炭化珪素エピタキシャル層１２の厚みと、第１主面１１ａのオフ角度とにより決定される。図１２に示されるように、炭化珪素エピタキシャル層１２の厚みが大きくなるにつれて、積層欠陥２の幅Ｌが大きくなる。オフ角度が小さくなるにつれて、積層欠陥２の幅Ｌが大きくなる。第１主面１１ａのオフ角度は、たとえば１°以上８°以下である。オフ角度が小さい程、積層欠陥の幅Ｌが大きくなるため、本実施の形態に係る製造方法を利用する利点が大きくなる。一方で、オフ角度が大きい程、除去すべき周縁領域Ｃの幅は小さくなる。つまり、デバイス形成領域を広く確保する観点からは、オフ角度が大きい方が好ましい。
好ましくは、炭化珪素単結晶基板を準備する工程（Ｓ１０：図４）において、第１主面１１ａと平行な方向における周縁領域Ｃの幅を考慮して第１主面１１ａの最大径Ａ２が決定される。具体的には、炭化珪素エピタキシャル層１２の厚みと、第１主面１１ａのオフ角度とを考慮して、積層欠陥２の幅Ｌが計算される。次に、第１主面１１ａの最大径Ａ２が、最終的に必要とされる炭化珪素基板１０の最大径Ａ１よりも積層欠陥２の幅Ｌの２倍だけ大きくなるように決定されてもよい。
第１主面１１ａのオフ角度をθ°とし、炭化珪素エピタキシャル層１２の厚みをＴμｍとした場合、除去される周縁領域Ｃの幅Ｗは、たとえばＴ２／tan(θ)μｍ以上（Ｔ／tan(θ)）μｍ＋１０ｍｍ以下である。好ましくは、幅Ｗは、Ｔ／tan(θ)μｍ以上（Ｔ／tan(θ)）μｍ＋５ｍｍ以下である。好ましくは、周縁領域Ｃを除去する工程後、炭化珪素エピタキシャル層１２の第３主面１２ａ２の最大径Ａ１は、１００ｍｍ以上である。最大径Ａ１は、７５ｍｍ以上であってもよいし、１５０ｍｍ以上であってもよいし、２００ｍｍ以上であってもよい。周縁領域Ｃを除去する工程前、炭化珪素エピタキシャル層１２の第３主面１２ａ２の最大径Ａ２は、たとえば１２０ｍｍであってもよい。周縁領域Ｃを除去する工程後、炭化珪素エピタキシャル層１２の第３主面１２ａ２の最大径Ａ１は、たとえば１００ｍｍであってもよい。
次に、第３主面に対して化学的機械研磨を行う工程（Ｓ４０：図４）が実施されてもよい。たとえば、炭化珪素エピタキシャル層１２の第３主面１２ａ２に対して化学的機械研磨（ＣＭＰ）が行われることにより、第３主面１２ａ２を含む表面層１２ｅが除去される。これにより、炭化珪素エピタキシャル層１２の第３主面１２ａ１が露出する。ＣＭＰのスラリーとして、たとえばコロイダルシリカが用いられる。ＣＭＰが行われることにより、第３主面１２ａ２に形成されたステップバンチングが除去されてもよい。ＣＭＰが行われることにより、炭化珪素エピタキシャル層１２に含まれるＺ1/2センター３の一部および基底面転位４の一部が除去されてもよい。第３主面１２ａ２に対して垂直な方向に沿った表面層１２ｅの厚みＴ３を考慮して、炭化珪素エピタキシャル層１２の厚みＴ２が決定されてもよい。以上により、図１に示す炭化珪素基板１０が完成する。
なお、上記実施形態においては、ｎ型を第１導電型とし、かつｐ型を第２導電型として説明したが、ｐ型を第１導電型とし、かつｎ型を第２導電型としてもよい。
次に、周縁領域を除去する工程の変形例について説明する。
図１４に示されるように、炭化珪素エピタキシャル層を形成する工程後、炭化珪素エピタキシャル層１２の内部に積層欠陥２が形成される場合がある。積層欠陥２は、炭化珪素単結晶基板１１の端部１１ｄ２から離間した第１主面１１ａの位置から伸展し得る。周縁領域を除去する工程（Ｓ３０：図４）において、除去される周縁領域Ｃの幅が幅Ｗ２である場合、周縁領域を除去する工程後において積層欠陥２は炭化珪素エピタキシャル層１２の周縁端部１２ｃ１および第３主面１２ａ１の双方に露出する（図２参照）。除去される周縁領域Ｃの幅が幅Ｗ３である場合、周縁領域を除去する工程後において積層欠陥２は、炭化珪素エピタキシャル層１２第２主面１２ｂおよび第３主面１２ａ１の双方に露出する（図３参照）。上記のように周縁領域Ｃが除去されることにより、図２および図３に示す炭化珪素基板１０が製造されてもよい。
次に、実施の形態に係る炭化珪素基板１０およびその製造方法の作用効果について説明する。
実施の形態に係る炭化珪素基板１０の製造方法によれば、炭化珪素エピタキシャル層１２を形成する工程において周縁領域Ｃに形成される積層欠陥を除去することができる。これにより、デバイス形成領域を効果的に確保することができる。また実施の形態に係る炭化珪素基板１０の製造方法によれば、炭化珪素エピタキシャル層１２の厚みは５０μｍ以上である。これにより、厚みが５０μｍ以上である厚い炭化珪素エピタキシャル層１２を有する炭化珪素基板１０において、デバイス形成領域を効果的に確保することができる。
また実施の形態に係る炭化珪素基板１０の製造方法によれば、周縁領域Ｃを除去する工程後、第３主面１２ａ２に対して化学的機械研磨が行われてもよい。周縁領域Ｃを除去する工程において、炭化珪素エピタキシャル層１２に対してダメージが加えられることで、炭化珪素エピタキシャル層１２の第３主面１２ａ２にステップバンチングなどが発生して第３主面１２ａ２が荒れる場合がある。第３主面１２ａ２に対して化学的機械研磨が行われることにより、第３主面１２ａ２の荒れを低減することができる。
さらに実施の形態に係る炭化珪素基板１０の製造方法によれば、炭化珪素単結晶基板１１を準備する工程において、第１主面１１ａと平行な方向における周縁領域Ｃの幅を考慮して第１主面１１ａの最大径が決定されてもよい。これにより、最適なサイズの炭化珪素単結晶基板１１を用いて所望のサイズの炭化珪素基板１０を製造することができる。
さらに実施の形態に係る炭化珪素基板１０の製造方法によれば、第１主面１１ａのオフ角度をθ°とし、炭化珪素エピタキシャル層１２の厚みをＴμｍとした場合、幅Ｗ１は、Ｔ／tan(θ)μｍ以上（Ｔ／tan(θ)）μｍ＋１０ｍｍ以下であってもよい。第１主面１１ａのオフ角度と炭化珪素エピタキシャル層１２の厚みとを用いて積層欠陥の幅を計算することで、周縁領域Ｃの除去量を最小限に抑えつつデバイス形成領域を広く確保することができる。
さらに実施の形態に係る炭化珪素基板１０の製造方法によれば、周縁領域Ｃを除去する工程後、第３主面１２ａ１の最大径は、１００ｍｍ以上である。これにより、デバイス形成領域を１００ｍｍ以上確保することができる。
さらに実施の形態に係る炭化珪素基板１０の製造方法によれば、炭化珪素エピタキシャル層１２は、ｐ型およびｎ型のいずれかを付与可能な不純物を含んでいてもよい。不純物の濃度は、１×１０13ｃｍ-3以上１×１０16ｃｍ-3以下であってもよい。これにより、高耐圧の炭化珪素半導体装置を製造することができる。
さらに実施の形態に係る炭化珪素基板１０の製造方法によれば、炭化珪素エピタキシャル層１２を形成する工程において、周縁領域Ｃに積層欠陥２が形成されてもよい。周縁領域Ｃを除去する工程において、積層欠陥２が除去されてもよい。これによりデバイス形成領域を確保することができる。
さらに実施の形態に係る炭化珪素基板１０の製造方法によれば、炭化珪素エピタキシャル層１２を形成する工程において、周縁領域Ｃに炭化珪素エピタキシャル層１２を構成する炭化珪素のポリタイプとは異なるポリタイプの炭化珪素結晶５が形成されてもよい。周縁領域Ｃを除去する工程において、炭化珪素結晶５が除去されてもよい。炭化珪素エピタキシャル層１２の周縁領域Ｃは中央領域よりも放熱性が高いため、温度が低くなりやすい。そのため、周縁領域Ｃには、炭化珪素エピタキシャル層１２を構成する炭化珪素のポリタイプとは異なるポリタイプの炭化珪素結晶５が形成されやすい。異なるポリタイプの炭化珪素結晶５は、パーティクルの発生原因となり得る。異なるポリタイプの炭化珪素結晶５を除去することにより、パーティクルの発生を抑制することができる。
実施の形態に係る炭化珪素基板１０によれば、周縁端部１２ｃ１と第３主面１２ａ１との境界１２ｄ１において、積層欠陥が形成されていない。それゆえ、デバイス形成領域を効果的に確保することができる。また実施の形態に係る炭化珪素基板１０によれば、炭化珪素エピタキシャル層１２の厚みは５０μｍ以上である。これにより、厚みが５０μｍ以上である厚い炭化珪素エピタキシャル層１２を有する炭化珪素基板１０において、デバイス形成領域を効果的に確保することができる。
また実施の形態に係る炭化珪素基板１０によれば、周縁端部１２ｃ１に炭化珪素エピタキシャル層１２を構成する炭化珪素のポリタイプとは異なるポリタイプの炭化珪素結晶５が形成されていない。炭化珪素エピタキシャル層１２の周縁領域Ｃは中央領域よりも放熱性が高いため、温度が低くなりやすい。そのため、周縁領域Ｃには、炭化珪素エピタキシャル層１２を構成する炭化珪素のポリタイプとは異なるポリタイプの炭化珪素結晶５が形成されやすい。異なるポリタイプの炭化珪素結晶５は、パーティクルの発生原因となり得る。実施の形態に係る炭化珪素基板１０によれば、周縁端部１２ｃ１に炭化珪素エピタキシャル層１２を構成する炭化珪素のポリタイプとは異なるポリタイプの炭化珪素結晶５が形成されていないため、パーティクルの発生を抑制することができる。
さらに実施の形態に係る炭化珪素基板１０によれば、炭化珪素エピタキシャル層１２中に存在するＺ1/2センターの密度は、５×１０11ｃｍ-3以下であってもよい。これにより、キャリア寿命を向上することができる。
さらに実施の形態に係る炭化珪素基板１０によれば、キャリア寿命は、１マイクロ秒以上であってもよい。これにより、キャリア寿命を向上することができる。これにより、当該炭化珪素基板１０を用いてバイポーラ半導体装置を製造する場合において、伝導度変調の効果によってオン抵抗を低減することができる。
さらに実施の形態に係る炭化珪素基板１０によれば、第３主面１２ａ１の二乗平均粗さは、１０ｎｍ以下であってもよい。これにより、ＭＯＳＦＥＴやＩＧＢＴを製造する場合において、ゲート酸化膜の信頼性を向上することができる。
さらに実施の形態に係る炭化珪素基板１０によれば、炭化珪素エピタキシャル層１２は、ｐ型およびｎ型のいずれかを付与可能な不純物を含んでいてもよい。不純物の濃度は、１×１０13ｃｍ-3以上１×１０16ｃｍ-3以下であってもよい。これにより、高耐圧の炭化珪素半導体装置を製造することができる。
さらに実施の形態に係る炭化珪素基板１０によれば、炭化珪素エピタキシャル層１２中に存在する基底面転位４の密度は、１０ｃｍ-3以下であってもよい。当該炭化珪素基板１０を用いて製造されたバイポーラデバイスを使用している際、基底面転位４が起因となって積層欠陥が発生し、順方向電流特性の劣化を引き起す場合がある。炭化珪素エピタキシャル層１２中に存在する基底面転位４の密度を１０ｃｍ-3以下とすることにより、バイポーラデバイスの順方向電流特性の劣化を抑制することができる。
今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した実施形態ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
２ 積層欠陥
３ Ｚ1/2センター
４ 基底面転位
５ 炭化珪素結晶
１０ 炭化珪素基板
１１ 炭化珪素単結晶基板
１１ａ 第１主面
１１ｂ 第４主面
１１ｃ１ 周縁端部
１１ｃ２ 第１周縁端部
１１ｄ２ 端部
１２ 炭化珪素エピタキシャル層
１２ａ１，１２ａ２ 第３主面
１２ｂ 第２主面
１２ｃ１ 周縁端部
１２ｃ２ 第２周縁端部
１２ｄ１ 境界、端部
１２ｄ２ 境界
１２ｅ 表面層
Ａ１，Ａ２ 最大径
Ｃ 周縁領域
Ｌ，Ｗ，Ｗ１，Ｗ２，Ｗ３ 幅
ＯＦ オリエンテーションフラット
Ｔ１，Ｔ２，Ｔ３ 厚み

Claims (15)

  1. ｛０００１｝面からオフした第１主面と、前記第１主面と連続的に設けられた第１周縁端部とを有する炭化珪素単結晶基板を準備する工程と、
    前記第１主面上に炭化珪素エピタキシャル層を形成する工程を備え、
    前記炭化珪素エピタキシャル層は、前記第１主面と接する第２主面と、前記第２主面と反対側の第３主面と、前記第２主面および前記第３主面の各々と連続的に設けられた第２周縁端部とを有し、さらに、
    前記第１周縁端部および前記第２周縁端部を含む周縁領域を除去する工程を備え、
    前記第３主面に対して垂直な方向における前記炭化珪素エピタキシャル層の厚みは５０μｍ以上である、炭化珪素基板の製造方法。
  2. 前記周縁領域を除去する工程後、前記第３主面に対して化学的機械研磨が行われる、請求項１に記載の炭化珪素基板の製造方法。
  3. 前記炭化珪素単結晶基板を準備する工程において、前記第１主面と平行な方向における前記周縁領域の幅を考慮して前記第１主面の最大径が決定される、請求項１または請求項２に記載の炭化珪素基板の製造方法。
  4. 前記第１主面のオフ角度をθ°とし、前記炭化珪素エピタキシャル層の厚みをＴμｍとした場合、
    前記幅は、Ｔ／tan(θ)μｍ以上（Ｔ／tan(θ)）μｍ＋１０ｍｍ以下である、請求項３に記載の炭化珪素基板の製造方法。
  5. 前記周縁領域を除去する工程後、前記第３主面の最大径は、１００ｍｍ以上である、請求項１〜請求項４のいずれか１項に記載の炭化珪素基板の製造方法。
  6. 前記炭化珪素エピタキシャル層は、ｐ型およびｎ型のいずれかを付与可能な不純物を含み、
    前記不純物の濃度は、１×１０13ｃｍ-3以上１×１０16ｃｍ-3以下である、請求項１〜請求項５のいずれか１項に記載の炭化珪素基板の製造方法。
  7. 前記炭化珪素エピタキシャル層を形成する工程において、前記周縁領域に積層欠陥が形成され、
    前記周縁領域を除去する工程において、前記積層欠陥が除去される、請求項１〜請求項６のいずれか１項に記載の炭化珪素基板の製造方法。
  8. 前記炭化珪素エピタキシャル層を形成する工程において、前記周縁領域に前記炭化珪素エピタキシャル層を構成する炭化珪素のポリタイプとは異なるポリタイプの炭化珪素結晶が形成され、
    前記周縁領域を除去する工程において、前記炭化珪素結晶が除去される、請求項１〜請求項７のいずれか１項に記載の炭化珪素基板の製造方法。
  9. 第１主面を有する炭化珪素単結晶基板と、
    前記第１主面上に設けられた炭化珪素エピタキシャル層とを備え、
    前記炭化珪素エピタキシャル層は、前記第１主面と接する第２主面と、前記第２主面と反対側の第３主面と、前記第２主面および前記第３主面の各々と連続的に設けられた周縁端部とを有し、
    前記第３主面に対して垂直な方向における前記炭化珪素エピタキシャル層の厚みは５０μｍ以上であり、
    前記周縁端部と前記第３主面との境界において、積層欠陥が形成されていない、炭化珪素基板。
  10. 前記周縁端部に前記炭化珪素エピタキシャル層を構成する炭化珪素のポリタイプとは異なるポリタイプの炭化珪素結晶が形成されていない、請求項９に記載の炭化珪素基板。
  11. 前記炭化珪素エピタキシャル層中に存在するＺ1/2センターの密度は、５×１０11ｃｍ-3以下である、請求項９または請求項１０に記載の炭化珪素基板。
  12. キャリア寿命は、１マイクロ秒以上である、請求項９〜請求項１１のいずれか１項に記載の炭化珪素基板。
  13. 前記第３主面の二乗平均粗さは、１０ｎｍ以下である、請求項９〜請求項１２のいずれか１項に記載の炭化珪素基板。
  14. 前記炭化珪素エピタキシャル層は、ｐ型およびｎ型のいずれかを付与可能な不純物を含み、
    前記不純物の濃度は、１×１０13ｃｍ-3以上１×１０16ｃｍ-3以下である、請求項９〜請求項１３のいずれか１項に記載の炭化珪素基板。
  15. 前記炭化珪素エピタキシャル層中に存在する基底面転位の密度は、１０ｃｍ-3以下である、請求項９〜請求項１４のいずれか１項に記載の炭化珪素基板。
JP2015009493A 2015-01-21 2015-01-21 炭化珪素基板および炭化珪素基板の製造方法 Pending JP2016132604A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2015009493A JP2016132604A (ja) 2015-01-21 2015-01-21 炭化珪素基板および炭化珪素基板の製造方法
US15/531,950 US20170317174A1 (en) 2015-01-21 2015-11-09 Silicon carbide substrate and method of manufacturing silicon carbide substrate
PCT/JP2015/081438 WO2016117209A1 (ja) 2015-01-21 2015-11-09 炭化珪素基板および炭化珪素基板の製造方法
CN201580070016.2A CN107109695A (zh) 2015-01-21 2015-11-09 碳化硅基板和碳化硅基板的制造方法
DE112015006023.5T DE112015006023T5 (de) 2015-01-21 2015-11-09 Siliziumkarbidsubstrat und Verfahren zur Herstellung eines Siliziumkarbidsubstrats

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015009493A JP2016132604A (ja) 2015-01-21 2015-01-21 炭化珪素基板および炭化珪素基板の製造方法

Publications (1)

Publication Number Publication Date
JP2016132604A true JP2016132604A (ja) 2016-07-25

Family

ID=56416770

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015009493A Pending JP2016132604A (ja) 2015-01-21 2015-01-21 炭化珪素基板および炭化珪素基板の製造方法

Country Status (5)

Country Link
US (1) US20170317174A1 (ja)
JP (1) JP2016132604A (ja)
CN (1) CN107109695A (ja)
DE (1) DE112015006023T5 (ja)
WO (1) WO2016117209A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11600538B2 (en) 2020-11-30 2023-03-07 Showa Denko K.K. SiC epitaxial wafer and method for producing SiC epitaxial wafer
EP4717802A1 (en) 2024-09-30 2026-04-01 Resonac Corporation Sic epitaxial wafer, method for manufacturing sic epitaxial wafer, and sic device

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10526699B2 (en) * 2017-09-08 2020-01-07 Sumitomo Electric Industries, Ltd. Silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device
JP6986944B2 (ja) * 2017-12-06 2021-12-22 昭和電工株式会社 ＳｉＣエピタキシャルウェハの評価方法及び製造方法
JP6585799B1 (ja) * 2018-10-15 2019-10-02 昭和電工株式会社 ＳｉＣ基板の評価方法及びＳｉＣエピタキシャルウェハの製造方法
JP7318424B2 (ja) * 2019-09-02 2023-08-01 株式会社レゾナック ＳｉＣ基板の評価方法、ＳｉＣエピタキシャルウェハの製造方法及びＳｉＣデバイスの製造方法
CN115003866B (zh) * 2020-01-29 2024-05-03 住友电气工业株式会社 碳化硅外延衬底及碳化硅半导体器件的制造方法
CN111916783A (zh) * 2020-07-24 2020-11-10 浙江海晫新能源科技有限公司 一种降低碳硅接触电阻的方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5328279A (en) * 1984-05-22 1994-07-12 Seiko Epson Corporation Dot matrix printer head
JPH01283836A (ja) * 1988-05-10 1989-11-15 Hitachi Cable Ltd 化合物半導体ウエハの製造方法
DE60020737T2 (de) * 1999-09-06 2006-03-16 Sixon Inc. Sic-einkristall und herstellungsverfahren dafür
JP4539140B2 (ja) * 2004-03-29 2010-09-08 住友電気工業株式会社 炭化珪素基板およびその製造方法
JP4926556B2 (ja) * 2006-06-20 2012-05-09 新日本製鐵株式会社 炭化珪素単結晶インゴットの製造方法及び炭化珪素単結晶基板
JP2008108824A (ja) * 2006-10-24 2008-05-08 Matsushita Electric Ind Co Ltd 炭化珪素半導体素子およびその製造方法
JP4887418B2 (ja) * 2009-12-14 2012-02-29 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法
JP5343889B2 (ja) * 2010-02-19 2013-11-13 株式会社デンソー 炭化珪素基板の製造方法
JP2012201543A (ja) * 2011-03-25 2012-10-22 Sumitomo Electric Ind Ltd 炭化珪素基板
EP2940196B1 (en) * 2012-12-28 2017-03-15 Toyota Jidosha Kabushiki Kaisha Method for producing n-type sic single crystal
JP6040866B2 (ja) * 2013-05-29 2016-12-07 トヨタ自動車株式会社 ＳｉＣ単結晶の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11600538B2 (en) 2020-11-30 2023-03-07 Showa Denko K.K. SiC epitaxial wafer and method for producing SiC epitaxial wafer
EP4717802A1 (en) 2024-09-30 2026-04-01 Resonac Corporation Sic epitaxial wafer, method for manufacturing sic epitaxial wafer, and sic device

Also Published As

Publication number Publication date
DE112015006023T5 (de) 2017-10-05
WO2016117209A1 (ja) 2016-07-28
CN107109695A (zh) 2017-08-29
US20170317174A1 (en) 2017-11-02

Similar Documents

Publication Publication Date Title
JP2016132604A (ja) 炭化珪素基板および炭化珪素基板の製造方法
TWI395341B (zh) Group III nitride semiconductor crystal and its manufacturing method, Group III nitride semiconductor device and manufacturing method thereof, and light emitting machine
US20160197155A1 (en) Silicon carbide substrate, silicon carbide semiconductor device, and method for manufacturing silicon carbide substrate
JP6791274B2 (ja) 炭化ケイ素積層基板およびその製造方法
US20170179236A1 (en) Method of producing silicon carbide epitaxial substrate, silicon carbide epitaxial substrate, and silicon carbide semiconductor device
JP6703915B2 (ja) 炭化珪素半導体基板、炭化珪素半導体基板の製造方法、半導体装置および半導体装置の製造方法
US10312330B2 (en) Method for fabricating semiconductor substrate, semiconductor substrate, and semiconductor device
US10741683B2 (en) Semiconductor device and method for manufacturing same
JP5717674B2 (ja) 半導体装置の製造方法
JP6904774B2 (ja) 炭化珪素エピタキシャルウェハ、炭化珪素絶縁ゲート型バイポーラトランジスタ及びこれらの製造方法
US9716186B2 (en) Semiconductor device manufacturing method, and semiconductor device
KR20120014024A (ko) 탄화규소 기판 및 반도체 장치
CN111180319B (zh) SiC外延晶片的制造方法
US8367510B2 (en) Process for producing silicon carbide semiconductor device
US9583571B2 (en) Dislocation in SiC semiconductor substrate
JP2017050446A (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP2008235767A (ja) 半導体素子及びその製造方法
KR20120038508A (ko) 탄화 규소 기판의 제조 방법, 반도체 장치의 제조 방법, 탄화 규소 기판, 및 반도체 장치
JP2011243617A (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
JP2011243771A (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置