JP2016167635A

JP2016167635A - 電力用半導体モジュール

Info

Publication number: JP2016167635A
Application number: JP2016114054A
Authority: JP
Inventors: 隆義三木; Takayoshi Miki; 中山　靖; Yasushi Nakayama; 靖中山; 大井　健史; Takeshi Oi; 健史大井; 和弘多田; Kazuhiro Tada; 井高　志織; Shiori Idaka; 志織井高; 長谷川　滋; Shigeru Hasegawa; 滋長谷川; 知宏小林; Tomohiro Kobayashi; 幸夫中嶋; Yukio Nakajima
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2011-07-11
Filing date: 2016-06-08
Publication date: 2016-09-15
Anticipated expiration: 2032-07-05
Also published as: WO2013008424A1; US9299628B2; JP6230660B2; JP6253409B2; CN103650137B; EP2733743B1; JPWO2013008424A1; EP2733743A4; CN103650137A; US20140138707A1; EP2733743A1

Abstract

【課題】Ｓｉ半導体素子とワイドバンドギャップ半導体素子とを同一の電力用半導体モジュール内に配置する場合、ワイドバンドギャップ半導体素子の温度上昇を低く抑え、ワイドバンドギャップ半導体素子のチップ総面積の増大を抑え、低コストで製造できる電力用半導体モジュールを得る。
【解決手段】Ｓｉ半導体素子と、ワイドバンドギャップ半導体素子とを備え、Ｓｉ半導体素子が電力用半導体モジュールの中央領域に配置され、ワイドバンドギャップ半導体素子が電力用半導体モジュールの中央領域を囲む周辺部に配置される。
【選択図】図２

Description

この発明は、スイッチング素子とスイッチング素子に対して逆並列に接続されたダイオード素子とを内蔵した電力用半導体モジュールに関する。

スイッチング素子と、スイッチング素子に対して逆並列に接続されたダイオード素子とを内蔵した電力用半導体モジュールは、直流−交流や直流−直流などの変換を行う電力変換器などに広く用いられている。従来、スイッチング素子やダイオード素子には、Ｓｉ（シリコン）半導体が用いられてきたが、最近では、ＳｉＣ（シリコンカーバイト）半導体に代表されるワイドバンドギャップ半導体を適用する開発が進められている。ＳｉＣ半導体はＳｉ半導体に比べ、低損失、高温動作可能、高耐圧といった特徴があり、ＳｉＣ半導体を用いることによって、電力用半導体モジュールの小型化や低損失化が可能となり、また、電力用半導体モジュールに取り付ける冷却器の小型化や電力用半導体モジュールを用いた電力変換器の高効率化が可能となる。

スイッチング素子およびダイオード素子の双方にＳｉＣ半導体を用いることによって、上述のような効果が大きくなる。しかしながら、スイッチング素子はダイオード素子に比べて構造が複雑であるため、スイッチング素子にＳｉＣ半導体を用いることについては製造上の課題も残されている。このため、スイッチング素子にはＳｉ半導体を用い、ダイオード素子のみにＳｉＣ半導体を用いて、同一のベース板上にＳｉ製スイッチング素子およびＳｉＣ製ダイオード素子が配置された半導体モジュールが提案されている（例えば特許文献１参照）。

特開２００４−９５６７０号公報（第１０−１１頁、第８図）

ＳｉＣ半導体はＳｉ半導体に比べ、低損失、高温動作可能、高耐圧といった特徴があり、近年、ＳｉＣ半導体製造技術の研究開発は特に進んでいるものの、発展途上の段階である。既に広く普及し、盛んに研究開発が行われてきたＳｉ半導体においては、１０ｍｍ角を超える大面積のスイッチング素子やダイオード素子のチップが、商用に適う低コストで大量生産されている。一方、ＳｉＣ半導体においては、１０ｍｍ角を超える大面積のスイッチング素子やダイオード素子のチップは、歩留まりが悪いため、コストが高く、大量生産には不向きである。このため、Ｓｉ製スイッチング素子とＳｉＣ製ダイオード素子とを同一の電力用半導体モジュール内に配置する場合、Ｓｉ製スイッチング素子のチップ総面積に比べてＳｉＣ製ダイオード素子のチップ総面積を小さくし、ＳｉＣ半導体の電流密度が大きくなる設計条件を考慮した上で、熱的に最適なチップ配置やモジュール構造とする必要がある。

特許文献１に示された従来の半導体モジュールでは、Ｓｉ製スイッチング素子とＳｉＣ製ダイオード素子は左右に分かれて配置されている。Ｓｉ製スイッチング素子とＳｉＣ製ダイオード素子は別々の絶縁基板上に配置されているが、Ｓｉ製スイッチング素子の熱干渉を受けて、電力用半導体モジュールの中央領域に配置されたＳｉＣ製ダイオード素子の温度が上昇する。このため、ＳｉＣ製ダイオード素子の並列数の増加やチップサイズの増大によって、ＳｉＣ製ダイオード素子の発熱を抑え、放熱性を上げる必要があるが、この結果、ＳｉＣ製ダイオード素子のチップ総面積が増大することになり、電力用半導体モジュールの製造コストが高くなるという問題点があった。

この発明は、上述のような課題を解決するためになされたもので、Ｓｉ半導体で作製されたスイッチング素子とワイドバンドギャップ半導体で作製されたダイオード素子とを同一の電力用半導体モジュール内に配置する場合、ワイドバンドギャップ半導体で作製されたダイオード素子のチップ総面積の増大を抑え、低コストで製造できる電力用半導体モジュールを得るものである。

この発明に係る電力用半導体モジュールは、Ｓｉ半導体素子と、ワイドバンドギャップ半導体素子とを備え、Ｓｉ半導体素子は、電力用半導体モジュールの中央領域に配置され、ワイドバンドギャップ半導体素子は、中央領域を囲む周辺部に配置されたものである。

この発明に係る電力用半導体モジュールは、Ｓｉ半導体素子と、ワイドバンドギャップ半導体素子とを備え、Ｓｉ半導体素子は、電力用半導体モジュールの中央領域に配置され、ワイドバンドギャップ半導体素子は、中央領域を囲む周辺部に配置されるので、ワイドバンドギャップ半導体素子の温度上昇が低く抑えられ、ワイドバンドギャップ半導体素子のチップ総面積の増大が抑えられ、低コストで製造できる。

この発明の実施の形態１における電力用半導体モジュールの断面図である。この発明の実施の形態１における電力用半導体モジュールの内部配置を示す上面図である。この発明の実施の形態２における電力用半導体モジュールの内部配置を示す上面図である。この発明の実施の形態３における電力用半導体モジュールの内部配置を示す上面図である。この発明の実施の形態４における電力用半導体モジュールの内部配置を示す上面図である。この発明の実施の形態５における電力用半導体モジュールの断面図である。

実施の形態１．
図１は、この発明を実施するための実施の形態１における電力用半導体モジュールの断面図であり、電力用半導体モジュールの断面を簡略化して示した図である。図１において、電力用半導体モジュール１００は、ベース板１、絶縁基板２、導体パターン３、Ｓｉ半導体で作製されたＳｉ製スイッチング素子４、ワイドバンドギャップ半導体であるＳｉＣ半導体で作製されたＳｉＣ製ダイオード素子５、ワイヤ配線６、主電極７，８、制御端子９，１０、ケース１１、絶縁封止材１２などによって構成されている。Ｓｉ製スイッチング素子４がＳｉ半導体素子であり、ＳｉＣ製ダイオード素子５がワイドバンドギャップ半導体素子である。

ベース板１は、電力用半導体モジュール１００を外部の冷却器へ取り付けるものであり、ベース板１の一方の面（図１においては下側）に図示しない冷却器が外部から取り付けられる。ベース板１を介して、電力用半導体モジュール１００内部で発生した熱は外部へ放出される。ベース板１の他方の面（図１においては上側）には絶縁基板２が半田などによって設置されている。絶縁基板２の一方の面（図１においては下側）はベース板１に取り付けられる面であるが、絶縁基板２の他方の面（図１においては上側）には電流経路となる導体パターン３が形成されている。

導体パターン３上にはＳｉ製スイッチング素子４とＳｉＣ製ダイオード素子５とが実装されている。Ｓｉ製スイッチング素子４はオン／オフ制御可能な半導体素子であれば良く、例えばＩＧＢＴ（ＩｎｓｕｌａｔｅｄＧａｔｅＢｉｐｏｌａｒＴｒａｎｓｉｓｔｏｒ）やＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−ＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄ−ＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）などが用いられる。また、ＳｉＣ製ダイオード素子５としては、例えばショットキーバリアダイオードやＰｉＮ（ｐ−ｉｎｔｒｉｎｓｉｃ−ｎ）ダイオードなどが用いられる。

Ｓｉ製スイッチング素子４とＳｉＣ製ダイオード素子５とは電気的には逆並列に接続されており、例えばＳｉ製スイッチング素子４としてＩＧＢＴを用いる場合には、ＩＧＢＴのコレクタとＳｉＣ製ダイオード素子５のカソードとが導体パターン３を介して電気的に接続される。Ｓｉ製スイッチング素子４およびＳｉＣ製ダイオード素子５にはワイヤ配線６が施されており、導体パターン３およびワイヤ配線６を介して電気的に主電極７，８および制御端子９，１０に接続されている。主電極７，８は、図示しない外部回路に接続され、電力変換器などの主回路を構成する。制御端子９，１０には、Ｓｉ製スイッチング素子４をオン／オフ制御する制御信号が外部回路から与えられる。なお、図１では電力用半導体モジュール内の構成をわかりやすく表示するために、主電極７，８および制御端子９，１０を簡略化して記載している。

Ｓｉ製スイッチング素子４やＳｉＣ製ダイオード素子５などの電力用半導体モジュール１００を構成する部品類はケース１１内に収納されている。そして、電力用半導体モジュール１００内部の絶縁を保つため、ケース１１内には絶縁封止材１２が充填されている。

図２は、図１に示した状態から主電極７，８、制御端子９，１０、ケース１１、および絶縁封止材１２を外した状態で電力用半導体モジュール１００を上面から見た場合の電力用半導体モジュールの内部配置を示す上面図である。図２において、図１と同一の符号を付したものは、同一またはこれに相当するものであり、このことは明細書の全文において共通することである。

図１に示した主電極７は、導体パターン３上の主電極取り付け点１３に接続され、主電極８、制御端子９，１０はそれぞれ、主電極取り付け点１４、制御端子取り付け点１５，１６に接続され、導体パターン３およびワイヤ配線６を介して、Ｓｉ製スイッチング素子４やＳｉＣ製ダイオード素子５と電気的に接続されている。また、ベース板１には取り付け穴１７が設けられており、電力用半導体モジュール１００は取り付け穴１７を利用して外部の冷却器などに取り付けられる。

Ｓｉ製スイッチング素子４、ＳｉＣ製ダイオード素子５は、電力用半導体モジュール１００にそれぞれ複数個（図２では、Ｓｉ製スイッチング素子４が１６個、ＳｉＣ製ダイオード素子５が３２個）配置されている。図２において、複数のＳｉ製スイッチング素子４は、電力用半導体モジュール１００の中央領域にまとまって配置されている。本実施の形態における、中央領域とは、電力用半導体モジュール１００を上面から見て左右を分断する帯状の領域のことである。複数のＳｉＣ製ダイオード素子５は、この中央領域の両側の領域に分かれて配置（電力用半導体モジュール１００の両側に配置）されている。つまり、Ｓｉ製スイッチング素子４は、複数のＳｉＣ製ダイオード素子５の間に挟まれるように配置されている。一例として、図２では、電力用半導体モジュール１００の両側に１６個ずつ分かれてＳｉＣ製ダイオード素子５が配置され、その間に１６個のＳｉ製スイッチング素子４が配置されている。

一般に、スイッチング素子やダイオード素子などの半導体素子を同一の電力用半導体モジュール内に多数実装する場合、各半導体素子の損失が仮に同じであっても、電力用半導体モジュールの中央領域に実装された半導体素子は放熱しにくいため、温度が上昇しやすい。一方、電力用半導体モジュールの両側または周辺部に実装された半導体素子は放熱しやすく、温度上昇しにくい。例えば、ＳｉＣ製ダイオード素子を電力用半導体モジュールの中央領域に実装した場合、ＳｉＣ製ダイオード素子が温度上昇しやすくなる。このため、ＳｉＣ製ダイオード素子の並列数の増加やチップサイズの増大によって、ＳｉＣ製ダイオード素子の発熱を抑え、放熱性を上げることが考えられるが、ＳｉＣ製ダイオード素子のチップ総面積の増大によって電力用半導体モジュールの製造コストが高くなるという問題がある。

しかしながら、本実施の形態では、ＳｉＣ製ダイオード素子５は、中央領域の両側に配置されており、中央領域に比べて放熱がしやすく、温度上昇が抑制されるため、ＳｉＣ製ダイオード素子５の並列数の増加やチップサイズの増大によって、ＳｉＣ製ダイオード素子５の発熱を抑える必要がない。一方、Ｓｉ製スイッチング素子４は、温度上昇しやすい中央領域に配置されることになるが、Ｓｉ製スイッチング素子４の並列数の増加やチップサイズの増大によって、Ｓｉ製スイッチング素子４の温度上昇を抑制することができる。Ｓｉ製スイッチング素子４はＳｉＣ製ダイオード素子５に比べて低コストで製造できるため、Ｓｉ製スイッチング素子４のチップ総面積を増大させても、ＳｉＣ製ダイオード素子５のチップ総面積の増大を抑えることができるので、電力用半導体モジュールを低コストで製造できる。

なお、ＳｉＣ製ダイオード素子５は高温利用可能という特徴があり、温度上昇しやすい中央領域に配置して高温利用することが考えられるが、高温利用すると次のような悪影響がある。すなわち、高温の熱あおりによってＳｉＣ製ダイオード素子５の周辺にあるＳｉ製スイッチング素子４等の部品や電力用半導体モジュールの周辺部品の温度が上昇し、ヒートサイクルに対する信頼性が低下する恐れがある。ＳｉＣ製ダイオード素子５をＳｉ製スイッチング素子４と同じ温度範囲で用いても、低損失、高耐圧といったＳｉＣ製ダイオード素子５の特徴は活かすことができる。また、絶縁封止材や半田などのダイオード素子周辺部品についてもＳｉ製スイッチング素子４と同じ温度範囲で使用できるものが使用可能となり、ヒートサイクルに対する信頼性が損なわれない。しかしながら、上記の高温利用での悪影響が問題とならない範囲でＳｉＣ製ダイオード素子５を高温利用することは可能である。その際にも本発明を適用し、ＳｉＣ製ダイオード素子５を中央領域の両側に配置すれば、ＳｉＣ製ダイオード素子５のチップ総面積の増大を抑えられ、電力用半導体モジュールを低コストで製造できる。

ところで、本実施の形態における電力用半導体モジュール１００では、Ｓｉ製スイッチング素子４とＳｉＣ製ダイオード素子５とを、同じベース板１、同じ絶縁基板２上に配置している。Ｓｉ製スイッチング素子、ＳｉＣ製ダイオード素子をそれぞれ別々の絶縁基板、ベース板上に配置した場合には、熱干渉の影響が抑えられるという利点がある。しかしながら、スイッチング素子の損失が大きくなる運転条件とダイオード素子の損失が大きくなる運転条件が異なる場合がある。例えば、電力用半導体モジュールをインバータとしてモータ駆動に用いる場合、インバータ側からモータ側にエネルギーを供給する力行運転では、ダイオード素子に比べてスイッチング素子の通電時間が長く、スイッチング素子の損失が大きくなり、モータ側からインバータ側へエネルギーを供給する回生運転では、スイッチング素子に比べてダイオード素子の通電時間が長く、ダイオード素子の損失が大きくなる。

このため、Ｓｉ製スイッチング素子４に比べてＳｉＣ製ダイオード素子５の損失が大きい運転条件では、Ｓｉ製スイッチング素子４からの熱干渉の影響は小さく、ＳｉＣ製ダイオード素子５の発熱を、絶縁基板２、ベース板１全体を使って放熱できるので、同じベース板１、絶縁基板２上にＳｉ製スイッチング素子４とＳｉＣ製ダイオード素子５とを配置した方が、電力用半導体モジュール１００全体の放熱性が向上する。また、同じベース板１、絶縁基板２上にＳｉ製スイッチング素子４とＳｉＣ製ダイオード素子５とを配置した方が、部品点数が減り、配線も容易という利点もある。

本実施の形態における電力用半導体モジュールの構成は一例であり、Ｓｉ製スイッチング素子４が電力用半導体モジュール１００の中央領域に配置され、ＳｉＣ製ダイオード素子５が中央領域の両側に配置されればよいので、電力用半導体モジュール１００を構成する他の部品類の配置などに特に制約はない。例えば、主電極７，８や制御電極９，１０とＳｉ製スイッチング素子４やＳｉＣ製ダイオード素子５との間の接続についても、電気的に接続されていれば良く、主電極７，８に直接ワイヤ配線にて接続したり、ワイヤ配線を使わずにブスバーを用いた配線にしたりしても良い。このような場合、電力用半導体モジュール１００内部のＳｉ製スイッチング素子４やＳｉＣ製ダイオード素子５の配置が多少変わる可能性があるが、Ｓｉ製スイッチング素子４が電力用半導体モジュール１００の中央領域に、ＳｉＣ製ダイオード素子５が中央領域の両側に配置されていれば良い。

以上のように、Ｓｉ半導体で作製されたＳｉ製スイッチング素子４を温度上昇しやすい電力用半導体モジュール１００の中央領域に配置し、ワイドバンドギャップ半導体であるＳｉＣ半導体で作製されたＳｉＣ製ダイオード素子５を温度上昇しにくい電力用半導体モジュール１００の両側に配置するので、ＳｉＣ製ダイオード素子５の放熱性を上げることができ、Ｓｉ製スイッチング素子４よりも高コストなＳｉＣ製ダイオード素子５のチップ総面積の増大が抑えられ、低コストで製造できる電力用半導体モジュール１００を得ることができる。

また、大電流を扱う電力変換装置に内蔵された電力用半導体モジュールにおいては、この電力変換装置が扱う大電流に応じて半導体素子のチップサイズを大きくしたり、並列数を増したりする必要があるが、半導体ウエハの欠陥が含まれる確率が高くなり、製造時の歩留まりが悪化することが想定される。製造時の歩留まりの悪化は製造コストの上昇となるため、半導体素子のチップサイズが小さく、並列数が少ない電力用半導体モジュールを内蔵した電力変換装置が必要となる。特に、ワイドバンドギャップ半導体素子は、相対的にＳｉ半導体素子よりもウエハ欠陥が多いことから、歩留まりの悪化度合いが相対的にＳｉ半導体素子よりも大きいので、相対的な耐熱温度が高いワイドバンドギャップ半導体素子であっても、チップサイズを小さくすることで、単位面積当たりの発熱量が増加することになる。しかしながら、本実施の形態のようにＳｉ半導体で作製されたＳｉ製スイッチング素子４を温度上昇しやすい電力用半導体モジュール１００の中央領域に配置し、ワイドバンドギャップ半導体であるＳｉＣ半導体で作製されたＳｉＣ製ダイオード素子５を温度上昇しにくい電力用半導体モジュール１００の両側に配置するので、ＳｉＣ製ダイオード素子５の放熱性を上げることができ、ワイドバンドギャップ半導体素子のチップサイズを小さくすることができる。

なお、本実施の形態では、Ｓｉ製スイッチング素子４を電力用半導体モジュール１００の中央領域に配置し、ＳｉＣ製ダイオード素子５を電力用半導体モジュール１００の両側に配置している場合について説明した。しかしながら、ＳｉＣ半導体で作製されたＳｉＣ製スイッチング素子およびＳｉ半導体で作製されたＳｉ製ダイオード素子を用い、Ｓｉ製ダイオード素子を電力用半導体モジュールの中央領域に配置し、ＳｉＣ製スイッチング素子を電力用半導体モジュールの両側に配置してもよい。この場合には、ＳｉＣ製スイッチング素子およびＳｉ製ダイオード素子の配置に応じて、導体パターン、ワイヤ配線、主電極、制御端子等も適正に配置される。このように、Ｓｉ製ダイオード素子を温度上昇しやすい電力用半導体モジュールの中央領域に配置し、ＳｉＣ製スイッチング素子を温度上昇しにくい電力半導体モジュールの両側に配置するので、たとえＳｉ製ダイオード素子のチップ総面積が増大しても、Ｓｉ製ダイオード素子よりも高コストなＳｉＣ製スイッチング素子のチップ総面積の増大が抑えられ、低コストで製造できる電力用半導体モジュールを得ることができる。

実施の形態２．
図３は、この発明を実施するための実施の形態２における電力用半導体モジュールの内部配置を示す上面図である。図２と同様に、主電極、制御端子、ケース、および絶縁封止材を外した状態で電力用半導体モジュール２００を上面から見た図である。実施の形態１では、Ｓｉ製スイッチング素子４が電力用半導体モジュール１００の中央領域に配置され、ＳｉＣ製ダイオード素子５が中央領域の両側に配置されていたが、本実施の形態では、ＳｉＣ製ダイオード素子５が中央領域を囲む周辺部に配置（電力用半導体モジュール２００の周辺部に配置）されている点が実施の形態１と異なる。

Ｓｉ製スイッチング素子４、ＳｉＣ製ダイオード素子５は、電力用半導体モジュール２００にそれぞれ複数個（図３では、Ｓｉ製スイッチング素子４が１６個、ＳｉＣ製ダイオード素子５が３２個）配置されている。図３において、複数のＳｉ製スイッチング素子４は、電力用半導体モジュール２００の中央領域にまとまって配置されている。本実施の形態における、中央領域とは、電力用半導体モジュール２００を上面から見て中心部の領域のことである。複数のＳｉＣ製ダイオード素子５は、この中央領域を囲む周辺部に配置されている。つまり、ＳｉＣ製ダイオード素子５に囲まれるようにＳｉ製スイッチング素子４が電力用半導体モジュール２００の中央領域に配置されている。一例として、図３では、外周を形成するように３２個のＳｉＣ製ダイオード素子５が配置され、３２個のＳｉＣ製ダイオード素子５に囲まれるように１６個のＳｉ製スイッチング素子４が配置されている。なお、Ｓｉ製スイッチング素子４およびＳｉＣ製ダイオード素子５の配置変更に伴い、ワイヤ配線６や導体パターン３なども変更されている。

本実施の形態によれば、ＳｉＣ製ダイオード素子５を電力用半導体モジュール２００の中央領域を囲む周辺部に配置しており、実施の形態１の構成よりも更にＳｉＣ製ダイオード素子５の放熱性が良く、ＳｉＣ製ダイオード素子５の温度上昇を抑制することができる。なお、ＳｉＣ製ダイオード素子５は高温利用可能という特徴があるが、必ずしも高温で使う必要はなく、Ｓｉ製スイッチング素子４と同じ温度範囲で用いても良い。

本実施の形態における電力用半導体モジュールの構成は一例であり、Ｓｉ製スイッチング素子４が電力用半導体モジュール２００の中央領域に配置され、ＳｉＣ製ダイオード素子５が中央領域を囲む周辺部に配置されればよいので、実施の形態１と同様に、電力用半導体モジュール２００を構成する他の部品類の配置などに特に制約はない。例えば、主電極７，８や制御電極９，１０とＳｉ製スイッチング素子４やＳｉＣ製ダイオード素子５との間の接続についても、電気的に接続されていれば良く、主電極７，８に直接ワイヤ配線にて接続したり、ワイヤ配線を使わずにブスバーを用いた配線にしたりしても良い。このような場合、電力用半導体モジュール２００内部のＳｉ製スイッチング素子４やＳｉＣ製ダイオード素子５の配置が多少変わる可能性があるが、Ｓｉ製スイッチング素子４が電力用半導体モジュール２００の中央領域に配置され、ＳｉＣ製ダイオード素子５が中央領域を囲む周辺部に配置されていれば良い。

以上のように、Ｓｉ半導体で作製されたＳｉ製スイッチング素子４を温度上昇しやすい電力用半導体モジュール２００の中央領域に配置し、ワイドバンドギャップ半導体であるＳｉＣ半導体で作製されたＳｉＣ製ダイオード素子５を温度上昇しにくい電力用半導体モジュール２００の周辺部に配置するので、たとえＳｉ製スイッチング素子４のチップ総面積が増大しても、Ｓｉ製スイッチング素子４よりも高コストなＳｉＣ製ダイオード素子５のチップ総面積の増大が抑えられ、低コストで製造できる電力用半導体モジュール２００を得ることができる。

なお、本実施の形態では、Ｓｉ製スイッチング素子４を電力用半導体モジュール２００の中央領域に配置し、ＳｉＣ製ダイオード素子５を電力用半導体モジュール２００の周辺部に配置している場合について説明した。しかしながら、ＳｉＣ半導体で作製されたＳｉＣ製スイッチング素子およびＳｉ半導体で作製されたＳｉ製ダイオード素子を用い、Ｓｉ製ダイオード素子を電力用半導体モジュールの中央領域に配置し、ＳｉＣ製スイッチング素子を電力用半導体モジュールの周辺部に配置してもよい。この場合には、ＳｉＣ製スイッチング素子およびＳｉ製ダイオード素子の配置に応じて、導体パターン、ワイヤ配線、主電極、制御端子等も適正に配置される。このように、Ｓｉ製ダイオード素子を温度上昇しやすい電力用半導体モジュールの中央領域に配置し、ＳｉＣ製スイッチング素子を温度上昇しにくい電力用半導体モジュールの周辺部に配置するので、たとえＳｉ製ダイオード素子のチップ総面積が増大しても、Ｓｉ製ダイオード素子よりも高コストなＳｉＣ製スイッチング素子のチップ総面積の増大が抑えられ、低コストで製造できる電力用半導体モジュールを得ることができる。

実施の形態３．
図４は、この発明を実施するための実施の形態３における電力用半導体モジュールの内部配置を示す上面図である。図２と同様に、主電極、制御端子、ケース、および絶縁封止材を外した状態で電力用半導体モジュール３００を上面から見た図である。本実施の形態では、Ｓｉ製スイッチング素子４とＳｉＣ製ダイオード素子５が別々の絶縁基板１８，１９上に実装されている点が実施の形態１と異なる。Ｓｉ製スイッチング素子４は、スイッチング素子用絶縁基板１８に、ＳｉＣ製ダイオード素子５は、ダイオード素子用絶縁基板１９にそれぞれ実装されている。また、Ｓｉ製スイッチング素子４とＳｉＣ製ダイオード素子５が別々の絶縁基板１８，１９に実装されるため、スイッチング素子用絶縁基板１８の導体パターンとダイオード素子用絶縁基板１９の導体パターンを電気的に接続するワイヤ配線２０を別途設けている。なお、ワイヤ配線を用いなくても、電気的に接続されれば良く、例えば、主電極７，８に直接ワイヤ配線にて接続したり、ワイヤ配線を使わずにブスバーを用いた配線にしたりしても良い。

実施の形態１、２における電力用半導体モジュールのように、Ｓｉ製スイッチング素子４とＳｉＣ製ダイオード素子５とが同一の絶縁基板２上に実装されている場合、Ｓｉ製スイッチング素子４とＳｉＣ製ダイオード素子５との熱干渉が大きい。本実施の形態は、このような熱干渉の影響を軽減するためのものであり、Ｓｉ製スイッチング素子４とＳｉＣ製ダイオード素子５が別々の絶縁基板１８，１９上に実装されている。Ｓｉ製スイッチング素子４とＳｉＣ製ダイオード素子５とが同時に発熱する動作条件において、ＳｉＣ製ダイオード素子５がＳｉ製スイッチング素子４からの熱干渉の影響を受けにくくなり、ＳｉＣ製ダイオード素子５の温度上昇を抑制することができる。また、ＳｉＣ製ダイオード素子５を高温利用する場合には、Ｓｉ製スイッチング素子４へのＳｉＣ製ダイオード素子５の熱干渉を小さくする効果も得られる。

なお、スイッチング素子用絶縁基板１８とダイオード素子用絶縁基板１９とは同じ材質であっても良いし、ＳｉＣ製ダイオード素子５を高温で利用する場合には耐熱性やヒートサイクル性を考慮して異なる材質のものを用いても良い。

また、ＳｉＣ半導体で作製されたＳｉＣ製スイッチング素子およびＳｉ半導体で作製されたＳｉ製ダイオード素子を用い、Ｓｉ製ダイオード素子を電力用半導体モジュールの中央領域に配置し、ＳｉＣ製スイッチング素子を電力用半導体モジュールの周辺部に配置する場合には、Ｓｉ製ダイオード素子が絶縁基板１８上に、ＳｉＣ製スイッチング素子が絶縁基板１９上に実装される。

以上のように、Ｓｉ製スイッチング素子４とＳｉＣ製ダイオード素子５が別々の絶縁基板１８，１９上に実装されているので、ＳｉＣ製ダイオード素子５がＳｉ製スイッチング素子４からの熱干渉の影響を受けにくくなり、ＳｉＣ製ダイオード素子５の温度上昇を抑制することができる。

実施の形態４．
図５は、この発明を実施するための実施の形態４における電力用半導体モジュールの内部配置を示す上面図である。図２と同様に、主電極、制御端子、ケース、および絶縁封止材を外した状態で電力用半導体モジュール４００を上面から見た図である。本実施の形態では、Ｓｉ製スイッチング素子４が実装されたスイッチング素子用絶縁基板１８とＳｉＣ製ダイオード素子５が実装されたダイオード素子用絶縁基板１９が別々のベース板２１，２２上に取り付けられている点が実施の形態３と異なる。Ｓｉ製スイッチング素子４が実装されたスイッチング素子用絶縁基板１８がスイッチング素子用ベース板２１に取り付けられ、ＳｉＣ製ダイオード素子５が実装されたダイオード素子用絶縁基板１９は、ダイオード素子用ベース板２２に取り付けられている。図５では、スイッチング素子用ベース板２１の両側にダイオード素子用ベース板２２が設けられている。樹脂などの断熱性材料２３によってスイッチング素子用ベース板２１とダイオード素子用ベース板２２との間は接続されている。また、各ベース板２１，２２には、取り付け穴１７が設けられている。

実施の形態１〜３における電力用半導体モジュールのように、Ｓｉ製スイッチング素子４とＳｉＣ製ダイオード素子５とが同一のベース板１上に実装されている場合、Ｓｉ製スイッチング素子４とＳｉＣ製ダイオード素子５との熱干渉が大きい。本実施の形態は、このような熱干渉の影響を軽減するためのものであり、Ｓｉ製スイッチング素子４とＳｉＣ製ダイオード素子５が別々のベース板２１，２２上に実装されている。Ｓｉ製スイッチング素子４とＳｉＣ製ダイオード素子５とが同時に発熱する動作条件において、ＳｉＣ製ダイオード素子５がＳｉ製スイッチング素子４からの熱干渉の影響を受けにくくなり、ＳｉＣ製ダイオード素子５の温度上昇を抑制することができる。また、ＳｉＣ製ダイオード素子５を高温利用する場合には、Ｓｉ製スイッチング素子４へのＳｉＣ製ダイオード素子５の熱干渉を小さくする効果も得られる。

なお、ＳｉＣ半導体で作製されたＳｉＣ製スイッチング素子およびＳｉ半導体で作製されたＳｉ製ダイオード素子を用い、Ｓｉ製ダイオード素子を電力用半導体モジュールの中央領域に配置し、ＳｉＣ製スイッチング素子を電力用半導体モジュールの周辺部に配置する場合には、Ｓｉ製ダイオード素子がベース板２１上に、ＳｉＣ製スイッチング素子がベース板２２上に実装される。

以上のように、Ｓｉ製スイッチング素子４とＳｉＣ製ダイオード素子５が別々のベース板２１，２２上に実装されているので、ＳｉＣ製ダイオード素子５がＳｉ製スイッチング素子４からの熱干渉の影響を受けにくくなり、ＳｉＣ製ダイオード素子５の温度上昇を抑制することができる。

実施の形態５．
図６は、この発明を実施するための実施の形態５における電力用半導体モジュールの断面図であり、電力用半導体モジュールの断面を簡略化して示した図である。図６には、主電極および制御端子を示していない。本実施の形態における電力用半導体モジュール５００では、ケース１１内に充填される絶縁封止材を１種類とせずに、高耐熱絶縁封止材２４および低耐熱絶縁封止材２５の２種類を用いている点が実施の形態１〜４と異なる。ＳｉＣ製ダイオード素子５の周辺には高耐熱絶縁封止材２４を用い、それ以外の部分の、Ｓｉ製スイッチング素子４の周辺などには高耐熱封止材２４に比べて耐熱性の低い低耐熱絶縁封止材２５を用いている。

高耐熱絶縁封止材２４としては、例えばフッ素系樹脂やポリイミド、ポリアミド、エポキシ、さらには、架橋密度を上げたり、金属酸化物を添加したりして耐熱性を高めたシリコーン系樹脂が用いられる。低耐熱絶縁封止材２５としては、シリコーンゲル、シリコーンゴムなどが用いられる。高耐熱絶縁封止材２４は、ＳｉＣ製ダイオード素子５と、ＳｉＣ製ダイオード素子５に接続されるワイヤ配線６とを覆うことが望ましく、ヒートサイクルに対する信頼性を確保するためには、ワイヤ配線が異なる２種類の絶縁封止材２４，２５間にまたがらない方が望ましい。

このように、ＳｉＣ製ダイオード素子５の周辺に高耐熱絶縁封止材２４を用いることによって、ＳｉＣ製ダイオード素子５を高温まで利用可能となる。また、Ｓｉ製スイッチング素子４の周辺など、それ以外の部分に低耐熱絶縁封止材２５を用いているが、低耐熱絶縁封止材２５は高耐熱絶縁封止材２４に比べれば安価なため、高耐熱絶縁封止材２４のみを用いる場合に比べて、コストを抑えることができる。また、フッ素系樹脂やポリイミド、ポリアミドなど、高耐熱絶縁封止材によっては厚膜化が困難な場合もあり、本実施の形態のように高耐熱絶縁封止材２４をＳｉＣ製ダイオード素子５周辺のみを覆うように限定することによって、厚膜化の困難な高耐熱絶縁封止材を用いることも可能となる。

図６は、Ｓｉ製スイッチング素子４とＳｉＣ製ダイオード素子５が、別々のベース板２１，２２や別々の絶縁基板１８，１９に実装されている場合を示しているが、実施の形態１〜３における電力用半導体モジュールのように、Ｓｉ製スイッチング素子４とＳｉＣ製ダイオード素子５とが同一のベース板１に取り付けられた同一の絶縁基板２に実装される場合や、ベース板１は同一であるが別々の絶縁基板１８，１９上に実装される場合などにおいても適用することができる。

以上のように、ＳｉＣ製ダイオード素子５が配置された領域を覆う高耐熱絶縁封止材２４は、Ｓｉ製スイッチング素子４が配置された領域を覆う低耐熱絶縁封止材２５よりも高耐熱特性を有するので、ＳｉＣ製ダイオード素子５を高温まで利用可能となり、ＳｉＣ製ダイオード素子５の並列数の増加させる必要がなく、ＳｉＣ製ダイオード素子５のチップ総面積の増大が抑えられ、低コストで製造できる電力用半導体モジュール５００を得ることができる。

なお、全ての実施の形態において、ダイオード素子にＳｉＣ半導体を用いる場合について説明を行ったが、Ｓｉ製スイッチング素子に比べてダイオード素子の方が低損失、高温利用可能といった特徴を有していれば良く、例えばダイオード素子に窒化ガリウム系材料、またはダイヤモンドなど他のワイドバンドギャップ半導体を用いても良い。

１ベース板、２絶縁基板、３導体パターン、４Ｓｉ製スイッチング素子、５ＳｉＣ製ダイオード素子、６，２０ワイヤ配線、７，８主電極、９，１０制御端子、１１ケース、１２絶縁封止材、１３，１４主電極取り付け点、１５，１６制御端子取り付け点、１７取り付け穴、１８スイッチング素子用絶縁基板、１９ダイオード素子用絶縁基板、２１スイッチング素子用ベース板、２２ダイオード素子用ベース板、２３断熱性材料、２４高耐熱絶縁封止材、２５低耐熱絶縁封止材、１００，２００，３００，４００，５００電力用半導体モジュール

Claims

Ｓｉ半導体素子と、ワイドバンドギャップ半導体素子とを備えた電力用半導体モジュールであって、
前記Ｓｉ半導体素子は、前記電力用半導体モジュールの中央領域に配置され、
前記ワイドバンドギャップ半導体素子は、前記中央領域を囲む周辺部に配置されたことを特徴とする電力用半導体モジュール。
Ｓｉ半導体素子と、ワイドバンドギャップ半導体素子とを備えた電力用半導体モジュールであって、
前記Ｓｉ半導体素子は、複数の前記ワイドバンドギャップ半導体素子に囲まれるように配置されたことを特徴とする電力用半導体モジュール。
複数の絶縁基板と、複数のＳｉ半導体素子と、複数のワイドバンドギャップ半導体素子とを備えた電力用半導体モジュールであって、
前記ワイドバンドギャップ半導体素子のチップサイズは、前記複数のＳｉ半導体素子のチップサイズより小さく、
各前記複数の絶縁基板上には、複数のＳｉ半導体素子および複数のワイドバンドギャップ半導体素子が配置されるとともに、前記絶縁基板は他の前記絶縁基板と隣接して前記電力用半導体モジュールに配置され、
前記複数のＳｉ半導体素子が前記電力用半導体モジュールの中央領域に配置されるとともに、前記複数のワイドバンドギャップ半導体素子が前記中央領域を囲む周辺部に配置されたこと、を特徴とする電力用半導体モジュール。
複数の絶縁基板と、複数のＳｉ半導体素子と、複数のワイドバンドギャップ半導体素子とを備えた電力用半導体モジュールであって、
各前記複数の絶縁基板上には、複数のＳｉ半導体素子および複数のワイドバンドギャップ半導体素子が配置されるとともに、前記絶縁基板は他の前記絶縁基板と隣接して前記電力用半導体モジュールに配置され、
前記絶縁基板上に配置された複数のＳｉ半導体素子および前記他の絶縁基板上に配置された複数のＳｉ半導体素子が前記電力用半導体モジュールの中央領域に配置されるとともに、前記絶縁基板上に配置された複数のワイドバンドギャップ半導体素子と前記他の絶縁基板上に配置された複数のワイドバンドギャップ半導体素子とが前記中央領域を挟むように配置されたこと、を特徴とする電力用半導体モジュール。
前記Ｓｉ半導体素子はスイッチング素子であり、前記ワイドバンドギャップ半導体素子はダイオード素子であることを特徴とする請求項１から４のいずれか１項に記載の電力用半導体モジュール。
前記Ｓｉ半導体素子はダイオード素子であり、前記ワイドバンドギャップ半導体素子はスイッチング素子であることを特徴とする請求項１から４のいずれか１項に記載の電力用半導体モジュール。
前記Ｓｉ半導体素子および前記ワイドバンドギャップ半導体素子は、それぞれ別々の絶縁基板に実装されたことを特徴とする請求項１または２に記載の電力用半導体モジュール。
前記Ｓｉ半導体素子が実装された絶縁基板および前記ワイドバンドギャップ半導体素子が実装された絶縁基板は、同一のベース板上に設置されたことを特徴とする請求項７に記載の電力用半導体モジュール。
前記Ｓｉ半導体素子が実装された絶縁基板および前記ワイドバンドギャップ半導体素子が実装された絶縁基板は、それぞれ別々のベース板上に設置されたことを特徴とする請求項７に記載の電力用半導体モジュール。
前記ワイドバンドギャップ半導体素子が配置された領域を覆う絶縁封止材は、前記Ｓｉ半導体素子が配置された領域を覆う絶縁封止材よりも高耐熱特性を有することを特徴とする請求項１から９のいずれか１項に記載の電力用半導体モジュール。
前記ワイドバンドギャップ半導体素子が配置された領域を覆う絶縁封止材は、フッ素系樹脂、ポリイミド、ポリアミド、エポキシ、高耐熱シリコーン系樹脂のいずれかで形成され、前記Ｓｉ半導体素子が配置された領域を覆う絶縁封止材は、シリコーンゲルまたはシリコーンゴムで形成されたことを特徴とする請求項１から１０のいずれか１項に記載の電力用半導体モジュール。
前記ワイドバンドギャップ半導体素子は、シリコンカーバイト、窒化ガリウム系材料、またはダイヤモンドで作製されたことを特徴とする請求項１から１１のいずれか１項に記載の電力用半導体モジュール。