JPH09186287A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH09186287A JPH09186287A JP7352992A JP35299295A JPH09186287A JP H09186287 A JPH09186287 A JP H09186287A JP 7352992 A JP7352992 A JP 7352992A JP 35299295 A JP35299295 A JP 35299295A JP H09186287 A JPH09186287 A JP H09186287A
- Authority
- JP
- Japan
- Prior art keywords
- package
- heat
- semiconductor device
- lead frame
- sub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
- H10W72/07554—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in dispositions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
- H10W72/5475—Dispositions of multiple bond wires multiple bond wires connected to common bond pads at both ends of the wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/921—Structures or relative sizes of bond pads
- H10W72/926—Multiple bond pads having different sizes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/753—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between laterally-adjacent chips
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 絶縁基板を用いずに熱分布が均一な半導体装
置を提供する。 【解決手段】 封止材料で構成されたマルチチップモジ
ュール２のパッケージ７内に、互いに電気的に絶縁され
たリードフレーム５1〜５19を設け、その上に、少なく
とも２個以上の発熱部品６1、６2と１個以上のサブチッ
プ３1、３2とが含まれる複数の電子部品を搭載する際、
前記２個以上の発熱部品６1、６2を前記パッケージ７内
で両端に位置するリードフレーム５1、５19上に配置す
る。また、パッケージの両端に放熱フィン取付用の取付
手段１１1、１１2を設ける。絶縁基板を設けなくても温
度分布が均一になる。発熱部品６1、６2が配置されるリ
ードフレーム５1、５19を幅広に形成しておくと、温度
分布を一層均一にできる。
置を提供する。 【解決手段】 封止材料で構成されたマルチチップモジ
ュール２のパッケージ７内に、互いに電気的に絶縁され
たリードフレーム５1〜５19を設け、その上に、少なく
とも２個以上の発熱部品６1、６2と１個以上のサブチッ
プ３1、３2とが含まれる複数の電子部品を搭載する際、
前記２個以上の発熱部品６1、６2を前記パッケージ７内
で両端に位置するリードフレーム５1、５19上に配置す
る。また、パッケージの両端に放熱フィン取付用の取付
手段１１1、１１2を設ける。絶縁基板を設けなくても温
度分布が均一になる。発熱部品６1、６2が配置されるリ
ードフレーム５1、５19を幅広に形成しておくと、温度
分布を一層均一にできる。
Description
【０００１】
【発明の属する技術分野】本発明は絶縁基板を用いない
半導体装置の技術分野にかかり、特に、複数の発熱部品
を有するマルチチップモジュールに関する。
半導体装置の技術分野にかかり、特に、複数の発熱部品
を有するマルチチップモジュールに関する。
【０００２】
【従来の技術】近年は、電子装置の小型・高密度化が増
々進んでおり、従来では個別部品で使用されていたパワ
ーデバイスも、駆動回路や保護回路とを共に１つのパッ
ケージ内に組み込まれた半導体装置として用いられる場
合が多くなって来た。そのような従来技術の半導体装置
はハイブリッドＩＣと呼ばれており、そのパッケージの
中に複数のパワーデバイスを納める場合には、熱分布の
均一性を向上させ、同時にパワーデバイス間を電気的に
絶縁させるために、アルミナ等のセラミック材料で作ら
れた絶縁基板上にパワーデバイスを搭載することが行わ
れていた。
々進んでおり、従来では個別部品で使用されていたパワ
ーデバイスも、駆動回路や保護回路とを共に１つのパッ
ケージ内に組み込まれた半導体装置として用いられる場
合が多くなって来た。そのような従来技術の半導体装置
はハイブリッドＩＣと呼ばれており、そのパッケージの
中に複数のパワーデバイスを納める場合には、熱分布の
均一性を向上させ、同時にパワーデバイス間を電気的に
絶縁させるために、アルミナ等のセラミック材料で作ら
れた絶縁基板上にパワーデバイスを搭載することが行わ
れていた。
【０００３】従来技術のハイブリッドＩＣを、図２
(ａ)、(ｂ)の符号１０２に示して説明すると、このハイ
ブリッドＩＣ１０２は、５個の端子１０８と、エポキシ
樹脂で構成された１個のパッケージ１０７とを有してお
り、このパッケージ１０７内には、アルミナで構成され
た絶縁基板１０９が設けられている。
(ａ)、(ｂ)の符号１０２に示して説明すると、このハイ
ブリッドＩＣ１０２は、５個の端子１０８と、エポキシ
樹脂で構成された１個のパッケージ１０７とを有してお
り、このパッケージ１０７内には、アルミナで構成され
た絶縁基板１０９が設けられている。
【０００４】絶縁基板１０９表面には、互いに電気的に
絶縁された銅配線膜１０１a、１０１bが設けられ、各銅
配線膜１０１a、１０１b上に、パワーデバイス１０６
a、１０６bが半田によって固定されている。この絶縁基
板１０９上には、銅配線１０１a、１０１bと絶縁して回
路領域１１２が設けられており、該回路領域１１２内に
は、図示しない電子部品と共にサブチップ１０３a、１
０３bが配置され、絶縁基板１０９によってパワーデバ
イス１０６a、１０６bと熱結合するように構成されてい
る。
絶縁された銅配線膜１０１a、１０１bが設けられ、各銅
配線膜１０１a、１０１b上に、パワーデバイス１０６
a、１０６bが半田によって固定されている。この絶縁基
板１０９上には、銅配線１０１a、１０１bと絶縁して回
路領域１１２が設けられており、該回路領域１１２内に
は、図示しない電子部品と共にサブチップ１０３a、１
０３bが配置され、絶縁基板１０９によってパワーデバ
イス１０６a、１０６bと熱結合するように構成されてい
る。
【０００５】前記パワーデバイス１０６a、１０６bは絶
縁基板１０９表面の上方位置に配置され、他方、回路領
域１１２は、絶縁基板１０９表面の下方位置に配置され
ており、該回路領域１１２内に設けられたボンディング
パッド１１４と、絶縁基板１０９下方に分離して配置さ
れた端子１０８とが金線ワイヤー１０４によって接続し
やすいように構成されている。
縁基板１０９表面の上方位置に配置され、他方、回路領
域１１２は、絶縁基板１０９表面の下方位置に配置され
ており、該回路領域１１２内に設けられたボンディング
パッド１１４と、絶縁基板１０９下方に分離して配置さ
れた端子１０８とが金線ワイヤー１０４によって接続し
やすいように構成されている。
【０００６】また、各パワーデバイス１０６a、１０６b
は、その表面に設けられたボンディングパッドが金線ワ
イヤー１０４によって回路領域１１２内のボンディング
パッドにそれぞれ接続され、回路領域１１２を介してコ
ントロールＩＣ１０６a、１０６bや端子１０８に接続さ
れており、更に、各パワーデバイス１０６a、１０６bの
底面は、前記銅配線１０１a、１０１bに接続された金線
ワイヤー１０４によって、それぞれ端子１０８に接続さ
れている。同様に、サブチップ１０３a、１０３b表面に
設けられたボンディングパッドは金線ワイヤー１０４に
よって、回路領域１１２を介してそれぞれ端子１０８に
接続されている。
は、その表面に設けられたボンディングパッドが金線ワ
イヤー１０４によって回路領域１１２内のボンディング
パッドにそれぞれ接続され、回路領域１１２を介してコ
ントロールＩＣ１０６a、１０６bや端子１０８に接続さ
れており、更に、各パワーデバイス１０６a、１０６bの
底面は、前記銅配線１０１a、１０１bに接続された金線
ワイヤー１０４によって、それぞれ端子１０８に接続さ
れている。同様に、サブチップ１０３a、１０３b表面に
設けられたボンディングパッドは金線ワイヤー１０４に
よって、回路領域１１２を介してそれぞれ端子１０８に
接続されている。
【０００７】このようなハイブリッドＩＣ１０２では、
絶縁基板１１２上にパワーデバイス１０６a、１０６bが
配置されていることから、パワーデバイス１０６a、１
０６bが発生する熱は、絶縁基板１１２を伝わってパッ
ケージ１０７内に分散されるため、パッケージ１０７内
の熱分布が均一となり、また、その絶縁基板１０９によ
って、直接回路領域１１２が熱せられるため、サブチッ
プ１０３a、１０３b内の温度分布も均一となることか
ら、従来より、大きな電流を扱う回路に広く使用されて
いる。
絶縁基板１１２上にパワーデバイス１０６a、１０６bが
配置されていることから、パワーデバイス１０６a、１
０６bが発生する熱は、絶縁基板１１２を伝わってパッ
ケージ１０７内に分散されるため、パッケージ１０７内
の熱分布が均一となり、また、その絶縁基板１０９によ
って、直接回路領域１１２が熱せられるため、サブチッ
プ１０３a、１０３b内の温度分布も均一となることか
ら、従来より、大きな電流を扱う回路に広く使用されて
いる。
【０００８】しかしながらコスト低減のため、絶縁基板
１０９の削減が求められており、近年では、絶縁基板１
０９や銅薄膜１０１a、１０１bに代え、アルミニウムや
銅合金等の金属材料で構成され、互いに分離されたリー
ドフレーム上に直接半導体チップ等の電子部品を搭載し
たハイブリッドＩＣが用いられるようになってきた。
１０９の削減が求められており、近年では、絶縁基板１
０９や銅薄膜１０１a、１０１bに代え、アルミニウムや
銅合金等の金属材料で構成され、互いに分離されたリー
ドフレーム上に直接半導体チップ等の電子部品を搭載し
たハイブリッドＩＣが用いられるようになってきた。
【０００９】このようなリードフレームは、互いに電気
的に絶縁されるように形成されているので、搭載する電
子部品間を金線ワイヤーボンディングで接続し、一端を
端子状に成形してパッケージ外部へ導出することで、プ
リント基板上に実装できるハイブリッドＩＣを構成でき
ることから、近年注目されている。
的に絶縁されるように形成されているので、搭載する電
子部品間を金線ワイヤーボンディングで接続し、一端を
端子状に成形してパッケージ外部へ導出することで、プ
リント基板上に実装できるハイブリッドＩＣを構成でき
ることから、近年注目されている。
【００１０】ところが、そのようなハイブリッドＩＣで
は、内部に配置された電子部品同士の熱結合は、パッケ
ージを構成する封止材料で行われる。そのような封止材
料は、金属やセラミックに比べて熱伝導率の低いエポキ
シ樹脂等のモールド材が用いられるのが普通であるた
め、従来のハイブリッドＩＣと同じように電子部品を配
置した場合には、パッケージ内の熱分布が不均一にな
り、部分的に温度上昇をしてしまうという問題があっ
た。このような不均一な熱分布は、熱放散効率を低下さ
せるばかりでなく、サブチップ内の温度分布も不均一と
なった場合には、熱バランスの問題からサブチップ内の
回路誤動作を招く場合もあり、その解決が望まれてい
た。
は、内部に配置された電子部品同士の熱結合は、パッケ
ージを構成する封止材料で行われる。そのような封止材
料は、金属やセラミックに比べて熱伝導率の低いエポキ
シ樹脂等のモールド材が用いられるのが普通であるた
め、従来のハイブリッドＩＣと同じように電子部品を配
置した場合には、パッケージ内の熱分布が不均一にな
り、部分的に温度上昇をしてしまうという問題があっ
た。このような不均一な熱分布は、熱放散効率を低下さ
せるばかりでなく、サブチップ内の温度分布も不均一と
なった場合には、熱バランスの問題からサブチップ内の
回路誤動作を招く場合もあり、その解決が望まれてい
た。
【００１１】
【発明が解決しようとする課題】本発明は上記従来技術
の不都合を解決するために創作されたもので、その目的
は、絶縁基板を用いなくても均一な熱分布を得ることが
できる半導体装置を提供することにある。
の不都合を解決するために創作されたもので、その目的
は、絶縁基板を用いなくても均一な熱分布を得ることが
できる半導体装置を提供することにある。
【００１２】
【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の発明は、封止材料で構成されたパッ
ケージと、互いに接触しないように構成され、前記パッ
ケージ内部に納められるリードフレームと、少なくとも
２個以上の発熱部品と１個以上のサブチップとを含んだ
複数の電子部品とを有し、前記電子部品が前記リードフ
レーム上に設けられた半導体装置であって、前記パッケ
ージの平面形状は長方形に成形され、その両端には半導
体装置を放熱フィンに密着固定させるための取付手段が
設けられ、前記パッケージの温度分布を均一にするよう
に構成されたことを特徴とし、
に、請求項１記載の発明は、封止材料で構成されたパッ
ケージと、互いに接触しないように構成され、前記パッ
ケージ内部に納められるリードフレームと、少なくとも
２個以上の発熱部品と１個以上のサブチップとを含んだ
複数の電子部品とを有し、前記電子部品が前記リードフ
レーム上に設けられた半導体装置であって、前記パッケ
ージの平面形状は長方形に成形され、その両端には半導
体装置を放熱フィンに密着固定させるための取付手段が
設けられ、前記パッケージの温度分布を均一にするよう
に構成されたことを特徴とし、
【００１３】請求項２記載の発明は、封止材料で構成さ
れたパッケージと、互いに接触しないように構成され、
前記パッケージ内部に納められるリードフレームと、少
なくとも２個以上の発熱部品と１個以上のサブチップと
を含んだ複数の電子部品とを有し、前記電子部品が前記
リードフレーム上に設けられた半導体装置であって、前
記発熱部品は前記パッケージ内の両端に位置するリード
フレーム上に設けられ、前記パッケージの温度分布を均
一にするように構成されたことを特徴とし、
れたパッケージと、互いに接触しないように構成され、
前記パッケージ内部に納められるリードフレームと、少
なくとも２個以上の発熱部品と１個以上のサブチップと
を含んだ複数の電子部品とを有し、前記電子部品が前記
リードフレーム上に設けられた半導体装置であって、前
記発熱部品は前記パッケージ内の両端に位置するリード
フレーム上に設けられ、前記パッケージの温度分布を均
一にするように構成されたことを特徴とし、
【００１４】請求項３記載の発明は、請求項１又は請求
項２のいずれか１項記載の半導体装置であって、前記発
熱部品が設けられたリードフレームの面積は、その上に
位置する発熱部品の面積の２倍以上になるように形成さ
れたことを特徴とする。
項２のいずれか１項記載の半導体装置であって、前記発
熱部品が設けられたリードフレームの面積は、その上に
位置する発熱部品の面積の２倍以上になるように形成さ
れたことを特徴とする。
【００１５】上述した本発明の構成によれば、封止材料
で構成された半導体装置のパッケージ内に、リードフレ
ームを設ける際、各リードフレームを互いに接触しない
ように構成し、互いに電気的に絶縁されるようにしたの
で、その表面には少なくとも２個以上の発熱部品と１個
以上のサブチップとが含まれる複数の電子部品を搭載す
ることが可能となる。
で構成された半導体装置のパッケージ内に、リードフレ
ームを設ける際、各リードフレームを互いに接触しない
ように構成し、互いに電気的に絶縁されるようにしたの
で、その表面には少なくとも２個以上の発熱部品と１個
以上のサブチップとが含まれる複数の電子部品を搭載す
ることが可能となる。
【００１６】このような半導体装置では、剛体となる絶
縁基板を内蔵していないため、パッケージには温度上昇
による反りや歪みが生じやすいが、前記パッケージの平
面形状を長方形に成形しておき、そのパッケージの両端
に半導体装置を放熱フィンに密着固定させるための取付
手段を設け、発熱部品をパッケージの両端に配置してお
けば、パッケージにそりが生じた場合でも、パッケージ
内で最も発熱する部分を放熱フィンに密着させることが
できるので、半導体装置の放熱性が向上し、熱分布も均
一にすることができる。また、発熱部品をパッケージの
両端に位置するリードフレーム上に設けるようにすれ
ば、絶縁基板を設けなくても熱分布を均一にでき、更
に、発熱部品の間にサブチップを位置させれば、発熱部
品とサブチップとの距離を大きくすることができ、サブ
チップ内の温度勾配をなだらかにすることができる。
縁基板を内蔵していないため、パッケージには温度上昇
による反りや歪みが生じやすいが、前記パッケージの平
面形状を長方形に成形しておき、そのパッケージの両端
に半導体装置を放熱フィンに密着固定させるための取付
手段を設け、発熱部品をパッケージの両端に配置してお
けば、パッケージにそりが生じた場合でも、パッケージ
内で最も発熱する部分を放熱フィンに密着させることが
できるので、半導体装置の放熱性が向上し、熱分布も均
一にすることができる。また、発熱部品をパッケージの
両端に位置するリードフレーム上に設けるようにすれ
ば、絶縁基板を設けなくても熱分布を均一にでき、更
に、発熱部品の間にサブチップを位置させれば、発熱部
品とサブチップとの距離を大きくすることができ、サブ
チップ内の温度勾配をなだらかにすることができる。
【００１７】また、前記発熱部品が配置されるリードフ
レームを幅広に形成しておくと、前記発熱部品が発生す
る熱がそのリードフレームを伝わって前記パッケージ内
に拡散されるので、前記パッケージ内の熱分布を一層均
一にすることができる。この場合、リードフレームの面
積を、その上に配置される発熱部品の面積の２倍以上の
面積になるようにしておくと均熱性がよい。
レームを幅広に形成しておくと、前記発熱部品が発生す
る熱がそのリードフレームを伝わって前記パッケージ内
に拡散されるので、前記パッケージ内の熱分布を一層均
一にすることができる。この場合、リードフレームの面
積を、その上に配置される発熱部品の面積の２倍以上の
面積になるようにしておくと均熱性がよい。
【００１８】
【発明の実施の形態】本発明の実施の形態を図面を用い
て説明する。図１を参照し、符号２は本発明の一実施の
形態の半導体装置であり、一般にはマルチチップモジュ
ールと呼ばれているものである。このマルチチップモジ
ュール２は、このパッケージ７は、エポキシ樹脂がトラ
ンスファーモールドによって成形されて成るパッケージ
７を有しており、該パッケージ７は、厚み約４ｍｍ、平
面は約５０ｍｍ×２０ｍｍの長方形形状になるようにさ
れている。
て説明する。図１を参照し、符号２は本発明の一実施の
形態の半導体装置であり、一般にはマルチチップモジュ
ールと呼ばれているものである。このマルチチップモジ
ュール２は、このパッケージ７は、エポキシ樹脂がトラ
ンスファーモールドによって成形されて成るパッケージ
７を有しており、該パッケージ７は、厚み約４ｍｍ、平
面は約５０ｍｍ×２０ｍｍの長方形形状になるようにさ
れている。
【００１９】その内部にはリードフレーム５1〜５19が
納められており、各リードフレーム５1〜５19の一端
は、パッケージ７の一側面に並べられ、棒状に成形され
た端子８1〜８19が電気的・機械的に接続されている。
また、各端子８1〜８19がパッケージ７長辺の一側面か
ら導出され、後工程でＺＩＰ(ジグザグインラインパッ
ケージ)型の端子配列に成形できるようにされている。
納められており、各リードフレーム５1〜５19の一端
は、パッケージ７の一側面に並べられ、棒状に成形され
た端子８1〜８19が電気的・機械的に接続されている。
また、各端子８1〜８19がパッケージ７長辺の一側面か
ら導出され、後工程でＺＩＰ(ジグザグインラインパッ
ケージ)型の端子配列に成形できるようにされている。
【００２０】各リードフレーム５1〜５19は予め互いに
分離するように成形されており、トランスファーモール
ドの際には各端子８1〜８19を連設するタイバーによっ
て一体に取り扱えるようにされているが、パッケージ７
の形成後、前記タイバーが切断されて各端子８1〜８19
が分離されると、各リードフレーム５1〜５19の電気的
短絡状態が解消されるように構成されている。
分離するように成形されており、トランスファーモール
ドの際には各端子８1〜８19を連設するタイバーによっ
て一体に取り扱えるようにされているが、パッケージ７
の形成後、前記タイバーが切断されて各端子８1〜８19
が分離されると、各リードフレーム５1〜５19の電気的
短絡状態が解消されるように構成されている。
【００２１】各リードフレーム５1〜５19は電気導電性
を有する銅合金で構成されており、それらのうち、両端
に位置するリードフレーム５1、５19には、大面積に形
成されたダイボンディング部１３1、１３2が設けられて
おり、各ダイボンディング部１３1、１３2上には、発熱
部品であるパワーＭＯＳ-ＦＥＴチップ６1、６2が配置
され、それぞれ半田付けで固定されている。このリード
フレーム５1、５19の面積は、その上に配置されるパワ
ーＭＯＳ-ＦＥＴチップ６1、６2の面積の２倍以上にな
るようにされており、熱抵抗が小さくなるように構成さ
れている。
を有する銅合金で構成されており、それらのうち、両端
に位置するリードフレーム５1、５19には、大面積に形
成されたダイボンディング部１３1、１３2が設けられて
おり、各ダイボンディング部１３1、１３2上には、発熱
部品であるパワーＭＯＳ-ＦＥＴチップ６1、６2が配置
され、それぞれ半田付けで固定されている。このリード
フレーム５1、５19の面積は、その上に配置されるパワ
ーＭＯＳ-ＦＥＴチップ６1、６2の面積の２倍以上にな
るようにされており、熱抵抗が小さくなるように構成さ
れている。
【００２２】前記リードフレーム５1、５19には、でき
るだけ幅広で、パッケージ７全体に熱が伝わるように、
電流経路以外の部分にも張り出し部１０1、１０2が形成
されており、パワーＭＯＳ-ＦＥＴチップ６1、６2が発
熱したときに、その熱が各リードフレーム５1、５19を
伝わって、パッケージ７内で電子部品が配置されていな
い部分にも熱分配がされ、パッケージ７全体の温度分布
が均一になるように構成されている。
るだけ幅広で、パッケージ７全体に熱が伝わるように、
電流経路以外の部分にも張り出し部１０1、１０2が形成
されており、パワーＭＯＳ-ＦＥＴチップ６1、６2が発
熱したときに、その熱が各リードフレーム５1、５19を
伝わって、パッケージ７内で電子部品が配置されていな
い部分にも熱分配がされ、パッケージ７全体の温度分布
が均一になるように構成されている。
【００２３】前記２つのパワーＭＯＳ-ＦＥＴチップ
６1、６2は、前記端子８1〜８19が導出される側面から
離れた位置に、互いに離間して配置されており、パッケ
ージ７内ではその長手方向の両端付近(左右付近)に位置
するようにされている。また、各パワーＭＯＳ-ＦＥＴ
チップ６1、６2は、パッケージ７の短辺からの距離と、
互いの間隔とが略等しくなるように分散して配置されて
おり、各パワーＭＯＳ-ＦＥＴ６1、６2に電流が流れて
発熱したときに、その熱がパッケージ７内に均一に分配
されるように構成されている。
６1、６2は、前記端子８1〜８19が導出される側面から
離れた位置に、互いに離間して配置されており、パッケ
ージ７内ではその長手方向の両端付近(左右付近)に位置
するようにされている。また、各パワーＭＯＳ-ＦＥＴ
チップ６1、６2は、パッケージ７の短辺からの距離と、
互いの間隔とが略等しくなるように分散して配置されて
おり、各パワーＭＯＳ-ＦＥＴ６1、６2に電流が流れて
発熱したときに、その熱がパッケージ７内に均一に分配
されるように構成されている。
【００２４】また、各パワーＭＯＳ-ＦＥＴチップ６1、
６2の中間位置には、リードフレーム５16の幅広に形成
された先端部分が位置されており、その表面上には電子
部品であるサブチップ３2が銀ペーストによって固定さ
れている。従って、各パワーＭＯＳ-ＦＥＴチップ６1、
６2が発熱したときは、サブチップ３2は均等に加熱さ
れ、このチップ内で熱分布の不均一が生じないようにさ
れている。
６2の中間位置には、リードフレーム５16の幅広に形成
された先端部分が位置されており、その表面上には電子
部品であるサブチップ３2が銀ペーストによって固定さ
れている。従って、各パワーＭＯＳ-ＦＥＴチップ６1、
６2が発熱したときは、サブチップ３2は均等に加熱さ
れ、このチップ内で熱分布の不均一が生じないようにさ
れている。
【００２５】また、リードフレーム５10の先端部分は幅
広に形成され、パッケージ７の前記各端子８1〜８19が
導出される付近であって、前記ダイボンディング部１３
1、１３2から略等距離のところに位置しており、その表
面には電子部品であるサブチップ３1が銀ペーストで固
定されている。従って、このサブチップ３2は、２つの
パワーＭＯＳ-ＦＥＴチップ６1、６2から略等距離のと
ころにあり、各パワーＭＯＳ-ＦＥＴチップ６1、６2の
発熱を均等に受けて、チップ内で熱分布の不均一が生じ
ないようにされている。
広に形成され、パッケージ７の前記各端子８1〜８19が
導出される付近であって、前記ダイボンディング部１３
1、１３2から略等距離のところに位置しており、その表
面には電子部品であるサブチップ３1が銀ペーストで固
定されている。従って、このサブチップ３2は、２つの
パワーＭＯＳ-ＦＥＴチップ６1、６2から略等距離のと
ころにあり、各パワーＭＯＳ-ＦＥＴチップ６1、６2の
発熱を均等に受けて、チップ内で熱分布の不均一が生じ
ないようにされている。
【００２６】前述のサブチップ３1、３2は、パワーＭＯ
Ｓ-ＦＥＴチップ６1、６2を駆動・制御するコントロー
ルＩＣであり、サブチップ３1、３2表面に設けられたボ
ンディングパッド間は、チップ間を接続する金線ワイヤ
ー４aによって接続され、サブチップ３1、３2の内部回
路同士が互いに電気的に接続されるように構成されてい
る。また、サブチップ３1、３2上の他のボンディングパ
ッドと、パワーＭＯＳ-ＦＥＴ６1、６2表面のボンディ
ングパッドとは、チップとリードフレームとを接続する
金線ワイヤー４bによって、リードフレーム８2〜８18に
それぞれ接続されており、端子８1〜８19をプリント基
板に挿入し、半田付けによって実装すると、このマルチ
チップモジュール２を動作させられるように構成されて
いる。
Ｓ-ＦＥＴチップ６1、６2を駆動・制御するコントロー
ルＩＣであり、サブチップ３1、３2表面に設けられたボ
ンディングパッド間は、チップ間を接続する金線ワイヤ
ー４aによって接続され、サブチップ３1、３2の内部回
路同士が互いに電気的に接続されるように構成されてい
る。また、サブチップ３1、３2上の他のボンディングパ
ッドと、パワーＭＯＳ-ＦＥＴ６1、６2表面のボンディ
ングパッドとは、チップとリードフレームとを接続する
金線ワイヤー４bによって、リードフレーム８2〜８18に
それぞれ接続されており、端子８1〜８19をプリント基
板に挿入し、半田付けによって実装すると、このマルチ
チップモジュール２を動作させられるように構成されて
いる。
【００２７】このパッケージ７の裏面は滑らかに形成さ
れており、プリント基板へ実装する際に、マルチチップ
モジュール２の裏面に放熱フィンを密着・固定させてお
けば熱放散を大きくできるようにされている。一般的
に、エポキシ樹脂のトランスファーモールドで成形した
パッケージにおいて、内部に剛体となる絶縁基板を有さ
ない場合は、リードフレーム表面部と裏面部のエポキシ
樹脂の厚みの相違によって、加熱されたときに長手方向
に反りが生じやすいことが知られている。このマルチチ
ップモジュール２では、前記パワーＭＯＳ-ＦＥＴチッ
プ６1、６2は前記パッケージ７の短辺付近に位置してお
り、その短辺上には取付手段である孔１１1、１１2が設
けられているので、各孔１１1、１１2と放熱フィンにね
じを挿通し、マルチチップモジュール２を放熱フィンに
ねじ止め固定すると、パッケージ７の長手方向に反りが
生じるようなときでも、パワーＭＯＳ-ＦＥＴチップ
６1、６2が位置する発熱部分と放熱フィンとの密着を維
持できるようにされている。
れており、プリント基板へ実装する際に、マルチチップ
モジュール２の裏面に放熱フィンを密着・固定させてお
けば熱放散を大きくできるようにされている。一般的
に、エポキシ樹脂のトランスファーモールドで成形した
パッケージにおいて、内部に剛体となる絶縁基板を有さ
ない場合は、リードフレーム表面部と裏面部のエポキシ
樹脂の厚みの相違によって、加熱されたときに長手方向
に反りが生じやすいことが知られている。このマルチチ
ップモジュール２では、前記パワーＭＯＳ-ＦＥＴチッ
プ６1、６2は前記パッケージ７の短辺付近に位置してお
り、その短辺上には取付手段である孔１１1、１１2が設
けられているので、各孔１１1、１１2と放熱フィンにね
じを挿通し、マルチチップモジュール２を放熱フィンに
ねじ止め固定すると、パッケージ７の長手方向に反りが
生じるようなときでも、パワーＭＯＳ-ＦＥＴチップ
６1、６2が位置する発熱部分と放熱フィンとの密着を維
持できるようにされている。
【００２８】以上は、発熱部品として２個のパワーＭＯ
Ｓ-ＦＥＴチップ６1、６2を有するマルチチップモジュ
ール２について説明したが、発熱部品の個数はそれに限
定されるものではない。発熱部品を３個有する場合は、
それらを三角形の頂点上の位置に配置し、更に、サブチ
ップをその三角形の中央付近に配置するとよい。発熱部
品が４個の場合は、各発熱部品が四角形の頂点上の位置
に配置し、更に、その四角形の中央付近にサブチップを
配置するとよい。発熱部品が５個以上の場合も同様であ
る。それらの場合、各サブチップが各発熱部品から略等
距離の位置に置かれるようにすれば、サブチップ内の熱
分布の均一性が高まって都合がよい。
Ｓ-ＦＥＴチップ６1、６2を有するマルチチップモジュ
ール２について説明したが、発熱部品の個数はそれに限
定されるものではない。発熱部品を３個有する場合は、
それらを三角形の頂点上の位置に配置し、更に、サブチ
ップをその三角形の中央付近に配置するとよい。発熱部
品が４個の場合は、各発熱部品が四角形の頂点上の位置
に配置し、更に、その四角形の中央付近にサブチップを
配置するとよい。発熱部品が５個以上の場合も同様であ
る。それらの場合、各サブチップが各発熱部品から略等
距離の位置に置かれるようにすれば、サブチップ内の熱
分布の均一性が高まって都合がよい。
【００２９】なお、上述の発熱部品はパワーＭＯＳ-Ｆ
ＥＴに限定されるものではなく、バイポーラートランジ
スタチップやサイリスタチップ等、マルチチップモジュ
ール内に実装可能な電子部品であって使用の際に発熱す
るものが広く含まれる。また、パッケージの材質もエポ
キシ樹脂に限定されるものではなく、例えばシリコン樹
脂等のマルチチップモジュールパッケージを構成できる
材料が広く含まれる。電子部品をリードフレームへ固定
する材料については、上述のように、半田や銀ペースト
に限定されるものではない。リードフレームの材質も、
電気伝導性があり、電子部品が搭載できるものであれば
よいが、熱伝導性が高いことが望ましい。
ＥＴに限定されるものではなく、バイポーラートランジ
スタチップやサイリスタチップ等、マルチチップモジュ
ール内に実装可能な電子部品であって使用の際に発熱す
るものが広く含まれる。また、パッケージの材質もエポ
キシ樹脂に限定されるものではなく、例えばシリコン樹
脂等のマルチチップモジュールパッケージを構成できる
材料が広く含まれる。電子部品をリードフレームへ固定
する材料については、上述のように、半田や銀ペースト
に限定されるものではない。リードフレームの材質も、
電気伝導性があり、電子部品が搭載できるものであれば
よいが、熱伝導性が高いことが望ましい。
【００３０】
【発明の効果】絶縁基板を内蔵しなくても、マルチチッ
プモジュールの熱分布を均一にすることができる。ま
た、サブチップ内の熱分布が不均一にならず、誤動作を
生じない。マルチチップモジュールのパッケージにそり
や歪みが生じた場合でも、発熱部分が放熱フィンから離
れることがない。
プモジュールの熱分布を均一にすることができる。ま
た、サブチップ内の熱分布が不均一にならず、誤動作を
生じない。マルチチップモジュールのパッケージにそり
や歪みが生じた場合でも、発熱部分が放熱フィンから離
れることがない。
【図面の簡単な説明】
【図１】 本発明の一実施の形態のマルチチップモジュ
ールの平面図
ールの平面図
【図２】 (ａ)：従来技術のハイブリッドＩＣの斜視図 (ｂ)：その内部を説明するための図
２……マルチチップモジュール ３1、３2……サブチ
ップ ５1〜５19……リードフレーム ６1、６2……発熱部
品 ７……パッケージ １１1、１１2……取付手段
ップ ５1〜５19……リードフレーム ６1、６2……発熱部
品 ７……パッケージ １１1、１１2……取付手段
Claims (3)
- 【請求項１】 封止材料で構成されたパッケージと、 互いに接触しないように構成され、前記パッケージ内部
に納められるリードフレームと、 少なくとも２個以上の発熱部品と１個以上のサブチップ
とを含んだ複数の電子部品とを有し、 前記電子部品が前記リードフレーム上に設けられた半導
体装置であって、 前記パッケージの平面形状は長方形に成形され、その両
端には放熱フィンを密着固定させるための取付手段が設
けられ、 前記パッケージの温度分布を均一にするように構成され
たことを特徴とする半導体装置。 - 【請求項２】 封止材料で構成されたパッケージと、 互いに接触しないように構成され、前記パッケージ内部
に納められるリードフレームと、 少なくとも２個以上の発熱部品と１個以上のサブチップ
とを含んだ複数の電子部品とを有し、 前記電子部品が前記リードフレーム上に設けられた半導
体装置であって、 前記発熱部品は前記パッケージ内の両端に位置するリー
ドフレーム上に設けられ、 前記パッケージの温度分布を均一にするように構成され
たことを特徴とする半導体装置。 - 【請求項３】 前記発熱部品が設けられたリードフレー
ムの面積は、その上に位置する発熱部品の面積の２倍以
上になるように形成されたことを特徴とする請求項１又
は請求項２のいずれか１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7352992A JPH09186287A (ja) | 1995-12-28 | 1995-12-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7352992A JPH09186287A (ja) | 1995-12-28 | 1995-12-28 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09186287A true JPH09186287A (ja) | 1997-07-15 |
Family
ID=18427839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7352992A Pending JPH09186287A (ja) | 1995-12-28 | 1995-12-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09186287A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010107556A (ko) * | 2000-05-23 | 2001-12-07 | 가나이 쓰토무 | 반도체 장치와 그 제조방법 |
| JP2007116012A (ja) * | 2005-10-24 | 2007-05-10 | Renesas Technology Corp | 半導体装置及びそれを用いた電源装置 |
| US9299628B2 (en) | 2011-07-11 | 2016-03-29 | Mitsubishi Electric Corporation | Power semiconductor module |
-
1995
- 1995-12-28 JP JP7352992A patent/JPH09186287A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010107556A (ko) * | 2000-05-23 | 2001-12-07 | 가나이 쓰토무 | 반도체 장치와 그 제조방법 |
| JP2007116012A (ja) * | 2005-10-24 | 2007-05-10 | Renesas Technology Corp | 半導体装置及びそれを用いた電源装置 |
| US9299628B2 (en) | 2011-07-11 | 2016-03-29 | Mitsubishi Electric Corporation | Power semiconductor module |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5471366A (en) | Multi-chip module having an improved heat dissipation efficiency | |
| US5541446A (en) | Integrated circuit package with improved heat dissipation | |
| JP2982126B2 (ja) | 半導体装置およびその製造方法 | |
| US7498195B2 (en) | Multi-chip semiconductor connector assembly method | |
| JPH0864733A (ja) | 印刷配線板組立体 | |
| JPH08139218A (ja) | 混成集積回路装置およびその製造方法 | |
| JP3207293B2 (ja) | Ｉｃ部品実装用のピン型ソケットおよび集合型ソケット | |
| JPS58190051A (ja) | 放熱効果を改善した集積回路用リ−ドフレ−ム | |
| CN117480602A (zh) | 半导体模块 | |
| GB2168533A (en) | Package for integrated circuits having improved heat sinking capabilities | |
| JPH09186288A (ja) | 半導体装置 | |
| US20230025949A1 (en) | Semiconductor device and a method of manufacturing of a semiconductor device | |
| JP4712948B2 (ja) | 半導体装置 | |
| JP2667510B2 (ja) | 半導体装置およびこれを用いた電子装置 | |
| JP3183064B2 (ja) | 半導体装置 | |
| JPH11220074A (ja) | 半導体装置 | |
| JPH0922970A (ja) | 電子部品 | |
| JP3521931B2 (ja) | 半導体装置及びその製造方法 | |
| JPH06132441A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPS6329413B2 (ja) | ||
| US20230028579A1 (en) | Semiconductor device and a method of manufacturing of a semiconductor device | |
| JP2690248B2 (ja) | 表面実装型半導体装置 | |
| JPS6151427B2 (ja) | ||
| JP2919313B2 (ja) | プリント配線基板及びその実装方法 | |
| JPH1167958A (ja) | 高放熱タイプのフィリップチップ用パッケージ構造 |