JP2017005227A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2017005227A
JP2017005227A JP2015121024A JP2015121024A JP2017005227A JP 2017005227 A JP2017005227 A JP 2017005227A JP 2015121024 A JP2015121024 A JP 2015121024A JP 2015121024 A JP2015121024 A JP 2015121024A JP 2017005227 A JP2017005227 A JP 2017005227A
Authority
JP
Japan
Prior art keywords
wiring layer
insulating film
wiring
semiconductor device
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015121024A
Other languages
English (en)
Inventor
常峰　美和
Yoshikazu Tokimine
美和 常峰
五十嵐　孝行
Takayuki Igarashi
孝行 五十嵐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2015121024A priority Critical patent/JP2017005227A/ja
Priority to US15/150,597 priority patent/US9929042B2/en
Publication of JP2017005227A publication Critical patent/JP2017005227A/ja
Priority to US15/897,561 priority patent/US20180174900A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
    • H10W20/036—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics the barrier, adhesion or liner layers being within a main fill metal
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/063—Manufacture or treatment of conductive parts of the interconnections by forming conductive members before forming protective insulating material
    • H10W20/0633—Manufacture or treatment of conductive parts of the interconnections by forming conductive members before forming protective insulating material using subtractive patterning of the conductive members
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/072—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H10W20/075—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers of multilayered thin functional dielectric layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H10W20/077—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers on sidewalls or on top surfaces of conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H10W20/089—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts using processes for implementing desired shapes or dispositions of the openings, e.g. double patterning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/45—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
    • H10W20/46—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts comprising air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/45—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
    • H10W20/47—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts comprising two or more dielectric layers having different properties, e.g. different dielectric constants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/495—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/497—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/425—Barrier, adhesion or liner layers

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)

Abstract

【課題】製品サイズの大型化が抑制でき、配線層間の絶縁耐圧が向上する半導体装置およびその製造方法を提供する。【解決手段】互いに間隔をあけて隣り合う第１の配線層Ｉ１および第２の配線層Ｉ２の間において、層間絶縁膜ＩＩｎとパッシベーション膜ＰＶとの間の界面が途切れた途切れ部が形成されている。その途切れ部において層間絶縁膜ＩＩｎとパッシベーション膜ＰＶとの双方がエアギャップＡＧに面している。【選択図】図２

Description

本発明は、半導体装置およびその製造方法に関するものである。
半導体装置における最上層の配線層と、それを覆うパッシベーション膜との構成は、たとえば以下の特開平３−８３３４０号公報（特許文献１参照）および特開２０１３−１９７４０７号公報（特許文献２参照）に開示されている。
特開平３−８３３４０号公報には、常圧ＣＶＤ（Chemical Vapor Deposition）系絶縁膜の上面にＡｌ（アルミニウム）配線が形成されている。この常圧ＣＶＤ系絶縁膜とＡｌ配線とを覆うように、パッシベーション膜としてＳｉＮ膜（シリコン窒化膜）が形成されている。
また特開２０１３−１９７４０７号公報の図２においては、シリコン酸化膜よりなる層間絶縁膜上に、エッチングストッパ膜と複数の配線とが形成されている。複数の配線は、バリアメタル膜と配線膜とパッシベーション膜とを有している。配線上にはキャップ絶縁膜が形成されており、キャップ絶縁膜とエッチングストッパ膜との間にはエアギャップがある。
特開平３−８３３４０号公報 特開２０１３−１９７４０７号公報
上記２つの公報では、配線間に２つの絶縁膜の連続した界面が存在していた。２つの絶縁膜の界面には、ダングリングボンドなどの不完全な原子の結合が存在する。そのような不完全な原子の結合は、配線間に電圧が印加されたときの電流経路になる。この結果、配線間に低い電圧が印加されると、配線間の界面が絶縁破壊することがある。
また絶縁耐圧を増大させるためには配線間の間隔を広げる方法がある。しかしこの方法では、製品のサイズが大きくなる。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態によれば、互いに間隔をあけて隣り合う第１の配線層および第２の配線層の間において、第１の絶縁膜と前記第２の絶縁膜との間に界面が途切れた途切れ部が形成されている。その途切れ部において第１の絶縁膜および第２の絶縁膜の少なくとも一方がエアギャップに面している。
前記一実施の形態によれば、製品サイズの大型化が抑制され、第１および第２の配線層間の絶縁耐圧が向上する。
実施の形態１における半導体装置の構成を概略的に示す平面図である。 図１のＩＩ−ＩＩ線に沿う概略断面図である。 実施の形態１における半導体装置の製造方法の第１工程を概略的に示す断面図である。 実施の形態１における半導体装置の製造方法の第２工程を概略的に示す断面図である。 実施の形態１における半導体装置の製造方法の第３工程を概略的に示す断面図である。 実施の形態１における半導体装置の製造方法の第４工程を概略的に示す断面図である。 実施の形態１における半導体装置の製造方法の第５工程を概略的に示す断面図である。 実施の形態１における半導体装置の製造方法の第６工程を概略的に示す断面図である。 実施の形態１における半導体装置の製造方法の第７工程を概略的に示す断面図である。 実施の形態１における半導体装置の製造方法の第８工程を概略的に示す断面図である。 実施の形態１における半導体装置の製造方法の第９工程を概略的に示す断面図である。 図１の構成がマイクロアイソレータに適用された第１の例を概略的に示す平面図である。 図１の構成がマイクロアイソレータに適用された第２の例を概略的に示す平面図である。 ダングリングボイドのイメージを示す図である。 実施の形態２における半導体装置の構成を概略的に示す平面図である。 図１５のＸＶＩ−ＸＶＩ線に沿う概略断面図である。 実施の形態２における半導体装置の製造方法の第１工程を概略的に示す断面図である。 実施の形態２における半導体装置の製造方法の第２工程を概略的に示す断面図である。 実施の形態３における半導体装置の構成を概略的に示す断面図である。 実施の形態３における半導体装置の製造方法を概略的に示す断面図である。 実施の形態４における半導体装置の構成を概略的に示す断面図である。 変形例１における半導体装置の構成を概略的に示す断面図である。 変形例２における半導体装置の構成を概略的に示す断面図である。
以下、実施の形態について図に基づいて説明する。
（実施の形態１）
まず、本実施の形態の半導体装置の構成について図１および図２を用いて説明する。
図２に示されるように、半導体基板ＳＢは、たとえばシリコンよりなっている。半導体基板ＳＢの表面には、たとえばＭＯＳ（Metal Oxide Semiconductor）トランジスタ（図示せず）などが形成されている。
半導体基板ＳＢの表面には、ＭＯＳトランジスタなどを覆うように層間絶縁膜ＩＩ１が形成されている。この層間絶縁膜ＩＩ１上には配線層などの導電層（図示せず）が形成されている。
このような層間絶縁膜と導電層とが繰返し積層されている。層間絶縁膜（第１の絶縁膜）ＩＩｎは、複数の層間絶縁膜のうち最上層の層間絶縁膜である。この層間絶縁膜ＩＩｎは、酸化シリコンを含む絶縁膜であり、たとえばシリコン酸化膜よりなっている。
層間絶縁膜ＩＩｎ上に複数の配線層Ｉ１、Ｉ２が配置されている。複数の配線層Ｉ１、Ｉ２は、第１の配線層Ｉ１と、第２の配線層Ｉ２とを含んでいる。第１の配線層Ｉ１および第２の配線層Ｉ２の各々は最上層の配線層である。
第１の配線層Ｉ１と、第２の配線層Ｉ２との双方の下面は、層間絶縁膜ＩＩｎの上面に接している。第１の配線層Ｉ１と第２の配線層Ｉ２とは、互いに間隔をあけて隣り合っている。
第１の配線層Ｉ１と第２の配線層Ｉ２との各々は、配線下部層ＩＬと、配線体層ＩＭと、配線上部層ＩＵとを有している。配線下部層ＩＬ、配線体層ＩＭおよび配線上部層ＩＵは、この順で下から積層されることによって第１の配線層Ｉ１と第２の配線層Ｉ２との各々を構成している。
配線下部層ＩＬは、たとえば窒化チタン（ＴｉＮ）よりなっている。配線体層ＩＭは、たとえばアルミニウムよりなっている。配線上部層ＩＵは、たとえば窒化チタンよりなっている。
第１の配線層Ｉ１と第２の配線層Ｉ２とを覆うようにパッシベーション膜（第２の絶縁膜）ＰＶが形成されている。パッシベーション膜ＰＶは、層間絶縁膜ＩＩｎとは異なる材質よりなっている。パッシベーション膜ＰＶは、窒化シリコンを含む絶縁膜であり、たとえばシリコン窒化膜である。
パッシベーション膜ＰＶは、具体的には、ｐ−ＳｉＮ（プラズマシリコン窒化膜）、ｐ−ＳｉＯＮ（プラズマシリコン酸窒化膜）、ｐ−ＳｉＮ／ｐ−ＳｉＯ2（プラズマシリコン窒化膜／プラズマシリコン酸化膜）、ｐ−ＳｉＯＮ／ｐ−ＳｉＯ2（プラズマシリコン酸窒化膜／プラズマシリコン酸化膜）などよりなっている。
パッシベーション膜ＰＶは、層間絶縁膜ＩＩｎに接し、かつ第１の配線層Ｉ１および第２の配線層Ｉ２の双方の上面および側面に接している。
第１の配線層Ｉ１と第２の配線層Ｉ２との間において、層間絶縁膜ＩＩｎとパッシベーション膜ＰＶとの間に界面が途切れた途切れ部が形成されている。この途切れ部において、層間絶縁膜ＩＩｎおよびパッシベーション膜ＰＶの少なくとも一方がエアギャップＡＧに面している。
具体的には、第１の配線層Ｉ１と第２の配線層Ｉ２との間において、層間絶縁膜ＩＩｎの上面に溝ＴＲが形成されている。パッシベーション膜ＰＶが溝ＴＲを閉塞することにより、溝ＴＲ内にエアギャップＡＧが形成されている。
パッシベーション膜ＰＶは、溝ＴＲの底面にはある程度堆積しているが、溝ＴＲの側面の一部には堆積していない。このため溝ＴＲの内部において、層間絶縁膜ＩＩｎとパッシベーション膜ＰＶとの間の界面が途切れている。層間絶縁膜ＩＩｎおよびパッシベーション膜ＰＶの双方がエアギャップＡＧに面している。
この溝ＴＲの幅Ｗに対する深さＤ（アスペクト比（深さＤ／幅Ｗ））は大きいことが好ましい。溝ＴＲの幅Ｗはたとえば１００ｎｍであり、深さＤはたとえば１０００ｎｍである。
図１に示されるように、平面視において溝ＴＲは、第１の配線層Ｉ１と第２の配線層Ｉ２との間に位置している。この溝ＴＲは、平面視において第１の配線層Ｉ１と第２の配線層Ｉ２との長手方向（矢印Ｌ方向）の寸法全体に亘って位置している必要はない。溝ＴＲは、平面視において第１の配線層Ｉ１と第２の配線層Ｉ２との長手方向（矢印Ｌ方向）の寸法の少なくとも一部の領域に配置されていればよい。
なお本明細書における平面視とは、図１の平面図に示すように半導体基板ＳＢの表面に対して垂直な方向から見た状態を意味する。
次に、本実施の形態の半導体装置の製造方法について図３〜図１１を用いて説明する。
図３に示されるように、半導体基板ＳＢの表面には、たとえばＭＯＳトランジスタ（図示せず）などが形成される。半導体基板ＳＢの表面には、ＭＯＳトランジスタなどを覆うように層間絶縁膜ＩＩ１が形成される。この層間絶縁膜ＩＩ１上には配線層などの導電層（図示せず）が形成される。
このような層間絶縁膜と導電層とが最上層の層間絶縁膜ＩＩｎまで繰返し積層される。なお層間絶縁膜には、通常、層間絶縁膜の下層の配線層と上層の配線層とを電気的に接続するための導電性プラグ（図示せず）が形成される。
図４に示されるように、最上層の層間絶縁膜ＩＩｎ上に、配線下部層ＩＬと、配線体層ＩＭと、配線上部層ＩＵとが順に成膜される。配線下部層ＩＬはたとえば窒化チタンにより形成され、配線体層ＩＭはたとえばアルミニウムにより形成され、配線上部層ＩＵはたとえば窒化チタンにより形成される。
配線下部層ＩＬ、配線体層ＩＭおよび配線上部層ＩＵは、一般的なスパッタリング法により成膜される。配線下部層ＩＬ、配線体層ＩＭおよび配線上部層ＩＵの膜厚に制限はない。配線下部層ＩＬおよび配線上部層ＩＵの各々の膜厚はたとえば１００ｎｍである。配線体層ＩＭの膜厚はたとえば１０００ｎｍである。
また、図示されていないが、上下層との密着性改善や、接触抵抗低減のために、窒化チタンよりなる配線下部層ＩＬおよび配線上部層ＩＵの上下に薄いチタンの層が成膜されてもよい。
図５に示されるように、配線上部層ＩＵ上に、一般的なフォトリソグラフィの手法によってフォトレジストのパターンＰＲ１が形成される。このパターンＰＲ１をマスクとして配線上部層ＩＵ、配線体層ＩＭおよび配線下部層ＩＬが、この順でエッチングされる。このエッチングとして、たとえば一般的なプラズマエッチングが用いられる。
図６に示されるように、上記のエッチング技術によって、配線上部層ＩＵ、配線体層ＩＭおよび配線下部層ＩＬがパターニングされる。これにより、配線下部層ＩＬ、配線体層ＩＭおよび配線上部層ＩＵの積層構造からなる第１の配線層Ｉ１および第２の配線層Ｉ２が形成される。
この後、一般的な酸素アッシングによるレジスト除去プロセスにより、パターンＰＲ１が除去される。必要に応じて湿式のプロセスが併用されてもよい。
図７に示されるように、上記のレジスト除去プロセスにより第１の配線層Ｉ１および第２の配線層Ｉ２の各々の上面（配線上部層ＩＵの上面）が露出する。
図８に示されるように、一般的なフォトリソグラフィの手法により、フォトレジストのパターンＰＲ２が形成される。このパターンＰＲ２は、第１の配線層Ｉ１および第２の配線層Ｉ２の各々を覆い、かつ第１の配線層Ｉ１と第２の配線層Ｉ２との間の層間絶縁膜ＩＩｎの上面を露出するようにパターニングされる。
このパターンＰＲ２をマスクとして層間絶縁膜ＩＩｎにエッチングが行われる。このエッチングとして、たとえば一般的なプラズマエッチングが用いられる。
図９に示されるように、上記のエッチング技術によって、層間絶縁膜ＩＩｎに溝ＴＲが形成される。次に述べるエアギャップ形成が可能であれば、溝ＴＲの幅や深さに制限はない。ここでは溝ＴＲの幅はたとえば１００ｎｍであり、深さはたとえば１０００ｎｍである。
なお、この状態で、希フッ酸などのシリコン酸化膜を溶解する薬液を用いて、溝ＴＲの内部のシリコン酸化膜が僅かにエッチング除去されてもよい。これにより、ドライエッチング時に発生した可能性のあるダメージ層を除去することが可能となる。
この後、一般的な酸素アッシングによるレジスト除去プロセスにより、パターンＰＲ２が除去される。必要に応じて湿式のプロセスが併用されてもよい。ここでも薬液を用いて、意図的に層間絶縁膜ＩＩｎの上面がわずかに溶解されてもよい。
図１０に示されるように、上記のレジスト除去プロセスにより層間絶縁膜ＩＩｎの上面が露出する。
図１１に示されるように、一般的なプラズマＣＶＤ法により、窒化シリコン膜からなるパッシベーション膜ＰＶが成膜される。この成膜において、パッシベーション膜ＰＶは、溝ＴＲの上端部に厚く堆積し、溝ＴＲの下側には堆積しない。
さらにパッシベーション膜が厚く成膜されることにより、図２に示されるように溝ＴＲの上端がパッシベーション膜ＰＶにより閉塞される。これにより溝ＴＲ内に、閉塞されたエアギャップＡＧが形成される。
上記の工程により、図１および図２に示される本実施の形態の半導体装置が製造される。
なお、図１には現れていないが、溝ＴＲの終端部の平面形状を楔形のような先細り形状とすることで、エアギャップＡＧ終端部の閉塞に対するマージンを増やすことができる。
必要がなければ、配線上部層ＩＵが省略されてもよい。またパッシベーション膜ＰＶの材料としては窒化シリコン膜が最も普通であるが、酸化シリコン膜と窒化シリコン膜との積層膜とする場合もある。
上記の製造方法においては、たとえば幅１００ｎｍ、深さ１０００ｎｍの溝ＴＲを形成したが、層間絶縁膜ＩＩｎの膜厚、層間絶縁膜ＩＩｎの下層の配線構造の高さなどにより、１０００ｎｍの深さを確保できない場合がある。そのときは溝ＴＲの深さが浅くなってもよい。
溝ＴＲの深さが浅くなった場合、たとえば図１１に示されるように溝ＴＲが閉塞する前に、一度、ウエットエッチングもしくは等方性のドライエッチングによりパッシベーション膜ＰＶを全面エッチングすることも考えられる。この全面エッチングにより、溝ＴＲの側壁に形成されたパッシベーション膜ＰＶを除去できる可能性がある。この全面エッチングにより溝ＴＲの側壁のパッシベーション膜ＰＶが除去できるため、溝ＴＲの深さが浅くなった場合でも層間絶縁膜ＩＩｎとパッシベーション膜ＰＶとの間の界面を溝ＴＲ内で確実に途切れさせることができる。
この手法は、他の実施の形態の製造方法にも適用することができる。
また溝ＴＲの幅Ｗを細くしてパッシベーション膜ＰＶが溝ＴＲを閉塞するまでの時間を短くしたり、単純に溝ＴＲを複数列設けたりすることも有効な改善策である。
次に、本実施の形態の応用例として、本実施の形態の構成をマイクロアイソレータに適用した構成について図１２および図１３を用いて説明する。
図１２に示されるように、マイクロアイソレータとは、半導体チップ上に配線層Ｉ１、Ｉ２を利用して形成した１対のトランスを用いて信号を伝達する機能を備えた回路のことである。
第１の配線層Ｉ１がマイクロアイソレータを構成する一方のトランスであり、第２の配線層Ｉ２がマイクロアイソレータを構成する他方のトランスである。
溝ＴＲおよびエアギャップＡＧは、第１の配線層Ｉ１および第２の配線層Ｉ２の各々の周囲全周を連続的に延びて取り囲んでいる。
また図１３に示されるように、溝ＴＲおよびエアギャップＡＧは、第１の配線層Ｉ１および第２の配線層Ｉ２の各々の周囲全周を断続的に延びて取り囲んでいてもよい。
図１２および図１３の各々のＩＩ−ＩＩ線に沿う概略断面は、図２に示す構成に対応する。
なお図１２および図１３の構成のうち上記以外の構成は、図１および図２に示す本実施の形態の構成をほぼ同じであるため、同一の要素については同一の符号を付しその説明を繰り返さない。
次に、本実施の形態の作用効果について説明する。
本実施の形態によれば、図２に示されるように、第１の配線層Ｉ１と第２の配線層Ｉ２との間において、層間絶縁膜ＩＩｎとパッシベーション膜ＰＶとの間の界面が途切れた途切れ部が形成されている。このため、この界面を経路とする配線間のリーク電流を低減でき、第１の配線層Ｉ１と第２の配線層Ｉ２との間の絶縁耐圧を向上することができる。または第１の配線層Ｉ１と第２の配線層Ｉ２との間の絶縁耐圧を同じに維持しつつ、第１の配線層Ｉ１と第２の配線層Ｉ２との間の距離を縮小することができ、製品面積を小さくすることができる。
また本実施の形態では、層間絶縁膜ＩＩｎに溝ＴＲが形成されており、パッシベーション膜ＰＶが溝ＴＲを閉塞することにより溝ＴＲ内にエアギャップＡＧが形成されている。このように溝ＴＲを利用してエアギャップＡＧを形成することにより、層間絶縁膜ＩＩｎとパッシベーション膜ＰＶとの間に界面が途切れた途切れ部を容易に形成することができる。
また溝ＴＲの深さＤが深くなると、リーク電流の経路が物理的に長くなり電界強度が低下する効果もある。
また本実施の形態では、層間絶縁膜ＩＩｎとパッシベーション膜ＰＶとは互いに異なる材質よりなっている。図１４に示されるように、異種材料（たとえばシリコン酸化膜とシリコン窒化膜）の接続界面には、未結合手であるダングリングボンド（図中黒丸）が多く存在する。このため、この界面を経路とする配線間のリーク電流が増大する可能性がある。しかし本実施の形態では、上記のとおり第１の配線層Ｉ１と第２の配線層Ｉ２との間において、層間絶縁膜ＩＩｎとパッシベーション膜ＰＶとの間に界面が途切れた途切れ部が形成されている。このため、異種材料の接続界面を経路とする配線間のリーク電流を低減することができる。
また本実施の形態では、層間絶縁膜ＩＩｎとパッシベーション膜ＰＶとが互いに同じ材質よりなっていてもよい。たとえば層間絶縁膜ＩＩｎが成膜された後に、層間絶縁膜ＩＩｎが大気に曝露されると層間絶縁膜ＩＩｎの表面に水蒸気が付着する。この後に層間絶縁膜ＩＩｎ上にパッシベーション膜ＰＶが形成されると、層間絶縁膜ＩＩｎとパッシベーション膜ＰＶとの間の界面に水蒸気に基づくリークパスが生じる。しかし本実施の形態では、上記のとおり第１の配線層Ｉ１と第２の配線層Ｉ２との間において、層間絶縁膜ＩＩｎとパッシベーション膜ＰＶとの間に界面が途切れた途切れ部が形成されている。このため、同種材料の接続界面を経路とする配線間のリーク電流を低減することができる。
また本実施の形態では、図２に示されるように、第１の配線層Ｉ１および第２の配線層Ｉ２の各々は最上層の配線層である。通常、最上層の配線層の下層の層間絶縁膜ＩＩｎはシリコン酸化膜よりなっており、最上層の配線層の上層のパッシベーション膜ＰＶはシリコン窒化膜よりなっている。このため、層間絶縁膜ＩＩｎとパッシベーション膜ＰＶとの接続界面には、上記のとおり未結合手であるダングリングボンドが多く存在する。よって、このような層間絶縁膜ＩＩｎとパッシベーション膜ＰＶとの間に界面が途切れた途切れ部を形成することにより、この界面を経路とする配線間のリーク電流を効果的に低減することができる。
また本実施の形態では、図１２および図１３に示されるように、第１の配線層Ｉ１がマイクロアイソレータを構成する一方のトランスであり、第２の配線層Ｉ２がマイクロアイソレータを構成する他方のトランスである。このようにマイクロアイソレータの１対のトランスの間において、層間絶縁膜ＩＩｎとパッシベーション膜ＰＶとの間の界面が途切れた途切れ部を形成することにより、マイクロアイソレータのトランス間の耐圧を向上させることができる。
また本実施の形態では、図１２および図１３に示されるように、エアギャップＡＧは、第１の配線層Ｉ１および第２の配線層Ｉ２の各々の周囲全周を取り囲んでいる。これにより第１の配線層Ｉ１および第２の配線層Ｉ２の各々の周囲全周に位置する他の配線層との配線間耐圧を向上することができる。
また本実施の形態では、図１２に示されるように、エアギャップＡＧは、第１の配線層Ｉ１および第２の配線層Ｉ２の各々の周囲全周を連続的に延びて取り囲んでいる。これにより周囲全周の全領域において配線間のリーク電流を低減することができる。
また本実施の形態では、図１３に示されるように、エアギャップＡＧは、第１の配線層Ｉ１および第２の配線層Ｉ２の各々の周囲全周を断続的に延びて取り囲んでいる。これにより、エアギャップＡＧおよび溝ＴＲの配置の自由度が高まるとともに、配線間のリーク電流を効率的に低減することができる。
（実施の形態２）
図１５および図１６に示されるように、本実施の形態の構成は、図１２に示される構成と比較して、次の３つの点で異なっている。１つ目は、本実施の形態の構成において、第１のダミー配線層ＤＬ１および第２のダミー配線層ＤＬ２が追加されている点である。また２つ目は、第１の溝ＴＲ１および第１のエアギャップＡＧ１が第１のダミー配線層ＤＬ１と第１の配線層Ｉ１との間に配置されている点である。また３つ目は、第２の溝ＴＲ２および第２のエアギャップＡＧ２が第２のダミー配線層ＤＬ２と第２の配線層Ｉ２との間に配置されている点である。
第１のダミー配線層ＤＬ１および第２のダミー配線層ＤＬ２の双方は、電気回路に電気的に接続されておらず、フローティングな電位を有している。第１のダミー配線層ＤＬ１は、平面視において第１の配線層（第１のトランス）Ｉ１の周囲全周を連続的に取り囲んでいる。第２のダミー配線層ＤＬ２は、平面視において第２の配線層（第２のトランス）Ｉ２の周囲全周を連続的に取り囲んでいる。
第１の溝ＴＲ１は、第１の配線層Ｉ１と第１のダミー配線層ＤＬ１との間において、層間絶縁膜（第１の絶縁膜）ＩＩｎの上面に形成されている。第２の溝ＴＲ２は、第２の配線層Ｉ２と第２のダミー配線層ＤＬ２との間において、層間絶縁膜ＩＩｎの上面に形成されている。
第１のパッシベーション膜（第２の絶縁膜）ＰＶ１は、各配線層Ｉ１、Ｉ２、ＤＬ１、ＤＬ２の側面および上面に接し、かつ層間絶縁膜ＩＩｎの上面に接するように形成されている。
第２のパッシベーション膜（第３の絶縁膜）ＰＶ２は、第１および第２の溝ＴＲ１、ＴＲ２の各々の上方を閉塞している。これにより、第１の溝ＴＲ１内に第１のエアギャップＡＧ１が形成されており、第２の溝ＴＲ２内に第２のエアギャップＡＧ２が形成されている。
第１および第２のエアギャップＡＧ１、ＡＧ２の各々の上端は各配線層Ｉ１、Ｉ２、ＤＬ１、ＤＬ２の上面よりも高い位置に位置している。第１の溝ＴＲ１および第１のエアギャップＡＧ１は、平面視において第１の配線層Ｉ１の周囲全周を連続的に取り囲むように延びている。第２の溝ＴＲ２および第２のエアギャップＡＧ２は、平面視において第２の配線層Ｉ２の周囲全周を連続的に取り囲むように延びている。
なお本実施の形態の構成のうち上記以外の構成は、図１２に示す実施の形態１の構成とほぼ同じであるため、同一の要素については同一の符号を付しその説明を繰り返さない。
次に、本実施の形態の半導体装置の製造方法について図１７〜図１８を用いて説明する。
本実施の形態の製造方法は、まず図３〜図７に示す実施の形態１の工程と同様の工程を経る。これにより図１７に示されるように、層間絶縁膜ＩＩｎの上面上に、第１の配線層Ｉ１、第２の配線層Ｉ２、第１のダミー配線層ＤＬ１および第２のダミー配線層ＤＬ２が形成される。
これらの配線層Ｉ１、Ｉ２、ＤＬ１、ＤＬ２の各々は、配線下部層ＩＬと、配線体層ＩＭと、配線上部層ＩＵとが下から順に積層された構成を有する。配線下部層ＩＬおよび配線上部層ＩＵの各々の膜厚はたとえば１００ｎｍである。配線体層ＩＭの膜厚はたとえば１０００ｎｍである。
また、図示されていないが、上下層との密着性改善や、接触抵抗低減のために、窒化チタンよりなる配線下部層ＩＬおよび配線上部層ＩＵの上下に薄いチタンの層が成膜されてもよい。
第１の配線層Ｉ１と第１のダミー配線層ＤＬ１との間の第１の間隔Ｓ１および第２の配線層Ｉ２と第２のダミー配線層ＤＬ２との間の第２の間隔Ｓ２は、フォトリソグラフィの手法によりパターニング可能な範囲で十分に小さい。上記第１および第２の間隔Ｓ１、Ｓ２は、第１のダミー配線層ＤＬ１と第２のダミー配線層ＤＬ２との第３の間隔Ｓ３よりも小さい。
この後、これらの配線層Ｉ１、Ｉ２、ＤＬ１、ＤＬ２の各々を覆うように第１のパッシベーション膜（第２の絶縁膜）ＰＶ１が層間絶縁膜ＩＩｎの上面と接して形成される。上記のとおり、間隔Ｓ１、Ｓ２は、フォトリソグラフィの手法によりパターニング可能な範囲で十分に小さく、かつ間隔Ｓ３よりも小さい。このため、この間隔Ｓ１、Ｓ２に成膜されたパッシベーション膜ＰＶの膜厚ｔ３は、各配線層Ｉ１、Ｉ２、ＤＬ１、ＤＬ３の真上の膜厚ｔ１および間隔Ｓ３の膜厚ｔ２に比べて薄くなる。
図１８に示されるように、パッシベーション膜ＰＶの全面に異方性エッチング（エッチバック）が施される。この際、第３の間隔Ｓ３においてはパッシベーション膜ＰＶが残されながら、第１および第２の間隔Ｓ１、Ｓ２の各々においては層間絶縁膜ＩＩｎが除去されて層間絶縁膜ＩＩｎに溝ＴＲ１、ＴＲ２が形成される。具体的には、以下のとおりである。
第１および第２の間隔Ｓ１、Ｓ２に成膜されたパッシベーション膜ＰＶの膜厚ｔ３が他の部分の膜厚ｔ１、ｔ２より薄い。このため上記の異方性エッチングでは、第１および第２の間隔Ｓ１、Ｓ２において第３の間隔Ｓ３よりも先に層間絶縁膜ＩＩｎの上面が露出する。
この後、上記の異方性エッチングングにおいて、第３の間隔Ｓ３上および各配線層Ｉ１、Ｉ２、ＤＬ１、ＤＬ２上に残されたパッシベーション膜ＰＶがエッチングのマスクとなって、間隔Ｓ１、Ｓ２において露出した層間絶縁膜ＩＩｎの上面がエッチングされる。これにより、フォトリソグラフィの手法が用いられることなく自己整合的に、層間絶縁膜ＩＩｎに溝ＴＲ１、ＴＲ２が形成される。
図１６に示されるように、第１のパッシベーション膜ＰＶ１上に、たとえば窒化シリコンよりなる第２のパッシベーション膜（第３の絶縁膜）ＰＶ２がプラズマＣＶＤ法により形成される。第１のパッシベーション膜ＰＶ１は第１および第２の間隔Ｓ１、Ｓ２の各々における溝ＴＲ１、ＴＲ２を閉塞する。これにより、溝ＴＲ１、ＴＲ２内に、閉塞されたエアギャップＡＧ１、ＡＧ２が形成される。
以上のようにして図１５および図１６に示す本実施の形態の半導体装置が製造される。
次に、本実施の形態の作用効果について説明する。
本実施の形態によれば、図１６に示されるように、第１の配線層Ｉ１と第１のダミー配線層ＤＬ１との間において、層間絶縁膜ＩＩｎとパッシベーション膜ＰＶとの間の界面が途切れた途切れ部が形成されている。また第２の配線層Ｉ２と第２のダミー配線層ＤＬ２との間において、層間絶縁膜ＩＩｎとパッシベーション膜ＰＶとの間の界面が途切れた途切れ部が形成されている。
このため、この界面を経路とする第１の配線層Ｉ１と第２の配線層Ｉ２との間のリーク電流を低減でき、第１の配線層Ｉ１と第２の配線層Ｉ２との間の絶縁耐圧をさらに向上することができる。または第１の配線層Ｉ１と第２の配線層Ｉ２との間の絶縁耐圧を同じに維持しつつ、第１の配線層Ｉ１と第２の配線層Ｉ２との間の距離を縮小することができ、製品面積を小さくすることができる。
また本実施の形態によれば、層間絶縁膜ＩＩｎに溝ＴＲ１、ＴＲ２が形成されており、第２のパッシベーション膜ＰＶ２が溝ＴＲ１、ＴＲ２を閉塞することにより溝ＴＲ１、ＴＲ２の各々内にエアギャップＡＧ１、ＡＧ２が形成されている。これにより上記のとおり自己整合的に溝ＴＲ１、ＴＲ２を形成しながら、第１の配線層Ｉ１と第２の配線層Ｉ２との間のリーク電流を低減することができる。
また本実施の形態によれば、第１のダミー配線層ＤＬ１は第１の配線層Ｉ１の周囲全周を取り囲んでいる。また第２のダミー配線層ＤＬ２は第２の配線層Ｉ２の周囲全周を取り囲んでいる。これにより、第１および第２の配線層Ｉ１、Ｉ２の各々が、エアギャップＡＧ１、ＡＧ２によって周囲全周を取り囲まれる。このため、第１の配線層Ｉ１および第２の配線層Ｉ２の各々の周囲全周に位置する他の配線層との配線間耐圧を向上することができる。
また本実施の形態の製造方法によれば、第１の配線層および前記第２の配線層の各々の近くに第１および第２のダミー配線層ＤＬ１、ＤＬ２を配置したことにより、フォトリソグラフィの手法を用いずに自己整合的に溝ＴＲ１、ＴＲ２を形成することができる。このため、フォトリソグラフィの工程を省くことができ工程を簡略化することができる。
なお本実施の形態においては、１つの配線層に対して１つのダミー配線層を配置した場合について説明したが、２つ以上のダミー配線層が１つの配線層の周囲を取り囲むように配置されてもよい。この場合、１つの配線層に対して２重以上のエアギャップが形成されるため、絶縁耐圧マージンをより向上させることができる。
逆に、回路上、一部の配線層のみに高電圧が印加され、残りの配線層には低電圧しか印加されないような場合には、高電圧が印加される片側の配線層の近傍にのみ、ダミー配線層とエアギャップとが形成されてもよい。これにより、ダミー配線層の配置による面積増加のデメリットを低減することができる。
（実施の形態３）
図１９に示されるように、本実施の形態の構成は、図１６に示される実施の形態２の構成と比較して、第１のダミー配線層ＤＬ１と第２のダミー配線層ＤＬ２との間の層間絶縁膜ＩＩｎに溝ＷＴＲが形成されている点において異なっている。
この溝ＷＴＲの側面および底面には第２のパッシベーション膜ＰＶ２が成膜されている。また第１のパッシベーション膜ＰＶ１は、各配線層Ｉ１、Ｉ２、ＤＬ１、ＤＬ２の上面には形成されていない。各配線層Ｉ１、Ｉ２、ＤＬ１、ＤＬ２の上面には第２のパッシベーション膜ＰＶ２が接している。
なお本実施の形態の構成のうち上記以外の構成は、図１６に示す実施の形態２の構成とほぼ同じであるため、同一の要素については同一の符号を付しその説明を繰り返さない。
次に、本実施の形態の半導体装置の製造方法について図２０を用いて説明する。
本実施の形態の製造方法は、まず図３〜図７に示す実施の形態１の工程と同様の工程を経て、その後に図１７に示す実施の形態２の工程を同様の工程を経る。この後、第１のパッシベーション膜ＰＶ１の全面に異方性エッチング（エッチバック）が施される。
図２０に示されるように、上記の異方性エッチングにより、層間絶縁膜ＩＩｎの上面および各配線層Ｉ１、Ｉ２、ＤＬ１、ＤＬ２の上面が露出する。この後、層間絶縁膜ＩＩｎの上面および各配線層Ｉ１、Ｉ２、ＤＬ１、ＤＬ２の上面がさらにエッチングされる。
このエッチングに対して、各配線層Ｉ１、Ｉ２、ＤＬ１、ＤＬ２の配線上部層ＩＵはエッチング選択比が大きく、層間絶縁膜ＩＩｎのエッチング選択比は小さく設定されている。このため、このエッチングにおいて配線上部層ＩＵはほとんどエッチング除去されないが、層間絶縁膜ＩＩｎはエッチング除去されて溝ＴＲ１、ＴＲ２、ＷＴＲが形成される。これにより、フォトリソグラフィの手法が用いられることなく自己整合的に、層間絶縁膜ＩＩｎに溝ＴＲ１、ＴＲ２、ＷＴＲが形成される。
図１９に示されるように、第１のパッシベーション膜ＰＶ１上に、たとえば窒化シリコンよりなる第２のパッシベーション膜（第３の絶縁膜）ＰＶ２がプラズマＣＶＤ法により形成される。第１のパッシベーション膜ＰＶ１は第１および溝ＴＲ１、ＴＲ２の双方を閉塞する。また第１のパッシベーション膜ＰＶ１は、溝ＷＴＲの側面および底面に成膜される。これにより、溝ＴＲ１、ＴＲ２内に、閉塞されたエアギャップＡＧ１、ＡＧ２が形成される。
以上のようにして図１９に示す本実施の形態の半導体装置が製造される。
本実施の形態によれば、実施の形態２と同じ作用効果を得ることができる。
また本実施の形態によれば、第１のダミー配線層ＤＬ１と第２のダミー配線層ＤＬ２との間に溝ＷＴＲが形成されている。このため、第１の配線層Ｉ１と第２の配線層Ｉ２との間のリーク電流経路の道のり（層間絶縁膜ＩＩｎと第１のパッシベーション膜ＰＶ１との界面の沿面距離）を長くすることができる。これにより、第１の配線層Ｉ１と第２の配線層Ｉ２との間の電流経路沿いの電界強度を低減させ、絶縁耐圧のマージンを向上させることができる。
なお本実施の形態においては、１つの配線層に対して１つのダミー配線層を配置した場合について説明したが、１つの配線層に対して２つ以上のダミー配線層が１つの配線層の周囲を取り囲むように配置されてもよい。この場合、１つの配線層に対して２重以上のエアギャップが形成されるため、より絶縁耐圧マージンを向上させることができる。
逆に、回路上、一部の配線層のみに高電圧が印加され、残りの配線層には低電圧しか印加されないような場合には、高電圧が印加される片側の配線層の近傍にのみ、ダミー配線層とエアギャップとが形成されてもよい。これにより、ダミー配線層の配置による面積増加のデメリットを低減することができる。
また高電圧が印加される片側の配線層の近傍にのみダミー配線層を形成した場合には、溝ＷＴＲはダミー配線層と他の片側の配線層（低電圧の配線層）との間に配置される。
（実施の形態４）
図２１に示されるように、本実施の形態の半導体装置では、配線層が銅よりなっている。たとえばシリコンよりなる半導体基板ＳＢの表面には、ＭＯＳトランジスタ（図示せず）などが形成されている。
半導体基板ＳＢの表面には、ＭＯＳトランジスタなどを覆うように層間絶縁膜ＩＩ１が形成されている。この層間絶縁膜ＩＩ１上には配線層などの導電層（図示せず）が形成されている。
このような層間絶縁膜と導電層とが繰返し積層されている。層間絶縁膜ＩＩｍの上面には配線用溝ＩＴＲが形成されている。その配線用溝ＩＴＲ内には、下層配線層ＩＬＬが形成されている。この下層配線層ＩＬＬは、バリアメタル層ＢＭと、銅よりなる導電層ＣＬとを有している。
バリアメタル層ＢＭは、配線用溝ＩＴＲの側面および底面に沿って形成されている。導電層ＣＬは、配線用溝ＩＴＲ内を埋め込んでいる。下層配線層ＩＬＬを覆い、かつ層間絶縁膜ＩＩｍの上面に接するように拡散防止膜ＤＰ１が形成されている。
拡散防止膜ＤＰ１の上には、層間絶縁膜（第２の絶縁膜）ＩＩｎが形成されている。この層間絶縁膜ＩＩｎの上面には、複数の配線用溝が形成されている。複数の配線用溝は、第１の配線用溝ＩＴＲ１と、第２の配線用溝ＩＴＲ２とを含んでいる。
第１および第２の配線用溝ＩＴＲ１、ＩＴＲ２の各々の底面には、ビアホールＶＨが接続されている。このビアホールＶＨは、第１および第２の配線用溝ＩＴＲ１、ＩＴＲ２の各々の底面から下層配線層ＩＬＬに達している。
第１の配線用溝ＩＴＲ１およびビアホールＶＨ内には第１の配線層ＩＨ１が形成されている。第１の配線層ＩＨ１は、バリアメタル層ＢＭと、銅よりなる導電層ＣＬとを有している。バリアメタル層ＢＭは、第１の配線用溝ＩＴＲ１の側面および底面とビアホールＶＨの側面および底面とに沿って形成されている。導電層ＣＬは、第１の配線用溝ＩＴＲ１およびビアホールＶＨ内を埋め込んでいる。第１の配線層ＩＨ１のうち第１の配線用溝ＩＴＲ１内の部分は配線部分であり、ビアホールＶＨ内の部分はプラグ部分である。
第２の配線用溝ＩＴＲ２およびビアホールＶＨ内には第２の配線層ＩＨ２が形成されている。第２の配線層ＩＨ２は、バリアメタル層ＢＭと、銅よりなる導電層ＣＬとを有している。バリアメタル層ＢＭは、第２の配線用溝ＩＴＲ２の側面および底面とビアホールＶＨの側面および底面とに沿って形成されている。導電層ＣＬは、第２の配線用溝ＩＴＲ２およびビアホールＶＨ内を埋め込んでいる。第２の配線層ＩＨ２のうち第２の配線用溝ＩＴＲ２内の部分は配線部分であり、ビアホールＶＨ内の部分はプラグ部分である。
上記より層間絶縁膜ＩＩｎは、第１および第２の配線層ＩＨ１、ＩＨ２の双方の側面に接している。第１の配線層ＩＨ１および第２の配線層ＩＨ２の各々は最上層の配線層である。
第１および第２の配線層ＩＨ１、ＩＨ２の双方の上面に接し、かつ層間絶縁膜ＩＩｎの上面に接するように拡散防止膜（第１の絶縁膜）ＤＰ２が形成されている。
第１の配線層ＩＨ１と第２の配線層ＩＨ２との間において、層間絶縁膜ＩＩｎと拡散防止膜ＤＰ２との間の界面が途切れた途切れ部が形成されている。この途切れ部において、層間絶縁膜ＩＩｎがエアギャップＡＧに面している。
具体的には、第１の配線層ＩＨ１と第２の配線層ＩＨ２との間において、拡散防止膜ＤＰ２の上面から拡散防止膜ＤＰ２、層間絶縁膜ＩＩｎおよび拡散防止膜ＤＰ１の各々を貫通して層間絶縁膜ＩＩｍに達するように溝ＴＲが形成されている。パッシベーション膜ＰＶは、拡散防止膜ＤＰ２の上面に接し、かつ溝ＴＲの上端を閉塞するように形成されている。これにより溝ＴＲ内に、閉塞されたエアギャップＡＧが形成されている。
また溝ＴＲは拡散防止膜ＤＰ２と層間絶縁膜ＩＩｎとを貫通するように形成されている。このため溝ＴＲの内部において、拡散防止膜ＤＰ２と層間絶縁膜ＩＩｎとの間の界面が途切れている。
この溝ＴＲの幅に対する深さ（アスペクト比）が大きいことが好ましい。溝ＴＲの幅はたとえば１００ｎｍであり、深さはたとえば１０００ｎｍである。
層間絶縁膜ＩＩｎは、複数の層間絶縁膜のうち最上層の層間絶縁膜である。層間絶縁膜ＩＩ１、ＩＩｍ、ＩＩｎの各々は、酸化シリコンを含む絶縁膜であり、たとえば炭化酸化シリコンよりなっている。拡散防止膜ＤＰ１は、たとえば窒化シリコンよりなっている。バリアメタル層ＢＭは、たとえば窒化タンタルよりなっている。
本実施の形態においても、図２１に示されるように、第１の配線層ＩＨ１と第２の配線層ＩＨ２との間において、層間絶縁膜ＩＩｎと拡散防止膜ＤＰ２との間の界面が途切れた途切れ部が形成されている。このため、この界面を経路とする配線間のリーク電流を低減でき、第１の配線層ＩＨ１と第２の配線層ＩＨ２との間の絶縁耐圧を向上することができる。または第１の配線層ＩＨ１と第２の配線層ＩＨ２との間の絶縁耐圧を同じに維持しつつ、第１の配線層ＩＨ１と第２の配線層ＩＨ２との間の距離を縮小することができ、製品面積を小さくすることができる。
（変形例）
図２２に示されるように、変形例１の構成は、図２に示す実施の形態１の構成と比較して、シリコン窒化膜よりなるパッシベーション膜ＰＶの下に絶縁膜（第２の絶縁膜）ＯＸが追加された点において異なっている。
この絶縁膜ＯＸは、層間絶縁膜ＩＩｎと同じ材質よりなっており、たとえばシリコン酸化膜よりなっている。絶縁膜ＯＸは、各配線層Ｉ１、Ｉ２の上面および側面に接し、かつ層間絶縁膜ＩＩｎの上面に接している。また絶縁膜ＯＸは、溝ＴＲを閉塞している。パッシベーション膜ＰＶは、絶縁膜ＯＸの上面に接して形成されている。
なお本実施の形態の構成のうち上記以外の構成は、図２に示す実施の形態１の構成とほぼ同じであるため、同一の要素については同一の符号を付しその説明を繰り返さない。
この変形例１の構成においても、図２２に示されるように、第１の配線層Ｉ１と第２の配線層Ｉ２との間において、層間絶縁膜ＩＩｎと絶縁膜ＯＸとの間に界面が途切れた途切れ部が形成されている。このため、この界面を経路とする配線間のリーク電流を低減でき、第１の配線層Ｉ１と第２の配線層Ｉ２との間の絶縁耐圧を向上することができる。または第１の配線層Ｉ１と第２の配線層Ｉ２との間の絶縁耐圧を同じに維持しつつ、第１の配線層Ｉ１と第２の配線層Ｉ２との間の距離を縮小することができ、製品面積を小さくすることができる。
図２３に示されるように、変形例２の構成は、図１９に示す実施の形態３の構成と比較して、第１のパッシベーション膜ＰＶ１と第２のパッシベーション膜ＰＶ２との間に絶縁膜（第２の絶縁膜）ＯＸが追加された点において異なっている。
この絶縁膜ＯＸは、層間絶縁膜ＩＩｎと同じ材質よりなっており、たとえばシリコン酸化膜よりなっている。絶縁膜ＯＸは、各配線層Ｉ１、Ｉ２の上面に接し、かつパッシベーション膜ＰＶ１の上面および側面に接している。パッシベーション膜ＰＶ２は、絶縁膜ＯＸの上面に接して形成されており、かつ溝ＴＲを閉塞している。
なお本実施の形態の構成のうち上記以外の構成は、図１９に示す実施の形態３の構成とほぼ同じであるため、同一の要素については同一の符号を付しその説明を繰り返さない。
この変形例２の構成においても、図２３に示されるように、第１の配線層Ｉ１と第２の配線層Ｉ２との間において、層間絶縁膜ＩＩｎと絶縁膜ＯＸとの間に界面が途切れた途切れ部が形成されている。このため、この界面を経路とする配線間のリーク電流を低減でき、第１の配線層Ｉ１と第２の配線層Ｉ２との間の絶縁耐圧を向上することができる。または第１の配線層Ｉ１と第２の配線層Ｉ２との間の絶縁耐圧を同じに維持しつつ、第１の配線層Ｉ１と第２の配線層Ｉ２との間の距離を縮小することができ、製品面積を小さくすることができる。
図１６に示されるように、変形例３の構成は、実施の形態２の構成と比較して、パッシベーション膜ＰＶ１がシリコン酸化膜よりなっている点において異なっている。この変形例３の構成においても実施の形態２と同様の作用効果を得ることができる。
図１７に示されるように、変形例４の構成は、実施の形態３の構成と比較して、パッシベーション膜ＰＶ１がシリコン酸化膜よりなっている点において異なっている。この変形例４の構成においても実施の形態２と同様の作用効果を得ることができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
ＡＧ１ 第１のエアギャップ、ＡＧ２ 第２のエアギャップ、ＢＭ バリアメタル層、ＣＬ 導電層、ＤＬ１ 第１のダミー配線層、ＤＬ２ 第２のダミー配線層、ＤＰ１，ＤＰ２ 拡散防止膜、Ｉ１，ＩＨ１ 第１の配線層、Ｉ２，ＩＨ２ 第２の配線層、ＩＩ１，ＩＩｍ，ＩＩｎ 層間絶縁膜、ＩＬ，ＩＬ２ 配線下部層、ＩＬＬ 下層配線層、ＩＭ 配線体層、ＩＴＲ 配線用溝、ＩＴＲ１ 第１の配線用溝、ＩＴＲ２ 第２の配線用溝、ＩＵ 配線上部層、ＯＸ 絶縁膜、ＰＲ１，ＰＲ２ パターン、ＰＶ パッシベーション膜、ＰＶ１ 第１のパッシベーション膜、ＰＶ２ 第２のパッシベーション膜、Ｓ１ 第１の間隔、Ｓ２ 第２の間隔、Ｓ３ 第３の間隔、ＳＢ 半導体基板、ＴＲ，ＷＴＲ 溝、ＴＲ１ 第１の溝、ＴＲ２ 第２の溝、ＶＨ ビアホール。

Claims (16)

  1. 互いに間隔をあけて隣り合う第１の配線層および第２の配線層と、
    前記第１の配線層および前記第２の配線層の双方の下面および上面のいずれかに接する第１の絶縁膜と、
    前記第１の絶縁膜に接し、かつ前記第１の配線層および前記第２の配線層の双方の側面に接する第２の絶縁膜とを備え、
    前記第１の配線層と前記第２の配線層との間において、前記第１の絶縁膜と前記第２の絶縁膜との間に界面が途切れた途切れ部が形成されており、前記途切れ部において前記第１の絶縁膜および前記第２の絶縁膜の少なくとも一方がエアギャップに面している、半導体装置。
  2. 前記第１の絶縁膜は、前記第１の配線層および前記第２の配線層の双方の前記下面に接している、請求項１に記載の半導体装置。
  3. 前記第１の絶縁膜は、前記第１の配線層および前記第２の配線層の双方の前記上面に接している、請求項１に記載の半導体装置。
  4. 前記第１の絶縁膜に溝が形成されており、前記第２の絶縁膜が前記溝を閉塞することにより前記溝内に前記エアギャップが形成されている、請求項１に記載の半導体装置。
  5. 前記第２の絶縁膜上に形成された第３の絶縁膜をさらに備え、
    前記第１の絶縁膜に溝が形成されており、前記第３の絶縁膜が前記溝を閉塞することにより前記溝内に前記エアギャップが形成されている、請求項１に記載の半導体装置。
  6. 前記第１の絶縁膜と前記第２の絶縁膜とは互いに異なる材質よりなっている、請求項１に記載の半導体装置。
  7. 前記第１の絶縁膜および前記第２の絶縁膜の一方が酸化シリコンを含み、かつ前記第１の絶縁膜および前記第２の絶縁膜の他方が窒化シリコンを含む、請求項６に記載の半導体装置。
  8. 前記第１の絶縁膜と前記第２の絶縁膜とは互いに同じ材質よりなっている、請求項１に記載の半導体装置。
  9. 前記第１の配線層および前記第２の配線層の間に配置されたダミー配線層をさらに備え、
    前記途切れ部および前記エアギャップは、前記第１の配線層および前記第２の配線層の少なくとも一方と前記ダミー配線層との間に位置している、請求項１に記載の半導体装置。
  10. 前記ダミー配線層は、前記第１の配線層および前記第２の配線層の少なくとも一方の周囲全周を取り囲んでいる、請求項９に記載の半導体装置。
  11. 前記エアギャップは、前記第１の配線層および前記第２の配線層の各々の周囲全周を取り囲んでいる、請求項１に記載の半導体装置。
  12. 前記エアギャップは、前記第１の配線層および前記第２の配線層の各々の周囲全周を連続的に延びて取り囲んでいる、請求項１１に記載の半導体装置。
  13. 前記エアギャップは、前記第１の配線層および前記第２の配線層の各々の周囲全周を断続的に延びて取り囲んでいる、請求項１１に記載の半導体装置。
  14. 前記第１の配線層および前記第２の配線層の各々は最上層の配線層である、請求項１に記載の半導体装置。
  15. 前記第１の配線層は、マイクロアイソレータを構成する一方のトランスであり、
    前記第２の配線層は、前記マイクロアイソレータを構成する他方のトランスである、請求項１に記載の半導体装置。
  16. 第１の絶縁膜の上面上に、第１の配線層、第２の配線層、第１のダミー配線層および第２のダミー配線層を形成する工程を備え、
    前記第１の配線層と前記第１のダミー配線層との間の第１の間隔および前記第２の配線層と前記第２のダミー配線層との間の第２の間隔の各々は、前記第１のダミー配線層と前記第２のダミー配線層との間の第３の間隔よりも小さく、さらに
    前記第１の配線層、前記第２の配線層、前記第１のダミー配線層および前記第２のダミー配線層を覆い、かつ前記第１の間隔および前記第２の間隔の各々における膜厚が前記第３の間隔における膜厚よりも薄くなるように第２の絶縁膜を形成する工程と、
    前記第２の絶縁膜の全面を異方性エッチングすることにより、前記第１の間隔および前記第２の間隔の各々においては前記第１の絶縁膜を除去して前記第１の絶縁膜に溝を形成する工程と、
    前記第１の間隔および前記第２の間隔の各々における前記溝を閉塞して前記溝内にエアギャップを形成するように前記第２の絶縁膜上に第３の絶縁膜を形成する工程とを備えた、半導体装置の製造方法。
JP2015121024A 2015-06-16 2015-06-16 半導体装置およびその製造方法 Pending JP2017005227A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015121024A JP2017005227A (ja) 2015-06-16 2015-06-16 半導体装置およびその製造方法
US15/150,597 US9929042B2 (en) 2015-06-16 2016-05-10 Semiconductor device having a discontinued part between a first insulating film and a second insulating film
US15/897,561 US20180174900A1 (en) 2015-06-16 2018-02-15 Semiconductor device having a discontinued part between a first insulating film and second insulating film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015121024A JP2017005227A (ja) 2015-06-16 2015-06-16 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2017005227A true JP2017005227A (ja) 2017-01-05

Family

ID=57588390

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015121024A Pending JP2017005227A (ja) 2015-06-16 2015-06-16 半導体装置およびその製造方法

Country Status (2)

Country Link
US (2) US9929042B2 (ja)
JP (1) JP2017005227A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111542917A (zh) * 2018-01-05 2020-08-14 索尼半导体解决方案公司 半导体装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017005227A (ja) * 2015-06-16 2017-01-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR102325674B1 (ko) * 2017-08-16 2021-11-12 엘지디스플레이 주식회사 유기발광 표시장치, 그를 포함한 헤드 장착형 디스플레이, 및 그의 제조방법
DE102019131909B4 (de) * 2018-11-30 2024-10-02 Taiwan Semiconductor Manufacturing Co., Ltd. Vorrichtung und herstellungsverfahren
US11004685B2 (en) 2018-11-30 2021-05-11 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-layer structures and methods of forming
CN114678330A (zh) 2020-12-24 2022-06-28 长鑫存储技术有限公司 半导体结构的形成方法及半导体结构
CN117438411A (zh) * 2022-07-12 2024-01-23 长鑫存储技术有限公司 半导体结构和半导体结构的制备方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07122710A (ja) * 1993-10-28 1995-05-12 Hitachi Ltd 受動体を有する半導体装置及びその製造方法
JPH0964172A (ja) * 1995-08-18 1997-03-07 Sony Corp 半導体集積回路装置
JP2003273210A (ja) * 2002-03-12 2003-09-26 Fujitsu Ltd 半導体装置及びその製造方法
JP2004193431A (ja) * 2002-12-12 2004-07-08 Renesas Technology Corp 半導体装置およびその製造方法
US20060220773A1 (en) * 2005-03-31 2006-10-05 Jun Su Spiral transformers and associated methods of operation
US20070246831A1 (en) * 2004-10-15 2007-10-25 Zvonimir Gabric Method for manufacturing a layer arrangement and layer arrangement
JP2008277807A (ja) * 2007-04-30 2008-11-13 Internatl Business Mach Corp <Ibm> 半導体装置及び半導体装置内に空洞を形成する方法（核化防止層を使用する選択的なピンチ・オフを有する空隙）
JP2013026347A (ja) * 2011-07-19 2013-02-04 Toshiba Corp 半導体装置およびその製造方法
JP2013165147A (ja) * 2012-02-10 2013-08-22 Renesas Electronics Corp 半導体装置および半導体装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2820281B2 (ja) 1989-08-28 1998-11-05 沖電気工業株式会社 半導体素子のＡ▲ｌ▼多層配線構造
DE102009010845B4 (de) * 2009-02-27 2016-10-13 Advanced Micro Devices, Inc. Verfahren zur Herstellung eines Mikrostrukturbauelements mit einer Metallisierungsstruktur mit selbstjustierten Luftspalten und wieder aufgefüllten Luftspaltausschließungszonen
JP2013197407A (ja) 2012-03-21 2013-09-30 Toshiba Corp 半導体装置
KR102146705B1 (ko) * 2013-12-23 2020-08-21 삼성전자주식회사 반도체 소자의 배선 구조물 및 그 형성 방법
JP2017005227A (ja) * 2015-06-16 2017-01-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07122710A (ja) * 1993-10-28 1995-05-12 Hitachi Ltd 受動体を有する半導体装置及びその製造方法
JPH0964172A (ja) * 1995-08-18 1997-03-07 Sony Corp 半導体集積回路装置
JP2003273210A (ja) * 2002-03-12 2003-09-26 Fujitsu Ltd 半導体装置及びその製造方法
JP2004193431A (ja) * 2002-12-12 2004-07-08 Renesas Technology Corp 半導体装置およびその製造方法
US20070246831A1 (en) * 2004-10-15 2007-10-25 Zvonimir Gabric Method for manufacturing a layer arrangement and layer arrangement
US20060220773A1 (en) * 2005-03-31 2006-10-05 Jun Su Spiral transformers and associated methods of operation
JP2008277807A (ja) * 2007-04-30 2008-11-13 Internatl Business Mach Corp <Ibm> 半導体装置及び半導体装置内に空洞を形成する方法（核化防止層を使用する選択的なピンチ・オフを有する空隙）
JP2013026347A (ja) * 2011-07-19 2013-02-04 Toshiba Corp 半導体装置およびその製造方法
JP2013165147A (ja) * 2012-02-10 2013-08-22 Renesas Electronics Corp 半導体装置および半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111542917A (zh) * 2018-01-05 2020-08-14 索尼半导体解决方案公司 半导体装置

Also Published As

Publication number Publication date
US20160372419A1 (en) 2016-12-22
US20180174900A1 (en) 2018-06-21
US9929042B2 (en) 2018-03-27

Similar Documents

Publication Publication Date Title
US11121135B1 (en) Structure of memory device
JP5563186B2 (ja) 半導体装置及びその製造方法
JP2017005227A (ja) 半導体装置およびその製造方法
CN104465565B (zh) 半导体装置
JP6872951B2 (ja) 半導体装置及びその製造方法
JP2011530812A5 (ja)
US8134398B2 (en) Device having gate with two buried portions with different widths
KR20120078255A (ko) 에어갭 스페이서를 구비한 반도체장치 및 그 제조 방법
CN107958888B (zh) 存储器元件及其制造方法
JP2012164702A (ja) 半導体装置
KR100439034B1 (ko) 누설전류를 방지할 수 있는 반도체 장치의 비트라인구조및 그의 형성방법
US6335556B1 (en) Semiconductor device and method for manufacturing semiconductor device
KR20090108452A (ko) 반도체 소자의 제조방법
JP2009224660A (ja) 半導体装置の製造方法
JP5412071B2 (ja) 半導体装置
JP5220988B2 (ja) 半導体装置
US20090061592A1 (en) Semiconductor device and manufacturing method thereof
JP2009238866A (ja) 半導体装置の製造方法
JP2014175525A (ja) 半導体装置及びその製造方法
CN115458475B (zh) 半导体存储器结构及其形成方法
TW200426986A (en) Semiconductor device
JP2013235908A (ja) 半導体記憶装置の製造方法
US20260122975A1 (en) Semiconductor device and method for forming the same
KR101116286B1 (ko) 매립 게이트를 갖는 반도체 장치 제조 방법
KR100609523B1 (ko) 반도체소자의 자기정렬적인 콘택 형성방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180807

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190219