JPH0964172A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPH0964172A
JPH0964172A JP7209831A JP20983195A JPH0964172A JP H0964172 A JPH0964172 A JP H0964172A JP 7209831 A JP7209831 A JP 7209831A JP 20983195 A JP20983195 A JP 20983195A JP H0964172 A JPH0964172 A JP H0964172A
Authority
JP
Japan
Prior art keywords
conductors
cavity
integrated circuit
semiconductor integrated
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7209831A
Other languages
English (en)
Other versions
JP3399173B2 (ja
Inventor
Takanori Hayafuji
貴範 早藤
Ichiro Moriyama
一郎 森山
Seiji Hayashida
精二 林田
Toshiaki Hasegawa
利昭 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP20983195A priority Critical patent/JP3399173B2/ja
Publication of JPH0964172A publication Critical patent/JPH0964172A/ja
Application granted granted Critical
Publication of JP3399173B2 publication Critical patent/JP3399173B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/072—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/45—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
    • H10W20/46—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts comprising air gaps

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】 半導体集積回路装置の高集積化により、配線
となる導電体間の寄生容量による電気信号の伝達遅延や
混信、また容量低減のために形成した空孔による層間絶
縁膜の機械的強度の低下や導電体の腐食等が問題となっ
ている。 【解決手段】 第１層間絶縁膜11上には複数の導電体1
2,13 が形成され、各導電体12,13 が第２層間絶縁膜14
で覆われた配線構造を備えた半導体集積回路装置におい
て、各導電体12,13 の上下端を越える空洞15を導電体1
2,13 間に設けたものである。その空洞15内には導電体1
2,13 間の絶縁性を保持するように配設される固体より
なる物質（図示省略）を設けてもよい。また上記空洞15
は１ｎＰａ以上１００Ｐａ以下の気圧雰囲気に保持され
るか、または気体または液体からなりゲッタリング作用
または吸着作用を有する物質を空洞15内に導入してもよ
い。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、特に、０．２５μ
ｍ以下の設計ルールの高密度な配線構造を有する半導体
集積回路装置に関するものである。
【０００２】
【従来の技術】従来の技術を図１９の概略断面図によっ
て説明する。図１９では、半導体集積回路装置に用いら
れる従来の基本的な２層配線構造を示す。なお、現在で
は、５層〜６層の配線構造の半導体集積回路装置が開発
されている。
【０００３】図１９に示すように、化学的気相成長（以
下、ＣＶＤという、ＣＶＤはChemical Vapour Depositi
onの略）法または物理的気相成長（以下、ＰＶＤとい
う、ＰＶＤはPhysical Vapour Depositionの略）法によ
って、シリコン基板１０１上に第１層間絶縁膜１０２を
形成する。そしてリソグラフィー技術とエッチング技術
とによって、第１層間絶縁膜１０２を選択的にコンタク
トホールをパターニングした後、コンタクトホールに第
１プラグ１０３を形成する。次いでＣＶＤ法またはＰＶ
Ｄ法で形成した導電体膜をリソグラフィー技術とエッチ
ング技術とによって選択的にパターニングして、上記第
１層間絶縁膜１０２上に第１配線層を構成するもので第
１プラグ１０３に接続する第１配線１１１を形成する。
【０００４】さらに上記第１層間絶縁膜１０２の形成方
法と同様にして、上記第１配線１１１を覆う状態に第２
層間絶縁膜１０４を形成し、この第２層間絶縁膜１０４
に第１配線１１１に接続する第２プラグ１０５を形成す
る。次いで上記第１配線１１１の形成方法と同様にし
て、上記第２層間絶縁膜１０４上には第２配線層を構成
するもので第２プラグ１０５に接続する第２配線１１２
を形成する。同時に第２層間絶縁膜１０４上に第２配線
層を構成する別の第２配線１１３を形成する。また、上
記第１層間絶縁膜１０２の形成方法と同様にして、上記
第２配線１１２，１１３を覆う状態に、上記第２層間絶
縁膜１０４上には第３層間絶縁膜１０６を形成する。な
お、上記第１配線１１１，第２配線１１２，１１３、第
１プラグ１０３および第２プラグ１０５の各下層にはバ
リアメタル（符号による指示は省略）を形成し、上記第
１配線１１１，第２配線１１２，１１３の上層にはいわ
ゆる反射防止膜（符号による指示は省略）を形成する。
【０００５】このように、層間絶縁膜の形成、層間絶縁
膜のパターニング、配線を形成するための導電体層の形
成、導電体層のパターニングの各プロセスを順次繰り返
すことによって、多層配線構造が形成される。
【０００６】上記配線構造の特徴は、例えば第２層の配
線に着目すると、第１配線１１２，１１３間に、酸化ケ
イ素（ＳｉＯ2 ）を出発材料とした絶縁材料を充填し
て、第３層間絶縁膜１０６を形成していることにある。
また、特開昭５７−１９０３３１号公報および特開昭６
３−１７９５４８号公報には、上記基本的な配線構造の
改良構造として、導電体間に該導電体と同等の高さの空
孔を設ける構造が開示されている。また特開昭５６−１
９６３６号公報および特開昭５７−４３４４４号公報に
は、導電体の一部分を空中に浮かせた構造が開示されて
いる。
【０００７】
【発明が解決しようとする課題】半導体集積回路装置の
集積度が高くなるにつれて、それを構成する各部分、領
域は微細になり、近接する。そのため、図２０に示すよ
うに、配線層を構成する導電体１３１，１３２，１３３
の間隔は狭くなる。それが原因となって配線間容量
Ｃ1 ，Ｃ1 ’が増加するために、同一層内では容量抵抗
結合による電気信号の伝達遅延が発生するという不都合
が生じる。また第１配線層１２１，第２配線層１２２，
第３配線層１２３間でも各層間の間隔が狭くなると、層
間の配線間容量Ｃ2 ，Ｃ3 が増加するために、配線間に
おいて電気信号の混信等の不都合が生じる。これらの不
都合は、上記挙げた従来技術の改良構造、すなわち、導
電体間への空孔の設置や空気中配線によって、部分的に
解消される。しかしながら、半導体集積回路装置のさら
なる微細化が進むと、導電体の上下端をこえる部分の絶
縁体に容量が形成されるため、これらの改良構造では、
上記の不都合は十分には解消されない。また、空孔（空
洞）を設けたことにより、層間絶縁膜の機械的強度の低
下や導電体の腐食等の新たな問題が生じる。
【０００８】本発明は、空洞の大きさや形成位置を最適
化することで配線間容量が十分に低減される半導体集積
回路装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明は、上記目的を達
成するためになされた半導体集積回路装置である。すな
わち、第１絶縁膜上に形成した複数の導電体と、各導電
体を覆う状態に形成した第２絶縁膜とよりなる配線構造
を備えた半導体集積回路装置において、導電体間に、各
導電体の上下端を越えて第１絶縁膜中と第２絶縁膜中と
に入り込む状態に空洞を設けたものである。上記空洞は
１ｎＰａ以上１００Ｐａ以下の気圧雰囲気とする。
【００１０】また、第１絶縁膜上に形成した複数の導電
体と、各導電体を覆う状態に形成した第２絶縁膜とより
なる配線構造を備えた半導体集積回路装置において、導
電体間に空洞を設けるとともに、その空洞の一部分に、
導電体間の絶縁性を保つように配設した固体よりなる物
質を設けたものである。上記固体よりなる物質は吸着作
用およびゲッタリング作用のうち少なくとも何方か一方
の作用を有するものである。また空洞は１ｎＰａ以上１
００Ｐａ以下の気圧雰囲気とする。
【００１１】また、第１絶縁膜上に形成した複数の導電
体と、各導電体を覆う状態に形成した第２絶縁膜とより
なる配線構造を備えた半導体集積回路装置において、導
電体間に空洞を設けるとともに、その空洞の一部または
全部に導電体間の絶縁性を保つ液体よりなる物質が導入
されているものである。上記空洞の一部分に、導電体間
の絶縁性を保つように配設した固体よりなる物質を設け
てもよい。上記固体よりなる物質は吸着作用およびゲッ
タリング作用のうち少なくとも何方か一方の作用を有す
るものである。また上記液体は吸着作用およびゲッタリ
ング作用のうちの少なくとも何方か一方の作用を有する
ものである。
【００１２】また、第１絶縁膜上に形成した複数の導電
体と、各導電体を覆う状態に形成した第２絶縁膜とより
なる配線構造を備えた半導体集積回路装置において、導
電体間に空洞を設けるとともに、その空洞に導電体間の
絶縁性を保つ気体よりなる物質が導入されているもので
ある。上記空洞の一部分に、導電体間の絶縁性を保つよ
うに配設した固体よりなる物質を設けてもよい。上記固
体よりなる物質は吸着作用およびゲッタリング作用のう
ち少なくとも何方か一方の作用を有するものである。上
記気体は吸着作用またはゲッタリング作用のうちの少な
くとも何方か一方の作用を有するものである。
【００１３】上記のように、導電体間に各導電体の上下
端を越える空洞を設けたことから、導電体の上下端を越
える部分に形成されていた絶縁体からなる容量が無くな
るので、配線間容量は低減される。また上記空洞が１ｎ
Ｐａ以上１００Ｐａ以下の気圧雰囲気となっているもの
では、導電体は腐食を起こさない。
【００１４】また、導電体間の形成した空洞内の一部分
に、導電体間の絶縁性を保持する状態に固体よりなる物
質が設けられていることから、空洞を設けたことによる
配線構造の機械的強度の低下を抑制する。
【００１５】また、導電体間に形成した空洞内に絶縁性
を保持する液体または気体よりなる物質が導入されてい
ることから、空洞周囲から放出される物質が、液体また
は気体に吸収またはゲッタリングされるので、導電体は
放出された気体による腐食から保護される。また電子が
放出される場合にはその電子がゲッタリングされるの
で、導電体間の絶縁性が確保される。
【００１６】
【発明の実施の形態】本発明に係わる第１の実施形態の
第１例を、図１の概略構成断面図によって説明する。図
では、半導体集積回路装置における多層配線構造の第２
層目の配線領域を模して示す。
【００１７】図１に示すように、基板（図示省略）上に
設けた第１層目の配線（図示省略）を覆う状態に形成し
た第１絶縁膜となる第１層間絶縁膜１１上には、第２層
目の配線となる複数（ここでは２本）の導電体１２，１
３が形成されている。さらに上記導電体１２，１３を覆
う状態に第２絶縁膜となる第２層間絶縁膜１４が形成さ
れている。そして導電体１２，１３間には各導電体１
２，１３の上下端を越える高さの空洞１５が設けられて
いる。したがって、この空洞１５は、第１層間絶縁膜１
１の上層部分にも形成されるとともに、各導電体１２，
１３の上面よりも高い部分に形成される第２層間絶縁膜
１４の下層部分にも形成されることになる。そして上記
空洞１５の高さＨは、例えば導電体１２，１３の厚さを
ｈとすれば例えば１．１ｈ≦Ｈ≦２．５ｈになってい
る。
【００１８】次に、上記第１の実施形態の一例に係わる
実施例を前記図１によって説明する。上記図１に示した
ように、空洞１５の高さをＨ、導電体１２，１３の厚さ
をｈとすれば、導電体１２，１３の上下端を越えて形成
された部分の空洞１５の高さの和はＨ−ｈになる。実際
に導電体１２，１３間に空洞１５を形成して調べた結
果、Ｈ−ｈがｈの５％、１０％、２０％、３０％、４０
％のそれぞれに達したものでは、導電体１２，１３間の
実効的な比誘電率はそれぞれに対応して５％、１０％、
１４％、１６％、１８％と小さくなった。そして、導電
体１２，１３の上下端を越えて形成された空洞１５の高
さＨ−ｈが導電体１２，１３の厚さｈの１０％以上の場
合に、導電体１２，１３間に空洞１５を形成してなる構
造の実効的な比誘電率は２以下になった。
【００１９】なお、Ｈをｈの１．１倍よりも小さくする
と、導電体１２，１３間の容量低減効果が小さく十分で
はない。他方、Ｈをｈの１．９倍よりも大きくすると、
多層配線を構成するために第１，第２層間絶縁膜１１，
１４を厚く形成しなければならない。しかしながら、第
１，第２層間絶縁膜１１，１４には通常コンタクトホー
ルを形成するため、過度に厚くすることはできない。そ
れはコンタクトホールのアスペクト比が大きくなって、
コンタクトホールの形成が困難になるためである。また
コンタクトホールを形成できたとしてもこのコンタクト
ホール内に配線材料を埋め込むことが困難になるためで
ある。したがって、空洞１５の高さＨは導電体１２，１
３の厚さｈに対して、１．１ｈ≦Ｈ≦２．５ｈの範囲に
設定したが、コンタクトホールの形成技術および配線材
料の埋め込み技術の進歩によって、上記範囲の上限は変
動するとはいうまでもない。
【００２０】また、第１の実施形態の第２例を図２の概
略構成断面図に示す。図２に示すように、空洞１５と導
電体１２，１３との間に、例えば酸化ケイ素（Ｓｉ
Ｏ2 ）からなる絶縁膜１６が形成されていてもよい。こ
の絶縁膜１６は、上記第２層間絶縁膜１４と一体に形成
されているものでも、別体に形成されているものであっ
てもよい。
【００２１】次に上記図１，図２によって説明した空洞
１５について以下に説明する。上記空洞１５は、その内
部の雰囲気圧が例えば１ｎＰａ以上１００Ｐａ以下のい
わゆる工学的な高真空状態に保持されている。以下、上
記圧力範囲の雰囲気を高真空状態という。上記空洞１５
がこのような高真空状態に保持されていれば、その空洞
１５の実効的な比誘電率はほぼ１になり、導電体１２，
１３は腐食されることがなくなる。なお、１ｎＰａより
もさらに低い圧力状態にできれば、その方が望ましい
が、現時点ではそれを達成する手段は見当たらない。一
方、１００Ｐａを越える状態では、空洞１５内の気体に
よっては導電体１２，１３を腐食する可能性が生じる。
そのため、空洞１５内の雰囲気圧を上記範囲に設定し
た。
【００２２】次に、前記図１で説明した空洞１５の製造
方法に係わる一実施例を以下、図３の製造工程図によっ
て説明する。
【００２３】図３（１）に示すように、シリコン基板
（図示省略）に形成した下層配線（図示省略）を覆う状
態に酸化ケイ素を０．６μｍの厚さに堆積して第１層間
絶縁膜１１を形成した。さらに上記第１層間絶縁膜１１
上に、ＰＶＤ法、特には反応性スパッタ法によって、バ
リアメタルとして窒化チタン（ＴｉＮ）膜を例えば１０
０ｎｍの厚さに堆積した。そして上記成膜表面を大気に
さらさずに、反応性スパッタ法によって、例えば３５０
℃の温度雰囲気で、アルミニウム、シリコン、銅よりな
るアルミニウム合金を例えば４００ｎｍの厚さに堆積し
た。引き続いて、反応性スパッタ法によって、上記アル
ミニウム合金膜上に反射防止膜として窒化チタン（Ｔｉ
Ｎ）膜を例えば１００ｎｍの厚さに堆積して、導電性の
積層膜６１を形成した。
【００２４】次いで通常のリソグラフィー技術（例え
ば、レジスト塗布、露光、現像、ベーキング等の処理）
とエッチング技術とによって、上記導電性の積層膜６１
の２点鎖線で示す部分を除去し、第２層目の配線となる
導電体１２，１３に形成した。導電体１２，１３の幅は
例えば３００ｎｍとし、導電体１２，１３の間隔も３０
０ｎｍとした。そして上記積層膜６１からなる導電体１
２，１３の厚さが６００ｎｍであるから、したがって、
上記エッチング技術ではアスペクト比が２のエッチング
を行うことになる。さらに上記導電体１２，１３をマス
クにしたエッチングによって、第１層間絶縁膜１１の上
層の１点鎖線で示す部分を除去して、例えば１００ｎｍ
の深さに掘り下げた。なお、半導体集積回路装置の微細
化が進むにつれて、このアスペクト比は大きくなる傾向
にある。
【００２５】次に図３の（２）に示すように、反応性ス
パッタ法によって、１Ｐａの雰囲気中で、上記導電体１
２，１３の上部側に、酸化ケイ素（ＳｉＯ2 ）膜を出発
材料とした高品質の第２層間絶縁膜１４を６００ｎｍの
厚さに堆積した。このとき、斜め入射反応性スパッタ法
を用いることによって、導電体１２，１３間にほぼスパ
ッタリング雰囲気の圧力と同等の雰囲気を有する空洞１
５を形成した。
【００２６】上記したように、導電体１２，１３間の間
隔が狭くなり、アスペクト比が大きくなるにつれ、通常
の反応性スパッタ法であっても、導電体１２，１３間に
上記同様の空洞を容易に形成することができた。上記製
造方法によれば、空洞１５内の雰囲気の圧力が１Ｐａ程
度の高真空状態になるので、アルミニウム合金からなる
導電体１２，１３の腐食を十分に抑えることが可能にな
った。そのため半導体集積回路装置の信頼性が著しく向
上することになった。なお、上記導電体１２，１３は、
銅、シリコンの他に、スカンジウム（Ｓｃ）、ニッケル
（Ｎｉ）、マグネシウム（Ｍｇ）等が添加されたアルミ
ニウム合金であってもよく、また銅または銅合金であっ
てもよい。
【００２７】また、図４の製造方法の説明図に示すよう
に、例えば、バイアスＥＣＲ〔ＥＣＲはElectron Cycro
tron Resonanceの略で電子サイクロトロン共鳴という〕
ＣＶＤ法によって、上記導電体１２，１３の表面を覆う
状態に高品質の絶縁膜１６を酸化ケイ素（ＳｉＯ2 ）で
形成した。その後、高真空状態（例えば雰囲気圧が１Ｐ
ａ〜１００Ｐａの範囲の所定圧力）における反応性スパ
ッタ法もしくはＣＶＤ法によって、上記導電体１２，１
３の上部側に、酸化ケイ素（ＳｉＯ2 ）膜を出発材料と
した第２層間絶縁膜１４を堆積して空洞１５を形成して
もよい。
【００２８】または、例えば汎用の枚葉式の低圧（以
下、ＬＰと記す）ＣＶＤ装置を用い、原料ガスにオゾン
−テトラエトキシシラン（Ｏ3 −ＴＥＯＳ）を用いて、
絶縁膜１６を成膜（膜厚を例えば１００ｎｍ）した。こ
のときのＬＰＣＶＤ条件としては、例えば流量が１００
０ｓｃｃｍ〔以下、ｓｃｃｍは標準状態における体積流
量（ｃｍ3 ／分）を表す〕のオゾン（５％Ｏ 3 ）と流量
が５０ｓｃｃｍのテトラエトキシシラン（ＴＥＯＳ）と
を用い、成膜雰囲気の圧力を６６７Ｐａ、基板温度を４
００℃に設定した。
【００２９】次いで汎用の平行平板式プラズマＣＶＤ装
置を用いて、いわゆるプラズマＣＶＤ膜からなる第２層
間絶縁膜１４を成膜（膜厚を例えば６００ｎｍ）する。
このように成膜した第２層間絶縁膜１４はカバリッジが
非常に悪くなるため、上記図４に示したように、導電体
１２，１３間に空洞１５を生じた。上記プラズマＣＶＤ
条件としては、例えば流量が１０ｓｃｃｍのモノシラン
（ＳｉＨ4 ）と流量が１００ｓｃｃｍの酸素（Ｏ2 ）と
を用い、ＲＦパワーを２００Ｗ、成膜雰囲気の圧力を１
３．３Ｐａ、基板温度を４００℃に設定した。
【００３０】また上記図３の場合でも、アスペクト比が
小さい場合（例えば、アスペクト比が１．５程度の場
合）には、図５に示すように、導電体１２，１３間の空
洞１５の内壁に第２層間絶縁膜１４を構成する粒子が堆
積された構造になる。この構造も、半導体集積回路装置
の信頼性を高める。
【００３１】上記図３〜図５に示したいずれかの方法に
よれば、空洞１５の形成位置を導電体１２，１３間の高
さ方向のほぼ中央に形成できる。また、空洞１５の大き
さ（幅ｗ）は少なくとも０．１μｍ程度は確保できる。
また、空洞１５の高さＨをもっと大きく確保する場合に
は、導電体１２，１３間の第１層間絶縁膜１１のエッチ
ング量を増やせばよい。または、図６の空洞に係わる別
の製造方法の説明図に示すように、導電体１２，１３上
にいわゆるキャップ絶縁膜（例えば、酸化ケイ素膜、酸
化ケイ素膜を出発材料とした誘電率が２〜３程度のいわ
ゆる低誘電率膜等）１７を形成して、実質的な導電体１
２，１３の高さｈを高くすればよい。
【００３２】上記図１〜図６に示した構造は、導電体間
に酸化ケイ素（ＳｉＯ2 ）膜を出発材料とした絶縁材料
を充填した従来の配線構造と比較して、導電体１２，１
３間の容量（Ｃ2 ）を最大１／３、少なくとも１／２に
低減できる。
【００３３】次に上記図１〜図６で説明した空洞１５の
幅と導電体１２，１３間の容量（配線間容量）との関係
を、図７によって説明する。ここでいう容量とは、導電
体１２，１３の厚さ方向に対して空洞１５がほぼ中央部
に位置する構成の静電容量である。そして上記導電体１
２，１３は、幅が０．３μｍで高さが０．６μｍのもの
が０．３μｍの間隔に配置されている、いわゆる、サブ
クォータミクロンのデバイスルールを想定したものであ
る。また図に示す比較例は、上記導電体１２，１３の構
成と同様の構成のものに対して、ＣＶＤ法によって、そ
の導電体１２，１３間を比誘電率が４．０の酸化ケイ素
（ＳｉＯ2 ）膜で埋め込むときに自然に空洞が形成され
る従来の技術の場合を示している。
【００３４】実線で示した実施例と破線で示した比較例
とを比較すると、実施例の構造の方が比較例の構造より
も導電体１２，１３間の容量が大きく低下することがわ
かる。これは、実施例の構造の場合、導電体１２，１３
間に生じる電界が対称となるため、導電体１２，１３間
の容量の低減が図れる。一方、比較例の場合、導電体１
２，１３間に生じる電界が片寄るので、導電体１２，１
３間の容量が十分に低減されない。
【００３５】そこで導電体１２，１３間の容量を十分に
低減させるためには、空洞１５をできるだけ広く形成す
ればよいことになる。しかしながら、空洞１５を広くし
すぎるとデバイスの信頼性に問題が生じてくる。特に耐
圧の問題が顕著になる。通常のＣＶＤ法により形成し
た、いわゆるＣＶＤ酸化膜の耐圧は９ＭＶ／ｃｍ程度で
ある。そこで導電体１２，１３間の電圧を高めに２Ｖと
して考えると、少なくともＣＶＤ酸化膜は０．２μｍ程
度の厚さは必要となる。この場合には空洞１５の幅を
０．１μｍ程度に抑えなければならないことになる。そ
こで空洞１５の幅の上限は０．１５μｍ程度に設定する
ことが望ましい。その空洞１５の上限値での導電体１
２，１３間の容量は、およそ０．０７ｆＦ／μｍであ
り、そのときの基板（図示省略）と導電体１２，１３と
の間の容量がおよそ０．０４ｆＦ／μｍであるのと、こ
れ以上空洞１５を増加させても０．０６ｆＦ／μｍ程度
にしかならないことを考えると、０．１５μｍの幅の空
洞１５だけでも十分その効果を発揮できることがわか
る。
【００３６】次に第２の実施形態の一例を図８および図
９を用いて説明する。導電体１２，１３間に形成された
空洞１５に、固体よりなる物質を導入する場合、導電体
１２，１３間の実効的な比誘電率εは、固体よりなる物
質の設置の仕方によって変わる。なお、図８では、導電
体１２，１３の上部および下部に形成される絶縁膜の図
示は省略した。
【００３７】図８の（１），（２）および（３）は、固
体よりなる物質の設置の仕方に係わる３種類の典型的な
例を示している。図中のε1 はいわゆる理想真空の比誘
電率、ε2 は固体よりなる物質の比誘電率であり、φは
空洞１５中に設置された固体よりなる物質の体積分率で
ある。
【００３８】図８の（１）は、導電体１２，１３の各側
壁に対して平行に固体よりなる物質２１を設置した例で
あって、導電体１２，１３に対して固体よりなる物質２
１と空洞１５とがいわゆる直列に配置されたものであ
る。以下、このような例を直列モデルという。したがっ
て、直列モデルにおける導電体１２，１３間の実効的な
比誘電率εは（１）式で表せる。
【００３９】
【数１】 １／ε＝（１−φ）／ε1 ＋φ／ε2 ・・・（１）
【００４０】図８の（２）は、導電体１２，１３間の空
洞１５中に分散した状態に固体よりなる物質２１を設置
した例であって、導電体１２，１３に対して固体よりな
る物質２１と空洞１５とがいわゆる直列かつ並列に配置
されたものである。以下、この例を直並列モデルとい
う。したがって、直並列モデルにおける導電体１２，１
３間の実効的な比誘電率εは（２）式で表せる。
【００４１】
【数２】 ε＝〔２ε1 ＋ε2 −２φ（ε1 −ε2 ）〕ε1 ／〔２ε1 ＋ε2 −φ（ε1 −ε2 ）〕 ・・・（２）
【００４２】図８の（３）は、導電体１２，１３の各側
壁に対して接続する状態に固体よりなる物質２１を設置
した例であって、導電体１２，１３に対して固体よりな
る物質２１と空洞１５とがいわゆる並列に配置されたも
のである。以下、この例を並列モデルという。したがっ
て、並列モデルにおける導電体１２，１３間の実効的な
比誘電率εは（３）式で表せる。
【００４３】
【数３】 ε＝（１−φ）／ε1 ＋φε2 ・・・（３）
【００４４】また図９には、上記図８の（１），（２）
および（３）のそれぞれで説明した導電体１２，１３間
の実効的な比誘電率εを示す。図では、縦軸に実効的な
比誘電率εを示し、横軸に固体よりなる物質の体積分率
φを示す。上記図９では、一例として、いわゆる理想真
空の比誘電率ε1 ＝１と酸化ケイ素（ＳｉＯ2 ）の比誘
電率ε2 ＝４とを用いている。
【００４５】前記図８の（１）によって説明した、空洞
１５内に設置された固体よりなる物質が導電体１２，１
３の側壁に対してほぼ平行に設置した直列モデルは、図
９に示すように破線で示され、最小の実効的な比誘電率
εを半導体集積回路装置に与えることが分かる。
【００４６】次に図１０と図１１とを用いて、前記図８
の（１）に示した直列モデルの実施例を説明する。
【００４７】図１０の（１），（２）は、導電体１２，
１３間に空洞１５が形成され、この空洞１５内に固体よ
りなる物質２１が導電体１２，１３の側壁に対してほぼ
平行に設置されている二例である。以下、固体よりなる
物質２１はスペーサ３１と呼ぶことにする。そして空洞
１５に占めるスペーサ３１の体積は、スペーサ３１の設
置数やスペーサの幅等によって、適宜選択される。また
上記スペーサ３１は、金属でも非金属でも良く、また、
有機物でも無機物でもよい。
【００４８】次に、導電体１２，１３間の実効誘電率ε
e と空洞１５内のスペーサ３１の体積分率φとの関係を
図１１に示す。図では、空洞１５内の圧力は１ｎｍ〜１
００Ｐａ程度の高真空状態とし、スペーサ３１（図１０
参照）が金属（ε2 ＝∞）の場合と酸化ケイ素（ε2 ＝
４）の場合を代表的に示している。
【００４９】図１１に示すように、いずれの場合におい
ても、スペーサ３１の体積分率φが０．５（５０％）以
下では導電体１２，１３間の実効誘電率εe はおよそ１
〜２程度になった。以下、説明文中では体積分率を％で
記述する。また将来の半導体集積回路装置が必要とする
導電体１２，１３間の実効誘電率εe はおよそ２程度で
あるから、スペーサ３１の体積分率を以下の値にするこ
とによって、導電体１２，１３間の容量を格段に低減で
きる。
【００５０】例えば、スペーサ３１が金属または比誘電
率が８以上５０００以下の物質からなる構成では、空洞
１５に対してスペーサ３１は少なくとも存在しかつ空洞
１５の容積の５０％以下の体積を占めるものとして、ス
ペーサ３１の体積分率を決めた。なお、比誘電率が８以
上５０００以下の物質としては、例えばニオブ酸リチウ
ム（ＬｉＮｂＯ3 ）、ジルコン酸チタン酸ランタン鉛
（ＰＬＺＴ）、チタン酸バリウム（ＢａＴｉＯ3 ）等が
ある。また、スペーサ３１が酸化ケイ素（ＳｉＯ2 ）ま
たは酸化アルミニウムまたは比誘電率が１より大きく８
以下の物質からなる構成では、空洞１５に対してスペー
サ３１は少なくとも存在しかつ空洞１５の容積の７０％
以下の体積を占めるものとして、スペーサ３１の体積分
率を決めた。
【００５１】上記のようにスペーサ３１の体積分率を決
定したことによって、導電体１２，１３間の実効的な比
誘電率はおよそ１〜２程度になった。
【００５２】また、上記説明した空洞１５内に設けられ
るスペーサ３１は、複数の物質からなる対称性を持つ多
層構造もしくは超格子構造、または複数の物質からなる
対称性を持たない多層構造もしくは超格子構造、または
材料の組成が連続的にもしくは不連続的に変化する構造
であってもよい。また上記スペーサは導電体に接してい
てもよい。
【００５３】ここでは、スペーサが導電体に接してお
り、材料の組成が連続的に変化する構造の製造方法の一
例を図１２によって説明する。図１２に示すように、第
１層間絶縁膜１１上に導電体１２，１３を形成した後、
例えばＣＶＤ法によって、導電体１２，１３の表面には
高品質な酸化ケイ素（ＳｉＯ2 ：ε＝４）膜１８を形成
した。そして空洞１５側に近づくにつれて、比誘電率が
４より小さくなるような酸化ケイ素（ＳｉＯ2 ）を出発
材料にした絶縁材料からなる絶縁膜１９を形成した。こ
の絶縁膜１９は、例えば、ＣＶＤ法による成膜におい
て、酸化ケイ素（ＳｉＯ2 ）にフッ素（Ｆ）やホウ素
（Ｂ）、さらにはそれに微量のリン（Ｐ）が連続的また
は段階的に添加されるようにこのＣＶＤの原料ガスを調
整することによって、比誘電率が連続的または段階的に
変化するようにしたものである。
【００５４】例えばフッ素（Ｆ）を添加するならば、Ｃ
ＶＤ原料ガスには、例えばモノシラン（ＳｉＨ4 ）とジ
フロロシラン（ＳｉＨ2 Ｆ2 ）とを用いる。そして両者
の流量比を連続的または段階的に変えることによって、
比誘電率が連続的または段階的に変化する絶縁膜１９を
形成した。またホウ素（Ｂ）やリン（Ｐ）を添加した絶
縁膜１９を形成するならば、上記原料ガスの他に、例え
ばジボラン（Ｂ2 Ｈ6 ）やホスフィン（ＰＨ3 ）を添加
すればよい。
【００５５】このように形成した酸化ケイ素膜１８と絶
縁膜１９とで、導電体１２，１３の側部にスペーサ３１
を形成した。そしてＣＶＤ法によって、導電体１２，１
３とスペーサ３１との上部に第２層間絶縁膜１４を形成
することによって、スペーサ３１間に空洞１５を形成し
た。この場合、導電体１２，１３間でスペーサ３１を構
成する絶縁材料の比誘電率と空洞１５の容量は、導電体
１２，１３間の実効的な比誘電率が概ね２程度になるよ
うに決めた。
【００５６】上記説明では、スペーサ３１の組成が連続
的または段階的に変化する例を説明したが、上記スペー
サ３１は、複数の物質からなる対称性を持つ多層構造も
しくは超格子構造、または複数の物質からなる対称性を
持たない多層構造もしくは超格子構造であってもよい。
【００５７】上記第２の実施形態の一例で説明したスペ
ーサ３１は、導電体１２，１３間の実効的な比誘電率を
わずかに増加させるが、その影響は小さく、空洞１５の
機械的強度を高める有効な作用を有する。特に、導電体
１２，１３間の間隔が広い部分では、空洞１５を安定し
て形成する作用を有する。
【００５８】ところで、半導体集積回路装置が熱を被っ
た場合には、上記説明した高真空状態（例えば雰囲気圧
が１ｎＰａ〜１００Ｐａ程度）よりなる空洞１５内には
第１層間絶縁膜１１や第２層間絶縁膜１４からガスが放
出される場合がある。このガスは、例えば、水蒸気やＯ
Ｈ基である。そのため、導電体１２，１３が、例えばア
ルミニウムあるいはアルミニウム合金からなる場合に
は、そのガスによって導電体１２，１３が腐食される場
合がある。そこで第３の実施形態として、例えば導電体
１２，１３の腐食を防止する構成およびその製造方法の
一例を以下に説明する。
【００５９】この第３の実施形態の構成としては、図１
３の概略構成断面図に示すように、上記空間１５の内部
に、吸着作用やゲッタリング作用を持つ物質（以下、吸
着媒４１という）として、例えば活性炭，シリカゲル，
ゼオライト，アルミナ（例えば活性アルミナ）のうちの
少なくとも１種類からなる吸着媒４１を設けたものであ
る。この吸着媒４１は上記図１０によって説明したスペ
ーサ３１を兼ねることも可能である。
【００６０】上記吸着媒４１が活性炭で形成されている
場合には例えば水蒸気や気体を吸着し、シリカゲルで形
成されている場合には例えば水分を吸着し、ゼオライト
で形成されている場合には例えば水分，イオンを吸着
し、活性アルミナで形成されている場合には例えば気体
や液体からの蒸気を吸着する。そのため、上記のように
空洞１５内に設置された吸着媒４１は、空洞１５内に存
在しかつ導電体１２，１３を腐食させる気体や蒸気等を
吸着するために、導電体１２，１３の腐食や劣化が防止
される。よって、半導体集積回路層装置の信頼性が向上
する。
【００６１】また上記吸着媒４１は、空洞１５側や先に
説明したスペーサ（３１）の表面側に形成することも可
能である。さらには、例えば活性炭、シリカゲル、ゼオ
ライト、アルミナ（例えば活性アルミナ）のうちの１種
類または複数種類からなる吸着媒（図示省略）を形成し
てもよい。このように複数種類で吸着媒４１を形成する
際には、空洞１５内に存在する複数の吸着質のそれぞれ
を最も吸着するような物質で形成することが望ましい。
【００６２】なお、上記吸着媒４１は、それぞれ、吸着
する物質（以下、吸着質という）を選択する固有の能力
や吸着する固有の力の強さを持っているので、空洞１５
に存在する吸着質の種類や量によって、適切な吸着媒４
１を選択しなければならない。しかも吸着媒４１の多く
は、常圧（１気圧）かつ室温（例えば２３℃）近傍もし
くはそれ以下の温度で吸着質を吸着し、１００℃〜２０
０℃の温度で吸着質を離脱する。例えばシリカゲルにお
いては、その表面に吸着・凝縮した水は１１０℃で離脱
し、またそのマクロ孔内に吸着・凝縮した水は１５０℃
から１７０℃で離脱する。
【００６３】次いで上記構成の製造方法を上記図１３に
基づいて説明する。前記図３によって説明した製造プロ
セスと同様にして、例えば、下層の第１層間絶縁膜１１
の上に、バリアメタルとなる窒化チタンや主配線材料と
なるアルミニウム合金などをＰＶＤ法やＣＶＤ法によっ
て堆積した後、リソグラフィー技術およびエッチング技
術によりそれらをパターニングして配線となる導電体１
２，１３を形成した。導電体１２，１３の間隔が広い領
域として、例えば導電体１２，１３の間隔が導電体１
２，１３の幅より広い領域には、半導体集積回路装置が
必要とする配線のための導電体１２，１３の他に、ダミ
ーパターンとしての導電体（図示省略）を形成しておい
てもよい。
【００６４】次に、例えばＰＶＤ法またはＣＶＤ法によ
る成膜、およびリソグラフィー技術とエッチング技術に
よるパターニングによって、導電体１２，１３間の一部
（もしくは全部）に、また導電体１２，１３に対してほ
ぼ平行に、吸着作用やゲッタリング作用を持つものとし
て、例えば活性炭，シリカゲル，ゼオライト，アルミナ
（例えば活性アルミナ）のうちの少なくとも１種類から
なる吸着媒４１を設けた。次に、酸化ケイ素（Ｓｉ
Ｏ2 ）などの膜を第２層間絶縁膜１４として、吸着媒４
１を含む空洞１５の上に堆積した。
【００６５】上記第１の実施形態〜第３の実施形態で説
明した各例は、空洞１５が高真空状態の場合を扱った
が、以下に説明する第４，第５の実施形態の各例は、空
洞１５が高真空状態でない場合であって、例えば空洞１
５内に液体や気体が存在する場合である。
【００６６】まず第４の実施形態の一例として空洞内に
液体を導入した一例を、図１４の概略構成断面図によっ
て説明する。図１４に示すように、第１層間絶縁膜１１
上には、配線となる導電体１２，１３が形成され、さら
に導電体１２，１３を覆う状態に第２層間絶縁膜１４が
形成されている。そして導電体１２，１３間には各導電
体１２，１３の上下端を越える高さの空洞１５が形成さ
れている。したがって、この空洞１５は、第１層間絶縁
膜１１の上層部分にも形成されるとともに、各導電体１
２，１３の上面よりも高い部分に形成される第２層間絶
縁膜１４の下層部分にも形成されることになる。そして
上記空洞１５の高さＨは、例えば導電体１２，１３の厚
さをｈとすれば１．１ｈ≦Ｈ≦２．５ｈになっている。
【００６７】上記空洞１５の内部には、空洞１５の一部
または全部に導電体１２，１３間の絶縁性を保持する液
体５１が導入されている。この液体５１には、例えば無
定形コロイド状シリカの１種のアエロシルを液状の樹脂
に分散させたものが用いられる。上記アエロシルは、粒
子径が数ｎｍから数十ｎｍの、凝集性が低い、単分散性
の非多孔性の極微粉体であって、これを液状の樹脂に分
散させるると、粒子が線状につながり、絶縁性かつ流動
性のある吸着媒となる。
【００６８】上記のように空洞１５の内部に液体５１
（例えばアエロシルを含む液状の樹脂）が導入された配
線構造を有する半導体集積回路装置では、アエロシルが
吸着作用やゲッタリング作用を持つため、導電体１２，
１３に到達してその導電体１２，１３を腐食するような
気体（例えば水蒸気）あるいは液体（例えば水分）など
を取り込むため、導電体１２，１３の腐食や劣化を防止
し、半導体集積回路装置の信頼性を高める。
【００６９】上記のような液体５１は半導体集積回路装
置の設置状態によって、例えば空洞１５内ではその側部
に移動したりその底部に移動したりする。ここでは一例
として、前記図８（１）で示した直列モデルによって、
空洞１５の実効的な比誘電率を規定することとする。す
なわち、半導体集積回路装置の配線である導電体１２，
１３間の空洞１５は、比誘電率がε2 で空洞１５の容積
に対する体積分率がφの液体５１と、比誘電率がε1 で
空洞１５の容積に対する体積分率が１−φの高真空状態
または気体（図示省略）で満たされている状態とする。
一例として、ε1 ＝１、ε2 ＝４の場合の空洞１５の実
効的な比誘電率は、前記図９の破線で示される。
【００７０】そして将来の半導体集積回路装置が必要と
する導電体１２，１３間の実効的な比誘電率は２程度で
ある。そこで液体５１の体積と空洞１５の容積との関係
は、例えば、以下に示すように設定される。空洞１５の
一部もしくは全部に導入された液体５１の比誘電率が４
以上３５以下の場合には、その液体５１の体積が空洞１
５の容積の６５％を越えない。液体５１の比誘電率が３
以上４未満の場合には、その液体５１の体積が空洞１５
の容積の７０％を越えない。液体５１の比誘電率が２以
上３未満の場合には、その液体５１の体積が空洞１５の
容積の９０％を越えない。液体５１の比誘電率が１以上
２未満の場合には、その液体５１が少なくとも上記空洞
１５内に存在していればよい。しががって、空洞１５の
全体に液体５１が満たされていてもよい。
【００７１】次いで上記第４の実施形態の一例の製造方
法を、図１５に基づいて以下に説明する。図１５（１）
に示すように、前記第１実施例で説明したのと同様の方
法によって、シリコン基板（図示省略）に形成した下層
配線（図示省略）を覆う状態に酸化ケイ素を０．６μｍ
の厚さに堆積して第１層間絶縁膜１１を形成した。そし
て積層構造の導電体よりなる膜を形成した後、通常のリ
ソグラフィー技術とエッチング技術とによって、配線と
なる導電体１２，１３を形成する。この導電体１２，１
３の幅は、例えば３００ｎｍであり、導電体１２，１３
の間隔も３００ｎｍである。その後、エッチングによっ
て上記エッチングでは導電体１２，１３間の第１層間絶
縁膜１１の上層部を例えば１００ｎｍ程度掘り下げた。
【００７２】次に、例えばガラス状の物質を含みかつ絶
縁性を有する液体（ここでいう液体にはコロイド状物質
も含む）５１を、導電体１２，１３間の一部もしくは全
部に充填した。液体５１の充填は、予め製造された液体
を塗布した後、回転塗布技術によって充填してもよく、
または、ＣＶＤ法などによって空洞１５の内部を含む導
電体１２，１３の近傍で製造された液体を流し込む方法
（例えばリフロー法）によってもよい。なお、導電体１
２，１３間に形成されることになる空洞１５内の全部に
上記液体５１が充填された場合には、基板（図示省略）
の表面を平坦にする作用を持つことはいうまでもない。
【００７３】その後図１５の（２）に示すように、例え
ばＣＶＤ法またはスパッタリング等によって、上記導電
体１２，１３上に第２層間絶縁膜１４を形成した。この
とき、導電体１２，１３間に空洞１５が形成された。
【００７４】次に第５の実施形態の一例として導電体間
に形成した空洞内に気体を導入した一例を、図１６の概
略構成断面図によって説明する。図１６に示すように、
第１層間絶縁膜１１上には、配線となる導電体１２，１
３が形成され、さらに導電体１２，１３を覆う状態に第
２層間絶縁膜１４が形成されている。そして導電体１
２，１３間には各導電体１２，１３の上下端を越える高
さの空洞１５が形成されている。したがって、この空洞
１５は、第１層間絶縁膜１１の上層部分にも形成される
とともに、各導電体１２，１３の上面よりも高い部分に
形成される第２層間絶縁膜１４の下層部分にも形成され
ることになる。そして上記空洞１５の高さＨは、例えば
導電体１２，１３の厚さをｈとすれば１．１ｈ≦Ｈ≦
２．５ｈになっている。
【００７５】上記空洞１５の内部には、導電体１２，１
３間の絶縁性を保持する気体（図示省略）が導入されて
いる。この気体が入れられた空洞１５内の気圧は、２０
℃において１Ｐａ以上１００ｋＰａ以下となるように設
定されている。そして上記気体には、例えば六フッ化イ
オウ（ＳＦ6 ）が用いられる。
【００７６】上記のように空洞１５の内部に気体（例え
ば六フッ化イオウ）が導入された配線構造を有する半導
体集積回路装置では、六フッ化イオウが主に電子の吸着
媒となり、導電体１２，１３間の放電を防止し、半導体
集積回路装置の導電体１２，１３間の絶縁特性を向上さ
せる。
【００７７】また、半導体集積回路装置の配線である導
電体１２，１３間の空洞１５に、多孔質の物質が充填さ
れる場合には、空洞内の実効的な比誘電率は、前記図８
の（２）によって説明した（２）式で表される直並列モ
デルで表現することができる。
【００７８】すなわち、図１７に示すように、第１層間
絶縁膜１１上には、配線となる導電体１２，１３が形成
され、さらに導電体１２，１３を覆う状態に第２層間絶
縁膜１４が形成されている。そして導電体１２，１３間
には各導電体１２，１３の上下端を越える高さの空洞１
５が形成されている。したがって、この空洞１５は、第
１層間絶縁膜１１の上層部分にも形成されるとともに、
各導電体１２，１３の上面よりも高い部分に形成される
第２層間絶縁膜１４の下層部分にも形成されることにな
る。そして上記空洞１５の高さＨは、例えば導電体１
２，１３の厚さをｈとすれば１．１ｈ≦Ｈ≦２．５ｈに
なっている。
【００７９】上記空洞１５内には多孔質物質７１が充填
され、この多孔質物質７１には多数の孔７２が形成され
ている。そして上記多孔質物質７１は、例えば活性炭，
シリカゲル，ゼオライトもしくは多孔質アルミナまたは
発泡性の樹脂（例えばポリイミド類もしくはシリコーン
類）で形成されている。
【００８０】上記多孔質物質７１の固体部分は比誘電率
がε2 で空洞１５の容積に対する体積分率がφとなって
いる。一方上記多孔質物質７１内の空間（孔７２の部
分）と多孔質物質７１が充填されていない空洞１５の部
分とは比誘電率がε1 で空洞１５の容積に対する体積分
率が１−φの高真空状態または気体を含んでいる状態に
なっている。一例として、高真空状態もしくは気体を含
んでいる状態の比誘電率ε1 ＝１として、また多孔質物
質７１の固体部分が酸化ケイ素（ＳｉＯ2 ）で形成され
ているとしてその比誘電率ε2 ＝４とした場合には、導
電体１２，１３間の実効的な比誘電率は前記図９の１点
鎖線で示される。
【００８１】将来の半導体集積回路装置が必要とする導
電体１２，１３間の実効的な比誘電率は２程度である。
このような比誘電率は、以下の条件で表される。例えば
多孔質物質７１の固体部分の比誘電率を４として、空洞
１５の全部または一部分に多孔質物質７１を充填した場
合、空洞１５内に存在する高真空状態の空間または気体
が存在する空間（多孔質物質７１内の孔部分も含む）の
容積を５０％以上９９％以下にすることによって達成で
きる。なお、空間の容積が５０％に満たない場合には、
導電体１２，１３間の実効的な比誘電率は２よりも大き
くなる。また空間の容積が９９％よりも大きくなると、
多孔質物質７１の形成が困難になる。したがって、空間
の容積を上記範囲に設定した。
【００８２】上記説明では、同一層配線を構成する導電
体１２，１３間に空洞１５を形成した構成を説明した
が、例えば異なる層間に形成された配線間に上記説明し
たのと同様の空洞を形成しても、配線間の容量低減効果
が得られる。
【００８３】なお、前記空洞１５内に固体よりなる物質
を設けた半導体集積回路装置、前記空洞１５内に液体を
導入した半導体集積回路装置および前記空洞１５内に気
体を導入した半導体集積回路装置においては、図１８に
示すように、空洞１５は、導電体１２，１３の上下端を
越えて形成されたもの〔図１８の（１）〕、導電体１
２，１３の上方端を越えて形成されたもの〔図１８の
（２）〕、導電体１２，１３の下方端を越えて形成され
たもの〔図１８の（３）〕、導電体とほぼ同等の高さに
形成されたもの〔図１８の（４）〕のいずれであっても
よい。
【００８４】
【発明の効果】以上、説明したように、導電体間に各導
電体の上下端を越える空洞を設けた発明によれば、導電
体の上下端を越える部分に形成されていた絶縁体からな
る容量が無くなる。そのため、導電体間の比誘電率が小
さくなるので、導電体間の容量を低減することができ
る。また空洞が１ｎＰａ〜１００Ｐａ以下の気圧雰囲気
となっているので導電体の腐食を防止することができ
る。
【００８５】空洞の一部分に、固体よりなる物質を導電
体間の絶縁性を保持する状態に設けた発明によれば、固
体よりなる物質によって空洞の機械的強度を増すことが
できる。
【００８６】空洞に、導電体間の絶縁性を保持しかつ吸
着作用またはゲッタリング作用を有する液体または気体
を導入した発明によれば、空洞周囲から放出されるガス
が液体または気体に吸収またはゲッタリングされるの
で、導電体をそのガスによる腐食から保護することがで
きる。また、電子が放出された場合にはその電子が捕獲
されるので、導電体間の絶縁性を確保することができ
る。
【００８７】よって、本発明の配線構造を有する半導体
集積回路装置では、電気信号の伝達遅延や混信の不都合
が解消され、また導電体の腐食耐性が向上するため、信
頼性の向上が図れる。
【図面の簡単な説明】
【図１】第１の実施形態の第１例を示す概略構成断面図
である。
【図２】第１の実施形態の第２例を示す概略構成断面図
である。
【図３】空洞の製造方法に係わる実施例の製造工程図で
ある。
【図４】空洞に係わる別の製造方法の説明図である。
【図５】空洞に係わる別の製造方法の説明図である。
【図６】空洞に係わる別の製造方法の説明図である。
【図７】配線間容量と空洞の幅との関係図である。
【図８】第２の実施形態の一例を示す模式断面図であ
る。
【図９】比誘電率と固体よりなる物質の体積分率との関
係図である。
【図１０】スペーサの配置例の概略構成断面図である。
【図１１】実効誘電率とスペーサの体積分率との関係図
である。
【図１２】スペーサの製造方法の一例を示す概略構成断
面図である。
【図１３】第３の実施形態の一例を示す概略構成断面図
である。
【図１４】第４の実施形態の一例を示す概略構成断面図
である。
【図１５】第４の実施形態の一例に係わる製造方法の説
明図である。
【図１６】第５の実施形態の一例を示す概略構成断面図
である。
【図１７】多孔質物質を充填した例の概略構成断面図で
ある。
【図１８】空洞の形態の説明図である。
【図１９】従来技術の説明図である。
【図２０】課題の説明図である。
【符号の説明】
１１ 第１層間絶縁膜 １２ 導電体 １３ 導電体 １４ 第２層間絶縁
膜 １５ 空洞
フロントページの続き (72)発明者 長谷川 利昭 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】 第１絶縁膜上に形成した複数の導電体
    と、各導電体を覆う状態に形成した第２絶縁膜とよりな
    る配線構造を備えた半導体集積回路装置において、 前記導電体間に、各導電体の上下端を越えて前記第１絶
    縁膜中と前記第２絶縁膜中とに入り込む状態に空洞が設
    けられていることを特徴とする半導体集積回路装置。
  2. 【請求項２】 請求項１記載の半導体集積回路装置にお
    いて、 前記空洞は１ｎＰａ以上１００Ｐａ以下の気圧雰囲気で
    あることを特徴とする半導体集積回路装置。
  3. 【請求項３】 第１絶縁膜上に形成した複数の導電体
    と、各導電体を覆う状態に形成した第２絶縁膜とよりな
    る配線構造を備えた半導体集積回路装置において、 前記導電体間に空洞を設けるとともに、 前記空洞の一部分に、前記導電体間の絶縁性を保つよう
    に配設した固体よりなる物質を設けたことを特徴とする
    半導体集積回路装置。
  4. 【請求項４】 請求項３記載の半導体集積回路装置にお
    いて、 前記固体よりなる物質は吸着作用およびゲッタリング作
    用のうち少なくとも何方か一方の作用を有するものであ
    ることを特徴とする半導体集積回路装置。
  5. 【請求項５】 請求項３記載の半導体集積回路装置にお
    いて、 前記空洞は１ｎＰａ以上１００Ｐａ以下の気圧雰囲気で
    あることを特徴とする半導体集積回路装置。
  6. 【請求項６】 請求項４記載の半導体集積回路装置にお
    いて、 前記空洞は１ｎＰａ以上１００Ｐａ以下の気圧雰囲気で
    あることを特徴とする半導体集積回路装置。
  7. 【請求項７】 第１絶縁膜上に形成した複数の導電体
    と、各導電体を覆う状態に形成した第２絶縁膜とよりな
    る配線構造を備えた半導体集積回路装置において、 前記導電体間に空洞を設けるとともに、 前記空洞の一部または全部に前記導電体間の絶縁性を保
    つ液体よりなる物質が導入されていることを特徴とする
    半導体集積回路装置。
  8. 【請求項８】 請求項７記載の半導体集積回路装置にお
    いて、 前記空洞の一部分に、前記導電体間の絶縁性を保つよう
    に配設した固体よりなる物質を設け、 かつ前記空洞の一部または全部に前記導電体間の絶縁性
    を保つ液体よりなる物質が導入されていることを特徴と
    する半導体集積回路装置。
  9. 【請求項９】 請求項８記載の半導体集積回路装置にお
    いて、 前記固体よりなる物質は吸着作用およびゲッタリング作
    用のうち少なくとも何方か一方の作用を有するものであ
    ることを特徴とする半導体集積回路装置。
  10. 【請求項１０】 請求項７記載の半導体集積回路装置に
    おいて、 前記液体は吸着作用およびゲッタリング作用のうちの少
    なくとも何方か一方の作用を有するものであることを特
    徴とする半導体集積回路装置。
  11. 【請求項１１】 請求項８記載の半導体集積回路装置に
    おいて、 前記液体は吸着作用およびゲッタリング作用のうちの少
    なくとも何方か一方の作用を有するものであることを特
    徴とする半導体集積回路装置。
  12. 【請求項１２】 請求項９記載の半導体集積回路装置に
    おいて、 前記液体は吸着作用およびゲッタリング作用のうちの少
    なくとも何方か一方の作用を有するものであることを特
    徴とする半導体集積回路装置。
  13. 【請求項１３】 第１絶縁膜上に形成した複数の導電体
    と、各導電体を覆う状態に形成した第２絶縁膜とよりな
    る配線構造を備えた半導体集積回路装置において、 前記導電体間に空洞を設けるとともに、 前記空洞に前記導電体間の絶縁性を保つ気体よりなる物
    質が導入されていることを特徴とする半導体集積回路装
    置。
  14. 【請求項１４】 請求項１３記載の半導体集積回路装置
    において、 前記空洞の一部分に、前記導電体間の絶縁性を保つよう
    に配設した固体よりなる物質を設け、 前記空洞に前記導電体間の絶縁性を保つ気体よりなる物
    質が導入されていることを特徴とする半導体集積回路装
    置。
  15. 【請求項１５】 請求項１４記載の半導体集積回路装置
    において、 前記固体よりなる物質は吸着作用およびゲッタリング作
    用のうち少なくとも何方か一方の作用を有するものであ
    ることを特徴とする半導体集積回路装置。
  16. 【請求項１６】 請求項１３記載の半導体集積回路装置
    において、 前記気体は吸着作用またはゲッタリング作用のうちの少
    なくとも何方か一方の作用を有するものであることを特
    徴とする半導体集積回路装置。
  17. 【請求項１７】 請求項１４記載の半導体集積回路装置
    において、 前記気体は吸着作用またはゲッタリング作用のうちの少
    なくとも何方か一方の作用を有するものであることを特
    徴とする半導体集積回路装置。
  18. 【請求項１８】 請求項１５記載の半導体集積回路装置
    において、 前記気体は吸着作用またはゲッタリング作用のうちの少
    なくとも何方か一方の作用を有するものであることを特
    徴とする半導体集積回路装置。
JP20983195A 1995-08-18 1995-08-18 半導体集積回路装置 Expired - Fee Related JP3399173B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20983195A JP3399173B2 (ja) 1995-08-18 1995-08-18 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20983195A JP3399173B2 (ja) 1995-08-18 1995-08-18 半導体集積回路装置

Publications (2)

Publication Number Publication Date
JPH0964172A true JPH0964172A (ja) 1997-03-07
JP3399173B2 JP3399173B2 (ja) 2003-04-21

Family

ID=16579345

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20983195A Expired - Fee Related JP3399173B2 (ja) 1995-08-18 1995-08-18 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JP3399173B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6054381A (en) * 1997-06-20 2000-04-25 Nec Corporation Semiconductor device, and method of manufacturing same
US6303487B1 (en) 1998-12-03 2001-10-16 Nec Corporation Method for forming an air gap in an insulating film between adjacent interconnection conductors in a semiconductor device
WO2001095390A1 (fr) * 2000-06-02 2001-12-13 Sumitomo Precision Products Co., Ltd. Dispositif semi-conducteur et son procede de fabrication
JP2006269925A (ja) * 2005-03-25 2006-10-05 Toshiba Corp 半導体装置およびその製造方法
JP2007088439A (ja) * 2005-08-19 2007-04-05 Infineon Technologies Ag 導体トラック配列およびその製造方法
WO2009104233A1 (ja) * 2008-02-18 2009-08-27 パナソニック株式会社 半導体装置及びその製造方法
JP2014183094A (ja) * 2013-03-18 2014-09-29 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP2017005227A (ja) * 2015-06-16 2017-01-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6054381A (en) * 1997-06-20 2000-04-25 Nec Corporation Semiconductor device, and method of manufacturing same
US6303487B1 (en) 1998-12-03 2001-10-16 Nec Corporation Method for forming an air gap in an insulating film between adjacent interconnection conductors in a semiconductor device
WO2001095390A1 (fr) * 2000-06-02 2001-12-13 Sumitomo Precision Products Co., Ltd. Dispositif semi-conducteur et son procede de fabrication
JP2002057215A (ja) * 2000-06-02 2002-02-22 Sumitomo Precision Prod Co Ltd 半導体装置及びその製造方法
JP2006269925A (ja) * 2005-03-25 2006-10-05 Toshiba Corp 半導体装置およびその製造方法
JP2007088439A (ja) * 2005-08-19 2007-04-05 Infineon Technologies Ag 導体トラック配列およびその製造方法
JP2011129939A (ja) * 2005-08-19 2011-06-30 Infineon Technologies Ag 導体トラック配列の製造方法
WO2009104233A1 (ja) * 2008-02-18 2009-08-27 パナソニック株式会社 半導体装置及びその製造方法
JP2014183094A (ja) * 2013-03-18 2014-09-29 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP2017005227A (ja) * 2015-06-16 2017-01-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP3399173B2 (ja) 2003-04-21

Similar Documents

Publication Publication Date Title
KR100337580B1 (ko) 반도체장치및그제조방법
CN1123920C (zh) 制造双重镶嵌接触窗的方法
US5646440A (en) Interlayer dielectric structure for semiconductor device
US5759913A (en) Method of formation of an air gap within a semiconductor dielectric by solvent desorption
US5691573A (en) Composite insulation with a dielectric constant of less than 3 in a narrow space separating conductive lines
GB2260645A (en) Semiconductor memory device and fabricating method therefor
US5668038A (en) One step smooth cylinder surface formation process in stacked cylindrical DRAM products
JP2973905B2 (ja) 半導体装置の製造方法
US7795133B2 (en) Semiconductor device and method of manufacturing the same
KR100708035B1 (ko) 유기막의 에칭방법, 반도체장치의 제조방법 및 패턴형성방법
KR100292393B1 (ko) 반도체장치및그제조방법
JP3399173B2 (ja) 半導体集積回路装置
US5972789A (en) Method for fabricating reduced contacts using retardation layers
KR100382872B1 (ko) 다공질 층간절연막을 가지는 반도체 장치의 제조방법
US20090072402A1 (en) Semiconductor device and method of fabricating the same
KR19990061043A (ko) 반도체 소자의 금속배선 형성방법
KR20010021305A (ko) 평탄한 레벨간 절연층을 구비한 집적 회로 제조 방법
US7351653B2 (en) Method for damascene process
US5804498A (en) Method of making an underlayer to reduce pattern sensitivity of ozone-TEOS
CN114203625A (zh) 半导体器件及其制造方法
US12424555B2 (en) Semiconductor structure and semiconductor device
KR20010010170A (ko) 커패시터의 전극 제조 방법
JPH05299517A (ja) 半導体装置の製造方法
KR100459063B1 (ko) 반도체 소자의 금속 배선의 층간 절연막 제조 방법
KR100762844B1 (ko) 반도체장치의 제조 방법

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080221

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090221

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100221

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees