JP2017102123A - センサおよびセンサの製造方法 - Google Patents

Abstract

【課題】好適なセンサおよびセンサの製造方法を提供すること。
【解決手段】センサの製造方法であって、方法は、第１の加工施設において、基板上にセンサの１つ以上のコンポーネントを形成することと、第２の加工施設において、基板上に、または１つ以上のコンポーネントにわたって、磁気抵抗センサ等のセンサ層を蒸着することとを含む。したがって、そうでなければ磁気抵抗材料の蒸着が与える汚染効果が、第２の加工施設に限定され得、より高度な加工設備および技術が第１の加工施設において採用され得ることを可能にする。
【選択図】図３

Description

本開示は、磁気抵抗センサ、温度センサ、および赤外線検出器等のセンサ、ならびにセンサの製造に関する。

異方性磁気抵抗（ＡＭＲ）センサ等の既知の種類のセンサの製造中、パーマロイ等の磁気抵抗材料の薄膜は、半導体基板上に蒸着される。次いで、複数の導電ストリップ（短絡バーまたはバーバーポールとして一般的に既知である）が、例えば、センサが外部磁場の方向に応答するように磁気抵抗材料をバイアス点に設定するように、その磁場への応答を修正するために、磁気抵抗材料にわたって形成される。同様に、磁気抵抗材料への接続が、磁気抵抗材料にわたって形成される。

かかるプロセスの問題は、パーマロイの成分、ニッケルおよび鉄が、半導体加工において望ましくない可能性があることである。多くの加工プロセスに対して、ニッケルおよび鉄は、汚染物質であり、それは、半導体材料の電気特性を不利に変化させ得る。パーマロイは、加工ツールを汚染し、それらを任意の他のプロセスで使用不可能な状態にし得る。さらに、かかる汚染物質は、関係のない集積回路の加工等、加工施設全体にわたって、プロセスの結果に影響を与える他のツールに広がり得る。さらに、集積回路を製造するための加工施設および機械は高価である。したがって、多目的施設の所有者は、かかる汚染金属の導入または使用を許可することはほとんどない。

これらの問題を克服するために、ニッケルおよび鉄汚染物質を他の集積回路を製造するために使用される環境から離すために、特別な磁気抵抗センサ専用の加工施設、いわゆる「汚染された加工施設（ｄｉｒｔｙ ｆａｂ）」が建設され得る。これらの専用の加工施設は、建設が高価であり、置き換えおよび更新はほとんどされず、それは、そうすることの出費がしばしば、磁気抵抗センサからの収入を上回るためである。結果として、かかるセンサの加工のために使用される施設はしばしば、古い設備を使用しており、それは現代の製造施設で利用可能なものほど良好ではない、センサ内の形状およびコンポーネント配置を引き起こし得る。その結果として、デバイス性能は、形状に依存するとき低下し得る。

センサを形成する金属または合金層が汚染するかどうかにかかわらず、かかる層への接続は、問題となり得る。

本開示の第１の態様に従って、
基板と、
複数の短絡バーと、
基板および複数の短絡バーにわたって形成され、短絡バーと当接し、電気的に接触している、少なくとも１つの磁気抵抗素子と、
を備える、磁気抵抗センサが提供される。

第１の態様によると、磁気抵抗素子は、短絡バーの上に直接蒸着され、それと電気的に接触しているため、磁気抵抗素子の蒸着に先行する全てのプロセスステップは、磁気抵抗素子の汚染材料に曝露されない第１の加工施設において実施され得る。この第１の加工施設は、概念上、「汚染されていない（ｃｌｅａｎ）」施設と見なされ得る。磁気抵抗層の蒸着に先行するプロセスステップは、パターニング、エッチング、ドーピング、および熱拡散、または半導体デバイスを製造するための既知の任意の他のプロセス等のプロセスを使用した、トランジスタ、集積回路、および相互接続導体の形成を含み得る。磁気抵抗素子の蒸着は、センサの加工のための処理ステップの大部分が完了した後、第２の場合によっては専用の施設で実施され得る。この施設は、それが、通常加工業の所有者がそれらの施設内で使用することを望まない材料を取り扱うため、「汚染されている（ｄｉｒｔｙ）」と見なされ得る。結果として、集積回路は、センサと同じ半導体ウエハ上で加工され得る。これは、トランジスタ、金属コネクタ、および短絡バーが、現代の製造施設で利用可能な処理ステップを使用して定義され得、コンポーネントの形状および分解能のより良好な制御を提供し、それが、改良された性能を提供し得ることを意味する。例えば、短絡バーの位置決めのより正確な制御は、感度（例えば、より薄いバーはセンサ感度を向上させ得る）および直線性の観点から、改良されたセンサ性能をもたらす。

短絡バーは、短絡バーがトレンチの形状によって画定されるように、誘電体材料（または少なくとも、抵抗が磁気抵抗素子のものよりも有意に大きい材料。したがって、低濃度ドープまたは非ドープ半導体もまたこの役割を果たし得る）中にトレンチを形成し、トレンチ中および周囲に金属を蒸着し、次いで、平坦化または研磨技術を使用する等して、金属の最上部分をエッチングおよび／または機械的に除去することによって形成され得る。かかるプロセスは、誘電体中のトレンチの形成が概して、金属のパターニングウェットエッチングのみによって短絡バーを形成するよりも高い精度で行われ得るため、有利であり得る。したがって、これらの実施形態において、磁気抵抗素子がそれらにわたって蒸着されるまで、短絡バーが全ての他のコンポーネントから電気的に絶縁されるということになる。

磁気抵抗素子は、パーマロイ等の材料の単層であってもよい。あるいは、磁気抵抗層は、他の磁気抵抗材料で作られてもよい。しかしながら、本発明は、単層または単一材料に限定されない。したがって、例えば、３層構造等の他の構造が、センサ層として形成されてもよい。例えば、Ｆｅ／Ｃｒ／Ｆｅ３層構造が巨大磁気抵抗を示す。

集積回路の生産で使用される高温拡散およびアニーリングステップは、パーマロイの品質およびその磁化方向に悪影響を及ぼす傾向がある。半導体デバイスが磁気抵抗素子の蒸着前に加工されるとき、磁気抵抗材料は、外部の高温処理ステップを受ける必要がない。

ある特定の実施形態によると、第１の導体は、磁気抵抗素子の第１の端部を第１の電気的ノードに接続し、第２の導体は、磁気抵抗素子の第２の端部を第２の電気的ノードに接続する。少なくとも１つの短絡バーが、第１および第２の導体の間に配置され得る。第１および第２の導体は、磁気抵抗素子の下の層に形成され、金属ビアによってそれに接続されてもよい。

多くの実施形態において、センサは、磁気抵抗素子にわたって形成される、絶縁層をさらに備える。絶縁層は、ポリイミドから形成されてもよい。他の絶縁体が使用され得る。

いくつかの実施形態において、短絡バーは、互いに実質的に平行であり、磁気抵抗素子の下の領域、またはその少なくとも第１の感知領域全体にわたって、ほぼ等間隔で離間している。

ある特定の実施形態によると、磁気抵抗素子の磁化ベクトル
は、短絡バーの個々の縦軸に対して約３５°〜５５°の間の角度、好ましくは４５°の角度をなす。これらの角度は、センサの動作の直線性を実質的に最大化し得る。言い換えれば、短絡バーは、磁気抵抗素子の磁化容易軸に対して角度がある。

一実施形態において、短絡バーは、タングステンで作られる。タングステンは、高い伝導性を提供する。あるいは、短絡バーは、銅、アルミニウム、またはその合金等、別の金属で作られてもよい。同様に、磁気抵抗素子を他の導体に接続するビアは、タングステンおよび／または銅もしくはアルミニウム等の別の金属で作られてもよい。

磁気センサはさらに、磁気抵抗素子に、電気的に制御された磁場を提供するように配設される、フリップコイルを備えてもよい。フリップコイルからの磁場は、磁気センサのオフセットを低減し、感度を高めるために、磁気抵抗素子の磁化ベクトルを再調整ために使用され得る。フリップコイルからの磁場はまた、外部磁場が、フリップコイルによって既知の切替速度で生成される磁場に対して、連続して加法的および減法的であるモードで、センサが使用されることを可能にし得る。したがって、信号処理技術は、背景雑音から外部磁場の影響を抽出することができる。

したがって、外部場に対するセンサの配向が既知である場合、磁場の強度を測定することができるセンサを提供することが可能である。かかるセンサは、電流測定デバイスで有用であり得る。２つ以上のセンサが使用される場合、および／または磁場の強度が既知である場合、センサに対する磁場の方向を測定することが可能である。センサは、例えば、磁気コンパスで使用され得る。

本開示の第２の態様によると、本開示の第１の態様のセンサを備える、モノリシック集積回路が提供される。

したがって、信号処理コンポーネントまたは他のコンポーネントは、集積回路中でセンサと共に製造され得る。いくつかの実施形態において、１つ以上の回路が、磁気抵抗素子からの信号を処理するために、および／またはフリップコイルを制御するために、磁気センサと一体化されてもよい。

本開示の第３の態様によると、センサの製造方法が提供され、方法は、第１の加工施設において、基板上にセンサの１つ以上のコンポーネントを形成することと、第２の加工施設において、基板上または１つ以上のコンポーネントにわたって、センサ層を蒸着することとを含む。例えば、第１の加工施設は、基板上にセンサ層を除いたセンサの１つ以上のコンポーネントを形成することができ、次いで、基板は、第２の加工施設に輸送され得る。その上にセンサが部分的に形成された基板は、第２の加工施設で受容され得、センサ層は、第２の加工施設において、１つ以上のコンポーネントにわたって蒸着され得る。

これは、磁気抵抗層等のセンサ素子が、デバイスの生産の後半の段階で蒸着されるため、有利である。その結果として、磁気抵抗層の蒸着に先行するいくつかまたは全てのプロセスステップが、センサ層を形成するために使用される材料に曝露されない加工施設で実施され得る。これらのプロセスは、センサ層の下の短絡バーの形成を含んでもよく、ここで、センサ層は、磁気抵抗層である。これらのプロセスはまた、層のパターニング、エッチング、ドーピング、蒸着、熱拡散等による、半導体デバイス（例えば、トランジスタ）または他のコンポーネントの製造のためのステップを含んでもよい。センサ層は、加工中の後半の処理ステップで蒸着されるため、集積回路等の複雑なコンポーネントは、センサと同じ半導体ウエハ上で加工されてもよい。トランジスタの生産で使用される高温拡散およびアニーリングステップは、センサ材料の品質または動作に悪影響を及ぼす可能性がある。トランジスタおよび関連デバイスは、センサ層の蒸着前に加工され得るため、センサは、かかる高温処理ステップへの曝露を回避することができる。

ある特定の実施形態によると、方法はさらに、センサ層がセンサ素子を形成する下にフリップコイルを形成することと、フリップコイルの第１の端部および第２の端部と電気的に接続している第１および第２の導体を提供することとを含む。

多くの実施形態において、複数の短絡バーは、タングステンで作られ、化学機械研磨（ＣＭＰ）およびエッチバックプロセスのうちの少なくとも１つを使用して形成される。

本開示の第４の態様によると、薄膜センサ層を有するセンサの製造方法が提供され、方法は、第１の加工施設において、センサ層を除いて、基板上にセンサの１つ以上のコンポーネントを形成することを含む。

次いで、センサは、第２の加工施設に送られてもよく、そこで、１つ以上のコンポーネント上にセンサ層を蒸着するステップが実施される。

本開示の第５の態様によると、センサの製造方法が提供され、方法は、基板上のセンサ層を除いたセンサの１つ以上のコンポーネントからなるセンサを、第２の加工施設において受容することと、第２の加工施設において、１つ以上のコンポーネントにわたって、センサ層を蒸着することとを含む。

本開示の第６の態様によると、
基板と、
回路素子を相互接続するための複数の伝導トラックを形成するようにパターニングされる、金属層と、
薄膜素子と、
金属層と薄膜素子との間の絶縁層と、
を備える、集積回路が提供され、
薄膜素子と伝導トラックのうちの選択されたものとの間の接続は、薄膜素子を他の回路コンポーネントに接続するために、絶縁層を通って延在する金属インターコネクタを介して行われ、薄膜素子は、金属インターコネクタにわたって位置付けられる。

したがって、センサ材料への比較的容易な接続を促進する標準化金属インターコネクタを提供することが可能である。
本明細書は、例えば、以下の項目も提供する。
（項目１）
磁気抵抗センサであって、
基板と、
複数の短絡バーと、
前記基板および前記複数の短絡バーにわたって形成される、少なくとも１つの磁気抵抗素子であって、前記短絡バーと当接し、電気的に接触している、前記少なくとも１つの磁気抵抗素子と、
を備える、磁気抵抗センサ。
（項目２）
前記短絡バーは、前記少なくとも１つの磁気抵抗素子の磁化容易軸に対して角度がある、項目１に記載のセンサ。
（項目３）
前記複数の短絡バーは、前記基板にわたって形成される、絶縁層に差し込まれる、項目１に記載のセンサ。
（項目４）
前記磁気抵抗素子より上に形成される、絶縁層をさらに備える、項目１に記載のセンサ。
（項目５）
前記短絡バーは、タングステンを含む、項目１に記載のセンサ。
（項目６）
前記磁気抵抗層は、パーマロイを含む、項目１に記載のセンサ。
（項目７）
前記少なくとも１つの磁気抵抗素子と少なくとも１つの他の回路素子とを相互接続するように構成される、接続層中の複数の伝導トラックをさらに備え、前記接続層は、前記基板と前記少なくとも１つの磁気抵抗素子との間に配置され、前記短絡バーが前記伝導トラックと直接、電気的に接触することを防止するために、前記短絡バーに隣接して配置される、絶縁体をさらに備える、項目１に記載のセンサ。
（項目８）
前記少なくとも１つの磁気抵抗センサを、前記伝導トラックのうちの選択されたものに接続するためのビアをさらに備え、前記ビアは、タングステンを含み、前記絶縁体を通って延在する、項目７に記載のセンサ。
（項目９）
項目１に記載のセンサを備える、半導体集積回路。
（項目１０）
センサの製造方法であって、第１の加工施設において、基板上に前記センサの１つ以上のコンポーネントを形成することと、第２の加工施設において、前記基板上に、または前記１つ以上のコンポーネントにわたって、センサ素子を蒸着することと、を含む、方法。
（項目１１）
前記第１の加工施設において、第１の誘電体層または前記基板の表面に差し込まれる、複数の短絡バーを形成することと、
第２の半導体加工施設において、
前記複数の短絡バーおよび前記第１の誘電体層または前記基板にわたって、センサ素子を蒸着することと、
を含む、項目１０に記載の方法。
（項目１２）
前記第１の加工施設において、前記センサ素子と前記基板上に形成される電子回路との間で、または外部接点に、電気的に接触するために、第１および第２の導体を形成することをさらに含む、項目１０に記載の方法。
（項目１３）
前記センサは、第１の誘電体層と第２の誘電体層とを備え、前記方法は、
前記第２の誘電体層を蒸着することと、
前記第２の誘電体層にわたって、第１の導電層を蒸着することと、
前記第１および第２の導体を形成するために、前記第１の導電層をエッチングすることと、
前記第１の誘電体層を蒸着し、前記センサ素子と接触するための前記第１および第２の導体の選択された部分を曝露するために、前記第１の誘電体層をエッチングすることと、をさらに含む、
項目１０に記載の方法。
（項目１４）
フリップコイル導電層を蒸着することと、
フリップコイルを形成するために、前記フリップコイル導電層の少なくとも一部を除去することと、
前記フリップコイルにわたって、前記第２の誘電体層を蒸着することと、
をさらに含む、項目１０に記載の方法。
（項目１５）
前記基板は、シリコンを含む、項目１０に記載の方法。
（項目１６）
前記第１の誘電体層および前記第２の誘電体層のうちの少なくとも１つは、二酸化ケイ素または窒化ケイ素を含む、項目１３に記載の方法。
（項目１７）
前記センサ素子は、パーマロイを含む、項目１０に記載の方法。
（項目１８）
前記複数の短絡バーは、タングステンを含む、項目１０に記載の方法。
（項目１９）
前記短絡バーを形成することは、前記基板または前記第１の誘電体層のうちの少なくとも１つに、複数の陥凹を形成することと、前記陥凹中にタングステンを蒸着することと、を含む、項目１１に記載の方法。
（項目２０）
前記基板または前記第１の誘電体層の表面上からタングステンを除去するために、化学機械研磨（ＣＭＰ）およびエッチバックプロセスのうちの少なくとも１つを実施することをさらに含む、項目１９に記載の方法。
（項目２１）
前記第１の加工施設において、前記半導体ウエハ上に少なくとも１つの集積回路を加工することをさらに含む、項目１０に記載の方法。
（項目２２）
前記少なくとも１つの集積回路のうちの１つ以上は、前記センサ層によって形成される感知素子からの信号を処理するように配設される、項目２１に記載の方法。
（項目２３）
集積回路であって、
基板と、
回路素子を相互接続するための複数の伝導トラックを形成するためにパターニングされる、金属層と、
薄膜素子と、
前記金属層と前記薄膜素子との間の絶縁層と、
を備え、前記薄膜素子と前記伝導トラックのうちの選択されたものとの間の接続は、前記薄膜素子を他の回路コンポーネントに接続するために、前記絶縁層を通って延在する金属インターコネクタによって行われ、前記薄膜素子は、前記金属インターコネクタにわたって位置付けられる、
集積回路。
（項目２４）
前記薄膜素子は、磁気抵抗特性を有する、項目２３に記載の集積回路。
（項目２５）
前記薄膜素子と直接電気接触およびタッチ接触して形成される、短絡バーをさらに備える、項目２４に記載の集積回路。
（項目２６）
前記短絡バーは、前記短絡バーが前記金属層中の前記複数の導体と物理的に接触しないように、前記絶縁層および前記薄膜素子によって包囲される、項目２５に記載の集積回路。
（項目２７）
前記薄膜素子は、薄膜抵抗器である、項目２３に記載の集積回路。
（項目２８）
前記薄膜素子は、少なくとも２つの材料が熱電対を形成するように、異なるゼーベック係数を有する前記少なくとも２つの材料から形成される、項目２３に記載の集積回路。
（項目２９）
前記少なくとも２つの材料のうちの少なくとも１つは、テルル化ビスマスを含む、項目２８に記載の集積回路。
（項目３０）
前記熱電対は、バッファ、増幅器、または信号処理回路のうちの少なくとも１つに接続される、項目２８に記載の集積回路。
（項目３１）
薄膜センサ層を有するセンサの製造方法であって、第１の加工施設において、前記センサ層を除いて、基板上に前記センサの１つ以上のコンポーネントを形成することを含む、方法。
（項目３２）
センサの製造方法であって、第２の加工施設において、基板上で、センサ層を除く前記センサの１つ以上のコンポーネントからなるセンサを受容することと、前記第２の加工施設において、前記１つ以上のコンポーネントにわたってセンサ層を蒸着することと、を含む、方法。

本発明の実施形態がここで、添付の図面を参照して、ほんの一例として説明される。

図１は、磁気抵抗素子にわたって短絡バーが配置された、既知の磁気抵抗センサの概略平面図である。

図２は、図１に示される磁気抵抗素子中の磁気抵抗と、磁化ベクトルと電流との間の角度との間の関係のグラフ図である。

図３は、一実施形態に従った、磁気センサの平面図である。

図４は、一実施形態に従った、磁気センサの感知素子の下にフリップコイルが配置された、磁気センサの平面図である。

図５は、図４に示されるセンサを通る断面図である。

図６は、別の実施形態に従った、センサを通る断面図である。

図７ａ〜７ｉは、一実施形態に従った、センサの製造段階を示す断面図である。 図７ａ〜７ｉは、一実施形態に従った、センサの製造段階を示す断面図である。 図７ａ〜７ｉは、一実施形態に従った、センサの製造段階を示す断面図である。 図７ａ〜７ｉは、一実施形態に従った、センサの製造段階を示す断面図である。 図７ａ〜７ｉは、一実施形態に従った、センサの製造段階を示す断面図である。 図７ａ〜７ｉは、一実施形態に従った、センサの製造段階を示す断面図である。 図７ａ〜７ｉは、一実施形態に従った、センサの製造段階を示す断面図である。 図７ａ〜７ｉは、一実施形態に従った、センサの製造段階を示す断面図である。 図７ａ〜７ｉは、一実施形態に従った、センサの製造段階を示す断面図である。

図８は、一実施形態に従った、熱電対の平面図である。

本明細書で使用される場合、「〜より上」、「〜の上」、「〜の下」等の用語は、文脈上明白に反対の指示がない限り、図面に示されるように配向された構造を指す。

上記で考察されるように、既知の異方性磁気抵抗（ＡＭＲ）センサは、半導体基板上に蒸着される、磁気抵抗材料、典型的にはパーマロイ（ＮｉＦｅ）の膜を含む。概して１に指定される従来技術のセンサが、図１に示される。磁気抵抗膜は、縦軸を有する磁気抵抗素子２を形成するために、基板上でパターニングされる。磁気抵抗素子２は、抵抗感知素子としての役割を果たす。パーマロイの磁気抵抗特性は、磁気抵抗素子２の抵抗が、磁場の存在下で約２％〜３％の間で変化することを可能にする。パーマロイの好ましい磁化配向
は、それが感知素子２の縦軸に平行するように、加工中に設定され得る。感知素子２の電気抵抗Ｒは、例えば、図２に示されるように、磁気抵抗素子２内の電流フローの方向Ｉと磁化ベクトルの配向
との間の角度θによって決まる。パーマロイの抵抗Ｒは、電流フローＩが磁化ベクトル
に平行であるとき、その最大であり、電流が磁化ベクトル
に垂直であるとき、その最小である。これは、図２に概略的に示され、図中、抵抗軸の原点は、角度θの関数として抵抗Ｒの変化を強調するために表示されていない。

センサが実質的に線形のモードで（図１に示されるように）動作することができるように、短絡バー４またはバーバーポールと称され得る金属ストリップは、図１に示されるように、概して磁気抵抗素子２の縦軸に対して４５°の角度で、磁気抵抗素子２のパーマロイ抵抗ストリップの上に、それと接触して蒸着される。接点６および７は、短絡バー４と同一平面上で素子２の両端に形成される。短絡バー４は、パーマロイ磁気抵抗素子２よりもはるかに高い伝導性を有するため、短絡バー４は、素子２の縦軸に対して実質的に４５°、磁気抵抗素子２中の電流方向を回転させる。センサ１に印加される外部磁場Ｈは、磁化ベクトル
の方向を変化させ、したがって、センサ１の抵抗を変化させる。したがって、センサ１に対する磁場の相対配向および／または大きさが測定され得る。従来、短絡バー４を形成する磁気材料および伝導性材料の蒸着、ならびにそれらのパターンニングは全て、同一加工施設において基板上で実施される。

上記の通り、パーマロイ、または加工プロセス中の汚染物質であると通常みなされる他の材料の存在により、デバイスは、「汚染された加工」施設で製造される。利用可能な機械およびプロセスは、汚染された加工施設中に存在するものに限定され、それは典型的に、「標準」またはそれ以上の現代の加工施設において見られるものと比較して旧式である。新しい半導体加工施設を設立する莫大な費用は、かかる施設が汚染物質材料の存在によって他の集積回路の製造で利用できないとき、センサデバイスの製造のために１つを建設することを非経済的にする。したがって、現在利用可能なＡＭＲセンサ技術は、デバイス寸法のダウンスケーリングおよび性能の向上が典型的には一般的な集積回路製造の動向と一致しないほど悩んでいる。

図３は、一実施形態に従った、磁気センサの平面図を示す。例示されるように、感知素子２を形成するパーマロイの薄膜は、短絡バー４にわたって位置付けられる。図３に示される短絡バー４の位置決めは、異方性磁気抵抗センサを製造する当業者の認識された常識および技術的偏見に反する。パーマロイ層の蒸着は、製造プロセスのかなり後半に実施される。したがって、同一ウエハ上のフリップコイルおよび関連コントローラに対する、短絡バー４を形成すること、誘電体層を蒸着すること、および集積回路５（アナログデジタルコンバータ、デジタルシグナルプロセッサ、電流源等）の加工さえ含む、パーマロイの蒸着までの全ての処理ステップは、「汚染されていない」、すなわち、センサ層を蒸着するために使用されず、したがって、磁気抵抗感知素子２を形成するために使用される材料を処理しない、第１の加工施設で実施され得る。次いで、デバイスは、感知素子２の蒸着のための第２の汚染された施設に移され得る。

先に述べたように、センサは概して、「フリップコイル」と称され得るコイル８が備わっている。コイル８は、感知素子２と関連付けられ、概してそれの下に加工され得る。かかる配列は、図４に概略的に示される。完成したデバイス中、コイル８が感知素子２および／または短絡バー４でショートすることを阻止するために、絶縁層がフリップコイル８にわたって形成されることが理解されるであろう。絶縁層は、二酸化ケイ素等の誘電体層であってもよい。フリップコイル８は典型的に、電流のフロー接続がコイル８に対して行われることを可能にするために、コイル８を形成する伝導トラックの両端に形成される接着パッド９（そのうちの１つのみが例示目的で示される）を有する。また、本実施例において、フリップコイル８は、磁気抵抗素子２と同心円状に配置されるため、短絡バー４の方向は、フリップコイル８からの磁場の逆方向を占めるために、他方の半分と比較してセンサの半分において逆にされる。コイル８が磁気抵抗素子２の片側に配置された場合、全ての短絡バー４が、例えば、図３に示されるように、同一配向にとどまり得る。

図５は、図４に示される磁気センサの断面図である。短絡バー４は、第１の誘電体層１４に埋め込まれ得るか、または差し込まれ得、それは、半導体基板３０にわたって提供されてもよい。例示されるように、第１の誘電体層１４は、第２の誘電体層２４にわたって提供され得る。短絡バー４は、第１の誘電体層１４に実質的に完全に差し込まれる。

任意の好適な数の短絡バー４が、誘電体層１４中に配置されてもよい。短絡バー４の数は、センサで使用される磁気抵抗材料、デバイスのサイズ、および必要とされる磁気感度等であるがこれらに限定されない、いくつかのパラメータによって決まり得る。位置決めの精度レベルは、製造中に利用される技術によって決まる。短絡バーの製造は、「標準的な」加工施設で実施され得るため、本明細書に記載される製造プロセスの利点は、短絡バー４が、利用可能な装置のより高い基準（分解能）によって、高密度および小さい形状で製造され得、より大きい最小形状で動作する、その中により古い装置を有する、「汚染された加工施設」で加工される同等の磁気抵抗センサと比較して、磁気抵抗センサの改良された性能をもたらすことである。

短絡バー４または少なくとも短絡バー４の群は、デバイスに沿って均一に電流を分布し、したがって動作の直線性を改善するために、互いに実質的に平行であり、磁気抵抗素子２に沿って等距離間隔で位置付けられる。

有利に、誘電体層１４は、その上に配置されるセンサ素子２の下面の平滑な表面、およびしたがってよく制御された形状を提供するために、窒化ケイ素層（Ｓｉ_３Ｎ_４）を含むことができる。あるいは、誘電体層１４は、ＳｉＯ_２または任意の他の好適な誘電体材料で作られ得る。

伝導トラックの端部で拡大パッド（接着パッド）として提供されてもよい電気接続６および７もまた、示されるように、基板３０上に位置付けられ得る。あるいは、電気接続は、第２の誘電体層２４に埋め込まれ得る。電気接続６および７は、磁気抵抗素子２の第１および第２の対向する端部を、外部ノード（図示せず）に接続する。

あるいは、図６に示されるように、短絡バー４のうちの１つ以上は、選択された短絡バー４ａが、関連した接続６または７と電流フロー接続しており、ビアとして機能を果たすような位置で、誘電体層１４中で蒸着されてもよい。そのような場合、動作中、電流は、接続６、７のうちの１つ、選択された短絡バー４ａ（ビアとしての機能と果す）を通って、磁気抵抗素子２へと（または磁気抵抗素子２から）流れる。

例示されるように、磁気抵抗素子２は、第１の誘電体層１４および差し込まれた短絡バー４にわたって位置付けられる。センサ素子２は、磁場中のスパッタリングまたは電子ビーム蒸着を介して蒸着され得る。磁気抵抗素子２は、図３に示されるように、薄いストリップ中に蒸着されてもよく、またはより複雑な設計において、ストリップの異なる部分がセンサのブリッジ内で異なるセンサを形成するように、蛇行経路に提供される薄いストリップ（すなわち、それはその長さよりもはるかに小さい幅を有する）として提供されてもよい。

磁気抵抗素子２の材料は、約１９％〜２１％の鉄および約７９％〜８１％のニッケルを有するパーマロイ薄膜材料であってもよい。しかしながら、他の磁気抵抗材料が利用可能であり、代替として使用されてもよい。

次いで、ポリイミド等のさらなる層２０が、磁気抵抗素子２を保護するために、それにわたって蒸着されてもよい。

磁気抵抗素子２の磁化ベクトル
は、素子の縦軸に実質的に平行になるように、製造中に事前設定されてもよい。

ベクトルの配向は、温度変動、材料不純物、センサ素子２の欠陥、および／または高い外部場への磁気抵抗層の単純な曝露によって、動作中に乱され得る。かかる変動に抵抗するために、フリップコイル８は、半導体基板３０に組み込まれてもよい。

図４〜６に示されるように、フリップコイル８は、第１の誘電体層１４の下に配置され、第２の誘電体層２４によって導体６および７から分離されてもよい。誘電体層２４中に配置される１つ以上の導体３２ａおよび３２ｂは、フリップコイル８を接着パッド９に電気的に接続し得、それは、外部ノードに接続されてもよい。電流がコイル８を通過することを可能にするために、他の接続がフリップコイル８に行われ得るが、例示目的で図５および６では省略される。フリップコイル８は、アルミニウムおよび／もしくはチタン、または任意の他の好適な伝導性材料の薄膜で作られ得る。

使用中、電流は、非永久磁場を提供するために、フリップコイル８を通過し得、それは、磁気抵抗素子２を飽和させ、磁化ベクトル
を再調整する。フリップコイル８を使用した磁化ベクトル
の周期的フリッピングは、当業者に既知のように、オフセットを減少させ、デバイスの感度を増加させ得る。弱い磁場の測定およびＡＣ結合信号処理の使用を促進するために、ボックスカー／ロックイン型信号処理動作を可能にするために、磁気抵抗ストリップの周囲の磁場に既知の時間的に変化する貢献を行うために、低減した強度の電気的に誘発された磁場が使用され得る。

この例示的な実施形態において、フリップコイル８は、第３の誘電体層２８上に配置され、それは、半導体基板３０にわたって提供される。

図７ａ〜７ｉは、図６に示されるセンサの製造の様々な段階に対応する断面図を示す。これらの図は、１つの特定の構造配置を示すが、本発明は、これに限定されず、いくつかの層が省略されるか、または代替もしくは同様の層および材料に置き換えられてもよい。

本実施例において、第３の誘電体層２８は、図７ａに示されるように、半導体基板３０上に形成される。基板３０は、シリコンまたは他の好適な半導体基板材料であってもよい。トランジスタ等の集積回路デバイスが、基板の他の場所に形成されてもよい。

本明細書に言及される第３の誘電体層２８および他の誘電体層は、二酸化ケイ素または窒化ケイ素から形成され得、熱酸化／窒化、化学蒸着（ＣＶＤ）、物理蒸着（ＰＶＤ）、または任意の他の好適な方法を介して形成されてもよい。

フリップコイル８がデバイスに組み込まれる実施形態において、導電層、例えば、アルミニウムが、図７ｂに示されるように、誘電体層２８の表面上に蒸着され、次いで、螺旋状の伝導トラックを残す量に選択的にエッチングされ得、それは、図４に概略的に示されるように、基板３０上に平面フリップコイル８を形成する。

次いで、第２の誘電体層２４は、図７ｃに示されるように、フリップコイル８の上に蒸着され得る。次いで、１つ以上のトレンチまたは開口が、第２の誘電体層２４にエッチングされ、導体３２ａ、３２ｂを形成するために、金属で充填されてもよい。導体３２ａ、３２ｂは、電流が接着パッド９からフリップコイル８に流れるための経路を提供する。同様の接続（図示せず）が、フリップコイル８を形成する螺旋状トラックのもう一方の端部に行われてもよい。

図７ｄに示されるように、導電層は、誘電体層２４上で蒸着され、磁気感知素子２の両端およびフリップコイル８を、半導体基板３０上または中の外部ノードまたは他の回路に接続するように配設される、コネクタまたは接着パッド６、７、および９を形成するようにエッチングされ得る。接着パッド６、７、および９は、アルミニウム、チタン等、またはそれらの任意の組み合わせから形成され得る。次いで、例えば、窒化ケイ素の第１の誘電体層１４が、図７ｅに示されるように、構造の上に蒸着され得る。次いで、同様に図７ｅに示されるように、短絡バー（バーバーポールおよびビア）が形成される、一連のトレンチ３３を作製するために、異方性エッチングが実施され得る。次いで、図７ｆに示されるように、導電層は、トレンチ３３を充填し、短絡バー４およびビア４ａを形成するために、誘電体層１４上に蒸着され得る。導電層は、任意の非鉄金属、例えば、アルミニウムまたはチタンから作られてもよい。タングステンが、その高い電導性により使用され得る。

フリップコイル８が磁気センサデバイスに組み込まれない実施形態において、フリップコイル８、誘電体層２４、ならびに導体３２ａおよび３２ｂの形成を説明する図７ｂ〜７ｃに示される動作は、製造プロセスから省略されてもよい。そのような場合、接着パッド６、７、および９を形成する導電層は、第３の誘電体層２８上に直接蒸着されてもよい。

短絡バー４を形成する導電層は、物理蒸着または任意の他の好適なプロセスを使用して蒸着され得る。次いで、導電層の頂部は、反応性イオンエッチング（ＲＩＥ）、化学機械研磨（ＣＭＰ）、またはこれらの組み合わせ等、任意の好適なエッチバックまたは平坦化プロセスを使用して除去されてもよい。本明細書に記載される製造プロセスの一利点は、概して「汚染された」施設では利用可能ではない化学機械研磨が、ここで、磁気抵抗センサの製造で使用され得、誘電体トレンチ中の金属短絡バーの形成を可能にすることであり得る。化学機械研磨または他のエッチバック技術は、第１の誘電体層１４にわたる金属被覆を除去し、短絡バー４およびビア４ａを第１の誘電体層１４に差し込まれたまま残す。

「汚染された加工施設」における従来の製造において、短絡バーは、金属蒸着および化学エッチングを使用して形成され、エッチングプロセスによって形状および精度が限定される。したがって、本明細書に記載される製造プロセスの利点は、例示されたダマスク模様処理等、高度な処理技術が、短絡バー寸法のスケーリングを可能にすることである。したがって、より狭い短絡バー４が実現され得、感度を高め、特徴寸法を低減する。

いったん差し込まれた短絡バー４を形成するためにエッチバックされると、第１の誘電体層１４は、図７ｇに示されるように、接着パッド７および９を曝露するようにパターンニングされてもよい。

上記の処理ステップは全て、パーマロイ処理が実行されないもの等、高精度かつ「汚染されていない」加工施設内で実行され得る。

この時点で、磁気抵抗薄膜層２を蒸着することは、異なる加工施設で行われ得る。添付の図面には示されないが、集積回路加工に利用可能な任意の数のプロセスは、磁気抵抗素子２を形成する層の蒸着前の任意の段階で行われてもよい。したがって、かかる処理の利点は、複雑な集積回路が、磁気センサと同じウエハ上で、「汚染されていない加工施設」において加工され得ることである。

パーマロイが含まれていないウエハは、「汚染された」加工施設に移され得る。次いで、磁気抵抗材料は、磁化ベクトル
の好ましい方向を設定するために、磁場の存在下で、例えば、スパッタリングまたは電子ビーム蒸着プロセスによって蒸着され、図７ｈに示されるように、短絡バー４にわたって磁気抵抗層１０を形成するように、エッチバックされ得る。磁気抵抗層２は、薄いストリップにエッチングされ得、その一実施例が図３および４に見られる。例示された実施形態において、チタンを含み得る短絡バー４は、その電流のフロー接触間のセンサ２の中間部分において下部の金属導体と接触するために、絶縁体１４を通って延在しない。

パーマロイ（ＮｉＦｅ）は、その高い透磁率、低い飽和保磁力、低い磁気歪み、および妥当な磁気抵抗により、磁気抵抗素子２に使用され得る。好適な感知特性を示す任意の他の材料が、代替的または追加的に使用され得る。

図７ｉに示されるように、ポリイミド層２０等の保護層が、環境保護を提供し、接着パッド７、９を覆われていない状態で残すために、構造にわたって蒸着およびパターニングされ得るか、または接着パッドは、後に、別個の充填プロセス中に開放され得る。

したがって、２つの加工施設間で製造プロセスを分離することが可能である。第１の製造施設は、短絡バー４等の特徴形成の強化された精度を提供することができ、一方で、第２の製造施設は、その中にそれほど高性能ではない装置を有してもよく、センサ材料、および所望に応じて、環境密封層を蒸着することができる。

本発明が、センサを形成する薄膜が磁気抵抗を示すセンサとの関連で記載されてきたが、他の膜が他のセンサを形成するために使用され得る。したがって、１つ以上の膜が、温度センサ（熱電対）または環境発電デバイスを形成するために蒸着され得る。環境発電デバイスには、容量性蓄積デバイス等の電荷蓄積デバイス、および／またはダイオード等の一方向電流のフロー回路もしくはデバイスが含まれ得る。

図８は、第１および第２の熱電対素子５０および５２への電流のフロー接続を行うために、接点４０および４２が第１の加工施設において形成されてもよく、それらは、熱電対を含有する集積回路の生産の後の段階において、接点４０および４２にわたって蒸着されてもよい、熱電対を概略的に示す。接点は、演算増幅器４４と接続していてもよい。さらなる接点４６もまた、熱電対素子５０および５２の間に接合ノードを形成するために、第１の加工施設において基板上に蒸着される。

接点４０および４２は、概念上互いに近く、熱電対の第１の端部にある。コネクタ４６は、熱電対の第２の端部にある。温度差が熱電対の第１および第２の端部の間に存在し、かつ熱電対素子５０および５２が異なるゼーベック係数を有するという条件で、電圧差が接点４０および４２の間で生じる。増幅器は、例えば、信号処理または環境発電のための他の回路に置き換えられてもよい。

熱電対素子は、任意の好適な金属を含有してもよい。それらのうちの１つは、テルル化ビスマスであってもよい。熱電対素子は、回路加工のかなり後半で蒸着され、第２の加工施設において蒸着されてもよい。

本明細書に記載される方法、システム、および／または装置は、様々な電子デバイスで実施され得る。電子デバイスの例としては、消費家電製品、消費家電製品の部品、電子検査装置等が挙げられ得るがこれらに限定されない。例示的な消費家電製品としては、無線デバイス、携帯電話（例えば、カメラ付きスマートフォン）、コンピュータ用モニタ、コンピュータ、ハンドヘルドコンピュータ、タブレットコンピュータ、携帯端末（ＰＤＡ）、電子レンジ、冷蔵庫、ステレオシステム、カセットレコーダまたはプレイヤ、ＤＶＤプレイヤ、ＣＤプレイヤ、デジタルビデオレコーダ（ＤＶＲ）、ＶＣＲ、ＭＰ３プレイヤ、ラジオ、カムコーダ、カメラ、デジタルカメラ、携帯型メモリチップ、洗濯機、乾燥機、乾燥機付き洗濯機、コピー機、ファクシミリ装置、スキャナ、多機能周辺デバイス、腕時計、時計等が挙げられ得るがこれらに限定されない。さらに、電子デバイスとしては、未完成製品が挙げられ得る。

文脈が明確に他を必要としない限り、本明細書および特許請求の範囲全体にわたって、用語「備える」、「備えること」、「含む」、「含むこと」等は、排他的または網羅的な意味とは対照的に、包含的な意味、つまり「含むがこれらに限定されない」という意味で解釈されるものとする。したがって、かかる条件語句は概して、特徴、要素、および／もしくは状態が、何らかの方法で１つ以上の実施形態に必要とされること、または１つ以上の実施形態が、著者の示唆または促しの有無にかかわらず、これらの特徴、要素、および／もしくは状態が任意の特定の実施形態に含まれるかどうか、または任意の特定の実施形態で実施されるものであるかどうかを決定するための論理を必ず含むことを意味するよう意図されていない。

概して本明細書で使用される場合、用語「結合される」または「接続される」は、直接接続され得るか、あるいは１つ以上の中間素子によって接続され得る、２つ以上の素子を指す。さらに、本出願で使用される場合、用語「本明細書に」、「上記に」、「下記に」、および同様の意味の用語は、本出願の任意の特定の部分ではなく、全体として本出願を参照するものとする。文脈が許す場合、単数または複数を使用した［発明を実施するための形態］における用語はまた、複数または単数をそれぞれ含んでもよい。２つ以上の項目のリストに関連した用語「または」は、以下の用語の解釈の全てを含むよう意図される：リスト中の項目のうちのいずれか、リスト中の項目のうちの全て、およびリスト中の項目の任意の組み合わせ。

本明細書の教示は、必ずしも上記のシステムではなく、他のシステムにも適用され得る。上記の様々な実施形態の要素および動作は、さらなる実施形態を提供するために組み合され得る。

ある特定の実施形態が記載されてきたが、これらの実施形態は、ほんの一例として示され、本開示の範囲を制限するよう意図されない。実際に、本明細書に記載される新規の方法およびシステムは、様々な他の形態で具現化されてもよい。さらに、本明細書に記載される方法およびシステムの形態の様々な省略、置換、および変更が、本開示の精神から逸脱することなく行われてもよい。添付の特許請求の範囲およびそれらの同等物は、本開示の範囲および精神内に入るように、かかる形態または修正を含むよう意図される。したがって、本発明の範囲は、添付の特許請求の範囲を参照することによってのみ定義される。

特許請求の範囲は、個々の従属請求が好ましい、米国における出願のために起草された。しかしながら、複数の従属請求が許可される他の管轄権に対して、所与の種類の従属請求は、同一種類であり、かつ最終的に共通の独立請求に従属する、全ての前述の請求項に従属すると推定されるものであり、これは明らかに、技術的に実行可能ではない。

Claims (15)

1. センサの製造方法であって、第１の加工施設において、基板上に前記センサの１つ以上のコンポーネントを形成することと、第２の加工施設において、前記基板上に、または前記１つ以上のコンポーネントにわたって、センサ素子を蒸着することと、を含む、方法。
2. 前記第１の加工施設において、第１の誘電体層または前記基板の表面に差し込まれる、複数の短絡バーを形成することと、
   第２の半導体加工施設において、
   前記複数の短絡バーおよび前記第１の誘電体層または前記基板にわたって、センサ素子を蒸着することと、
   を含む、請求項１に記載の方法。
3. 前記第１の加工施設において、前記センサ素子と前記基板上に形成される電子回路との間で、または外部接点に、電気的に接触するために、第１および第２の導体を形成することをさらに含む、請求項１に記載の方法。
4. 前記センサは、第１の誘電体層と第２の誘電体層とを備え、前記方法は、
   前記第２の誘電体層を蒸着することと、
   前記第２の誘電体層にわたって、第１の導電層を蒸着することと、
   前記第１および第２の導体を形成するために、前記第１の導電層をエッチングすることと、
   前記第１の誘電体層を蒸着し、前記センサ素子と接触するための前記第１および第２の導体の選択された部分を曝露するために、前記第１の誘電体層をエッチングすることと、をさらに含む、
   請求項１に記載の方法。
5. フリップコイル導電層を蒸着することと、
   フリップコイルを形成するために、前記フリップコイル導電層の少なくとも一部を除去することと、
   前記フリップコイルにわたって、前記第２の誘電体層を蒸着することと、
   をさらに含む、請求項１に記載の方法。
6. 前記基板は、シリコンを含む、請求項１に記載の方法。
7. 前記第１の誘電体層および前記第２の誘電体層のうちの少なくとも１つは、二酸化ケイ素または窒化ケイ素を含む、請求項４に記載の方法。
8. 前記センサ素子は、パーマロイを含む、請求項１に記載の方法。
9. 前記複数の短絡バーは、タングステンを含む、請求項１に記載の方法。
10. 前記短絡バーを形成することは、前記基板または前記第１の誘電体層のうちの少なくとも１つに、複数の陥凹を形成することと、前記陥凹中にタングステンを蒸着することと、を含む、請求項２に記載の方法。
11. 前記基板または前記第１の誘電体層の表面上からタングステンを除去するために、化学機械研磨（ＣＭＰ）およびエッチバックプロセスのうちの少なくとも１つを実施することをさらに含む、請求項１０に記載の方法。
12. 前記第１の加工施設において、前記半導体ウエハ上に少なくとも１つの集積回路を加工することをさらに含む、請求項１に記載の方法。
13. 前記少なくとも１つの集積回路のうちの１つ以上は、前記センサ層によって形成される感知素子からの信号を処理するように配設される、請求項１２に記載の方法。
14. 薄膜センサ層を有するセンサの製造方法であって、第１の加工施設において、前記センサ層を除いて、基板上に前記センサの１つ以上のコンポーネントを形成することを含む、方法。
15. センサの製造方法であって、第２の加工施設において、基板上で、センサ層を除く前記センサの１つ以上のコンポーネントからなるセンサを受容することと、前記第２の加工施設において、前記１つ以上のコンポーネントにわたってセンサ層を蒸着することと、を含む、方法。