JPH11150181A

JPH11150181A - 半導体装置の製造方法

Info

Publication number: JPH11150181A
Application number: JP33121297A
Authority: JP
Inventors: Akihiro Yaoita; 明弘矢尾板
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1997-11-14
Filing date: 1997-11-14
Publication date: 1999-06-02

Abstract

(57)【要約】【課題】半導体装置の製造過程において混入する鉄、ニ
ッケルなどの重金属汚染物質を半導体素子部から除去し
て歩留まりの低下を防ぐ製造方法の提供。【解決手段】素子分離の酸化膜を形成する際に使用され
る、耐酸化膜であるシリコン窒化膜をマスクとして、イ
オン注入を行う。このイオン注入のエネルギーは、イオ
ンの投影飛程距離がシリコン窒化膜厚を超えない範囲と
する。素子分離膜形成の際のバーズビークを利用するた
め、素子分離端から離れた位置にイオンの注入層が形成
され、これがゲッタリングサイトとなる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に半導体デバイスの素子特性を悪化させ
る要因となる汚染物質を素子領域から排除するゲッタリ
ング技術に関する。

【０００２】

【従来の技術】半導体装置の製造においては、種々の製
造プロセス中にＦｅやＮｉなどの重金属汚染物質が混入
し、素子特性に悪影響を及ぼすことにより、半導体デバ
イスの歩留まりを低下させることが知られている。

【０００３】この重金属汚染物質を素子領域から取り除
き、素子特性に悪影響を与えないようにする技術とし
て、半導体基板裏面に結晶欠陥や多結晶シリコン膜を形
成したり、高濃度のリンを拡散する事によって、それを
汚染物質の捕獲場所（ゲッタリングサイト）として半導
体素子に悪影響を与えないようにするゲッタリング技術
が用いられている。

【０００４】このゲッタリング技術としては、半導体基
板にゲッタリング能力を持たせること、例えば図２に示
すように、半導体基板２０１の裏面側に、多結晶シリコ
ン膜２０２を付着させ、この多結晶シリコン膜２０２中
に半導体素子中に導入された汚染物質を熱拡散により移
動させ、多結晶シリコン２０２中に取り込むことによっ
て、半導体素子に悪影響を与えないようにする方法が用
いられている。

【０００５】しかしながら、この従来の方法では、基板
表面から導入された汚染物質を基板裏面にあるゲッタリ
ングサイトへ、主として熱拡散により汚染物質を拡散さ
せる必要がある。

【０００６】近年の半導体デバイスの微細化、高集積化
に伴い、半導体製造プロセス中における熱処理が短時間
化、低温化しており、半導体の素子領域から汚染物質を
ゲッタリングサイトまで十分に拡散させることができな
くなってきている。このため、汚染物質の拡散距離が短
くとも、ゲッタリングが充分な効果を発揮することがで
きるように、ゲッタリングサイトが半導体素子の近傍に
存在することが重要になっている。

【０００７】ゲッタリングサイトを半導体素子の近傍に
形成した例として、例えば特開平８−８２６２号公報に
は、図３に示すように、素子領域のｐｎ接合部分から離
れた位置のフィールド酸化膜３０２直下領域にゲッタリ
ングサイトを設ける方法が提案されている。

【０００８】この従来の製造方法では、半導体基板３０
１上に耐酸化性膜をパターン形成した後、全面に酸化膜
を成膜し、この酸化膜を異方性エッチングして耐酸化膜
の側壁にサイドウォール酸化膜を形成する。耐酸化膜と
サイドウォール酸化膜をマスクとして、半導体基板内に
ゲッタリングサイトとなる結晶欠陥３０５を形成する。
しかる後、耐酸化膜をマスクして半導体基板を熱酸化し
て、素子分離領域３０２を形成する。その後、ゲート電
極３０４、サイドウォール３０３を形成して半導体装置
を製造する。

【０００９】一方、半導体装置には素子同志を電気的に
分離するためにＬＯＣＯＳ（ＬｏｃａｌＯｘｉｄａｔ
ｉｏｎｏｆＳｉｌｉｏｎ）法というシリコン基板を
分的に酸化する技術が使用されてきた。

【００１０】しかし、この方法だけでは、素子間の分離
が不十分であるため、「チャネルストッパー」と呼ばれ
る技術も使用されている。この技術に関しては、例えば
文献（Ｓ．Ｗｏｌｆ著、ＳＩＬＩＣＯＮＰＲＯＣＥＳ
ＳＩＮＧＦＯＲＶＬＳＩＥＲＡＶＯＬＵＭＥ I
I、ＬＡＴＴＩＣＥＰＲＥＳＳ社刊）の記載が参照さ
れる。この技術について図４を参照して説明する。

【００１１】チャネルストッパーとして素子分離領域の
下部に、ＰＭＯＳにはヒ素やリン、ＮＭＯＳにはホウ素
をイオン注入する（図４の４０５）。ＭＯＳ動作の際に
形成されるチャネルとは逆の導電型を有するようなイオ
ンを素子分離領域４０２の下部に形成することによっ
て、ＭＯＳ動作中に素子分離領域下部を通して電気的に
導通されることを防ぐ目的がある。このときのイオン注
入はドーズ量１×１０¹²〜１×１０¹³ａｔｏｍｓ／ｃｍ
²であり、その濃度の低さからゲッタリングの効果はな
いが、その効果を持たせようとする場合には、より高濃
度のイオン注入を必要とする。

【００１２】

【発明が解決しようとする課題】しかしながら、上記し
た従来技術は下記記載の問題点を有している。

【００１３】第１の問題点として、上記特開平８−８２
６２号公報に記載の製造方法においては、結晶欠陥を素
子領域から離れた位置に形成するため、サイドウォール
となる酸化膜を形成した後、半導体基板中に結晶欠陥を
形成する必要があるため、半導体デバイス製造の工程数
増加を招き、製造コストが増加する、ということであ
る。

【００１４】また、第２の問題点として、ＬＯＣＯＳ直
下に形成するチャネルストッパーを高濃度にしてゲッタ
リング効果を持たせようとした場合には、上記文献（Ｓ
ＩＬＩＣＯＮＰＲＯＣＥＳＳＩＮＧＦＯＲＶＬＳ
ＩＥＲＡＶＯＬＵＭＥII）でも記載されているよう
に、ソース／ドレインと基板との間に大きな静電容量を
生じ、ソース／ドレインと半導体基板の接合の破壊電圧
が低下する、ということでる。

【００１５】したがって本発明は、上記問題点に鑑みて
なされたものであって、その目的は、最低限の製造工程
数で、しかも半導体素子に悪影響を与えることがなく、
素子分離領域下部にゲッタリングサイトを設けることの
できる半導体装置の製造方法を提供することにある。

【００１６】

【課題を解決するための手段】前記目的を達成するた
め、本発明の半導体基板の製造方法は、半導体基板上に
耐酸化性の性質を持つ膜を堆積する工程と、その耐酸化
膜を部分的に除去する工程とを有し、当該耐酸化膜をマ
スクとして半導体基板を酸化して、素子分離領域を形成
し、上記耐酸化膜をマスクとしてイオン注入を行う事を
特徴とする。

【００１７】またこの際のイオン注入エネルギーは、当
該イオンの投影飛程距離が耐酸化膜の膜厚を超えないこ
とを特徴とする。

【００１８】

【発明の実施の形態】本発明の実施の形態について以下
に説明する。本発明の半導体装置の製造方法は、その好
ましい実施の形態において、（ａ）半導体基板上に耐酸
化性の性質を持つ膜を堆積する工程（図１（ａ）参照）
と、（ｂ）耐酸化膜を部分的に除去する工程（図１
（ｂ））と、（ｃ）前記耐酸化膜をマスクとして前記半
導体基板を酸化して素子分離領域を形成する工程（図１
（ｃ）参照）と、（ｄ）前記耐酸化膜をマスクとしてイ
オン注入を行う工程（図１（ｄ）参照）と、を含む。

【００１９】本発明の実施の形態においては、耐酸化膜
をマスクとして素子分離領域を形成した後、耐酸化膜を
マスクとして高濃度のイオン注入を行うが、この際に耐
酸化性膜の下部まで酸化が進行し、酸化膜の形状が鳥の
くちばし状になる現象（バーズビーク）を利用し（図１
（ｃ）参照）、かつイオン注入のエネルギーをイオンの
投影飛程が耐酸化膜の厚さ以下になるようにすることに
より、素子分離の酸化膜下部の一部分にのみ高濃度のイ
オンが注入された領域を作成する。

【００２０】しかる後、耐酸化性の膜を除去することに
より、イオン注入工程のみの工程数の増加で素子分離膜
の直下にゲッタリングサイトを設けることができ、しか
も、このゲッタリングサイトは、少なくともバーズビー
クの幅の分だけ半導体素子の領域から離れて形成される
ため、半導体素子の駆動に悪影響を及ぼすことがない。

【００２１】

【実施例】次に本発明の実施例について図面を参照して
詳細に説明する。

【００２２】図１は、本発明の一実施例の製造方法を工
程順を示す工程断面図である。まず図１（ａ）に示すよ
うに、半導体基板１０１上に、シリコン酸化膜１０２、
続いて耐酸化膜であるシリコン窒化膜１０３を堆積す
る。

【００２３】続いて図１（ｂ）に示すように、フォトレ
ジスト１０４を用いたパターニングにより、シリコン酸
化膜１０２、シリコン窒化膜１０３を部分的に除去して
半導体基板１０１を露出させ、フォトレジスト１０４の
存在した状態でチャネルストッパーの形成のためイオン
注入を行う。このときの注入エネルギーは、次に形成す
る素子分離領域の厚さによるが、例えば、素子分離領域
の厚さが３００ｎｍとすると１００ｋｅＶであり、注入
のドーズ量は１０¹²〜１０¹³ａｔｏｍｓ／ｃｍ²であ
る。なお、この時のシリコン酸化膜１０２、シリコン窒
化膜１０３は特定の厚さに限定されるものではない。通
常、シリコン酸化膜１０２は、酸化の際に応力緩和の役
割を果たすものであり、半導体基板に応力起因による結
晶欠陥が生じない限り、この膜は存在しなくともよい。

【００２４】続いて図１（ｃ）に示すように、フォトレ
ジスト１０４を除去後、１０００℃前後で酸化処理を行
い、素子分離領域１０６を形成する。この時、シリコン
窒化膜１０３の効果により、酸化が、シリコン窒化膜１
０３の下部まで進行し、いわゆるバーズビークを形成す
る。

【００２５】続いて図１（ｄ）に示すように、シリコン
窒化膜１０３をマスクとして、ホウ素のイオン注入１０
６を行う。イオン注入のエネルギーは、イオンの投影飛
程がシリコン窒化膜１０３とシリコン酸化膜１０２の合
計の厚さよりも小さくなる範囲で行う。具体的には、例
えばシリコン窒化膜１０３が２００ｎｍ、シリコン酸化
膜１０２が２０ｎｍである場合には、注入エネルギー４
０ｋｅＶ以下とする。このようなエネルギーで注入を行
うと、図に示したように、バーズビークによって素子分
離の酸化膜１０５が半導体素子部に向かって徐々に薄く
なっていく現象を利用して、その分だけ素子形成領域か
ら離れた位置に、部分的に不純物濃度の濃い領域１０７
が形成され、これが金属汚染物質のゲッタリングサイト
となる。

【００２６】なお、領域１０７はイオン注入のなされた
部分として示してあるが、構造上は図１（ｃ）の示した
ものと全く同一であり、半導体装置の駆動を阻害するも
のではない。イオン注入のドーズ量は１０¹⁴ａｔｏｍｓ
／ｃｍ²台の前半であれば、半導体基板１０１中には、
注入起因の結晶欠陥は導入されないが、結晶欠陥そのも
のをゲッタリングサイトとして利用する場合には、それ
以上の濃度で注入を行ってもよい。

【００２７】また本実施例では、注入を行うイオン種に
ついては、ボロンを例として挙げたが、フッ化ボロンや
リンでもかまわない。ただし、チャネルストッパーとし
て、反対の導電性をもつイオンを注入した場合には、ゲ
ッタリングが効果を持つように、注入の濃度をその分だ
け高くする必要がある。この場合でも、ゲッタリングの
ために形成された注入領域は一部分であるため、チャネ
ルストッパーの効果を打ち消すことはない。

【００２８】つづいて図１（ｅ）に示すように、ゲッタ
リングサイト形成のためのイオン注入終了後、シリコン
窒化膜１０３、シリコン酸化膜１０２を除去し、後は通
常の半導体デバイス作製の手順に従って、ゲート電極や
配線を作製し、デバイスを作製すればよい。それらのプ
ロセス中にデバイス作製中に混入した金属汚染物質はデ
バイス作製中の熱処理プロセスによって、本実施例によ
って形成されたゲッタリングサイトに捕獲される。

【００２９】本実施例での工程増加はイオン注入の１工
程だけであり、従来例に比べて工程の短縮がなされてい
る。

【００３０】

【発明の効果】以上説明したように、本発明によれば、
最低限の製造工程数で、しかも半導体素子に悪影響を与
えることがなく、素子分離領域下部にゲッタリングサイ
トを設けることのできる、という効果を奏する。その理
由は、本発明においては、素子分離の酸化膜を形成する
際に使用される、耐酸化膜（例えばシリコン窒化膜）を
マスクとして、イオン注入を行い、この際注入エネルギ
ーは、イオンの投影飛程距離が耐酸化膜膜厚を超えない
範囲としており、素子分離膜形成の際のバーズビークを
利用するため、素子分離端から離れた位置にイオンの注
入層が形成され、これがゲッタリングサイトとなるため
である。

【図面の簡単な説明】

【図１】本発明の一実施例の半導体装置の製造方法を工
程順に示す断面図である。

【図２】従来技術を説明するための半導体装置の断面図
である。

【図３】従来技術を説明するための半導体装置の断面図
である。

【図４】従来技術を説明するための半導体装置の断面図
である。

【符号の説明】

１０１，２０１，３０１，４０４半導体基板１０２シリコン酸化膜１０３シリコン窒化膜１０４フォトレジスト１０５チャネルストッパー用イオン注入１０６，３０２，４０２素子分離シリコン酸化膜１０７イオン注入１０８模式的に示したイオン注入領域１０９，３０３，４０３サイドウォール１１０，３０４，４０４ゲート電極２０２多結晶シリコン３０５結晶欠陥４０５チャネルストッパーのイオン注入領域

Claims

【特許請求の範囲】

【請求項１】半導体基板上に耐酸化性の性質を持つ膜を
堆積する工程と、前記耐酸化膜を部分的に除去する工程と、を含み、前記耐酸化膜をマスクとして前記半導体基板を酸化し
て、素子分離領域を形成した後、前記耐酸化膜をマスク
としてイオン注入を行う、ことを特徴とする半導体装置
の製造方法。
【請求項２】半導体基板上に耐酸化性の性質を持つ膜を
堆積する工程と、前記耐酸化膜と前記半導体基板を部分的に除去する工程
と、を含み、前記耐酸化膜をマスクとして半導体基板を酸化して、素
子分離領域を形成した後、前記耐酸化膜をマスクとして
イオン注入を行う、ことを特徴とする半導体装置の製造
方法。
【請求項３】半導体基板上に耐酸化性の性質を持つ膜を
堆積する工程と、前記耐酸化膜と前記半導体基板を部分的に除去した後、
絶縁性の膜を堆積し素子分離領域を形成する工程と、つづいて前記耐酸化膜をマスクとしてイオン注入を行う
工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項４】前記イオン注入の際に、注入エネルギー
は、イオンの投影飛程距離が前記耐酸化膜の膜厚を超え
ないような範囲としたことを特徴とする請求項１、２、
３のいずれか一に記載の半導体装置の製造方法。
【請求項５】素子分離用の絶縁膜を形成する際に用いら
れる耐酸化膜をマスクとして、イオン注入を行い、この
際、注入エネルギーは、イオンの投影飛程距離が前記耐
酸化膜の膜厚を超えない範囲とし、前記素子分離用絶縁
膜形成の際の該絶縁膜の形状を利用し素子分離端から離
れた位置にイオンの注入層が形成され、これをゲッタリ
ングサイトとすることを特徴とする半導体装置の製造方
法。
【請求項６】前記耐酸化膜がシリコン窒化膜である、こ
とを特徴とする請求項５記載の半導体装置の製造方法。