JP2017103643A - 電力増幅回路 - Google Patents

Abstract

【課題】ゲイン特性の劣化を抑制しつつ、消費電流を低減する。【解決手段】電力増幅回路は、第１の信号がベース又はゲートに入力され第１の信号を増幅した第２の信号をコレクタ又はドレインから出力する第１の増幅トランジスタと、第１の増幅トランジスタのベース又はゲートに第１のバイアス電流を供給する第１のバイアス回路と、を備え、第１のバイアス回路は、エミッタ又はソースから第１のバイアス電流を出力する第１のトランジスタと、第１のトランジスタのエミッタ又はソースと接地との間の電気的接続を制御する第１の制御回路と、を備え、第１の制御回路は、直列に接続された第１の抵抗素子及び第１のスイッチ素子を備え、第１のスイッチ素子は、第１の電力モードの場合はオンとなり、第１の電力モードにおける出力電力より低い出力電力において動作する第２の電力モードの場合はオフとなる。【選択図】図２

Description

本発明は、電力増幅回路に関する。

携帯電話等の移動体通信機においては、基地局へ送信する無線周波数（ＲＦ：Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）信号の電力を増幅するために電力増幅回路が用いられる。電力増幅回路では、電力増幅用のトランジスタにバイアス電流を供給するためのバイアス回路が用いられる。例えば、特許文献１には、カスコードカレントミラー回路により構成されたバイアス回路を用いた電力増幅回路が開示されている。

特表２００５−５０１４５８号公報

特許文献１に開示されるバイアス回路は、エミッタからバイアス電流を出力するトランジスタ（Ｑ３）と、トランジスタ（Ｑ３）の接地側に接続されたトランジスタ（Ｑ２）とを備えている。増幅トランジスタ（Ｑ１）は、トランジスタ（Ｑ３）によって充電され、トランジスタ（Ｑ２）によって放電される。トランジスタ（Ｑ２）の放電速度は、出力電力（入力電力）が低いとき、トランジスタ（Ｑ３）の充電速度よりかなり速いか等しくなる。一方、出力電力（入力電力）が増大するほど、トランジスタ（Ｑ２）の放電速度がトランジスタ（Ｑ３）の充電速度よりも遅くなる。これにより、高出力電力時に増幅トランジスタ（Ｑ１）のベース電圧が高くなり、線形性が向上する。しかし、このバイアス回路では、低出力電力時にトランジスタ（Ｑ２）を流れる電流により、消費電流が増大することとなる。

本発明はかかる事情に鑑みてなされたものであり、電力増幅回路におけるゲイン特性の劣化を抑制しつつ、消費電流を低減する電力増幅回路を提供することを目的とする。

かかる目的を達成するため、本発明の一側面に係る電力増幅回路は、第１の信号がベース又はゲートに入力され、第１の信号を増幅した第２の信号をコレクタ又はドレインから出力する第１の増幅トランジスタと、第１の増幅トランジスタのベース又はゲートに第１のバイアス電流を供給する第１のバイアス回路と、を備え、第１のバイアス回路は、コレクタ又はドレインに電源電圧が供給され、ベース又はゲートに所定の電圧が供給され、エミッタ又はソースから第１のバイアス電流を出力する第１のトランジスタと、第１のトランジスタのエミッタ又はソースと接地との間の電気的接続を制御する第１の制御回路と、を備え、第１の制御回路は、直列に接続された第１の抵抗素子及び第１のスイッチ素子を備え、第１のスイッチ素子は、電力モードを示す制御信号に応じて、第１の電力モードの場合はオンとなり、第１の電力モードにおける出力電力より低い出力電力において動作する第２の電力モードの場合はオフとなる。

本発明によれば、電力増幅回路におけるゲイン特性の劣化を抑制しつつ、消費電流を低減する電力増幅回路を提供することができる。

本発明の一実施形態である電力増幅回路１００の構成を示す図である。 電力増幅回路１００の構成例を示す図である。 電力増幅回路１００の他の構成例を示す図である。 電力増幅回路１００の他の構成例を示す図である。 電力増幅回路１００Ａにおける消費電流のシミュレーション結果を示すグラフである。 電力増幅回路１００Ａにおけるゲイン特性のシミュレーション結果を示すグラフである。 電力増幅回路１００ＡにおけるＡＣＬＲ特性のシミュレーション結果を示すグラフである。

以下、本発明の実施の形態について、図面を参照しつつ詳細に説明する。なお、同一の要素には同一の符号を付し、重複する説明を省略する。

図１は、本発明の一実施形態である電力増幅回路１００の構成を示す図である。電力増幅回路１００は、無線周波数（ＲＦ：Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）信号ＲＦｉｎを増幅し、増幅信号ＲＦｏｕｔ２を出力する。

図１に示すように、電力増幅回路１００は、増幅回路２００，２０１、バイアス回路３００，３０１、及び整合回路４００，４０１，４０２を備える。

増幅回路２００，２０１は、二段の増幅回路を構成している。増幅回路２００は、ＲＦ信号ＲＦｉｎ（第３の信号）を増幅して、ＲＦ信号ＲＦｏｕｔ１（第１の信号）を出力する。増幅回路２００から出力されるＲＦ信号ＲＦｏｕｔ１は、整合回路４０１を介して増幅回路２０１に入力される。増幅回路２０１は、ＲＦ信号ＲＦｏｕｔ１を増幅して、増幅信号ＲＦｏｕｔ２（第２の信号）を出力する。なお、増幅回路の段数は二段に限られず、一段であってもよく、三段以上であってもよい。

バイアス回路３００，３０１は、それぞれ、電力増幅回路１００の外部から供給される制御信号ＭＯＤＥに応じてバイアス電流を生成し、増幅回路２００，２０１にバイアス電流を供給する。電力増幅回路１００では、バイアス電流が制御されることにより、ゲインが制御される。増幅回路２００，２０１及びバイアス回路３００，３０１の構成の詳細は後述する。

整合回路４００，４０１，４０２は、回路間のインピーダンスをマッチングさせるために設けられている。整合回路４００，４０１，４０２はそれぞれ、例えばインダクタやキャパシタを用いて構成される。

図２は、本発明の一実施形態である電力増幅回路１００の構成例（電力増幅モジュール１００Ａ）を示す図である。

図２に示すように、電力増幅回路１００Ａは、増幅回路２００Ａ，２０１Ａ、バイアス回路３００Ａ，３０１Ａ、及び整合回路４００，４０１，４０２を備える。電力増幅回路１００Ａを構成するトランジスタは、例えば、ヘテロ接合バイポーラトランジスタ（ＨＢＴ：Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）である。

増幅回路２００Ａは、キャパシタ２１０ａ、抵抗素子２２０ａ、インダクタ２３０ａ、及びバイポーラトランジスタ２４０ａを備える。

キャパシタ２１０ａは、第１の端子に増幅回路２００Ａの外部からＲＦ信号ＲＦｉｎが整合回路４００を介して供給され、第２の端子が抵抗素子２２０ａの第１の端子に接続される。キャパシタ２１０ａは、ＲＦ信号ＲＦｉｎの直流成分の電圧を除去する。

抵抗素子２２０ａは、第１の端子がキャパシタ２１０ａの第２の端子と接続され、第２の端子がバイポーラトランジスタ２４０ａのベースと接続される。

インダクタ２３０ａは、第１の端子に電源電圧Ｖｃｃが供給され、第２の端子がバイポーラトランジスタ２４０ａのコレクタに接続される。

バイポーラトランジスタ２４０ａ（第２の増幅トランジスタ）は、コレクタにインダクタ２３０ａを介して電源電圧Ｖｃｃが供給され、ベースが抵抗素子２２０ａの第２の端子に接続され、エミッタが接地される。バイポーラトランジスタ２４０ａのベースには、増幅回路２００Ａの外部から供給されるＲＦ信号ＲＦｉｎ、及び、バイアス回路３００Ａから出力されるバイアス電流Ｉｂｉａｓ１（第３のバイアス電流）が供給される。これにより、バイポーラトランジスタ２４０ａのコレクタから、ＲＦ信号ＲＦｉｎを増幅したＲＦ信号ＲＦｏｕｔ１が出力される。なお、バイポーラトランジスタ２４０ａは、バイアス回路３００Ａから供給されるバイアス電流Ｉｂｉａｓ１に従って、ゲイン特性が制御される。

なお、バイポーラトランジスタ２４０ａは、バイポーラトランジスタの代わりにＮチャネルＭＯＳＦＥＴを用いてもよい。また、以下に示す他のバイポーラトランジスタについても同様である。バイポーラトランジスタの代わりにＮチャネルＭＯＳＦＥＴを用いる場合、コレクタ、ベース、エミッタを、それぞれ、ドレイン、ゲート、ソースに読み替えればよい。

増幅回路２０１Ａは、キャパシタ２１０ｂ，２１０ｃ、抵抗素子２２０ｂ，２２０ｃ、インダクタ２３０ｂ、及びバイポーラトランジスタ２４０ｂ（第１の増幅トランジスタ），２４０ｃを備える。

増幅回路２０１Ａでは、２つの増幅経路が並列に接続されている。具体的には、キャパシタ２１０ｂ、抵抗素子２２０ｂ、インダクタ２３０ｂ、及びバイポーラトランジスタ２４０ｂが一方の増幅経路を構成し、キャパシタ２１０ｃ、抵抗素子２２０ｃ、インダクタ２３０ｂ、及びバイポーラトランジスタ２４０ｃが他方の増幅経路を構成する。また、キャパシタ２１０ｂの第１の端子がキャパシタ２１０ｃの第１の端子に接続されている。バイポーラトランジスタ２４０ｂ，２４０ｃのベースには、各々バイアス回路３０１Ａから出力されるバイアス電流Ｉｂｉａｓ２（第１のバイアス電流），Ｉｂｉａｓ３が供給される。各々の増幅経路の構成は、増幅回路２００Ａと同様であるため、詳細な説明は省略する。

増幅回路２０１Ａは、増幅信号ＲＦｏｕｔ２の出力電力の大きさに応じて、並列に接続された２つの増幅経路を併用する構成とすることができる。具体的には、電力増幅回路１００Ａが、増幅信号ＲＦｏｕｔ２の電力が所定の値より高いハイパワーモード（第１の電力モード）で動作する場合は、バイポーラトランジスタ２４０ｂ及びバイポーラトランジスタ２４０ｃを各々含む両増幅経路を用いる。増幅信号ＲＦｏｕｔ２の電力が所定の値より低いローパワーモード（第２の電力モード）で動作する場合は、バイポーラトランジスタ２４０ｂ，２４０ｃのいずれか一方を含む増幅経路のみを用いる構成とすることができる。電力増幅回路１００Ａにおいては、例として、ローパワーモード時にバイポーラトランジスタ２４０ｂを含む増幅経路のみを用いる構成を示している。

電力モードに応じた増幅経路の切り替えは、例えば、バイアス回路３０１Ａが備えるスイッチ素子３２１の動作により行うことができる。スイッチ素子３２１の動作の詳細は後述する。

上述の構成により、増幅回路２０１Ａにおいては、バイポーラトランジスタ２４０ｂ，２４０ｃの各々のコレクタからＲＦ信号ＲＦｏｕｔ１（第１の信号）を増幅した増幅信号ＲＦｏｕｔ２（第２の信号）が出力される。なお、バイポーラトランジスタ２４０ｂ，２４０ｃは、バイアス回路３０１Ａから供給されるバイアス電流Ｉｂｉａｓ２，Ｉｂｉａｓ３に従って、ゲイン特性が制御される。

なお、電力増幅回路１００Ａにおいては、増幅回路２００Ａが一つの増幅経路から成り、増幅回路２０１Ａが二つの増幅経路から成る構成を示しているが、増幅回路２００Ａ，２０１Ａともに、一つ又は複数のいずれの増幅経路により構成されてもよい。

次に、バイアス回路３００Ａについて述べる。バイアス回路３００Ａ（第２のバイアス回路）は、抵抗素子３１０ａ，３２０ａ、バイポーラトランジスタ３３０ａ，３４０ａ，３５０ａ、キャパシタ３６０ａ、及び制御回路３７０ａを備える。

抵抗素子３１０ａ、バイポーラトランジスタ３３０ａ，３４０ａ、及びキャパシタ３６０ａは、所定レベルの電圧を生成するように構成される。具体的には、抵抗素子３１０ａは、第１の端子にバイアス制御電圧Ｖｂ１が供給され、第２の端子がバイポーラトランジスタ３３０ａのコレクタに接続される。バイポーラトランジスタ３３０ａは、コレクタとベースが接続され（以下、ダイオード接続と呼ぶ）、コレクタが抵抗素子３１０ａの第２の端子に接続され、エミッタがバイポーラトランジスタ３４０ａのコレクタに接続される。バイポーラトランジスタ３４０ａは、ダイオード接続され、コレクタがバイポーラトランジスタ３３０ａのエミッタに接続され、エミッタが接地される。キャパシタ３６０ａは、第１の端子が抵抗素子３１０ａの第２の端子及びバイポーラトランジスタ３３０ａのコレクタに接続され、第２の端子が接地される。

上述の構成により、バイポーラトランジスタ３３０ａのコレクタに、所定レベルの電圧（例えば、２．６Ｖ程度）が生成される。

抵抗素子３２０ａは、第１の端子がバイポーラトランジスタ３５０ａのエミッタに接続され、第２の端子がキャパシタ２１０ａの第２の端子及び抵抗素子２２０ａの第１の端子に接続される。

バイポーラトランジスタ３５０ａ（第３のトランジスタ）は、コレクタに電源電圧Ｖｃｃが供給され、ベースがバイポーラトランジスタ３３０ａのコレクタに接続され、エミッタが制御回路３７０ａの入力端子（抵抗素子３７１ａの第１の端子）に接続される。また、バイポーラトランジスタ３５０ａのエミッタは、抵抗素子３２０ａ，及び増幅回路２００Ａが備える抵抗素子２２０ａを介して、バイポーラトランジスタ２４０ａのベースに接続され、バイアス電流Ｉｂｉａｓ１を供給する。

次に、制御回路３７０ａについて説明する。制御回路３７０ａ（第４の制御回路）は、抵抗素子３７１ａ及びスイッチ素子３７２ａを備える。

抵抗素子３７１ａ（第３の抵抗素子）は、第１の端子がバイポーラトランジスタ３５０ａのエミッタに接続され、第２の端子がスイッチ素子３７２ａの第１の端子に接続される。

スイッチ素子３７２ａ（第３のスイッチ素子）は、第１の端子が抵抗素子３７１ａの第２の端子に接続され、第２の端子が接地される。

スイッチ素子３７２ａは、電力増幅回路１００Ａの電力モードを示す制御信号ＭＯＤＥに応じて、オン又はオフを切り替える。具体的には、電力増幅回路１００Ａの電力モードがハイパワーモードの場合は、スイッチ素子３７２ａはオンとなり、バイポーラトランジスタ３５０ａのエミッタと接地を電気的に接続するように動作する。一方、電力増幅回路１００Ａの電力モードがローパワーモードの場合は、スイッチ素子３７２ａはオフとなり、バイポーラトランジスタ３５０ａのエミッタと接地を電気的に切断するように動作する。

上述の構成により、電力増幅回路１００Ａがハイパワーモードで動作する場合は、バイポーラトランジスタ３５０ａのエミッタから抵抗素子３７１ａを介して、接地に電流が流れている。従って、ハイパワーモード時に、ＲＦ信号ＲＦｏｕｔ１の振幅に応じてバイポーラトランジスタ２４０ａのベース電流が増加し、より多くのバイアス電流を必要とする場合において、あらかじめ抵抗素子３７１ａに流れていた電流をバイポーラトランジスタ２４０ａのベースに配分することができる。これにより、ハイパワーモード時に、バイアス電流の不足に起因するゲイン特性の劣化を低減させることができる。

一方、電力増幅回路１００Ａがローパワーモードで動作する場合は、バイポーラトランジスタ３５０ａのエミッタから接地には電流が流れない。ここで、ローパワーモード時はハイパワーモード時に比べ、必要なバイアス電流の電流量が少ないため、抵抗素子３７１ａに予め電流を流さないことによるゲイン特性への影響が少ない。従って、ローパワーモード時にスイッチ素子３７２ａをオフとすることにより、電流の消費を軽減することができる。

次に、バイアス回路３０１Ａについて述べる。バイアス回路３０１Ａ（第１のバイアス回路）は、バイアス回路３００Ａの構成（抵抗素子３１０ｂ，３２０ｂ、バイポーラトランジスタ３３０ｂ，３４０ｂ，３５０ｂ（第１のトランジスタ）、キャパシタ３６０ｂ及び制御回路３７０ｂ）に加えて、抵抗素子３２０ｃ及びスイッチ素子３２１をさらに備える。

制御回路３７０ｂ（第１の制御回路）は、抵抗素子３７１ｂ（第１の抵抗素子）及びスイッチ素子３７２ｂ（第１のスイッチ素子）を備える。制御回路３７０ｂの構成は、制御回路３７０ａと同様であるため、詳細な説明は省略する。

抵抗素子３２０ｃは、第１の端子がスイッチ素子３２１の第１の端子に接続され、第２の端子がキャパシタ２１０ｃの第２の端子及び抵抗素子２２０ｃの第１の端子に接続される。

スイッチ素子３２１は、第１の端子が抵抗素子３２０ｃの第１の端子に接続され、第２の端子が抵抗素子３２０ｂの第１の端子に接続される。

スイッチ素子３２１は、制御信号ＭＯＤＥに応じてオンオフを切り替え、バイアス電流Ｉｂｉａｓ３のオンオフを制御する。具体的には、電力増幅回路１００Ａがハイパワーモードで動作する場合は、スイッチ素子３２１がオンとなり、バイアス電流Ｉｂｉａｓ３がバイポーラトランジスタ２４０ｃのベースに供給され、バイポーラトランジスタ２４０ｃがオンとなる。一方、電力増幅回路１００Ａがローパワーモードで動作する場合は、スイッチ素子３２１がオフとなり、バイアス電流Ｉｂｉａｓ３がバイポーラトランジスタ２４０ｃのベースに供給されず、バイポーラトランジスタ２４０ｃがオフとなる。このようなバイアス電流の供給制御により、増幅回路２０１Ａでは、電力モードに応じた２つの増幅経路の切り替えが可能となる。

バイアス回路３０１Ａのその他の構成は、バイアス回路３００Ａと同様であるため、詳細な説明は省略する。

上述の構成により、バイアス回路３０１Ａは、バイアス制御電圧Ｖｂ２に応じたバイアス電流Ｉｂｉａｓ２，Ｉｂｉａｓ３を生成し、バイポーラトランジスタ２４０ｂ，２４０ｃのベースに供給する。また、バイアス回路３００Ａにおける制御回路３７０ａと同様に、制御回路３７０ｂを備えることにより、ゲイン特性の劣化を防止しつつ、消費電流を低減することができる。

以上のとおり、電力増幅回路１００Ａは、バイアス回路３００Ａ，３０１Ａを備えることにより、ゲイン特性の劣化を防止しつつ、電力増幅回路１００Ａ全体として消費電流を低減することができる。

なお、電力増幅回路１００Ａにおいては、増幅回路２００Ａ，２０１Ａの各々のバイアス回路３００Ａ，３０１Ａが制御回路３７０ａ，３７０ｂを備える構成としたが、いずれか一方のバイアス回路のみが制御回路を備える構成としてもよい。

図３は、電力増幅回路１００の構成例（電力増幅モジュール１００Ｂ）を示す図である。なお、電力増幅回路１００Ａと同一の要素には同一の符号を付して説明を省略する。電力増幅回路１００Ｂは、電力増幅回路１００Ａにおけるバイアス回路３０１Ａの代わりに、バイアス回路３０１Ｂを備える。

バイアス回路３０１Ｂは、バイアス回路３０１Ａの構成に加えて、バイポーラトランジスタ３５０ｃ及び制御回路３８０をさらに備える。

バイポーラトランジスタ３５０ｃ（第２のトランジスタ）は、コレクタに電源電圧Ｖｃｃが供給され、ベースがスイッチ素子３８１の第１の端子に接続され、エミッタが制御回路３７０ｂの入力端子（抵抗素子３７１ｂの第１の端子）に接続される。また、バイポーラトランジスタ３５０ｃのエミッタは、抵抗素子３２０ｂ，３２０ｃ及び増幅回路２０１Ａが備える抵抗素子２２０ｂ，２２０ｃを介して、バイポーラトランジスタ２４０ｂ，２４０ｃのベースにバイアス電流（第２のバイアス電流）を供給する。

制御回路３８０（第２の制御回路）は、スイッチ素子３８１を備える。

スイッチ素子３８１は、第１の端子がバイポーラトランジスタ３５０ｃのベースに接続され、第２の端子がバイポーラトランジスタ３５０ｂのベースに接続される。

制御回路３８０では、制御信号ＭＯＤＥに応じてスイッチ素子３８１のオンオフを切り替えることにより、バイアス回路３０１Ｂが供給するバイアス電流の電流量の制御を可能とする。具体的には、電力増幅回路１００Ｂの電力モードがハイパワーモードの場合は、スイッチ素子３８１がオンとなることにより、バイポーラトランジスタ３５０ｃがオンとなる。これにより、バイポーラトランジスタ３５０ｂに加えてバイポーラトランジスタ３５０ｃのエミッタからも電流が供給されることとなり、バイアス回路３０１Ｂが供給するバイアス電流の合計量が増加する。また、上述の通りスイッチ素子３２１がオンとなることにより、バイアス電流Ｉｂｉａｓ３が流れ、バイポーラトランジスタ２４０ｃが駆動される。一方、電力増幅回路１００Ｂの電力モードがローパワーモードの場合は、スイッチ素子３８１がオフとなることにより、バイポーラトランジスタ３５０ｃがオフとなる。また、上述の通りスイッチ素子３２１がオフとなることにより、バイアス電流Ｉｂｉａｓ３は流れず、バイポーラトランジスタ２４０ｃは駆動されない。このように、ハイパワーモード時にバイアス電流を多く必要とする場合に適切な電流量を確保することができる。

従って、電力増幅回路１００Ｂは、電力増幅回路１００Ａと比較して、パワーアンプの振幅特性（ＡＭ−ＡＭ特性）、位相特性（ＡＭ−ＰＭ特性）、歪み特性（隣接チャネル漏洩電力比（ＡＣＬＲ）特性）の調整が可能となる。

なお、制御回路３８０においては、バイポーラトランジスタ３５０ｃのオンオフの切り替えのためにバイポーラトランジスタ３５０ｃのゲートの接続を制御する構成を示しているが、バイポーラトランジスタ３５０ｃのコレクタ又はエミッタの接続を制御する構成としてもよい。

また、電力増幅回路１００Ｂにおいては、バイアス回路３０１Ｂがバイポーラトランジスタ３５０ｃ及び制御回路３８０を備える構成としたが、バイアス回路３００Ａのみがバイポーラトランジスタ３５０ｃ及び制御回路３８０をさらに備える構成としてもよく、バイアス回路３００Ａ，３０１Ａのいずれもがバイポーラトランジスタ３５０ｃ及び制御回路３８０をさらに備える構成としてもよい。

図４は、電力増幅回路１００の構成例（電力増幅モジュール１００Ｃ）を示す図である。なお、電力増幅回路１００Ｂと同一の要素には同一の符号を付して説明を省略する。電力増幅回路１００Ｃは、電力増幅回路１００Ｂにおけるバイアス回路３０１Ｂの代わりに、バイアス回路３０１Ｃを備える。

バイアス回路３０１Ｃは、バイアス回路３０１Ｂの構成に加えて、制御回路３９０をさらに備える。

制御回路３９０（第３の制御回路）は、抵抗素子３９１及びスイッチ素子３９２を備える。

抵抗素子３９１（第２の抵抗素子）は、第１の端子がスイッチ素子３９２の第１の端子に接続され、第２の端子が抵抗素子３２０ｂの第２の端子に接続される。

スイッチ素子３９２（第２のスイッチ素子）は、第１の端子が抵抗素子３９１の第１の端子に接続され、第２の端子が抵抗素子３２０ｂの第１の端子に接続される。

制御回路３９０では、バイアス回路３０１Ｃの外部から供給されるバイアス制御信号に応じてスイッチ素子３９２のオンオフを切り替えることにより、バイアス電流Ｉｂｉａｓ２の電流量の制御を可能とする。具体的には、スイッチ素子３９２をオンとすることにより、抵抗素子３２０ｂ及び抵抗素子３９１を合成した抵抗値を低くする。これにより、バイアス電流Ｉｂｉａｓ２の電流量が増加するため、出力電力を向上させることができる。一方、スイッチ素子３９２をオフとすることにより、抵抗素子３２０ｂ及び抵抗素子３９１を合成した抵抗値を高くする。これにより、バイアス電流Ｉｂｉａｓ２の電流量が減少するため、余分な電力の消費が抑制され、電力効率を向上させることができる。このように、バイアス回路３０１Ｃでは、制御回路３９０を備えることにより、バイポーラトランジスタ２４０ｂのベースとバイポーラトランジスタ３５０ｂ，３５０ｃのエミッタとの間の抵抗値が可変となり、増幅回路２０１Ａの特性の調整が可能となる。なお、このような特性の調整は、特にハイパワーモード時に有効であるが、ローパワーモード時に行ってもよい。

上述の通り、電力増幅回路１００Ｃは、電力増幅回路１００Ｂと比較して、パワーアンプの特性の調整が可能となる。

なお、電力増幅回路１００Ｃにおいては、バイアス回路３０１Ｃが制御回路３９０を備える構成としたが、バイアス回路３０１Ａが制御回路３９０をさらに備える構成としてもよい。また、バイアス回路３００Ａが制御回路３９０をさらに備える構成としてもよい。

次に、電力増幅回路１００Ａにおける、消費電流、ゲイン特性、及び隣接チャネル漏洩電力比（Ａｄｊａｃｅｎｔ Ｃｈａｎｎｅｌ Ｌｅａｋａｇｅ Ｒａｔｉｏ：ＡＣＬＲ）特性のシミュレーション結果について、図５〜図７を参照しつつ説明する。

図５〜図７に示すグラフは、本発明の実施形態にかかる電力増幅回路１００Ａにおいて、制御回路３７０ａ，３７０ｂが備えるスイッチ素子３７２ａ，３７２ｂをともにオン又はオフとしたときの比較結果である。図５〜図７は、電源電圧Ｖｃｃ＝０．５２Ｖ、ＲＦ信号ＲＦｉｎの周波数＝８１４ＭＨｚ、温度を室温とし、電力増幅回路１００Ａの電力モードをローパワーモードとしたときのシミュレーション結果である。

図５は、電力増幅回路１００Ａにおけるローパワーモード時の消費電流のシミュレーション結果を示すグラフである。図５に示すグラフにおいて、縦軸は消費電流（Ａ）を表し、横軸は出力電力（ｄＢｍ）を表している。

図５に示されるように、スイッチ素子３７２ａ，３７２ｂがオンである場合に比べて、スイッチ素子３７２ａ，３７２ｂがオフである場合に、消費電流が低減していることが分かる。例えば、出力電力が０ｄＢｍであるときに、消費電流が約２．６ｍＡ低減している。

図６は、電力増幅回路１００Ａにおけるローパワーモード時のゲイン特性のシミュレーション結果を示すグラフである。図６に示すグラフにおいて、縦軸はゲイン（ｄＢ）を表し、横軸は出力電力（ｄＢｍ）を表している。

図６に示されるように、スイッチ素子３７２ａ，３７２ｂがオンである場合に比べて、スイッチ素子３７２ａ，３７２ｂをオフとした場合でも、ゲインが１ｄＢ程度上がるものの、出力レベルの変化と共にゲインの値が変動するような劣化は見られない。すなわち、制御回路３７０ａ，３７０ｂを備えることによるゲイン特性（線形性）への影響は少ないことが分かる。

図７は、電力増幅回路１００Ａにおけるローパワーモード時のＡＣＬＲ特性のシミュレーション結果を示すグラフである。図７に示すグラフにおいて、縦軸はＡＣＬＲ（ｄＢｃ）を表し、横軸は出力電力（ｄＢｍ）を表している。

図７に示されるように、スイッチ素子３７２ａ，３７２ｂがオンである場合に比べて、スイッチ素子３７２ａ，３７２ｂをオフとした場合でも、ＡＣＬＲ特性に大きな変化は見られない。すなわち、制御回路３７０ａ，３７０ｂを備えることによるＡＣＬＲ特性への影響は少ないことが分かる。

以上のシミュレーション結果から、電力モードがローパワーモードの場合は、スイッチ素子３７２ａ，３７２ｂをオフとすることにより、ゲイン特性及びＡＣＬＲ特性への影響を低く抑えつつ、消費電流の低減が可能であることが分かる。すなわち、電力増幅回路１００Ａは、回路全体として、ゲインの特性劣化を抑制しつつ消費電流を低減することができる。

以上、本発明の例示的な実施形態について説明した。電力増幅回路１００Ａ〜１００Ｃは、バイアス回路に制御回路３７０ａ，３７０ｂを備えることにより、電力モードがハイパワーモード時は、バイポーラトランジスタ３５０ａ，３５０ｂのエミッタから接地に電流を流し、電力モードがローパワーモード時は、バイポーラトランジスタ３５０ａ，３５０ｂのエミッタと接地を電気的に切断する。これにより、ハイパワーモード時は、バイアス電流を必要量確保してゲイン特性の劣化を抑制する一方、ローパワーモード時は、ゲイン特性への影響を抑制しつつ余分な電流消費を回避することができる。従って、電力増幅回路全体として、ゲイン特性劣化を抑制しつつ、消費電流を低減することができる。

また、電力増幅回路１００Ｂは、バイアス回路にバイポーラトランジスタ３５０ｃ及び制御回路３８０をさらに備えることにより、制御信号ＭＯＤＥに応じたバイアス電流の電流量の制御が可能となる。これにより、ハイパワーモード時にバイアス電流を多く必要とする場合に、適切な電流量を確保することができる。従って、電力増幅回路１００Ｂは、電力増幅回路１００Ａと比較して、パワーアンプの特性の調整が可能となる。

また、電力増幅回路１００Ｃは、バイアス回路に制御回路３９０をさらに備えることにより、バイポーラトランジスタ２４０ｂのベースとバイポーラトランジスタ３５０ｂ，３５０ｃのエミッタとの間の抵抗値を可変とすることができる。これにより、バイアス制御信号に応じたバイアス電流Ｉｂｉａｓ２の電流量の制御が可能となる。従って、電力増幅回路１００Ｃは、電力増幅回路１００Ｂと比較して、パワーアンプの特性の調整が可能となる。

また、電力増幅回路１００Ａ〜１００Ｃは、二段の増幅回路を含む電力増幅回路である。バイアス回路３００，３０１の各々に対し、制御回路３７０ａ，３７０ｂを適用することにより、いずれか一方のみを適用する場合よりも、消費電流の低減効果を高めることが可能となる。三段以上の構成においても同様である。

なお、図２〜図４に示した電力増幅回路では、バイポーラトランジスタの代わりにＮチャネルＭＯＳＦＥＴを用いてもよい。

以上説明した各実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るととともに、本発明にはその等価物も含まれる。即ち、各実施形態に当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、各実施形態が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。また、各実施形態が備える各要素は、技術的に可能な限りにおいて組み合わせることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。

１００，１００Ａ，１００Ｂ，１００Ｃ 電力増幅回路
２００，２００Ａ，２０１，２０１Ａ 増幅回路
２１０ａ，２１０ｂ，２１０ｃ，３６０ａ，３６０ｂ キャパシタ
２２０ａ，２２０ｂ，２２０ｃ，３１０ａ，３１０ｂ，３２０ａ，３２０ｂ，３２０ｃ，３７１ａ，３７１ｂ，３９１ 抵抗素子
２３０ａ，２３０ｂ インダクタ
２４０ａ，２４０ｂ，２４０ｃ，３３０ａ，３３０ｂ，３４０ａ，３４０ｂ，３５０ａ，３５０ｂ，３５０ｃ バイポーラトランジスタ
３００，３００Ａ，３０１，３０１Ａ，３０１Ｂ，３０１Ｃ バイアス回路
３２１，３７２ａ，３７２ｂ，３８１，３９２ スイッチ素子
３７０ａ，３７０ｂ，３８０，３９０ 制御回路
４００，４０１，４０２ 整合回路
ＭＯＤＥ 制御信号
Ｖｂ１，Ｖｂ２ バイアス制御電圧
Ｖｃｃ 電源電圧

図２は、本発明の一実施形態である電力増幅回路１００の構成例（電力増幅回路１００Ａ）を示す図である。

図３は、電力増幅回路１００の構成例（電力増幅回路１００Ｂ）を示す図である。なお、電力増幅回路１００Ａと同一の要素には同一の符号を付して説明を省略する。電力増幅回路１００Ｂは、電力増幅回路１００Ａにおけるバイアス回路３０１Ａの代わりに、バイアス回路３０１Ｂを備える。

なお、制御回路３８０においては、バイポーラトランジスタ３５０ｃのオンオフの切り替えのためにバイポーラトランジスタ３５０ｃのベースの接続を制御する構成を示しているが、バイポーラトランジスタ３５０ｃのコレクタ又はエミッタの接続を制御する構成としてもよい。

図４は、電力増幅回路１００の構成例（電力増幅回路１００Ｃ）を示す図である。なお、電力増幅回路１００Ｂと同一の要素には同一の符号を付して説明を省略する。電力増幅回路１００Ｃは、電力増幅回路１００Ｂにおけるバイアス回路３０１Ｂの代わりに、バイアス回路３０１Ｃを備える。

Claims (5)

1. 第１の信号がベース又はゲートに入力され、前記第１の信号を増幅した第２の信号をコレクタ又はドレインから出力する第１の増幅トランジスタと、
   前記第１の増幅トランジスタのベース又はゲートに第１のバイアス電流を供給する第１のバイアス回路と、
   を備え、
   前記第１のバイアス回路は、
   コレクタ又はドレインに電源電圧が供給され、ベース又はゲートに所定の電圧が供給され、エミッタ又はソースから前記第１のバイアス電流を出力する第１のトランジスタと、
   前記第１のトランジスタのエミッタ又はソースと接地との間の電気的接続を制御する第１の制御回路と、
   を備え、
   前記第１の制御回路は、直列に接続された第１の抵抗素子及び第１のスイッチ素子を備え、
   前記第１のスイッチ素子は、電力モードを示す制御信号に応じて、第１の電力モードの場合はオンとなり、前記第１の電力モードにおける出力電力より低い出力電力において動作する第２の電力モードの場合はオフとなる、
   電力増幅回路。
2. 請求項１に記載の電力増幅回路であって、
   前記第１のバイアス回路は、
   コレクタ又はドレインに前記電源電圧が供給され、エミッタ又はソースから前記第１の増幅トランジスタのベース又はゲートに第２のバイアス電流を出力する第２のトランジスタと、
   前記制御信号に応じて、前記第１の電力モードの場合は、前記第２のトランジスタをオンに制御し、前記第２の電力モードの場合は、前記第２のトランジスタをオフに制御する第２の制御回路と、
   をさらに備える電力増幅回路。
3. 請求項１又は２に記載の電力増幅回路であって、
   前記第１のバイアス回路は、
   前記第１のバイアス回路の外部から供給されるバイアス制御信号に応じて、前記第１の増幅トランジスタのベース又はゲートと、前記第１のトランジスタのエミッタ又はソースとの間の抵抗値を制御する第３の制御回路をさらに備える、
   電力増幅回路。
4. 請求項３に記載の電力増幅回路であって、
   前記第３の制御回路は、前記第１の増幅トランジスタのベース又はゲートと、前記第１のトランジスタのエミッタ又はソースとの間に設けられた第２の抵抗素子及び第２のスイッチ素子を備え、
   前記第２の抵抗素子及び前記第２のスイッチ素子は直列接続され、
   前記第２のスイッチ素子は、前記バイアス制御信号に応じてオン又はオフとなる、
   電力増幅回路。
5. 請求項１〜４のいずれか一項に記載の電力増幅回路であって、
   前記電力増幅回路は、
   第３の信号がエミッタ又はソースに入力され、前記第３の信号を増幅した前記第１の信号をコレクタ又はドレインから出力する第２の増幅トランジスタと、
   前記第２の増幅トランジスタのベース又はゲートに第３のバイアス電流を供給する第２のバイアス回路と、
   をさらに備え、
   前記第２のバイアス回路は、
   コレクタ又はドレインに電源電圧が供給され、ベース又はゲートに所定の電圧が供給され、エミッタ又はソースから前記第３のバイアス電流を出力する第３のトランジスタと、
   前記第３のトランジスタのエミッタ又はソースと接地との間の電気的接続を制御する第４の制御回路と、
   を備え、
   前記第４の制御回路は、直列に接続された第３の抵抗素子及び第３のスイッチ素子を備え、
   前記第３のスイッチ素子は、前記制御信号に応じて、前記第１の電力モードの場合はオンとなり、前記第２の電力モードの場合はオフとなる、
   電力増幅回路。

Images