JP2021069089A - 電力増幅モジュール及び電力増幅方法 - Google Patents

電力増幅モジュール及び電力増幅方法 Download PDF

Info

Publication number
JP2021069089A
JP2021069089A JP2019195308A JP2019195308A JP2021069089A JP 2021069089 A JP2021069089 A JP 2021069089A JP 2019195308 A JP2019195308 A JP 2019195308A JP 2019195308 A JP2019195308 A JP 2019195308A JP 2021069089 A JP2021069089 A JP 2021069089A
Authority
JP
Japan
Prior art keywords
bias
transistor
circuit
power
operation mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019195308A
Other languages
English (en)
Inventor
義明 祐森
Yoshiaki Sukemori
義明 祐森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2019195308A priority Critical patent/JP2021069089A/ja
Priority to KR1020200128614A priority patent/KR102513128B1/ko
Priority to CN202011093613.6A priority patent/CN112737528B/zh
Priority to US17/081,168 priority patent/US11431305B2/en
Publication of JP2021069089A publication Critical patent/JP2021069089A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H03F1/0222—Continuous control by using a signal derived from the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
    • H03F1/0266—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A by using a signal derived from the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/302—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/3022—CMOS common source output SEPP amplifiers
    • H03F3/3028—CMOS common source output SEPP amplifiers with symmetrical driving of the end stage
    • H03F3/303—CMOS common source output SEPP amplifiers with symmetrical driving of the end stage using opamps as driving stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/411—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising two power stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/504—Indexing scheme relating to amplifiers the supply voltage or current being continuously controlled by a controlling signal, e.g. the controlling signal of a transistor implemented as variable resistor in a supply path for, an IC-block showed amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/516—Some amplifier stages of an amplifier use supply voltages of different value
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)

Abstract

【課題】２つの動作モードで動作する機能を持つ電力増幅モジュールの２つの動作モードの各々における特性を十分引き出すことを可能にする。【解決手段】増幅トランジスタが、特性が異なる２つの動作モードで動作する。第１バイアス供給トランジスタを含む第１バイアス回路が、第１バイアス供給トランジスタの出力電流を、増幅トランジスタにバイアス電流として供給する。第２バイアス供給トランジスタを含む第２バイアス回路が、第２バイアス供給トランジスタの出力電流の一部を、増幅トランジスタにバイアス電流として供給する。バイアス制御端子に入力されるバイアス制御信号によって、増幅トランジスタの動作モードに応じて、第１バイアス回路及び第２バイアス回路の少なくとも一方が選択されて動作する。第２バイアス回路は、第２バイアス供給トランジスタの出力電流の一部を第２バイアス回路に戻す電流路を含む。【選択図】 図１

Description

本発明は、電力増幅モジュール及び電力増幅方法に関する。
携帯端末等の移動体通信機においては、基地局へ送信する信号の電力を増幅するために電力増幅モジュールが用いられる。携帯端末等においては、通信可能時間を長くするために消費電力を低減することが求められる。消費電力の低減を図るために、携帯端末等の電力増幅モジュールに、エンベロープトラッキング方式（ＥＴ方式）が採用される場合がある。また、低電力動作時には、入力振幅と出力振幅との関係（ＡＭ−ＡＭ）の線形性を向上させるために、平均電力トラッキング方式（ＡＰＴ方式）が採用される場合がある。このように、１つの増幅回路が、ＥＴ方式で動作するモードと、ＡＰＴ方式で動作するモードとを備える場合がある。
下記の特許文献１に、ＥＴ方式で動作するモードとＡＰＴ方式で動作するモードとを備えた電力増幅モジュールが開示されている。この電力増幅モジュールのバイアス回路は、バイアス用の電源からベースバラスト抵抗を介して増幅トランジスタのベースにバイアス電流を供給する。バイアス回路は、電力増幅モジュールの動作モードに応じて、ベースバラスト抵抗の抵抗値を異ならせる機能を持つ。
ＡＰＴ方式で動作する電力増幅モジュールが、動作モードとして低出力モードと高出力モードとを備える場合がある。例えば、出力信号レベルに応じて動作モードが低出力モードと高出力モードとの間で切り替えられる。低出力モードと高出力モードとでは、バイアス回路のベースバラスト抵抗の抵抗値が異なる。
上述のように、２つの動作モードを切り替えて動作する機能を備えた従来の電力増幅モジュールにおいては、動作モードに応じてバイアス回路のベースバラスト抵抗の抵抗値が切り替えられる。
特開２０１６−１９２５９０号公報
２つの動作モードの各々において電力増幅モジュールの特性に対する要求が厳しくなると、バイアス回路のベースバラスト抵抗の抵抗値を切り替えるのみでは、要求に十分応えることが困難である。本発明の目的は、少なくとも２つの動作モードで動作する機能を持つ電力増幅モジュールの２つの動作モードの各々における特性を十分引き出すことを可能にする電力増幅モジュールを提供することである。本発明の他の目的は、この電力増幅モジュールを用いた電力増幅方法を提供することである。
本発明の一観点によると、
入力信号を増幅して出力し、特性が異なる少なくとも２つの動作モードで動作する増幅トランジスタと、
第１バイアス供給トランジスタを含み、前記第１バイアス供給トランジスタの出力電流を、前記増幅トランジスタにバイアス電流として供給する第１バイアス回路と、
第２バイアス供給トランジスタを含み、前記第２バイアス供給トランジスタの出力電流の一部を、前記増幅トランジスタにバイアス電流として供給する第２バイアス回路と、
前記増幅トランジスタの動作モードに応じて、前記第１バイアス回路及び前記第２バイアス回路の少なくとも一方を選択して動作させるバイアス制御信号が入力されるバイアス制御端子と
を有し、
前記第２バイアス回路は、前記第２バイアス供給トランジスタの出力電流の一部を前記第２バイアス回路に戻す電流路を含む電力増幅モジュールが提供される。
本発明の他の観点によると、
入力信号を増幅して出力する増幅トランジスタと、
第１バイアス供給トランジスタを含み、前記第１バイアス供給トランジスタの出力電流をバイアス電流として前記増幅トランジスタに供給する第１バイアス回路と、
第２バイアス供給トランジスタを含み、前記第２バイアス供給トランジスタの出力電流の一部をバイアス電流として前記増幅トランジスタに供給する第２バイアス回路と
を有し、
前記第２バイアス回路は、前記第２バイアス供給トランジスタの出力電流の一部を前記第２バイアス回路に戻す電流路を含む電力増幅モジュールを動作させて電力増幅を行う方法であって、
前記増幅トランジスタをエンベロープトラッキング方式で動作させるときに、前記第１バイアス回路から前記増幅トランジスタにバイアス電流を供給し、
前記増幅トランジスタを平均電力トラッキング方式で動作させるときに、前記第２バイアス回路から前記増幅トランジスタにバイアス電流を供給する電力増幅方法が提供される。
本発明のさらに他の観点によると、
入力信号を増幅して出力する増幅トランジスタと、
第１バイアス供給トランジスタを含み、前記第１バイアス供給トランジスタの出力電流をバイアス電流として前記増幅トランジスタに供給する第１バイアス回路と、
第２バイアス供給トランジスタを含み、前記第２バイアス供給トランジスタの出力電流の一部をバイアス電流として前記増幅トランジスタに供給する第２バイアス回路と
を有し、
前記第２バイアス回路は、前記第２バイアス供給トランジスタの出力電流の一部を前記第２バイアス回路に戻す電流路を含む電力増幅モジュールを動作させて電力増幅を行う方法であって、
前記増幅トランジスタから出力される信号レベルに応じて、前記第１バイアス回路から前記増幅トランジスタにバイアス電流を供給する状態と、前記第１バイアス回路及び前記第２バイアス回路の両方から前記増幅トランジスタにバイアス電流を供給する状態とを切り替える電力増幅方法が提供される。
第２バイアス供給トランジスタの出力電流の一部が、電流路を通って第２バイアス回路に戻されるため、戻される電流によって帰還制御を行うことができる。増幅トランジスタの動作モードに応じて、第１バイアス回路と、帰還制御を行うことが可能な第２バイアス回路との少なくとも一方を選択して動作させることにより、各動作モードの特性をより好適化することが可能になる。
図１は、第１実施例による電力増幅モジュールに用いられる増幅回路素子の等価回路図である。 図２は、第１実施例による電力増幅モジュールのブロック図である。 図３は、第１実施例による電力増幅モジュールを用いた送信モジュールのブロック図である。 図４Ａは、パワー段増幅回路（図１、図２）のゲインと出力電力との関係の一例を示すグラフであり、図４Ｂは、パワー段増幅回路（図１、図２）の変調精度（ＥＶＭ）と出力電力との関係の一例を示すグラフである。 図５は、第１実施例の変形例による電力増幅モジュールに用いられるエミッタフォロワ型の第１バイアス回路の等価回路図である。 図６Ａ、図６Ｂ、図６Ｃは、第１実施例の他の変形例による電力増幅モジュールに用いられるフィードバック型の第２バイアス回路の等価回路図である。 図７Ａ、図７Ｂ、図７Ｃは、第１実施例の他の変形例による電力増幅モジュールに用いられるフィードバック型の第２バイアス回路の等価回路図である。 図８は、第２実施例による電力増幅モジュールのブロック図である。 図９は、第３実施例による電力増幅モジュールを用いた送信モジュールのブロック図である。 図１０Ａは、第３実施例による電力増幅モジュールにおける第１バイアス回路と第２バイアス回路との動作状態を示すタイミングチャートであり、図１０Ｂは、比較例による電力増幅モジュールにおける第１バイアス回路と第２バイアス回路との動作状態を示すタイミングチャートである。
［第１実施例］
図１から図４までの図面を参照して、第１実施例による電力増幅モジュールについて説明する。
図１は、第１実施例による電力増幅モジュールに用いられる増幅回路素子４５の等価回路図である。増幅回路素子４５は、パワー段増幅回路１０、ドライバ段増幅回路１１、パワー段用の第１バイアス回路２０と第２バイアス回路３０、ドライバ段用のドライバ段バイアス回路４０を含む。増幅回路素子４５は、さらに、入力側インピーダンス整合回路１２、段間インピーダンス整合回路１３、複数の外部端子８１、８２、８３、８４、８５、８６、８７、及び接地用の複数の外部端子を含む。複数の外部端子８１、８２、８３、８４、８５、８６、８７、及び接地用の複数の外部端子には、例えばＣｕピラーバンプが用いられる。これらの複数の構成要素は、例えば１枚の半導体チップ上に形成される。図１において、接地用の外部端子には参照符号を付していない。
外部端子８５から高周波入力信号ＲＦｉｎが入力される。高周波入力信号ＲＦｉｎは、入力側インピーダンス整合回路１２を介してドライバ段増幅回路１１に入力される。ドライバ段増幅回路１１で増幅された信号が段間インピーダンス整合回路１３を介してパワー段増幅回路１０に入力される。パワー段増幅回路１０で増幅された信号Ｐｏｕｔが外部端子８７から出力される。
パワー段増幅回路１０は、増幅トランジスタＱ１、ＤＣカットキャパシタＣ１及びベースバラスト抵抗Ｒ１を含む。増幅トランジスタＱ１は、相互に並列に接続された複数のトランジスタセルで構成される。ＤＣカットキャパシタＣ１及びベースバラスト抵抗Ｒ１は、トランジスタセルごとに設けられている。増幅トランジスタＱ１のエミッタが接地されている。増幅トランジスタＱ１のコレクタが外部端子８７に接続されている。複数のトランジスタセルの各々は、例えばヘテロ接合バイポーラトランジスタ（ＨＢＴ）で構成される。
ＤＣカットキャパシタＣ１は、増幅トランジスタＱ１のベースに接続されており、ドライバ段増幅回路１１で増幅された高周波信号が、ＤＣカットキャパシタＣ１を介して増幅トランジスタＱ１のベースに入力される。ベースバイアス電流が、第１バイアス回路２０及び第２バイアス回路３０からベースバラスト抵抗Ｒ１を介して増幅トランジスタＱ１のベースに供給される。外部端子８７から増幅トランジスタＱ１のコレクタに電源電圧が供給される。
ドライバ段増幅回路１１は、増幅トランジスタＱ２、ＤＣカットキャパシタＣ２及びベースバラスト抵抗Ｒ２を含み、パワー段増幅回路１０と同様の構成を有する。外部端子８６から増幅トランジスタＱ２のコレクタに電源電圧Ｖｃｃ２が供給される。
第１バイアス回路２０及び第２バイアス回路３０は、ベースバラスト抵抗Ｒ１を介して増幅トランジスタＱ１のベースにバイアス電流を供給する。ドライバ段バイアス回路４０は、ベースバラスト抵抗Ｒ２を介して増幅トランジスタＱ２のベースにバイアス電流を供給する。
次に、第１バイアス回路２０の回路構成について説明する。第１バイアス回路２０は、第１バイアス供給トランジスタＱ１１、トランジスタＱ１２、Ｑ１３を含む。第１バイアス供給トランジスタＱ１１、トランジスタＱ１２、Ｑ１３は、一例として、ヘテロ接合バイポーラトランジスタである。
第１バイアス供給トランジスタＱ１１のコレクタが外部端子８４に接続されている。外部端子８４に、バイアス電源電圧Ｖｂａｔが印加されることにより、第１バイアス供給トランジスタＱ１１のコレクタにバイアス電源電圧Ｖｂａｔが印加される。第１バイアス供給トランジスタＱ１１のエミッタが、出力抵抗Ｒ１２を介してベースバラスト抵抗Ｒ１に接続されている。なお、出力抵抗Ｒ１２は省略してもよい。第１バイアス供給トランジスタＱ１１は、エミッタフォロワ回路を構成しており、全エミッタ電流がバイアス電流として増幅トランジスタＱ１に供給される。本明細書において第１バイアス回路２０のように全エミッタ電流がバイアス電流として増幅トランジスタＱ１に供給される回路を「エミッタフォロワ型バイアス回路」という。
トランジスタＱ１２、Ｑ１３の各々において、ベースとコレクタとが短絡されている。ベースとコレクタとが短絡された接続形態はダイオード接続と呼ばれ、トランジスタＱ１２、Ｑ１３はダイオードとして動作する。
外部端子８１とグランドとの間に、抵抗Ｒ１１、トランジスタＱ１２、Ｑ１３が、この順番に直列に挿入されている。トランジスタＱ１２、Ｑ１３からなるダイオードに、順方向の電圧が印加される。外部端子８１は可変電流源に接続される。この可変電流源は、例えばパワー段増幅回路１０の出力電力に応じた電流量のバイアス制御信号ＩＢ１を生成して出力する。トランジスタＱ１２、Ｑ１３がダイオードとして動作するため、トランジスタＱ１２のコレクタ及びベースに所定レベルの電圧（例えば２．６Ｖ程度）が発生する。
第１バイアス供給トランジスタＱ１１のベースとトランジスタＱ１２のベースとが相互に接続されている。また、第１バイアス供給トランジスタＱ１１のベース及びトランジスタＱ１２のベースは、バイパスキャパシタＣ１１を介して接地される。
次に、第１バイアス回路２０の動作について説明する。
外部端子８１に接続された可変電流源からバイアス制御信号ＩＢ１を供給すると、トランジスタＱ１２、Ｑ１３の直列回路に発生する電圧降下に相当する電圧が、第１バイアス供給トランジスタＱ１１のベースに印加される。第１バイアス供給トランジスタＱ１１のベースに印加される電圧に応じて、第１バイアス供給トランジスタＱ１１にエミッタ電流（出力電流）が流れる。このエミッタ電流が、出力抵抗Ｒ１２及びベースバラスト抵抗Ｒ１を介して、増幅トランジスタＱ１のベースに、バイアス電流として供給される。
外部端子８１にバイアス制御信号ＩＢ１が供給されない状態では、第１バイアス供給トランジスタＱ１１はオフになる。このため、第１バイアス回路２０からは、増幅トランジスタＱ１のベースにバイアス電流が供給されない。
次に、第２バイアス回路３０の回路構成について説明する。第２バイアス回路３０は、第２バイアス供給トランジスタＱ２１、トランジスタＱ２２、Ｑ２３を含む。第２バイアス供給トランジスタＱ２１、トランジスタＱ２２、Ｑ２３は、一例として、ヘテロ接合バイポーラトランジスタである。
第２バイアス供給トランジスタＱ２１のコレクタが外部端子８４に接続されており、第２バイアス供給トランジスタＱ２１のコレクタに、バイアス電源電圧Ｖｂａｔが印加される。第２バイアス供給トランジスタＱ２１のエミッタが、ベースバラスト抵抗Ｒ１に接続されるとともに、抵抗Ｒ２２を介してトランジスタＱ２３のベースに接続されている。抵抗Ｒ２２は、第２バイアス供給トランジスタＱ２１のエミッタ電流の一部を第２バイアス回路３０に戻す電流路として機能する。本明細書において、第２バイアス回路３０のように、第２バイアス供給トランジスタＱ２１のエミッタ電流の一部を第２バイアス回路３０に戻す電流路を備えた回路を「フィードバック型バイアス回路」という。
トランジスタＱ２２がダイオード接続されており、ダイオードとして動作する。トランジスタＱ２３のベースとコレクタとが、キャパシタＣ２２により接続されている。外部端子８２とグランドとの間に、抵抗Ｒ２１、トランジスタＱ２２、Ｑ２３が、この順番に直列に挿入されている。トランジスタＱ２２、Ｑ２３のいずれも、エミッタが接地側になる向きに接続されている。
外部端子８２は可変電流源に接続されており、外部端子８２から抵抗Ｒ２１に、一定の電流であるバイアス制御信号ＩＢ２が供給される。第２バイアス供給トランジスタＱ２１のベースとトランジスタＱ２２のベースとが相互に接続されている。また、第２バイアス供給トランジスタＱ２１のベース及びトランジスタＱ２２のベースは、バイパスキャパシタＣ２１を介して接地されている。
次に、第２バイアス回路３０の動作について説明する。
外部端子８２に接続された可変電流源からバイアス制御信号ＩＢ２を供給すると、トランジスタＱ２２、Ｑ２３の直列回路に発生する電圧降下に相当する電圧が、第２バイアス供給トランジスタＱ２１のベースに印加される。第２バイアス供給トランジスタＱ２１のベースに印加される電圧に応じて、第２バイアス供給トランジスタＱ２１にエミッタ電流（出力電流）が流れる。このエミッタ電流の一部が、ベースバラスト抵抗Ｒ１を介して、増幅トランジスタＱ１のベースに、バイアス電流として供給される。
増幅トランジスタＱ１の出力電力が増大すると、第２バイアス供給トランジスタＱ２１のエミッタから増幅トランジスタＱ１のベースに供給されるバイアス電流が増加し、第２バイアス供給トランジスタＱ２１のエミッタ電圧が上昇する。このとき、抵抗Ｒ２２を経由してトランジスタＱ２３のベース電圧も上昇する。これにより、トランジスタＱ２３を流れる電流が増加し、トランジスタＱ２２のコレクタ電圧が低下する。これに伴い、第２バイアス供給トランジスタＱ２１のベース電圧が低下し、第２バイアス供給トランジスタＱ２１を流れる電流が減少する。
このように、第２バイアス回路３０は、増幅トランジスタＱ１の出力電力が増大して第２バイアス供給トランジスタＱ２１のエミッタ電流が増加すると、抵抗Ｒ２２を介して、第２バイアス供給トランジスタＱ２１のエミッタ電流を低減させる負帰還制御が行われる。このため、第２バイアス供給トランジスタＱ２１のエミッタ電流が安定する。
外部端子８２にバイアス制御信号ＩＢ２が供給されない状態では、第２バイアス供給トランジスタＱ２１はオフになる。このため、第２バイアス回路３０からは、増幅トランジスタＱ１のベースにバイアス電流が供給されない。
キャパシタＣ２２は、パワー段増幅回路１０から流入する高周波信号を、トランジスタＱ２３を介して交流的に接地する。これにより、トランジスタＱ２３のベース電流が高周波信号の影響を受けにくくなる。
次に、ドライバ段バイアス回路４０の回路構成について説明する。ドライバ段バイアス回路４０は、バイアス供給トランジスタＱ３１、抵抗Ｒ３１、トランジスタＱ３２、Ｑ３３、バイパスキャパシタＣ３１を含む。基本的な回路構成は、第１バイアス回路２０の回路構成と同一である。
外部端子８３に接続された可変電流源から抵抗Ｒ３１に、バイアス制御信号ＩＢ３が供給される。バイアス供給トランジスタＱ３１のエミッタ電流が、ドライバ段増幅回路１１の増幅トランジスタＱ２のベースに、バイアス電流として供給される。
図２は、第１実施例による電力増幅モジュール５０のブロック図である。第１実施例による電力増幅モジュール５０は、増幅回路素子４５（図１）、出力側インピーダンス整合回路６０、インダクタＬ１、Ｌ２を含む。図２において、増幅回路素子４５の一部の構成要素の記載を省略している。増幅回路素子４５、出力側インピーダンス整合回路６０、インダクタＬ１、Ｌ２等は、共通のモジュール基板に実装される。電力増幅モジュール５０は、モジュール基板に設けられたバイアス制御端子５１、５２、５３、ドライバ段電源端子５４、パワー段電源端子５５、信号入力端子５６、及び信号出力端子５７を備えている。
増幅回路素子４５の外部端子８５が信号入力端子５６に接続されている。信号入力端子５６から増幅回路素子４５に高周波入力信号ＲＦｉｎが入力される。増幅回路素子４５の外部端子８３にバイアス制御端子５３が接続されている。バイアス制御端子５３から増幅回路素子４５のドライバ段バイアス回路４０にバイアス制御信号ＩＢ３が供給される。増幅回路素子４５の外部端子８６がインダクタＬ２を介してドライバ段電源端子５４に接続されている。ドライバ段増幅回路１１の増幅トランジスタＱ２のコレクタに、インダクタＬ２を介して電源電圧Ｖｃｃ２が供給される。
増幅回路素子４５の外部端子８１、８２、８３が、それぞれバイアス制御端子５１、５２、５３に接続されている。バイアス制御端子５１、５２、５３は、外部のバイアス制御回路７０に接続されている。バイアス制御回路７０は、動作モード通知端子７１を備えている。バイアス制御回路７０は、動作モード通知端子７１に与えられる動作モード通知信号ＭＯＤＥに基づいて、バイアス制御端子５１、５２の少なくとも一方を選択する。バイアス制御回路７０は、バイアス制御端子５１を選択すると、第１バイアス回路２０にバイアス制御信号ＩＢ１を供給し、バイアス制御端子５２を選択すると、第２バイアス回路３０にバイアス制御信号ＩＢ２を供給する。さらに、バイアス制御回路７０は、バイアス制御端子５３及び外部端子８３を介してドライバ段バイアス回路４０にバイアス制御信号ＩＢ３を供給する。
増幅回路素子４５の外部端子８７が、インダクタＬ１を介してパワー段電源端子５５に接続されている。パワー段増幅回路１０の増幅トランジスタＱ１のコレクタに、インダクタＬ１を介して電源電圧Ｖｒｅｇが供給される。外部端子８７は、さらに、出力側インピーダンス整合回路６０を介して信号出力端子５７に接続されている。パワー段増幅回路１０で増幅された高周波信号が、高周波出力信号ＲＦｏｕｔとして信号出力端子５７から出力される。
図３は、第１実施例による電力増幅モジュール５０を用いた送信モジュールのブロック図である。この送信モジュールは、ベースバンド部９０、高周波部９１、電力増幅モジュール５０、フロントエンド部９２、アンテナ９３、バイアス制御回路７０、及び電源回路９４を備えている。
ベースバンド部９０は、音声やデータ等の入力信号を所定の変調方式に基づいて変調し、変調信号を出力する。例えば、ベースバンド部９０は入力信号を直交変調し、変調信号としてＩＱ信号（Ｉ信号とＱ信号）を出力する。さらに、ベースバンド部９０は、電力増幅モジュール５０の動作モードを指令する動作モード通知信号ＭＯＤＥを、バイアス制御回路７０及び電源回路９４に出力する。
例えば、動作モード通知信号ＭＯＤＥによって、電力増幅モジュール５０のパワー段増幅回路１０（図１、図２）をエンベロープトラッキング方式（ＥＴ方式）で動作させる第１動作モード、及び平均電力トラッキング方式（ＡＰＴ方式）で動作させる第２動作モードのいずれか一方が通知される。ベースバンド部９０は、例えば、電力増幅モジュール５０のパワー段増幅回路１０（図１、図２）の出力レベルが所定レベル以上になる場合は、ＥＴ方式の第１動作モードを通知し、電力増幅モジュール５０の出力レベルが所定レベル未満になる場合は、ＡＰＴ方式の第２動作モードを通知する。
高周波部９１は、ベースバンド部９０から入力されたＩＱ信号から、無線送信を行うための高周波入力信号ＲＦｉｎを生成し、電力増幅モジュール５０に出力する。電力増幅モジュール５０は、動作モードに応じて高周波入力信号ＲＦｉｎを増幅し、高周波出力信号ＲＦｏｕｔをフロントエンド部９２に出力する。ＥＴ方式の第１動作モードで動作する場合には、パワー段増幅回路１０（図１、図２）は、エミッタフォロワ型の第１バイアス回路２０からバイアス電流の供給を受け、ＡＰＴ方式の第２動作モードで動作する場合には、フィードバック型の第２バイアス回路３０からバイアス電流の供給を受ける。
電源回路９４は、動作モード通知信号ＭＯＤＥに応じて、ＥＴ方式用の第１電源電圧及びＡＰＴ方式用の第２電源電圧の一方を、電源電圧Ｖｒｅｇとして電力増幅モジュール５０に供給する。電源回路９４には、電源電圧Ｖｃｃ１が供給される。
電源電圧Ｖｒｅｇを制御するための電圧制御信号ＣＴＲ１、ＣＴＲ２が、ベースバンド部９０から電源回路９４に供給される。電力増幅モジュール５０をＥＴ方式の第１動作モードで動作させる場合には、ベースバンド部９０は、変調信号の振幅レベルを検出し、変調信号の振幅レベルの変化に応じた電圧制御信号ＣＴＲ１を電源回路９４に出力する。電力増幅モジュール５０をＡＰＴ方式の第２動作モードで動作させる場合には、ベースバンド部９０は、変調信号の平均パワーを検出し、変調信号の平均パワーに応じた電圧制御信号ＣＴＲ２を電源回路９４に出力する。
電源回路９４は、動作モード通知信号ＭＯＤＥでＥＴ方式の第１動作モードが通知された場合には、電圧制御信号ＣＴＲ１に基づいて、変調信号の振幅レベルの変化に追随させて電源電圧Ｖｒｅｇを変化させる。動作モード通知信号ＭＯＤＥでＡＰＴ方式の第２動作モードが通知された場合には、電源回路９４は、電圧制御信号ＣＴＲ２に基づいて、変調信号の平均パワーに応じて電源電圧Ｖｒｅｇを変化させる。
バイアス制御回路７０は、動作モード通知信号ＭＯＤＥによってＥＴ方式の第１動作モードが通知されている場合には、第１バイアス回路２０（図１、図２）にバイアス制御信号ＩＢ１を供給し、第２バイアス回路３０（図１、図２）には、バイアス制御信号ＩＢ２を供給しない。動作モード通知信号ＭＯＤＥによってＡＰＴ方式の第２動作モードが通知されている場合には、第２バイアス回路３０（図１、図２）にバイアス制御信号ＩＢ２を供給し、第１バイアス回路２０（図１、図２）には、バイアス制御信号ＩＢ１を供給しない。
フロントエンド部９２は、入力された高周波出力信号ＲＦｏｕｔに対するフィルタ処理を行う。フロントエンド部９２から出力された高周波信号は、アンテナ９３から送信される。また、フロントエンド部９２は、アンテナ９３で受信された高周波受信信号と、送信する高周波信号との送受信の切り替えを行う。
次に、図４Ａ及び図４Ｂを参照して、第１実施例の優れた効果についいて説明する。
図４Ａは、パワー段増幅回路１０（図１、図２）のゲインと出力電力との関係の一例を示すグラフである。横軸は出力電力を単位「ｄＢｍ」で表し、縦軸はゲインを単位「ｄＢ」で表す。図４Ｂは、パワー段増幅回路１０（図１、図２）の変調精度（ＥＶＭ）と出力電力との関係の一例を示すグラフである。横軸は出力電力を単位「ｄＢｍ」で表し、縦軸はＥＶＭを単位「％」で表す。図４Ａ及び図４Ｂのグラフにおいて、実線は、ＥＴ方式の第１動作モードで動作する場合の特性を示し、破線は、ＡＰＴ方式の第２動作モードで動作する場合の特性を示す。
パワー段増幅回路１０（図１、図２）がＥＴ方式の第１動作モードで動作するときに、出力電力が高い領域でゲインがエクスパンションするように、第１バイアス回路２０（図１、図２）によるバイアス電流が設定されている。ゲインがエクスパンションされた領域において、ゲインがピークポイントＰＰでピーク値を示す。ピークポイントＰＰにおけるゲインから所定量、例えば２ｄＢだけゲインが低下した点をコンプレッションポイントＣＰとして、増幅回路の基本設計を行うとよい。このように、エミッタフォロワ型の第１バイアス回路２０（図１、図２）を用いてゲインをエクスパンションさせることにより、ピークポイントＰＰのゲインを決定しやすくなり、その結果、コンプレッションポイントＣＰが安定するという優れた効果が得られる。
ゲインをエクスパンションさせると、入力信号の振幅と出力信号の振幅との関係（ＡＭ−ＡＭ）の線形性が低下する。その結果、図４Ｂに示すように、出力電力の高い領域でＥＶＭが劣化する。パワー段増幅回路１０をＥＴ方式の第１動作モードで動作させる場合には、デジタルプレディストーション（ＤＰＤ）を行うことにより、ＡＭ−ＡＭの線形性の低下を補償するとよい。ＤＰＤを行うことによって、ベースバンド部９０（図３）から電力増幅モジュール５０の信号出力端子５７（図２）までの増幅回路全体としてのＡＭ−ＡＭの線形性の低下を抑制することができる。
パワー段増幅回路１０をＡＰＴ方式の第２動作モードで動作させるときに、エミッタフォロワ型のバイアス回路を用いてゲインをエクスパンションさせると、ＡＭ−ＡＭの線形性が低下し、その結果ＥＶＭが劣化してしまう。一般的に、増幅回路をＡＰＴ方式で動作させる場合にはＤＰＤを行わないため、ゲインをエクスパンションさせたときのＥＶＭの劣化が顕著に現れてしまう。
第１実施例では、パワー段増幅回路１０をＡＰＴ方式の第２動作モードで動作させるときに、フィードバック型の第２バイアス回路３０（図１、図２）を用いる。出力電力が増大した時にセルフバイアスによって増加した第２バイアス供給トランジスタＱ２１のエミッタ電流が、第２バイアス回路３０の負帰還制御によって抑制される。これにより、図４Ａに示したように、ゲインのエクスパンションが生じにくくなる。その結果、図４Ｂに示したように、ＥＶＭの劣化を抑制することができる。ＥＶＭの劣化が抑制されるため、第５世代移動通信システムで要求される厳しいＥＶＭを満足する電力増幅モジュールを実現することが可能になる。
次に、図５を参照して第１実施例の変形例について説明する。第１実施例による電力増幅モジュール５０で用いたＥＴ用の第１バイアス回路２０は、図１に示した回路構成に限定されない。以下に説明する変形例では、第１バイアス回路２０の回路構成が、第１実施例による電力増幅モジュール５０の第１バイアス回路２０の回路構成と異なる。第１バイアス供給トランジスタＱ１１から出力されるエミッタ電流のすべてがパワー段増幅回路１０にバイアス電流として供給され、ゲインをエクスパンションさせるように設計されたバイアス回路を、第１バイアス回路２０として用いることができる。
図５は、第１実施例の変形例による電力増幅モジュール５０に用いられるエミッタフォロワ型の第１バイアス回路２０の等価回路図である。本変形例では、第１実施例による電力増幅モジュール５０の第１バイアス回路２０（図１）に用いられているトランジスタＱ１２、Ｑ１３に代えて、ダイオードＤ１２、Ｄ１３が用いられている。本変形例では、直列に接続された２つのダイオードＤ１２、Ｄ１３によって発生する電圧降下に相当する電圧が、第１バイアス供給トランジスタＱ１１のベースに印加される。
本変形例においても、バイアス制御信号ＩＢ１により、第１バイアス供給トランジスタＱ１１のベースに所定レベルのベース電圧を供給することができる。
次に、図６Ａから図７Ｃまでの図面を参照して、第１実施例の他の変形例について説明する。第１実施例による電力増幅モジュール５０で用いたＡＰＴ用の第２バイアス回路３０は、図１に示した回路構成に限定されない。以下に説明する変形例では、第２バイアス回路３０の回路構成が、第１実施例による電力増幅モジュール５０の第２バイアス回路３０の回路構成と異なる。第２バイアス供給トランジスタＱ２１から出力されるエミッタ電流の一部を第２バイアス回路３０に戻す電流路を備え、第２バイアス供給トランジスタＱ２１のエミッタ電流に対して負帰還制御が行われるバイアス回路を、第２バイアス回路３０として用いることができる。また、第２バイアス回路３０として、ゲインをエクスパンションさせないように設計されたバイアス回路を用いることが好ましい。
図６Ａから図７Ｂまでの図面は、第１実施例の変形例による電力増幅モジュール５０に用いられるフィードバック型の第２バイアス回路３０の等価回路図である。以下、第１実施例による電力増幅モジュール５０の第２バイアス回路３０との相違点について説明する。
図６Ａに示した変形例では、キャパシタＣ２２を、トランジスタＱ２３のベースとグランドとの間に挿入している。この構成では、パワー段増幅回路１０から流入する高周波信号が、トランジスタＱ２３を介することなく交流的に接地される。
図６Ｂに示した変形例では、トランジスタＱ２２（図１）を除去し、トランジスタＱ２３のコレクタを抵抗Ｒ２１に直接接続している。トランジスタＱ２３のコレクタが、第２バイアス供給トランジスタＱ２１のベースに接続されている。この構成では、トランジスタＱ２３による電圧降下に相当する電圧が第２バイアス供給トランジスタＱ２１のベースに印加される。
図６Ｃに示した変形例では、図６Ａに示した変形例と同様に、キャパシタＣ２２がトランジスタＱ２３のベースとグランドとの間に挿入されている。さらに、図６Ｂに示した変形例と同様に、トランジスタＱ２２（図１）が除去されている。
図７Ａに示した変形例では、第２バイアス供給トランジスタＱ２１のエミッタが抵抗Ｒ２２及びトランジスタＱ２４を介して接地されている。トランジスタＱ２３はダイオード接続されており、トランジスタＱ２４のベースが、トランジスタＱ２３のベースに接続されている。トランジスタＱ２３とトランジスタＱ２４とが、カレントミラーを構成している。
本変形例においても、第１実施例による電力増幅モジュール５０に用いられている第２バイアス回路３０（図１）と同様に、出力電力が増大した時のセルフバイアスによるバイアス電流の増加が、第２バイアス回路３０の負帰還制御によって抑制される。その結果、ゲインのエクスパンションが生じにくくなるという優れた効果が得られる。
図７Ｂに示した変形例では、図７Ａに示した変形例の第２バイアス回路３０の抵抗Ｒ２２の挿入箇所が変更されている。本変形例では、トランジスタＱ２４のベースとトランジスタＱ２３のベースとの間に挿入されている。本変形例においても、図７Ａに示した変形例と同様に、出力電力が増加したときのゲインのエクスパンションが生じにくいという優れた効果が得られる。
図７Ｃに示した変形例では、第２バイアス供給トランジスタＱ２１のエミッタが、ダイオード接続されたトランジスタＱ２４を介して接地されている。トランジスタＱ２４のベースとトランジスタＱ２３のベースとが接続されており、トランジスタＱ２４とトランジスタＱ２３とがカレントミラーを構成している。
本変形例においても、図７Ａに示した変形例と同様に、出力電力が増加したときのゲインのエクスパンションが生じにくいという優れた効果が得られる。
次に、第１実施例のさらに他の変形例について説明する。
第１実施例では、第１バイアス回路２０（図１）及び第２バイアス回路３０（図１）に、ヘテロ接合バイポーラトランジスタを用いたが、ホモ接合バイポーラトランジスタ、接合型電界効果トランジスタ、ＭＩＳ型電界効果トランジスタ、ＭＥＳ型電界効果トランジスタ等を用いてもよい。
また、第１実施例では、第１バイアス回路２０の外部端子８１（図１）、及び第２バイアス回路３０の外部端子８２（図１）を、それぞれ可変電流源に接続したが、可変電圧源に接続してもよい。
また、第１実施例では、電力増幅モジュール５０のパワー段増幅回路１０を、２つの動作モードで動作可能にしているが、３つ以上の動作モードで動作可能にしてもよい。また、２つの動作モードとして、ＥＴ方式の第１動作モードとＡＰＴ方式の第２動作モードを採用しているが、ゲインと出力レベルとの関係が異なる少なくとも２つの動作モードを採用してもよい。例えば、１つの動作モードとして固定電圧方式、可変電圧方式等の動作モード等を採用してもよい。
［第２実施例］
次に、図８を参照して第２実施例による電力増幅モジュール５０について説明する。以下第１実施例による電力増幅モジュール５０（図１、図２）と共通の構成については説明を省略する。
図８は、第２実施例による電力増幅モジュール５０のブロック図である。第１実施例（図２）では、電力増幅モジュール５０のバイアス制御端子５１、５２、５３にバイアス制御回路７０が接続されている。これに対して第２実施例では、バイアス制御回路７０が、増幅回路素子４５が実装されたモジュール基板と同一の基板に実装されており、電力増幅モジュール５０に含まれている。この場合には、増幅回路素子４５の外部端子８１、８２、８３を、バイアス制御端子と考えればよい。動作モード通知端子７１が、電力増幅モジュール５０の外部端子に含まれる。
次に、第２実施例の優れた効果について説明する。
第２実施例においても、第１実施例と同様の効果が得られる。すなわち、パワー段増幅回路１０（図１）をＥＴ方式の第１動作モードで動作させる場合、ピークポイントＰＰ（図４Ａ）のゲインを決定しやすくなり、その結果、コンプレッションポイントＣＰ（図４Ａ）が安定するという優れた効果が得られる。また、パワー段増幅回路１０（図１）をＡＰＴ方式の第２動作モードで動作させるときに、ＥＶＭの劣化を抑制することができる。
［第３実施例］
次に、図９、図１０Ａ、及び図１０Ｂを参照して第３実施例による電力増幅モジュールについて説明する。以下、第１実施例による電力増幅モジュール（図１、図２、図３）と共通の構成については説明を省略する。
第１実施例では、パワー段増幅回路１０（図１、図２）の２つの動作モードが、ＥＴ方式の第１動作モードとＡＰＴ方式の第２動作モードを含んでいる。これに対して第３実施例では、パワー段増幅回路１０（図１、図２）の第１動作モードは、高周波出力信号の電力が低い時の動作モード（以下、低電力動作モードという。）であり、第２動作モードは、高周波出力信号の電力が相対的に高い時の動作モード（以下、高電力動作モードという。）である。低電力動作モードと高電力動作モードとでは、パワー段増幅回路１０のゲインと出力レベルとの関係が異なる。高電力動作モードにおけるゲインと出力レベルとの関係は、低電力動作モードにおけるゲインと出力レベルとの関係と比べて、より高い出力レベルまで高いゲインを維持している。
図９は、第３実施例による電力増幅モジュール５０を用いた送信モジュールのブロック図である。第１実施例では、電源回路９４（図３）から電力増幅モジュール５０のパワー段増幅回路１０（図１）に電源電圧Ｖｒｅｇが供給される。電源電圧Ｖｒｅｇは、パワー段増幅回路１０（図１）の動作モードに応じて、ＥＴ方式用の第１電源電圧とＡＰＴ方式用の第２電源電圧との間で切り替えられる。これに対して第３実施例では、電力増幅モジュール５０のパワー段増幅回路１０（図１）に、ＡＰＴ方式用の電源電圧Ｖｃｃ１が供給される。すなわち、電力増幅モジュール５０のパワー段増幅回路１０は、ＡＰＴ方式で動作する。
ベースバンド部９０は、高周波出力信号ＲＦｏｕｔの信号レベル（電力の大きさ）に応じて、動作モード通知信号ＭＯＤＥをバイアス制御回路７０に出力する。例えば、ベースバンド部９０は、高周波出力信号ＲＦｏｕｔが所定のレベル以上になる場合は、動作モードとして高電力動作モードをバイアス制御回路７０に通知し、高周波出力信号ＲＦｏｕｔが所定のレベル未満になる場合は、動作モードとして低電力動作モードをバイアス制御回路７０に通知する。
バイアス制御回路７０は、動作モード通知信号ＭＯＤＥによって通知された動作モードに応じて、電力増幅モジュール５０にバイアス制御信号ＩＢ１、ＩＢ２の少なくとも一方を供給する。本実施例では、動作モードとして低電力動作モードが通知されたとき、バイアス制御回路７０はバイアス制御信号ＩＢ１を供給し、バイアス制御信号ＩＢ２は供給しない。このため、第１バイアス回路２０（図１）が動作し、第２バイアス回路３０（図１）は動作しない。動作モードとして高電力動作モードが通知されたとき、バイアス制御回路７０はバイアス制御信号ＩＢ１及びＩＢ２の両方を供給する。このため、第１バイアス回路２０（図１）及び第２バイアス回路３０（図１）の両方が動作する。
次に、図１０Ａ及び図１０Ｂを参照して第３実施例の優れた効果について説明する。
図１０Ａは、第３実施例による電力増幅モジュール５０における第１バイアス回路２０（図１）と第２バイアス回路３０（図１）との動作状態を示すタイミングチャートである。図１０Ａは、低電力動作モードＬＰＭから高電力動作モードＨＰＭに切り替わり、その後、低電力動作モードＬＰＭに切り替わる例を示している。
第１バイアス回路２０は、動作モードによらず常時動作している。第２バイアス回路３０は、高電力動作モードＨＰＭの期間のみ動作する。バイアス制御信号ＩＢ２の供給開始から第２バイアス回路３０の動作開始まで遅延時間Ｔｄが発生する。この期間は、第１バイアス回路２０のみから、パワー段増幅回路１０にバイアス電流が供給される。
図１０Ｂは、比較例による電力増幅モジュールにおける第１バイアス回路２０と第２バイアス回路３０との動作状態を示すタイミングチャートである。比較例では、バイアス制御回路７０（図９）は、低電力動作モードＬＰＭのときに第１バイアス回路２０のみにバイアス制御信号ＩＢ１を供給し、高電力動作モードＨＰＭのときに第２バイアス回路３０のみにバイアス制御信号ＩＢ２を供給する。
動作モードが低電力動作モードＬＰＭから高電力動作モードＨＰＭに切り替わるとき、第１バイアス回路２０の動作はほぼ瞬時に停止するが、第２バイアス回路３０の動作開始までには遅延時間Ｔｄが発生する。このため、第１バイアス回路２０及び第２バイアス回路３０のいずれも動作していない時間帯が発生してしまう。同様に、動作モードが高電力動作モードＨＰＭから低電力動作モードＬＰＭに切り替わるときにも、第１バイアス回路２０及び第２バイアス回路３０のいずれも動作していない時間帯が発生してしまう。
第１バイアス回路２０及び第２バイアス回路３０のいずれも動作していない期間は、電力増幅モジュール５０が増幅を行わないため、高周波出力信号ＲＦｏｕｔが出力されない。すなわち、送信信号の瞬断が発生する
これに対して第３実施例では、第１バイアス回路２０が常時動作しているため、送信信号の瞬断を防止することができる。
特に低温動作時に、フィードバック型の第２バイアス回路３０を使用していると、高周波入力信号ＲＦｉｎの波形が立ち上がってパワー段増幅回路１０（図１）が増幅を開始した時のフィードバック制御が不安定になり、ＥＶＭが劣化しやすい。第３実施例では、低電力動作モードのときにエミッタフォロワ型の第１バイアス回路２０を動作させているため、高周波入力信号ＲＦｉｎの波形の立ち上がり時におけるＥＶＭの劣化を抑制することができる。また、低電力動作モード時には、セルフバイアスの影響がほとんどないため、ゲインのエクスパンションが発生せず、ＡＭ−ＡＭの高い線形性を維持することができる。
動作モードが高電力動作モードのときは、第１バイアス回路２０に加えてフィードバック型の第２バイアス回路３０も動作しているため、高周波出力信号ＲＦｏｕｔの電力が増大した時のゲインのエクスパンションを抑制し、ＡＭ−ＡＭの高い線形性を維持することができる。
第１実施例では、第１バイアス回路２０（図１）の出力抵抗Ｒ１２を省略することが可能である。これに対して、第３実施例のように第１バイアス回路２０と第２バイアス回路３０とを同時に動作させる期間が存在する場合には、第１バイアス供給トランジスタＱ１１とベースバラスト抵抗Ｒ１との間に出力抵抗Ｒ１２を挿入することが好ましい。
次に、第３実施例の変形例について説明する。
第３実施例では、動作モードにかかわらずエミッタフォロワ型の第１バイアス回路２０を常時動作させているが、動作モードの切り替え時に瞬断が発生しないという条件の下で、高電力動作モード時に第１バイアス回路２０の動作を停止させてもよい。例えば、低電力動作モードから高電力動作モードへの切り替え時点から、遅延時間Ｔｄ（図１０Ａ、図１０Ｂ）よりも長い時間が経過した時点に、第１バイアス回路２０の動作を停止させてもよい。
上述の各実施例は例示であり、異なる実施例で示した構成の部分的な置換または組み合わせが可能であることは言うまでもない。複数の実施例の同様の構成による同様の作用効果については実施例ごとには逐次言及しない。さらに、本発明は上述の実施例に制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
１０ パワー段増幅回路
１１ ドライバ段増幅回路
１２ 入力側インピーダンス整合回路
１３ 段間インピーダンス整合回路
２０ 第１バイアス回路
３０ 第２バイアス回路
４０ ドライバ段バイアス回路
４５ 増幅回路素子
５０ 電力増幅モジュール
５１、５２、５３ バイアス制御端子
５４ ドライバ段電源端子
５５ パワー段電源端子
５６ 信号入力端子
５７ 信号出力端子
６０ 出力側インピーダンス整合回路
７０ バイアス制御回路
７１ 動作モード通知端子
８１、８２、８３、８４、８５、８６、８７ 外部端子
９０ ベースバンド部
９１ 高周波部
９２ フロントエンド部
９３ アンテナ
９４ 電源回路
Ｃ１、Ｃ２ ＤＣカットキャパシタ
Ｃ１１、Ｃ２１、Ｃ３１ バイパスキャパシタ
Ｃ２２ キャパシタ
Ｄ１２、Ｄ１３ ダイオード
Ｌ１、Ｌ２ インダクタ
Ｑ１、Ｑ２ 増幅トランジスタ
Ｑ１１ 第１バイアス供給トランジスタ
Ｑ２１ 第２バイアス供給トランジスタ
Ｑ３１ バイアス供給トランジスタ
Ｑ１２、Ｑ１３、Ｑ２２、Ｑ２３、Ｑ２４、Ｑ３２、Ｑ３３ トランジスタ
Ｒ１、Ｒ２ ベースバラスト抵抗
Ｒ１２ 出力抵抗
Ｒ１１、Ｒ２１、Ｒ２２、Ｒ３１ 抵抗

Claims (9)

  1. 入力信号を増幅して出力し、特性が異なる少なくとも２つの動作モードで動作する増幅トランジスタと、
    第１バイアス供給トランジスタを含み、前記第１バイアス供給トランジスタの出力電流を、前記増幅トランジスタにバイアス電流として供給する第１バイアス回路と、
    第２バイアス供給トランジスタを含み、前記第２バイアス供給トランジスタの出力電流の一部を、前記増幅トランジスタにバイアス電流として供給する第２バイアス回路と、
    前記増幅トランジスタの動作モードに応じて、前記第１バイアス回路及び前記第２バイアス回路の少なくとも一方を選択して動作させるバイアス制御信号が入力されるバイアス制御端子と
    を有し、
    前記第２バイアス回路は、前記第２バイアス供給トランジスタの出力電流の一部を前記第２バイアス回路に戻す電流路を含む電力増幅モジュール。
  2. 前記少なくとも２つの動作モードは、ゲインと出力レベルとの関係が異なっている請求項１に記載の電力増幅モジュール。
  3. 前記第２バイアス回路は、前記電流路に流れる電流が増大すると、前記第２バイアス供給トランジスタの出力電流を低減させる請求項１または２に記載の電力増幅モジュール。
  4. 前記増幅トランジスタが、前記少なくとも２つの動作モードの１つである第１動作モードで動作するときには第１電源電圧が前記増幅トランジスタに供給され、前記第１動作モードとは異なる第２動作モードで動作するときには前記第１電源電圧とは異なる第２電源電圧が前記増幅トランジスタに供給され、
    さらに、
    前記増幅トランジスタの動作モードが通知される動作モード通知端子と、
    前記動作モード通知端子に前記第１動作モードが通知されると、前記第１バイアス回路を動作状態にし、前記動作モード通知端子に前記第２動作モードが通知されると、前記第２バイアス回路を動作状態にするバイアス制御回路と
    を有する請求項１乃至３のいずれか１項に記載の電力増幅モジュール。
  5. 前記第１電源電圧は、前記増幅トランジスタをエンベロープトラッキング方式で動作させる電源電圧であり、前記第２電源電圧は、前記増幅トランジスタを平均電力トラッキング方式で動作させる電源電圧である請求項４に記載の電力増幅モジュール。
  6. さらに、
    前記増幅トランジスタの動作モードが通知される動作モード通知端子と、
    前記動作モード通知端子に、前記少なくとも２つの動作モードの１つである第１動作モードが通知されると、前記第１バイアス回路を動作状態にし、前記動作モード通知端子に前記第１動作モードとは異なる第２動作モードが通知されると、前記第１バイアス回路及び前記第２バイアス回路の両方を動作状態にするバイアス制御回路と
    を有する請求項１乃至３のいずれか１項に記載の電力増幅モジュール。
  7. 前記第２動作モードにおけるゲインと出力レベルとの関係は、前記第１動作モードにおけるゲインと出力レベルとの関係と比べて、より高い出力レベルまで高いゲインを維持している請求項６に記載の電力増幅モジュール。
  8. 入力信号を増幅して出力する増幅トランジスタと、
    第１バイアス供給トランジスタを含み、前記第１バイアス供給トランジスタの出力電流をバイアス電流として前記増幅トランジスタに供給する第１バイアス回路と、
    第２バイアス供給トランジスタを含み、前記第２バイアス供給トランジスタの出力電流の一部をバイアス電流として前記増幅トランジスタに供給する第２バイアス回路と
    を有し、
    前記第２バイアス回路は、前記第２バイアス供給トランジスタの出力電流の一部を前記第２バイアス回路に戻す電流路を含む電力増幅モジュールを動作させて電力増幅を行う方法であって、
    前記増幅トランジスタをエンベロープトラッキング方式で動作させるときに、前記第１バイアス回路から前記増幅トランジスタにバイアス電流を供給し、
    前記増幅トランジスタを平均電力トラッキング方式で動作させるときに、前記第２バイアス回路から前記増幅トランジスタにバイアス電流を供給する電力増幅方法。
  9. 入力信号を増幅して出力する増幅トランジスタと、
    第１バイアス供給トランジスタを含み、前記第１バイアス供給トランジスタの出力電流をバイアス電流として前記増幅トランジスタに供給する第１バイアス回路と、
    第２バイアス供給トランジスタを含み、前記第２バイアス供給トランジスタの出力電流の一部をバイアス電流として前記増幅トランジスタに供給する第２バイアス回路と
    を有し、
    前記第２バイアス回路は、前記第２バイアス供給トランジスタの出力電流の一部を前記第２バイアス回路に戻す電流路を含む電力増幅モジュールを動作させて電力増幅を行う方法であって、
    前記増幅トランジスタから出力される信号レベルに応じて、前記第１バイアス回路から前記増幅トランジスタにバイアス電流を供給する状態と、前記第１バイアス回路及び前記第２バイアス回路の両方から前記増幅トランジスタにバイアス電流を供給する状態とを切り替える電力増幅方法。
JP2019195308A 2019-10-28 2019-10-28 電力増幅モジュール及び電力増幅方法 Pending JP2021069089A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019195308A JP2021069089A (ja) 2019-10-28 2019-10-28 電力増幅モジュール及び電力増幅方法
KR1020200128614A KR102513128B1 (ko) 2019-10-28 2020-10-06 전력 증폭 모듈 및 전력 증폭 방법
CN202011093613.6A CN112737528B (zh) 2019-10-28 2020-10-13 功率放大模块及功率放大方法
US17/081,168 US11431305B2 (en) 2019-10-28 2020-10-27 Power amplifier module and power amplification method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019195308A JP2021069089A (ja) 2019-10-28 2019-10-28 電力増幅モジュール及び電力増幅方法

Publications (1)

Publication Number Publication Date
JP2021069089A true JP2021069089A (ja) 2021-04-30

Family

ID=75587002

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019195308A Pending JP2021069089A (ja) 2019-10-28 2019-10-28 電力増幅モジュール及び電力増幅方法

Country Status (4)

Country Link
US (1) US11431305B2 (ja)
JP (1) JP2021069089A (ja)
KR (1) KR102513128B1 (ja)
CN (1) CN112737528B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023282206A1 (ja) * 2021-07-07 2023-01-12 株式会社村田製作所 電力増幅回路および通信装置
WO2023136165A1 (ja) * 2022-01-11 2023-07-20 株式会社村田製作所 トラッカモジュール
WO2024185385A1 (ja) * 2023-03-06 2024-09-12 株式会社村田製作所 電力増幅システム及び電力増幅方法
JP2025015967A (ja) * 2023-07-21 2025-01-31 株式会社村田製作所 電力増幅装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020027992A (ja) * 2018-08-10 2020-02-20 株式会社村田製作所 電力増幅回路
JP2022017951A (ja) * 2020-07-14 2022-01-26 株式会社村田製作所 電力増幅回路
US11777542B2 (en) * 2020-11-18 2023-10-03 Mediatek Inc. Method for tuning envelope tracking system and associated processing module
EP4465534B1 (en) * 2023-05-16 2026-02-11 Nxp B.V. Bias circuit
EP4465535B1 (en) * 2023-05-16 2025-12-17 Nxp B.V. Bias circuit
CN119030565B (zh) * 2024-10-28 2025-10-17 深圳飞骧科技股份有限公司 射频前端模组及射频芯片

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002045253A1 (en) * 2000-12-01 2002-06-06 Mitsubishi Denki Kabushiki Kaisha High-frequency amplifier
US6750721B2 (en) 2002-04-30 2004-06-15 Freescale Semiconductor, Inc. HBT linearizer and power booster
JP3829121B2 (ja) * 2003-01-31 2006-10-04 株式会社東芝 電力増幅回路
JP4519659B2 (ja) 2005-01-06 2010-08-04 ルネサスエレクトロニクス株式会社 バイアス回路
US7365604B2 (en) * 2005-12-16 2008-04-29 Mediatek Inc. RF amplifier with a bias boosting scheme
JP2009212870A (ja) * 2008-03-05 2009-09-17 Renesas Technology Corp Ｒｆ電力増幅器
CN202634371U (zh) * 2012-06-13 2012-12-26 南通大学 一种偏置电流可调节的功率放大器
US9634619B2 (en) * 2014-05-28 2017-04-25 Skyworks Solutions, Inc. Power amplifier bias circuit having parallel emitter follower
CN204156827U (zh) 2014-11-07 2015-02-11 北京爱洁隆技术有限公司 一种用于雷达系统的宽带功率放大器芯片及放大器
JP2016192590A (ja) 2015-03-30 2016-11-10 株式会社村田製作所 電力増幅モジュール
JP2017103643A (ja) * 2015-12-02 2017-06-08 株式会社村田製作所 電力増幅回路
JP2017112555A (ja) 2015-12-18 2017-06-22 サムソン エレクトロ−メカニックス カンパニーリミテッド． 電力増幅装置及び無線通信装置
JP2018033028A (ja) * 2016-08-25 2018-03-01 株式会社村田製作所 電力増幅回路
US10158327B2 (en) * 2016-10-28 2018-12-18 Qualcomm Incorporated Low impedance adaptive bias scheme for power amplifier
US10218326B2 (en) * 2016-10-28 2019-02-26 Qualcomm Incorporated Source follower based envelope tracking for power amplifier biasing
JP2018142833A (ja) * 2017-02-27 2018-09-13 株式会社村田製作所 電力増幅回路
US10666200B2 (en) * 2017-04-04 2020-05-26 Skyworks Solutions, Inc. Apparatus and methods for bias switching of power amplifiers

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023282206A1 (ja) * 2021-07-07 2023-01-12 株式会社村田製作所 電力増幅回路および通信装置
WO2023136165A1 (ja) * 2022-01-11 2023-07-20 株式会社村田製作所 トラッカモジュール
WO2024185385A1 (ja) * 2023-03-06 2024-09-12 株式会社村田製作所 電力増幅システム及び電力増幅方法
JP2025015967A (ja) * 2023-07-21 2025-01-31 株式会社村田製作所 電力増幅装置
JP7845300B2 (ja) 2023-07-21 2026-04-14 株式会社村田製作所 電力増幅装置

Also Published As

Publication number Publication date
KR20210050447A (ko) 2021-05-07
CN112737528A (zh) 2021-04-30
US11431305B2 (en) 2022-08-30
US20210126600A1 (en) 2021-04-29
KR102513128B1 (ko) 2023-03-23
CN112737528B (zh) 2024-04-26

Similar Documents

Publication Publication Date Title
KR102513128B1 (ko) 전력 증폭 모듈 및 전력 증폭 방법
US10491168B2 (en) Power amplification circuit
JP6680235B2 (ja) 電力増幅回路および高周波モジュール
US6121841A (en) Transistor power amplifier for portable terminals for mobile communications
US11469713B2 (en) Power amplifier module
JP2010124433A (ja) 高周波電力増幅器
JP2020072468A (ja) 電力増幅モジュール
US6492869B1 (en) Linear amplifier and radio communication apparatus using the same
TW201622341A (zh) 具有基極電流再利用之放大器
CN110518883B (zh) 功率放大电路
US20060114062A1 (en) Self adaptable bias circuit for enabling dynamic control of quiescent current in a linear power amplifier
CN113472304B (zh) 功率放大电路
US10566934B2 (en) Power amplifier circuit
US20170237400A1 (en) Power amplifier
JP2019115033A (ja) 電力増幅回路
US10680558B2 (en) Power amplifier circuit
JP2021114751A (ja) 電力増幅回路
CN114915271A (zh) 功率放大电路
US10879847B2 (en) Transmission unit
JP2020188292A (ja) 電力増幅回路及びバイアス制御回路
JP2020065224A (ja) 電力増幅回路
CN210780685U (zh) 功率放大模块
JP2021106376A (ja) 電力増幅回路
CN109617531B (zh) 功率放大电路
US9917550B2 (en) Power amplification circuit

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201014