JP2017123360A - 半導体モジュール - Google Patents
半導体モジュール Download PDFInfo
- Publication number
- JP2017123360A JP2017123360A JP2016000113A JP2016000113A JP2017123360A JP 2017123360 A JP2017123360 A JP 2017123360A JP 2016000113 A JP2016000113 A JP 2016000113A JP 2016000113 A JP2016000113 A JP 2016000113A JP 2017123360 A JP2017123360 A JP 2017123360A
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- substrate
- electrode
- semiconductor chip
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/40—Encapsulations, e.g. protective coatings characterised by their materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
- H10W76/10—Containers or parts thereof
- H10W76/12—Containers or parts thereof characterised by their shape
- H10W76/15—Containers comprising an insulating or insulated base
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
- H10W76/10—Containers or parts thereof
- H10W76/12—Containers or parts thereof characterised by their shape
- H10W76/161—Containers comprising no base
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
- H10W72/07331—Connecting techniques
- H10W72/07336—Soldering or alloying
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
- H10W72/07553—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in shapes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
- H10W72/07554—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in dispositions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/351—Materials of die-attach connectors
- H10W72/352—Materials of die-attach connectors comprising metals or metalloids, e.g. solders
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/537—Multiple bond wires having different shapes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
- H10W72/5473—Dispositions of multiple bond wires multiple bond wires connected to a common bond pad
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
- H10W72/5475—Dispositions of multiple bond wires multiple bond wires connected to common bond pads at both ends of the wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/59—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/921—Structures or relative sizes of bond pads
- H10W72/926—Multiple bond pads having different sizes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/941—Dispositions of bond pads
- H10W72/944—Dispositions of multiple bond pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
- H10W76/40—Fillings or auxiliary members in containers, e.g. centering rings
- H10W76/42—Fillings
- H10W76/47—Solid or gel fillings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】半導体チップに含まれる要素の破壊を抑制できる半導体モジュールを提供する。【解決手段】実施形態に係る半導体モジュールは、複数の金属部材と、絶縁性の基板と、第1導電層と、第2導電層と、第1半導体チップと、第1端子と、第2端子と、封止部と、を有する。金属部材には、孔が形成されている。基板は、複数の金属部材の間に設けられている。基板は、それぞれの金属部材と接合されている。第1半導体チップは、第1電極と、第2電極と、を有する。第1電極は、第1導電層と電気的に接続されている。第2電極は、第2導電層と電気的に接続されている。第1端子は、第1導電層と電気的に接続されている。第2端子は、第2導電層と電気的に接続されている。封止部は、第1導電層と、第2導電層と、第1半導体チップと、第1端子の一部と、第2端子の一部と、を封止している。【選択図】図3
Description
本発明の実施形態は、半導体モジュールに関する。
放熱板の上にセラミック基板がはんだで接合され、このセラミック基板の上に半導体チップが実装された半導体モジュールがある。この半導体モジュールでは、半導体チップで発生した熱は、はんだおよび放熱板を介して放出される。
このとき、はんだには、セラミック基板の熱膨張量と放熱板の熱膨張量との差による負荷が加わる。はんだに加わる負荷が大きい場合や、はんだに繰り返し負荷が加えられた場合、はんだに亀裂が生じ、はんだの熱伝導性が低下する。この結果、セラミック基板の上に実装された半導体チップの温度が上昇し、熱による破壊が生じる場合がある。
このとき、はんだには、セラミック基板の熱膨張量と放熱板の熱膨張量との差による負荷が加わる。はんだに加わる負荷が大きい場合や、はんだに繰り返し負荷が加えられた場合、はんだに亀裂が生じ、はんだの熱伝導性が低下する。この結果、セラミック基板の上に実装された半導体チップの温度が上昇し、熱による破壊が生じる場合がある。
本発明が解決しようとする課題は、熱による破壊を抑制できる半導体モジュールを提供することである。
実施形態に係る半導体モジュールは、複数の金属部材と、絶縁性の基板と、第1導電層と、第2導電層と、第1半導体チップと、第1端子と、第2端子と、封止部と、を有する。
前記金属部材は、孔を有する。
前記基板は、前記複数の金属部材の間に設けられている。前記基板は、それぞれの前記金属部材と接合されている。
前記第1導電層は、前記基板の上に設けられている。
前記第2導電層は、前記基板の上に、前記第1導電層と離間して設けられている。
前記第1半導体チップは、前記第1導電層の上に設けられている。前記第1半導体チップは、第1電極と、第2電極と、を有する。前記第1電極は、前記第1導電層と電気的に接続されている。前記第2電極は、前記第2導電層と電気的に接続されている。
前記第1端子は、前記第1導電層と電気的に接続されている。
前記第2端子は、前記第2導電層と電気的に接続されている。
前記封止部は、前記第1導電層と、前記第2導電層と、前記第1半導体チップと、前記第1端子の一部と、前記第2端子の一部と、を封止している。
前記金属部材は、孔を有する。
前記基板は、前記複数の金属部材の間に設けられている。前記基板は、それぞれの前記金属部材と接合されている。
前記第1導電層は、前記基板の上に設けられている。
前記第2導電層は、前記基板の上に、前記第1導電層と離間して設けられている。
前記第1半導体チップは、前記第1導電層の上に設けられている。前記第1半導体チップは、第1電極と、第2電極と、を有する。前記第1電極は、前記第1導電層と電気的に接続されている。前記第2電極は、前記第2導電層と電気的に接続されている。
前記第1端子は、前記第1導電層と電気的に接続されている。
前記第2端子は、前記第2導電層と電気的に接続されている。
前記封止部は、前記第1導電層と、前記第2導電層と、前記第1半導体チップと、前記第1端子の一部と、前記第2端子の一部と、を封止している。
以下に、本発明の各実施形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
また、本願明細書と各図において、既に説明したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
各実施形態の説明には、XYZ直交座標系を用いる。基板1の主面に対して平行な方向であって相互に直交する2方向をX方向及びY方向とし、これらX方向及びY方向の双方に対して直交する方向をZ方向とする。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
また、本願明細書と各図において、既に説明したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
各実施形態の説明には、XYZ直交座標系を用いる。基板1の主面に対して平行な方向であって相互に直交する2方向をX方向及びY方向とし、これらX方向及びY方向の双方に対して直交する方向をZ方向とする。
図1〜図3を参照して、実施形態に係る半導体モジュールの一例について説明する。
図1は、実施形態に係る半導体モジュール100を表す平面図である。
図2は、図1のA−A´断面図である。
図3は、実施形態に係る半導体モジュール100を表す斜視図である。
なお、図3では、半導体モジュール100の内部構造を説明するために、封止部20やケース24、一部の端子4などが省略されている。また、図3では、各電極と各導電層とを接続するボンディングワイヤの一部が省略されている。
図1は、実施形態に係る半導体モジュール100を表す平面図である。
図2は、図1のA−A´断面図である。
図3は、実施形態に係る半導体モジュール100を表す斜視図である。
なお、図3では、半導体モジュール100の内部構造を説明するために、封止部20やケース24、一部の端子4などが省略されている。また、図3では、各電極と各導電層とを接続するボンディングワイヤの一部が省略されている。
図1〜図3に表すように、半導体モジュール100は、基板1と、金属部材2と、端子4C、4E、および4Gと、ナット5と、第1導電層11と、第2導電層12と、第3導電層13と、封止部20と、ケース24と、第1半導体チップ30と、第2半導体チップ40と、を有する。
図3に表すように、基板1は、AlSiCまたはSiNなどを含む絶縁性のセラミック基板である。
金属部材2は、銅、アルミニウム、またはニッケルなどの金属を含む、X方向に延びる部材である。金属部材2は複数の孔2Hを有し、これらの孔2HはX方向に並んでいる。
金属部材2は、銅、アルミニウム、またはニッケルなどの金属を含む、X方向に延びる部材である。金属部材2は複数の孔2Hを有し、これらの孔2HはX方向に並んでいる。
図2に表すように、基板1は、複数の金属部材2の間に設けられている。基板1と金属部材2とは、ろう付けにより接合されており、基板1と金属部材2との間には、ろう材を含む接合部3(第1接合部)が設けられている。金属部材2のうち基板1と接合される第2部分2bのZ方向における厚みT2は、孔2Hが設けられた第1部分2aのZ方向における厚みT1よりも厚い。このため、金属部材2の上面には、第1部分2aと第2部分2bとの間で段差が形成されている。
ろう材には、融点が450度以上の材料を用いることができる。具体的には、銀ろう、銅ろう、真鍮ろう、パラジウムろう、金ろう、またはニッケルろうなどを用いることが可能である。
なお、基板1と金属部材2は、ダイレクトボンディング法などにより、ろう材を用いずに接合されていてもよい。
なお、基板1と金属部材2は、ダイレクトボンディング法などにより、ろう材を用いずに接合されていてもよい。
基板1の上には、複数の第1導電層11、複数の第2導電層12、および複数の第3導電層13が設けられている。これらの導電層は、互いに離間して設けられている。また、これらの導電層と基板1とは、ろう付けにより接合されており、それぞれの導電層と基板1との間にはろう材を含む接合部6(第2接合部)が設けられている。接合部6に含まれるろう材は、接合部3に含まれるろう材と同じでも良いし、異なっていてもよい。
それぞれの第1導電層11の上には、複数の第1半導体チップ30および複数の第2半導体チップ40が設けられている。第1半導体チップ30および第2半導体チップ40は、はんだ25により第1導電層11に接合されている。
以下では、一例として、第1半導体チップ30がIGBTであり、第2半導体チップ40がダイオードである場合について説明する。
第1半導体チップ30は、コレクタ電極31(第1電極)、エミッタ電極32(第2電極)、およびゲート電極33(第3電極)を有している。
第2半導体チップ40は、カソード電極41(第4電極)およびアノード電極42(第5電極)を有している。第2半導体チップ40は、第1半導体チップ30に対して逆並列に接続されている。すなわち、第2半導体チップ40は、FWD(Free Wheeling Diode)として機能する。
第1半導体チップ30は、コレクタ電極31(第1電極)、エミッタ電極32(第2電極)、およびゲート電極33(第3電極)を有している。
第2半導体チップ40は、カソード電極41(第4電極)およびアノード電極42(第5電極)を有している。第2半導体チップ40は、第1半導体チップ30に対して逆並列に接続されている。すなわち、第2半導体チップ40は、FWD(Free Wheeling Diode)として機能する。
第1導電層11は、コレクタ電極31およびカソード電極41と電気的に接続されている。エミッタ電極32は、ボンディングワイヤを介して第2導電層12と電気的に接続されている。ゲート電極33は、ボンディングワイヤを介して第3導電層13と電気的に接続されている。ゲート電極33は、コレクタ電極31およびエミッタ電極32と電気的に分離されている。各電極と各導電層との間の電気抵抗を低減するために、図3に表す例よりも多くのボンディングワイヤを設けてもよい。
第1導電層11は、端子4C(第1端子)と電気的に接続されている。第2導電層12は、端子4E(第2端子)と電気的に接続されている。第3導電層13は、不図示の配線およびプリント基板を介して、端子4G(第3端子)と電気的に接続されている。
ケース24は、複数の第1半導体チップ30および複数の第2半導体チップ40を囲むように、基板1および金属部材2の上に、接着剤により取り付けられている。ケース24の下端の一部は、金属部材2の第1部分2aと第2部分2bとの間の段差に当接している。図1に表すように、ケース24は、半導体モジュール100をZ方向から見た場合に、ケース24と孔2Hが重ならないように、複数の湾曲部24aを有している。
図2に表すように、ケース24の内側であって、基板1および金属部材2の上には、封止部20が設けられている。各端子4の一部、第1導電層11〜第3導電層13、第1半導体チップ30、および第2半導体チップ40は、封止部20に覆われて封止されている。
より具体的には、封止部20は、第1樹脂部21、第2樹脂部22、および第3樹脂部23を有し、基板1の上に設けられた構成要素は、第1樹脂部21により封止されている。
より具体的には、封止部20は、第1樹脂部21、第2樹脂部22、および第3樹脂部23を有し、基板1の上に設けられた構成要素は、第1樹脂部21により封止されている。
第1樹脂部21の上には、第2樹脂部22が設けられている。第2樹脂部22の少なくとも一部および第1樹脂部21は、ケース24の内側に設けられている。第2樹脂部22の上にはさらに第3樹脂部23が設けられ、第3樹脂部23の上面には端子4の一部が露出している。図2に表す例では、第3樹脂部23は、第2樹脂部22の一部の上にのみ設けられている。ただし、第3樹脂部23のX−Y面に沿った面積は、図2に表す例より大きくてもよく、例えば、第3樹脂部23が第2樹脂部22の上面およびケース24の上端を覆っていてもよい。
第1樹脂部21は、例えば、シリコーン樹脂を含む。第2樹脂部22は、例えば、エポキシ樹脂を含む。第3樹脂部23およびケース24は、例えば、ポリフェニレンスルファイド、ポリブチレンテレフタレート、またはナイロン9Tを含む。
第1樹脂部21は、例えば、シリコーン樹脂を含む。第2樹脂部22は、例えば、エポキシ樹脂を含む。第3樹脂部23およびケース24は、例えば、ポリフェニレンスルファイド、ポリブチレンテレフタレート、またはナイロン9Tを含む。
図1に表すように、端子4C、4E、および4Gのそれぞれの一部は、封止部20に覆われておらず、外部に露出している。各端子の露出した部分には孔が形成されている。また、第3樹脂部23の上面には複数のナット5が設けられている。これらの孔およびナットは、外部回路に接続されたバスバーを、各孔を挿通してそれぞれのナットに取り付け可能に構成されている。
次に、半導体モジュール100の製造方法の一例を説明する。
まず、基板1と、複数の孔2Hが形成された金属部材2と、を用意する。続いて、ろう付けにより、基板1の上面全体に導電層を接合するとともに、基板1の側面に金属部材2を接合する。続いて、基板1の上面に配された導電層の一部を除去し、所定の形状にパターニングすることで、複数の導電層11〜13を形成する。
まず、基板1と、複数の孔2Hが形成された金属部材2と、を用意する。続いて、ろう付けにより、基板1の上面全体に導電層を接合するとともに、基板1の側面に金属部材2を接合する。続いて、基板1の上面に配された導電層の一部を除去し、所定の形状にパターニングすることで、複数の導電層11〜13を形成する。
それぞれの導電層11の上に、第1半導体チップ30および第2半導体チップ40を、はんだを用いて実装する。続いて、ワイヤボンディングを行い、これらの半導体チップの各電極と各導電層とを電気的に接続する。
次に、端子4およびナット5が組み込まれた第3樹脂部23を用意する。続いて、それぞれの端子4と、導電層11〜13のそれぞれと、をはんだにより接合する。続いて、シリコーン樹脂などを含む接着剤を用いて、基板1および金属部材2の上にケース24を取り付ける。
次に、基板1、第3樹脂部23、およびケース24で囲まれた空間にシリコーン樹脂を注入する。このシリコーン樹脂に熱を加えて硬化させることで、第1樹脂部21を形成する。続いて、ケース24の内側であって、第1樹脂部21と第3樹脂部23との間にエポキシ樹脂を注入する。このエポキシ樹脂を硬化させることで、第2樹脂部22を形成する。
以上の工程により、図1〜3に表す半導体モジュール100が作製される。
以上の工程により、図1〜3に表す半導体モジュール100が作製される。
なお、上述した製造方法において、ケース24を取り付けた後に、ケース24の上端に第3樹脂部23の下面を当接させ、基板1、第3樹脂部23、およびケース24で囲まれた空間を、全て第1樹脂部21で充填してもよい。この場合、第3樹脂部23には、開口が形成されたものを用いる。この開口を通して、第1樹脂部21を充填し、その後、当該開口をナット等の他の部材で閉塞することで、封止部20が形成される。このプロセスにより半導体モジュール100を作製した場合、封止部20は、第2樹脂部22を有しておらず、第1樹脂部21および第3樹脂部23のみを有する。
次に、本実施形態の作用および効果について、参考例に係る半導体モジュールを参照しつつ説明する。
図4は、参考例に係る半導体モジュール150の一部を表す断面図である。
半導体モジュール150では、基板1の裏面に第4導電層14が設けられている。第4導電層14は、はんだ51によって放熱板50と接合されている。放熱板50には、金属部材2と同様に、不図示の複数の孔が形成されている。
図4は、参考例に係る半導体モジュール150の一部を表す断面図である。
半導体モジュール150では、基板1の裏面に第4導電層14が設けられている。第4導電層14は、はんだ51によって放熱板50と接合されている。放熱板50には、金属部材2と同様に、不図示の複数の孔が形成されている。
半導体チップで生じた熱は、基板1およびはんだ51を介して放熱板50から放出される。半導体モジュール150の構成の場合、基板1および放熱板50のそれぞれの面積が大きく、このため、これらの熱膨張量の差によって大きな負荷がはんだ51に加わる。この負荷により、はんだ51にクラックが生じ、はんだ51の熱伝導性が低下する。この結果、半導体チップの温度が上昇し、半導体チップが熱によって破壊される場合がある。
これに対して、本実施形態に係る半導体モジュール100によれば、基板1の側面に金属部材2がろう付けにより接合され、金属部材2に形成された孔2Hを用いて、半導体モジュール100を外部の装置に取り付けることができる。すなわち、半導体モジュール100には、放熱板50、およびこの放熱板50と基板1とを接合するためのはんだを用いる必要が無い。このため、本実施形態によれば、はんだのクラックに起因する半導体チップの熱による破壊を抑制することが可能となる。
また、本実施形態に係る半導体モジュール100において、金属部材2は、基板1と接合される第2部分2bの厚みが、孔2Hが設けられた第1部分2aの厚みよりも厚い。このため、基板1と金属部材2との接合面積を大きくし、基板1と金属部材2との間の接合の強度を高めることが可能である。
さらに、第2部分2bの厚みが第1部分2aの厚みよりも厚く、第1部分2aと第2部分2bとの間に段差が形成されていることで、ケース24を基板1および金属部材2の上に取り付ける際に、ケース24の位置合わせを容易にすることができる。
なお、それぞれの導電層の数およびそれぞれのチップの数は任意である。同様に、それぞれの導電層の形状や端子4の形状も任意である。また、第1導電層11には、第1半導体チップ30のみ、または第2半導体チップ40のみが設けられていても良い。あるいは、これらの半導体チップに代えて、MOSFETなどの他の半導体チップが設けられていてもよい。第1導電層11の上にダイオードである第2半導体チップ40のみが設けられている場合、半導体モジュール100は、第3導電層13および端子4Gを有していなくてもよい。金属部材2に形成された孔2Hの数および孔2Hの形状は、図に表される例に限らず、適宜変更することが可能である。
また、金属部材2は、図1〜図3に表す構造に代えて、図5に表す構造を有していてもよい。
図5は、実施形態に係る他の半導体モジュール200を表す斜視図である。
半導体モジュール200において、金属部材2には、孔2Hが形成されるとともに、溝2Gが形成されている。溝2Gに、ケース24の下端を当接させることで、ケース24を基板1および金属部材2の上に取り付ける際に、ケース24の位置合わせを容易に行うことが可能である。
図5は、実施形態に係る他の半導体モジュール200を表す斜視図である。
半導体モジュール200において、金属部材2には、孔2Hが形成されるとともに、溝2Gが形成されている。溝2Gに、ケース24の下端を当接させることで、ケース24を基板1および金属部材2の上に取り付ける際に、ケース24の位置合わせを容易に行うことが可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。実施形態に含まれる、例えば、基板、金属部材、端子、ナット、各導電層、封止部、ケース、および半導体チップなどの各要素の具体的な構成に関しては、当業者が公知の技術から適宜選択することが可能である。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。
100、200…半導体モジュール 1…基板 2…金属部材 4C、4E、4G…端子 11、12、13…導電層 20…封止部 24…ケース 30、40…半導体チップ
Claims (5)
- 孔を有する複数の金属部材と、
前記複数の金属部材の間に設けられ、それぞれの前記金属部材と接合された絶縁性の基板と、
前記基板の上に設けられた第1導電層と、
前記基板の上に前記第1導電層と離間して設けられた第2導電層と、
前記第1導電層の上に設けられ、第1電極と、第2電極と、を有し、前記第1電極が前記第1導電層と電気的に接続され、前記第2電極が前記第2導電層と電気的に接続された第1半導体チップと、
前記第1導電層と電気的に接続された第1端子と、
前記第2導電層と電気的に接続された第2端子と、
前記第1導電層と、前記第2導電層と、前記第1半導体チップと、前記第1端子の一部と、前記第2端子の一部と、を封止する封止部と、
を備えた半導体モジュール。 - それぞれの前記金属部材は、
前記孔が設けられた第1部分と、
前記基板と接合され、前記第1部分の厚みよりも厚い第2部分と、
を有する請求項1記載の半導体モジュール。 - それぞれの前記金属部材と前記基板との間に設けられた第1接合部をさらに備え、
前記第1接合部は、ろう材を含む請求項1または2に記載の半導体モジュール。 - 前記基板の上に、前記第1導電層および前記第2導電層と離間して設けられた第3導電層と、
前記第3導電層と接続された第3端子と、
をさらに備え、
前記第1半導体チップは、第3電極をさらに有し、
前記第3電極は、前記第3導電層と電気的に接続され、
前記封止部は、前記第3導電層と、前記第3端子の一部と、をさらに封止する請求項1〜3のいずれか1つに記載の半導体モジュール。 - 前記第1導電層の上に設けられた第2半導体チップをさらに備え、
前記第2半導体チップは、
前記第1導電層と電気的に接続された第4電極と、
前記第2導電層と電気的に接続された第5電極と、
を有し、
前記第1半導体チップは、IGBTであり、
前記第2半導体チップは、ダイオードである請求項4記載の半導体モジュール。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016000113A JP2017123360A (ja) | 2016-01-04 | 2016-01-04 | 半導体モジュール |
| US15/231,444 US20170194296A1 (en) | 2016-01-04 | 2016-08-08 | Semiconductor module |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016000113A JP2017123360A (ja) | 2016-01-04 | 2016-01-04 | 半導体モジュール |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2017123360A true JP2017123360A (ja) | 2017-07-13 |
Family
ID=59235800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016000113A Pending JP2017123360A (ja) | 2016-01-04 | 2016-01-04 | 半導体モジュール |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20170194296A1 (ja) |
| JP (1) | JP2017123360A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019102537A1 (ja) * | 2017-11-22 | 2019-05-31 | 三菱電機株式会社 | 半導体装置 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110603638B (zh) * | 2017-05-10 | 2023-04-18 | 三菱电机株式会社 | 半导体装置及其制造方法、以及电力转换装置及移动体 |
| JP7604815B2 (ja) * | 2020-09-10 | 2024-12-24 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| EP3989274A1 (en) * | 2020-10-23 | 2022-04-27 | SwissSEM Technologies AG | Power module |
| JP7548086B2 (ja) * | 2021-03-19 | 2024-09-10 | 三菱電機株式会社 | 半導体装置の製造方法 |
-
2016
- 2016-01-04 JP JP2016000113A patent/JP2017123360A/ja active Pending
- 2016-08-08 US US15/231,444 patent/US20170194296A1/en not_active Abandoned
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019102537A1 (ja) * | 2017-11-22 | 2019-05-31 | 三菱電機株式会社 | 半導体装置 |
| JPWO2019102537A1 (ja) * | 2017-11-22 | 2020-05-28 | 三菱電機株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20170194296A1 (en) | 2017-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4438489B2 (ja) | 半導体装置 | |
| JP4576448B2 (ja) | 電力用半導体装置 | |
| CN102456652B (zh) | 功率半导体装置 | |
| CN104517909B (zh) | 带有印制电路板的半导体模块及其制造方法 | |
| US20100134979A1 (en) | Power semiconductor apparatus | |
| CN104103611B (zh) | 加压加热接合结构及加压加热接合方法 | |
| CN104701308B (zh) | 电子器件 | |
| KR20170086828A (ko) | 메탈범프를 이용한 클립 본딩 반도체 칩 패키지 | |
| CN103972277B (zh) | 半导体装置及其制造方法 | |
| JP2015076562A (ja) | パワーモジュール | |
| CN104603934A (zh) | 电力用半导体装置 | |
| JP2021521628A (ja) | パワーモジュール、及びパワーモジュールを製造する方法 | |
| CN112331632B (zh) | 半导体装置 | |
| US11315850B2 (en) | Semiconductor device | |
| US20170194296A1 (en) | Semiconductor module | |
| JP2022191879A (ja) | 半導体装置 | |
| JP6860334B2 (ja) | 半導体装置 | |
| JP2015023226A (ja) | ワイドギャップ半導体装置 | |
| CN111244061B (zh) | 氮化镓设备的封装结构 | |
| JP2010287726A (ja) | 半導体装置 | |
| US7229855B2 (en) | Process for assembling a double-sided circuit component | |
| JP6981033B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP5682511B2 (ja) | 半導体モジュール | |
| JP2012238737A (ja) | 半導体モジュール及びその製造方法 | |
| JP5619232B2 (ja) | 半導体装置および電極用部材の製造方法 |