JP7548086B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP7548086B2
JP7548086B2 JP2021045845A JP2021045845A JP7548086B2 JP 7548086 B2 JP7548086 B2 JP 7548086B2 JP 2021045845 A JP2021045845 A JP 2021045845A JP 2021045845 A JP2021045845 A JP 2021045845A JP 7548086 B2 JP7548086 B2 JP 7548086B2
Authority
JP
Japan
Prior art keywords
electrode member
control electrode
main electrode
semiconductor device
main
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021045845A
Other languages
English (en)
Other versions
JP2022144711A (ja
Inventor
洋輔 中田
祐司 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2021045845A priority Critical patent/JP7548086B2/ja
Priority to US17/501,598 priority patent/US11887933B2/en
Priority to DE102021132952.3A priority patent/DE102021132952A1/de
Priority to CN202510766729.8A priority patent/CN120600643A/zh
Priority to CN202210246261.6A priority patent/CN115116865B/zh
Publication of JP2022144711A publication Critical patent/JP2022144711A/ja
Priority to JP2024141026A priority patent/JP7758115B2/ja
Application granted granted Critical
Publication of JP7548086B2 publication Critical patent/JP7548086B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H10W42/80—Arrangements for protection of devices protecting against overcurrent or overload, e.g. fuses or shunts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/016—Manufacture or treatment using moulds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/60—Seals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/401—Package configurations characterised by multiple insulating or insulated package substrates, interposers or RDLs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H10W72/07332—Compression bonding, e.g. thermocompression bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H10W72/07336—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07351—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting
    • H10W72/07354—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting changes in dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07554—Controlling the environment, e.g. atmosphere composition or temperature changes in dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/341—Dispositions of die-attach connectors, e.g. layouts
    • H10W72/347—Dispositions of multiple die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/853—On the same surface
    • H10W72/865—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/922—Bond pads being integral with underlying chip-level interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/944—Dispositions of multiple bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/753—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between laterally-adjacent chips

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)

Description

本開示は、半導体装置の製造方法に関する。
ＳｉＣ ＭＯＳＦＥＴの大面積化が難しいため、ＳｉＣ ＭＯＳＦＥＴを使用したモジュールは、電流容量を増やすために、複数のチップを並列接続する必要がある。複数の半導体チップと配線用チップを基板に接合し、配線用チップの回路パターンで各半導体チップの制御電極を並列接続した半導体装置が提案されている（例えば、特許文献１参照）。複数の半導体チップの主電極に主電極部材を接合し、配線用チップの回路パターンに制御電極部材を接合して樹脂封止する。
国際公開第２０２０／１１０１７０号
従来技術では電極部材を封止材から露出させるために封止材を研削する。しかし、研削工程で発塵が生じ、湿式研削の場合は研削面から水分が侵入するという問題があった。また、電極部材の高さバラつきにより研削時に必要以上に電極部材を削るため、材料と加工時間の無駄が発生し、終端検出が難しいという問題があった。さらに、研削自体の加工コストもかかっていた。
本開示は、上述のような課題を解決するためになされたもので、その目的は製造コストを抑えつつ電極部材を装置上面から確実に取り出すことができる半導体装置の製造方法を得るものである。
本開示に係る半導体装置の製造方法は、主電極と制御電極を有する半導体チップを基板に接合する工程と、第１の電極と、第２の電極と、前記第１の電極と前記第２の電極とを接続する配線とを有する配線用チップを前記基板に接合する工程と、主電極部材を前記主電極に第１の接合材を介して接合する工程と、制御電極部材を前記第２の電極に第２の接合材を介して接合する工程と、前記制御電極と前記第１の電極とを接続部材で接続する工程と、接合された前記半導体チップ、前記基板、前記配線用チップ、前記主電極部材、前記制御電極部材及び前記接続部材を金型に入れ、前記主電極部材及び前記制御電極部材と前記金型との間に設けた緩衝材に前記主電極部材及び前記制御電極部材の先端面を押し付けた状態で前記金型の中に封止材を注入して、前記半導体チップ、前記基板、前記配線用チップ、前記主電極部材、前記制御電極部材及び前記接続部材を前記封止材により封止する工程とを備え、前記封止材を研削せず、前記主電極部材及び前記制御電極部材の先端部が前記封止材の上面から突出し、前記先端部の側面に設けられた前記封止材は、膜厚が前記先端面に向かうほど薄くなるテーパー形状であることを特徴とする。
本開示では、制御電極部材と主電極部材の高さがバラついて主電極部材及び制御電極部材と金型との間に隙間が発生しても、緩衝材がその隙間を埋める。従って、封止工程で主電極部材及び制御電極部材の先端面が封止材で覆われず露出するため、封止工程後に封止材を研削しない。よって、製造コストを抑えつつ電極部材を装置上面から確実に取り出すことができる。
実施の形態１に係る半導体装置を示す断面図である。 実施の形態１に係る半導体装置の製造方法を示す断面図である。 実施の形態１に係る半導体装置の製造方法を示す断面図である。 実施の形態１に係る半導体装置の製造方法を示す断面図である。 実施の形態１に係る半導体装置の製造方法を示す断面図である。 実施の形態１に係る半導体装置の製造方法を示す断面図である。 実施の形態１に係る半導体装置の製造方法を示す断面図である。 比較例に係る半導体装置の製造方法を示す断面図である。 比較例に係る半導体装置の製造方法を示す断面図である。 比較例に係る半導体装置の製造方法を示す断面図である。 封止後の主電極部材の先端部を示す断面図である。 実施の形態１に係る半導体装置の製造方法の変形例を示す断面図である。 実施の形態２に係る半導体装置を示す断面図である。 実施の形態２に係る半導体装置の製造方法を示す断面図である。 実施の形態２に係る半導体装置の製造方法を示す断面図である。 実施の形態２に係る半導体装置の製造方法を示す断面図である。
実施の形態に係る半導体装置の製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は、実施の形態１に係る半導体装置を示す断面図である。複数の半導体チップ１と１つの配線用チップ２が基板３に接合されている。半導体チップ１は、裏面側に裏面電極４を有し、表面側に主電極５と制御電極６を有する。半導体チップ１は、例えばＭＯＳＦＥＴである。制御電極６は例えばゲート電極又はケルビンソース電極である。半導体チップ１に温度センス素子又は電流センス素子が内蔵されている場合は、それぞれに対応した制御電極を更に備える。
裏面電極４は、例えば、半導体チップ１側からシリサイド層／チタン層／ニッケル層／チタン層／金又は銀層をスパッタ法で積層した金属膜である。主電極５及び制御電極６は、例えば、半導体チップ１にアルミ層をスパッタ法で形成し、その上にニッケル層／パラジウム層／金層をめっき法で積層した金属膜である。または、主電極５及び制御電極６は、例えば、アルミ層／チタン層／ニッケル層／チタン層／金又は銀層をスパッタ法で積層した金属膜でもよい。この他、類似の機能を有する積層膜を選択してもよい。
配線用チップ２は、裏面側に接合層７を有し、表面側に第１の電極８と、第２の電極９と、第１の電極８と第２の電極９とを接続する配線１０とを有する。配線用チップ２は例えば珪素からなる素子であり、Ｓｉ表面に酸化膜等の絶縁膜が形成され、絶縁膜上に第１の電極８と第２の電極９と配線１０が形成されている。第１の電極８と第２の電極９と配線１０は例えばアルミからなる配線パターンである。少なくとも第２の電極９上には接合可能な金属層が設けられている。第１の電極８上にも同様の金属層を設けてもよい。接合可能な金属層は、例えば半導体チップ１の主電極５と同様の積層金属膜である。接合層７は、例えば半導体チップの裏面電極４と同様の金属膜である。半導体チップ１の裏面電極４及び配線用チップ２の接合層７はそれぞれ基板３に接合材１１を介して接合されている。
半導体チップ１の主電極５に主電極部材１２が第１の接合材１３を介して接合されている。主電極部材１２は例えば銅からなる。主電極部材１２が複数の半導体チップ１の主電極５に跨る場合、主電極５と接合する部分が突出し、それらをつなぐ部分は主電極５と接合する部分より薄くなっている。これにより、半導体チップ１の周辺耐圧構造を避けて、複数の半導体チップ１の主電極５を同電位に接続することができる。または、複数の半導体チップ１の主電極５同士が独立していて、外部電極に接続される際に同電位になる構造でもよい。
配線用チップ２の第２の電極９に制御電極部材１４が第２の接合材１５を介して接合されている。制御電極部材１４は例えば銅からなる複数のブロックである。
複数の半導体チップ１の制御電極６と配線用チップ２の第１の電極８が接続部材１６で接続されている。接続部材１６は例えば金、銀又はアルミからなるワイヤである。金又は銀からなる細線ワイヤを用いると、半導体チップ１の制御電極６の寸法を縮小することができる。このため、有効面積をより広くすることができ、半導体チップ１の製造コストを下げることができる。
半導体チップ１、基板３の上面、配線用チップ２、主電極部材１２、制御電極部材１４及び接続部材１６が封止材１７により封止されている。封止材１７は、例えば、エポキシ樹脂にフィラーを混ぜたものである。主電極部材１２及び制御電極部材１４の先端部が封止材１７の上面から突出し、先端面は封止材１７から露出している。
続いて、本実施の形態に係る半導体装置の製造方法を説明する。図２～７は、実施の形態１に係る半導体装置の製造方法を示す断面図である。まず、図２に示すように、半導体チップ１を基板３に接合する。次に、図３に示すように、配線用チップ２を基板３に接合する。この際に、半導体チップ１の裏面電極４及び配線用チップ２の接合層７はそれぞれ基板３に接合材１１を介して接合する。接合材１１は例えばはんだでもよいし、銀又は銅からなる接合材を用いて焼結接合によって接合してもよい。焼結接合は、半導体チップ１及び配線用チップ２を上面から電極に圧力をかけ押し付けながら昇温する加圧接合であってもよいし、加圧しない無加圧接合であってもよい。または、加熱することで熱的機械的安定を得られる接着剤等を用いて配線用チップ２を接合してもよい。ただし、珪素からなる配線用チップ２を用いる場合には、配線用チップ２が割れることがあるため、加圧を伴わない接合方法が望ましい。
次に、図４に示すように、主電極部材１２を主電極５に第１の接合材１３を介して接合する。次に、図５に示すように、制御電極部材１４を第２の電極９に第２の接合材１５を介して接合する。第１の接合材１３及び第２の接合材１５は、例えばはんだでもよいし、銀又は銅からなる接合材を用いて焼結接合によって接合してもよい。焼結接合は、上面から電極に圧力をかけ押し付けながら昇温する加圧接合でもよいが、加圧しない無加圧接合が望ましい。
主電極部材１２と制御電極部材１４は、それ自身の製造公差バラつきにより、互いの厚みにバラつきが生じる。また、第１の接合材１３と第２の接合材１５の厚みにもバラつきが生じる。このため、接合された主電極部材１２の先端面と制御電極部材１４の先端面の高さは異なる。
次に、図６に示すように、制御電極６と第１の電極８とを接続部材１６で接続する。次に、図７に示すように、接合された半導体チップ１、基板３、配線用チップ２、主電極部材１２、制御電極部材１４及び接続部材１６を有する半完品を金型１８に入れる。この際に、主電極部材１２及び制御電極部材１４と金型１８との間に緩衝材１９を設ける。
緩衝材１９に主電極部材１２及び制御電極部材１４の先端面を押し付けると、緩衝材１９のうち主電極部材１２と制御電極部材１４が接する箇所の厚みが押圧力により薄くなる。主電極部材１２の先端面と制御電極部材１４の先端面の高さが異なる場合は、主電極部材１２と接した箇所と制御電極部材１４と接した箇所で緩衝材１９の厚みが異なる。この状態で金型１８の中に封止材１７を注入するトランスファモールド封止工法によって、半導体チップ１、基板３の上面、配線用チップ２、主電極部材１２、制御電極部材１４及び接続部材１６を封止材１７により封止する。
封止後に半導体装置を金型１８から取り外す際に、緩衝材１９も半導体装置の上面から取り除く。以上の工程により、封止材１７を研削しなくても主電極部材１２及び制御電極部材１４の先端面が封止材１７から露出した半導体装置が製造される。
また、製造された半導体装置を複数用いれば、ハーフブリッジ回路、フルブリッジ回路などの上位の半導体装置を構成することができる。この場合、基板３をドレイン回路パターンにはんだ接合又は焼結接合で電気的・熱的に接続する。主電極部材１２をソース回路パターンにワイヤボンド、リボンボンド、又はリードフレームのはんだ接合により電気的に接続する。その後、半導体装置の周辺と回路パターンを、ゲルなどの二次封止材で被覆して上位の半導体装置を製造する。なお、半導体チップ１の接合材としてはんだを使用する場合は、上位の半導体装置に組み立てる際の接合プロセス温度よりも融点が高い高融点はんだを使用することが望ましい。
続いて、本実施の形態の効果を比較例と比較して説明する。図８～１０は、比較例に係る半導体装置の製造方法を示す断面図である。比較例では、図８に示すように、樹脂封止工程において緩衝材１９を用いない。このため、金型１８と主電極部材１２及び制御電極部材１４との間に隙間が発生して、封止材１７が回り込む。従って、図９に示すように、主電極部材１２又は制御電極部材１４が封止材１７の表面から露出できない場合がある。このため、図１０に示すように、余剰な封止材１７と主電極部材１２及び制御電極部材１４の一部を研削して主電極部材１２及び制御電極部材１４を露出させる必要がある。
これに対して、本実施の形態では、制御電極部材１４と主電極部材１２の高さがバラついて主電極部材１２及び制御電極部材１４と金型１８との間に隙間が発生しても、緩衝材１９がその隙間を埋める。従って、封止工程で主電極部材１２及び制御電極部材１４の先端面が封止材１７で覆われず露出するため、封止工程後に封止材１７を研削しない。よって、製造コストを抑えつつ電極部材を装置上面から確実に取り出すことができる。
図１１は、封止後の主電極部材の先端部を示す断面図である。緩衝材１９に主電極部材１２及び制御電極部材１４の先端面を押し付けると、制御電極部材１４及び主電極部材１２と接触する部分の緩衝材１９は接触しない部分に比べて薄くなる。接触しない部分から接触する部分に向かって緩衝材１９は徐々に薄くなる。この状態で樹脂封止するため、封止材１７の形状が緩衝材１９の形状に追従する。従って、主電極部材１２及び制御電極部材１４の先端部の側面に設けられた封止材１７は、図面横方向の膜厚が主電極部材１２及び制御電極部材１４の先端面に向かうほど薄くなるテーパー形状となる。
主電極部材１２及び制御電極部材１４の線膨張係数と、封止材１７の線膨張係数とに差がある場合、冷熱サイクル等によって両者間に応力が発生する。応力により封止材１７にクラックが発生するか又は封止材１７が剥離すると、耐湿試験等で水分が侵入して半導体チップ１等まで到達し、半導体装置の寿命を低下させる。これに対して、本実施の形態では、上記のように主電極部材１２及び制御電極部材１４の先端面に向かうほど封止材１７の膜厚が徐々に薄くなる。従って、主電極部材１２及び制御電極部材１４の端面に向かうほどに応力が小さくなるため、封止材１７が制御電極部材１４及び主電極部材１２から剥離するのを防ぐことができる。
また、半導体チップ１に温度センス素子又は電流センス素子が内蔵されている場合、これらの素子はメイン部に比べて静電気に弱いことが多い。従って、主電極部材１２及び制御電極部材１４の先端面が接触する緩衝材１９の表面が導電性を有することが好ましい。これにより、封止中から封止後にかけて端子間に電位差が発生しないため、半導体チップ１の静電気による過電圧破壊を防ぐことができる。
図１２は、実施の形態１に係る半導体装置の製造方法の変形例を示す断面図である。緩衝材１９は、電性を有さない封止材１７と、封止材１７と主電極部材１２及び制御電極部材１４との間に設けられたカーボンシート又は金属箔などの導電性薄膜２０とを有する。導電性薄膜２０に主電極部材１２及び制御電極部材１４の先端面が接触し、端子間に電位差が発生しないため、半導体チップ１の静電気による過電圧破壊を防ぐことができる。また、導電性薄膜２０を使用することで、テフロンなどの安価な封止材１７を用いることができる。または、緩衝材１９の主たる成分が炭素であってよい。このような緩衝材１９は導電性を有するため、導電性薄膜２０を用いずに単一部材で緩衝材１９を構成することができる。従って、加工コストを抑えることができる。
実施の形態２．
図１３は、実施の形態２に係る半導体装置を示す断面図である。本実施の形態では、配線用チップ２及び接続部材１６が無く、制御電極部材１４が半導体チップ１の制御電極６に第２の接合材１５を介して接合されている。その他の構成は実施の形態１と同様である。
続いて、本実施の形態に係る半導体装置の製造方法を説明する。図１４～１６は、実施の形態２に係る半導体装置の製造方法を示す断面図である。まず、図１４に示すように、半導体チップ１を基板３に接合する。次に、図１５に示すように、主電極部材１２を主電極５に第１の接合材１３を介して接合する。制御電極部材１４を制御電極６に第２の接合材１５を介して接合する。
次に、図１６に示すように、接合された半導体チップ１、基板３、主電極部材１２及び制御電極部材１４を有する半完品を金型１８に入れる。この際に、主電極部材１２及び制御電極部材１４と金型１８との間に緩衝材１９を設ける。緩衝材１９に主電極部材１２及び制御電極部材１４の先端面を押し付けた状態で金型１８の中に封止材１７を注入して、半導体チップ１、基板３、主電極部材１２及び制御電極部材１４を封止材１７により封止する。
封止後に半導体装置を金型１８から取り外す際に、緩衝材１９も半導体装置の上面から取り除く。以上の工程により、封止材１７を研削しなくても主電極部材１２及び制御電極部材１４の先端面が封止材１７から露出した半導体装置が製造される。これにより、実施の形態１と同様に、製造コストを抑えつつ電極部材を装置上面から確実に取り出すことができる。小容量の半導体製品など、並列接続する半導体チップ数が少ない場合は、配線用チップ２を用いずに半導体チップ１から個別に電極を取り出して外部回路へ接続する本実施の形態の方が製造コストを抑えられて望ましい場合がある。
なお、半導体チップ１は、珪素によって形成されたものに限らず、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成されたものでもよい。ワイドバンドギャップ半導体は、例えば、炭化珪素、窒化ガリウム系材料、又はダイヤモンドである。このようなワイドバンドギャップ半導体によって形成された半導体チップは、耐電圧性及び許容電流密度が高いため、小型化できる。この小型化された半導体チップを用いることで、この半導体チップを組み込んだ半導体装置も小型化・高集積化できる。また、半導体チップの耐熱性が高いため、ヒートシンクの放熱フィンを小型化でき、水冷部を空冷化できるので、半導体装置を更に小型化できる。また、半導体チップの電力損失が低く高効率であるため、半導体装置を高効率化できる。
１ 半導体チップ、２ 配線用チップ、３ 基板、５ 主電極、６ 制御電極、８ 第１の電極、９ 第２の電極、１０ 配線、１３ 第１の接合材、１５ 第２の接合材、１６ 接続部材、１７ 封止材、１８ 金型、１９ 緩衝材、２０ 導電性薄膜

Claims (7)

  1. 主電極と制御電極を有する半導体チップを基板に接合する工程と、
    第１の電極と、第２の電極と、前記第１の電極と前記第２の電極とを接続する配線とを有する配線用チップを前記基板に接合する工程と、
    主電極部材を前記主電極に第１の接合材を介して接合する工程と、
    制御電極部材を前記第２の電極に第２の接合材を介して接合する工程と、
    前記制御電極と前記第１の電極とを接続部材で接続する工程と、
    接合された前記半導体チップ、前記基板、前記配線用チップ、前記主電極部材、前記制御電極部材及び前記接続部材を金型に入れ、前記主電極部材及び前記制御電極部材と前記金型との間に設けた緩衝材に前記主電極部材及び前記制御電極部材の先端面を押し付けた状態で前記金型の中に封止材を注入して、前記半導体チップ、前記基板、前記配線用チップ、前記主電極部材、前記制御電極部材及び前記接続部材を前記封止材により封止する工程とを備え、
    前記封止材を研削せず、
    前記主電極部材及び前記制御電極部材の先端部が前記封止材の上面から突出し、
    前記先端部の側面に設けられた前記封止材は、膜厚が前記先端面に向かうほど薄くなるテーパー形状であることを特徴とする半導体装置の製造方法。
  2. 主電極と制御電極を有する半導体チップを基板に接合する工程と、
    主電極部材を前記主電極に第１の接合材を介して接合する工程と、
    制御電極部材を前記制御電極に第２の接合材を介して接合する工程と、
    接合された前記半導体チップ、前記基板、前記主電極部材及び前記制御電極部材を金型に入れ、前記主電極部材及び前記制御電極部材と前記金型との間に設けた緩衝材に前記主電極部材及び前記制御電極部材の先端面を押し付けた状態で前記金型の中に封止材を注入して、前記半導体チップ、前記基板、前記主電極部材及び前記制御電極部材を前記封止材により封止する工程とを備え、
    前記封止材を研削せず、
    前記主電極部材及び前記制御電極部材の先端部が前記封止材の上面から突出し、
    前記先端部の側面に設けられた前記封止材は、膜厚が前記先端面に向かうほど薄くなるテーパー形状であることを特徴とする半導体装置の製造方法。
  3. 接合された前記主電極部材の先端面と前記制御電極部材の先端面の高さは異なることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
  4. 前記主電極部材及び前記制御電極部材の先端面が接触する前記緩衝材の表面が導電性を有することを特徴とする請求項１～３の何れか１項に記載の半導体装置の製造方法。
  5. 前記緩衝材は、樹脂材料と、前記樹脂材料と前記主電極部材及び前記制御電極部材との間に設けられた導電性薄膜とを有することを特徴とする請求項４に記載の半導体装置の製造方法。
  6. 前記緩衝材の主たる成分は炭素であることを特徴とする請求項４に記載の半導体装置の製造方法。
  7. 前記半導体チップをワイドバンドギャップ半導体によって形成することを特徴とする請求項１～６の何れか１項に記載の半導体装置の製造方法。
JP2021045845A 2021-03-19 2021-03-19 半導体装置の製造方法 Active JP7548086B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2021045845A JP7548086B2 (ja) 2021-03-19 2021-03-19 半導体装置の製造方法
US17/501,598 US11887933B2 (en) 2021-03-19 2021-10-14 Manufacturing method of semiconductor device
DE102021132952.3A DE102021132952A1 (de) 2021-03-19 2021-12-14 Herstellungsverfahren einer Halbleitervorrichtung
CN202510766729.8A CN120600643A (zh) 2021-03-19 2022-03-14 半导体装置的制造方法
CN202210246261.6A CN115116865B (zh) 2021-03-19 2022-03-14 半导体装置的制造方法
JP2024141026A JP7758115B2 (ja) 2021-03-19 2024-08-22 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021045845A JP7548086B2 (ja) 2021-03-19 2021-03-19 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2024141026A Division JP7758115B2 (ja) 2021-03-19 2024-08-22 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2022144711A JP2022144711A (ja) 2022-10-03
JP7548086B2 true JP7548086B2 (ja) 2024-09-10

Family

ID=83114814

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2021045845A Active JP7548086B2 (ja) 2021-03-19 2021-03-19 半導体装置の製造方法
JP2024141026A Active JP7758115B2 (ja) 2021-03-19 2024-08-22 半導体装置の製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2024141026A Active JP7758115B2 (ja) 2021-03-19 2024-08-22 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US11887933B2 (ja)
JP (2) JP7548086B2 (ja)
CN (2) CN120600643A (ja)
DE (1) DE102021132952A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7424347B2 (ja) * 2021-05-27 2024-01-30 株式会社デンソー 半導体装置
WO2025158573A1 (ja) * 2024-01-24 2025-07-31 三菱電機株式会社 半導体装置
WO2026003997A1 (ja) * 2024-06-26 2026-01-02 三菱電機株式会社 半導体装置の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002252318A (ja) 2001-02-27 2002-09-06 Nec Kansai Ltd チップ型半導体装置
JP2002280403A (ja) 2001-03-19 2002-09-27 Nitto Denko Corp 半導体チップの樹脂封止方法及び半導体チップ樹脂封止用離型フィルム
JP2002343917A (ja) 2001-05-16 2002-11-29 Nec Kansai Ltd 電子部品およびその製造方法
WO2010147202A1 (ja) 2009-06-19 2010-12-23 株式会社安川電機 電力変換装置
WO2020110170A1 (ja) 2018-11-26 2020-06-04 三菱電機株式会社 半導体パッケージ、その製造方法、及び、半導体装置
WO2020129273A1 (ja) 2018-12-21 2020-06-25 アオイ電子株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3279841B2 (ja) * 1994-10-18 2002-04-30 三菱電機株式会社 樹脂封止型半導体装置、その製造方法およびその実施に用いる金型
JP3491481B2 (ja) * 1996-08-20 2004-01-26 株式会社日立製作所 半導体装置とその製造方法
JP4921502B2 (ja) * 2009-02-26 2012-04-25 株式会社日立製作所 半導体装置
MY163694A (en) * 2010-06-02 2017-10-13 Semiconductor Components Ind Llc Semiconductor component and method of manufacture
JP5437943B2 (ja) * 2010-07-26 2014-03-12 日立オートモティブシステムズ株式会社 パワー半導体ユニット、パワーモジュールおよびそれらの製造方法
US20130154123A1 (en) * 2011-12-20 2013-06-20 Infineon Technologies Ag Semiconductor Device and Fabrication Method
JP2013214596A (ja) * 2012-04-02 2013-10-17 Sumitomo Electric Ind Ltd 半導体デバイス
JP2013239658A (ja) * 2012-05-17 2013-11-28 Sumitomo Electric Ind Ltd 半導体デバイス
US9397212B2 (en) * 2012-10-18 2016-07-19 Infineon Technologies Americas Corp. Power converter package including top-drain configured power FET
US20140167237A1 (en) * 2012-12-14 2014-06-19 Samsung Electro-Mechanics Co., Ltd. Power module package
CN105009266B (zh) * 2013-03-08 2018-05-08 三菱电机株式会社 半导体装置及半导体装置的制造方法
KR102143890B1 (ko) * 2013-10-15 2020-08-12 온세미컨덕터코리아 주식회사 파워 모듈 패키지 및 이의 제조 방법
JP6422447B2 (ja) * 2014-01-14 2018-11-14 アピックヤマダ株式会社 樹脂モールド金型および樹脂モールド方法
JP6139710B2 (ja) * 2014-01-27 2017-05-31 三菱電機株式会社 電極端子、電力用半導体装置、および電力用半導体装置の製造方法
JP6269296B2 (ja) * 2014-04-25 2018-01-31 株式会社デンソー 半導体モジュール
JP6626687B2 (ja) * 2015-10-28 2019-12-25 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP2017123360A (ja) * 2016-01-04 2017-07-13 株式会社東芝 半導体モジュール
US10896863B2 (en) * 2017-01-13 2021-01-19 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing the same
JP6907670B2 (ja) * 2017-04-17 2021-07-21 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP6818649B2 (ja) * 2017-07-25 2021-01-20 株式会社東芝 半導体装置及び半導体素子
JP6881238B2 (ja) * 2017-10-31 2021-06-02 三菱電機株式会社 半導体モジュール、その製造方法及び電力変換装置
JP7238330B2 (ja) * 2018-10-18 2023-03-14 富士電機株式会社 半導体装置及び半導体装置の製造方法
US11978683B2 (en) * 2018-10-30 2024-05-07 Sumitomo Electric Industries, Ltd. Semiconductor apparatus
DE102019125116A1 (de) 2019-09-18 2021-03-18 Hoffmann Engineering Services GmbH Kalibrierbares Werkzeug und Verfahren zum Betreiben eines kalibrierbaren Werkzeugs
JP7196815B2 (ja) * 2019-10-23 2022-12-27 三菱電機株式会社 半導体モジュール及び電力変換装置
KR102830367B1 (ko) * 2019-12-24 2025-07-04 삼성전자주식회사 반도체 패키지
JP7729024B2 (ja) * 2020-03-12 2025-08-26 富士電機株式会社 半導体装置の製造方法及び半導体装置
JP2021177519A (ja) * 2020-05-08 2021-11-11 株式会社東芝 半導体装置
TWI767243B (zh) * 2020-05-29 2022-06-11 矽品精密工業股份有限公司 電子封裝件
JP7325384B2 (ja) * 2020-07-22 2023-08-14 三菱電機株式会社 半導体装置の製造方法
TWI734616B (zh) * 2020-09-21 2021-07-21 矽品精密工業股份有限公司 電子封裝件及其製法
JP7354076B2 (ja) * 2020-09-24 2023-10-02 株式会社東芝 半導体モジュール
US12211775B2 (en) * 2020-12-18 2025-01-28 Semiconductor Components Industries, Llc Multiple substrate package systems and related methods
US20220238413A1 (en) * 2021-01-22 2022-07-28 Infineon Technologies Ag Double sided cooling module with power transistor submodules
JP7472806B2 (ja) * 2021-01-25 2024-04-23 三菱電機株式会社 半導体装置、パワーモジュール及び半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002252318A (ja) 2001-02-27 2002-09-06 Nec Kansai Ltd チップ型半導体装置
JP2002280403A (ja) 2001-03-19 2002-09-27 Nitto Denko Corp 半導体チップの樹脂封止方法及び半導体チップ樹脂封止用離型フィルム
JP2002343917A (ja) 2001-05-16 2002-11-29 Nec Kansai Ltd 電子部品およびその製造方法
WO2010147202A1 (ja) 2009-06-19 2010-12-23 株式会社安川電機 電力変換装置
WO2020110170A1 (ja) 2018-11-26 2020-06-04 三菱電機株式会社 半導体パッケージ、その製造方法、及び、半導体装置
WO2020129273A1 (ja) 2018-12-21 2020-06-25 アオイ電子株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
DE102021132952A1 (de) 2022-09-22
US20220302036A1 (en) 2022-09-22
JP2024152939A (ja) 2024-10-25
US11887933B2 (en) 2024-01-30
CN120600643A (zh) 2025-09-05
CN115116865B (zh) 2025-07-11
JP7758115B2 (ja) 2025-10-22
CN115116865A (zh) 2022-09-27
JP2022144711A (ja) 2022-10-03

Similar Documents

Publication Publication Date Title
JP7758115B2 (ja) 半導体装置の製造方法
CN107210238B (zh) 功率模块
JP4569473B2 (ja) 樹脂封止型パワー半導体モジュール
US9899345B2 (en) Electrode terminal, semiconductor device for electrical power, and method for manufacturing semiconductor device for electrical power
JP6755386B2 (ja) 電力用半導体モジュールおよび電力用半導体モジュールの製造方法
JP4177571B2 (ja) 半導体装置
US20220102249A1 (en) Dual side cooling power module and manufacturing method of the same
CN101335263A (zh) 半导体模块和半导体模块的制造方法
JP5218009B2 (ja) 半導体装置
CN111354710A (zh) 半导体装置及其制造方法
JP5444584B2 (ja) 半導体装置及びその製造方法
JP3601529B2 (ja) 半導体装置
JP2004014599A (ja) 半導体装置およびその製造方法
CN111834307B (zh) 半导体模块
JP2017135183A (ja) 半導体装置
JP7494521B2 (ja) 半導体装置及び半導体装置の製造方法
JP7513212B2 (ja) 半導体装置
JP7720918B2 (ja) 電力用半導体装置および電力用半導体装置の製造方法
CN218996706U (zh) 一种铜带键合的环氧塑封车用功率模块封装结构
CN114792671B (zh) 半导体装置、功率模块及半导体装置的制造方法
CN111384000A (zh) 芯片封装
CN116137262A (zh) 半导体装置及其制造方法
WO2017077729A1 (ja) 半導体モジュール及びその製造方法
JP3938067B2 (ja) 電子回路装置
JP7570298B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230509

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240417

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240730

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240812

R150 Certificate of patent or registration of utility model

Ref document number: 7548086

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150