JP2017123631A5

JP2017123631A5 -

Info

Publication number: JP2017123631A5
Application number: JP2016137666A
Authority: JP
Filing date: 2016-07-12
Publication date: 2019-06-27
Anticipated expiration: 2036-07-12

Claims

デジタルインターフェース部と、
前記デジタルインターフェース部を介して外部装置からのデータが入力され、信号処理を行う処理部と、
前記処理部からの周波数制御データと振動子を用いて、前記周波数制御データにより設定される発振周波数の発振信号を生成する発振信号生成回路と、
少なくとも位相比較部を有し、前記発振信号の発振周波数を逓倍した周波数のクロック信号を生成するクロック信号生成回路と、
前記デジタルインターフェース部の接続用の第１の端子群と、
前記発振信号生成回路の発振回路の接続用の第２の端子群と、
前記クロック信号生成回路の接続用の第３の端子群と、
を含み、
回路装置の第１の辺に交差する辺を第２の辺とし、前記第１の辺に対向する辺を第３の辺とし、前記第２の辺に対向する辺を第４の辺とした場合に、
前記第１の端子群は、
前記第１の辺に沿った第１の端子領域に配置され、
前記第３の端子群は、
前記第２の辺に沿った第２の端子領域、前記第３の辺に沿った第３の端子領域、前記第４の辺に沿った第４の端子領域のうちのいずれかの端子領域に配置されることを特徴とする回路装置。
請求項１に記載の回路装置において、
前記第２の端子群は、
前記第２の端子領域と前記第３の端子領域のうちの一方の端子領域に配置され、
前記第３の端子群は、
前記第２の端子領域と前記第３の端子領域のうちの他方の端子領域に配置されることを特徴とする回路装置。
請求項１又は２に記載の回路装置において、
前記第１の辺は回路装置の短辺であり、
前記第１の端子群は、前記第１の辺に沿った前記第１の端子領域に配置されることを特徴とする回路装置。
請求項１乃至３のいずれか一項に記載の回路装置において、
前記第１の端子群と前記第２の端子群との距離をＬ１２とし、前記第１の端子群と前記第３の端子群との距離をＬ１３とし、前記第２の端子群と前記第３の端子群との距離をＬ２３とした場合に、Ｌ１２及びＬ１３の少なくとも一方はＬ２３よりも長いことを特徴とする回路装置。
請求項１乃至４のいずれか一項に記載の回路装置において、
前記発振信号に基づく入力信号と基準信号とを比較する外部周波数制御データ生成部からの周波数制御データが、前記第１の端子群、前記デジタルインターフェース部を介して前記処理部に入力され、
前記発振信号生成回路は、
前記外部周波数制御データ生成部から前記処理部を介して入力される前記周波数制御データに基づいて、前記発振信号を生成することを特徴とする回路装置。
請求項５に記載の回路装置において、
前記発振信号に基づく入力信号と前記基準信号の位相を比較する位相比較部を含み、
前記発振信号生成回路は、
第１のモードでは、
前記外部周波数制御データ生成部から前記処理部を介して入力される前記周波数制御データに基づいて、前記発振信号を生成し、
第２のモードでは、
前記位相比較部から前記処理部を介して入力される前記周波数制御データに基づいて、前記発振信号を生成することを特徴とする回路装置。
請求項１乃至６のいずれか一項に記載の回路装置において、
前記デジタルインターフェース部は、
シリアルデータ線とシリアルクロック線を含む２線、３線又は４線のシリアルインターフェース回路であることを特徴とする回路装置。
請求項１乃至７のいずれか一項に記載の回路装置において、
前記第１の辺から前記第３の辺に向かう方向を第１の方向とした場合に、
前記処理部は、
前記第１の端子群の前記第１の方向側に配置されることを特徴とする回路装置。
請求項８に記載の回路装置において、
前記第２の端子群は前記第２の端子領域に配置され、
前記第３の端子群は前記第３の端子領域に配置され、
前記第１の方向の反対方向を第２の方向とした場合に、
前記クロック信号生成回路は、
前記第３の端子群の前記第２の方向側に配置されることを特徴とする回路装置。
請求項１乃至９のいずれか一項に記載の回路装置において、
前記処理部は、
前記第１の端子領域と前記クロック信号生成回路の間に配置されることを特徴とする回路装置。
請求項１０に記載の回路装置において、
前記発振回路は、
前記処理部と前記クロック信号生成回路の間に配置されることを特徴とする回路装置。
請求項１乃至１１のいずれか一項に記載の回路装置において、
前記第２の辺から前記第４の辺に向かう方向を第３の方向とした場合に、
前記発振回路は、
前記第２の端子群の前記第３の方向側に配置されることを特徴とする回路装置。
請求項１乃至１２のいずれか一項に記載の回路装置において、
前記振動子は、恒温槽を有するオーブン型振動子であり、
前記オーブン型振動子のオーブン制御用端子を含む第４の端子群が、前記第４の端子領域に配置されることを特徴とする回路装置。
請求項１３に記載の回路装置において、
前記オーブン制御用端子が接続され、前記オーブン型振動子のオーブン制御を行うオーブン制御回路を含み、
前記第４の辺から前記第２の辺に向かう方向を第４の方向とした場合に、
前記オーブン制御回路は、
前記第４の端子領域の前記第４の方向側に配置されることを特徴とする回路装置。
請求項１４に記載の回路装置において、
前記発振回路は、
前記オーブン制御回路と前記第２の端子領域の間に配置されることを特徴とする回路装置。
請求項１乃至１５のいずれか一項に記載の回路装置において、
前記処理部は、
前記周波数制御データの真値をカルマンフィルター処理により推定する処理を行い、推定された前記真値に基づいて、前記周波数制御データのエージング補正を行うことを特徴とする回路装置。
請求項１乃至１６のいずれか一項に記載の回路装置と、
前記振動子と、
を含むことを特徴とする発振器。
請求項１乃至１６のいずれか一項に記載の回路装置を含むことを特徴とする電子機器。
請求項１乃至１６のいずれか一項に記載の回路装置を含むことを特徴とする移動体。