JP2017158295A - バッテリシステム制御装置 - Google Patents

Abstract

【課題】一対の半導体スイッチの発熱をほぼ同じにして、発熱を分散できるバッテリシステム制御装置を提供する。【解決手段】メインＦＥＴ及びサブＦＥＴが、一対のバッテリの間に、寄生ダイオードの順方向が互いに逆向きになるように直列接続されている。スイッチ制御回路は、メインＦＥＴ及びサブＦＥＴをオフからオンに制御するとき、徐々に増加する除変電圧をゲート電圧として供給した後、一定電圧ＶＰをゲート電圧として供給する。このとき、スイッチ制御回路は、一対のバッテリのうち電圧の低い側に接続されたサブＦＥＴに供給する除変電圧を、電圧の高い側に接続されたメインＦＥＴに供給する除変電圧よりも低くする。【選択図】図２

Description

本発明は、バッテリシステム制御装置に関するものである。

鉛蓄電池などの安価なメインバッテリと、頻繁な充放電に対する耐久性の高いニッケル蓄電池、リチウム蓄電池などの高性能なサブバッテリと、の一対のバッテリを車両に搭載することが提案されている。これにより、アイドルストップ中における電気負荷への電力供給や回生充電はサブバッテリが優先的に実施することにより鉛蓄電池の劣化軽減を図る。一方、車両を駐車する場合など、長期にわたって要求される電力供給（暗電流）に対しては、安価な鉛蓄電池が実施することで、高性能バッテリを小容量化してコストアップ抑制を図っている。

また、発電機及びメインバッテリと、サブバッテリと、の間にＦＥＴ（半導体スイッチ）を設け、回生せずに内燃機関を運転させている通常運転時にはＦＥＴをオフして、サブバッテリを充電せずに空き容量を大きくし、回生運転時にはＦＥＴをオンして、サブバッテリを回生充電させることにより、回生充電量の増大を図ることが提案されている。

ＦＥＴは、オフ時の寄生ダイオードを通じた通電を防止するため、寄生ダイオードの順方向が互いに逆向きになるように直列接続された一対が設けられている。

また、上述したバッテリシステム制御装置は、一対のＦＥＴのオン時に発電機からサブバッテリに大きな充電電流が流れるため、発電機の発電量が急激に増大する。このため、発電時の駆動源となっているエンジンのトルク変動が大きくなり、走行性能が悪くなる、という問題がある。

そこで、一対のＦＥＴのオン時に一対のＦＥＴに０から徐々に増加するゲート電圧を供給して充電電流を抑え、走行性能の悪化を防ぐことが提案されている（特許文献１）。しかしながら、一対のＦＥＴに同じゲート電圧を与えると、バッテリ電圧の低いサブバッテリ側に設けられたＦＥＴ(以下サブＦＥＴ)よりもバッテリ電圧の高いメインバッテリ側に設けられたＦＥＴ（以下、メインＦＥＴ）の方に発熱が集中する、という問題があった。

この理由を図５及び図６を用いて説明する。ゲート電圧Ｖｇｓがしきい値電圧以上になると、図５（Ｂ）に示すように、一対のＦＥＴが導通して、ゲート電圧Ｖｇｓの増加に応じて、メインバッテリからサブバッテリに流れる電流Ｉｄが徐々に増加する。また、図５（Ａ）に示すように、ゲート電圧Ｖｇｓの増加に応じて、メインバッテリの電圧Ｖｍａｉｎは徐々に減少すると共に、サブバッテリの電圧Ｖｓｕｂは徐々に増加し、その後、ゲート電圧Ｖｇｓが十分に大きくなると、メインバッテリ、サブバッテリの電圧Ｖｍａｉｎ、Ｖｓｕｂは等しくなる。

このとき、共通接続された一対のＦＥＴのソース電圧Ｖｓは、サブバッテリ側に張り付きサブバッテリの電圧とほぼ同じとなる。このため、ゲート電圧Ｖｇｓが十分に大きくなるまでの期間Ｔにおいては、メインＦＥＴのドレイン-ソース電圧（以下Ｖｄｓ）＞サブＦＥＴのＶｄｓとなり、発熱がメインＦＥＴに偏る。

しかも、図６に示すように、サブＦＥＴは常時、飽和領域で動作するが、メインＦＥＴのＶｄｓは大きいため、メインＦＥＴは通電し始めは能動領域で動作し、その後、ゲート電圧Ｖｇｓが十分大きくなると飽和領域で動作する。このため、メインＦＥＴの方が、サブＦＥＴよりも抵抗が大きくなり、発熱がメインＦＥＴに偏る。

また、０から徐々に増加するゲート電圧を供給すると、ゲート電圧が半導体スイッチのしきい値電圧以上まで上昇しないと半導体スイッチがオンしないため、オンするまでの時間が長くなる、という問題があった。

特開２０１２−８０７０６号公報

そこで、本発明は、一対の半導体スイッチの発熱をほぼ同じにして、発熱を分散できるバッテリシステム制御装置を提供することを課題とする。

上記課題を解決するためになされた請求項１記載の発明は、一対のバッテリの間に、寄生ダイオードの順方向が互いに逆向きになるように直列接続された一対の半導体スイッチと、前記一対の半導体スイッチの各々にゲート電圧を供給して、前記一対の半導体スイッチのオンオフを制御するスイッチ制御手段と、を備え、前記スイッチ制御手段は、前記一対の半導体スイッチをオフからオンに制御するとき、徐々に増加する除変電圧をゲート電圧として供給した後、一定電圧をゲート電圧として供給するバッテリシステム制御装置において、前記スイッチ制御手段は、前記一対のバッテリのうちに電圧の低い側に接続された前記半導体スイッチに供給する除変電圧を、電圧の高い側に接続された前記半導体スイッチに供給する除変電圧によりも低くすることを特徴とするバッテリシステム制御装置である。

請求項２記載の発明は、前記スイッチ制御手段は、前記一対の半導体スイッチをオンからオフに制御するとき、徐々に減少する除変電圧をゲート電圧として供給することを特徴とする請求項１に記載のバッテリシステム制御装置である。

請求項３記載の発明は、前記スイッチ制御手段は、０よりも大きい所定電圧から徐々に増加する前記除変電圧をゲート電圧として供給することを特徴とする請求項１又は２に記載のバッテリシステム制御装置である。

請求項４記載の発明は、前記スイッチ制御手段は、コンデンサを充電又は放電することにより除変電圧を生成する除変電圧生成手段と、前記一定電圧を生成する一定電圧生成手段と、を有することを特徴とする請求項１〜３何れか１項に記載のバッテリシステム制御装置である。

請求項５記載の発明は、前記スイッチ制御手段は、前記除変電圧生成手段が生成した前記除変電圧をシフトダウンする電圧シフト手段をさらに有し、前記一対のバッテリのうち電圧の高い側に接続された前記半導体スイッチに前記除変電圧生成手段が生成した除変電圧を供給し、低い側に接続された前記半導体スイッチに前記電圧シフト手段によりシフトダウンされた除変電圧を供給することを特徴とする請求項４に記載のバッテリシステム制御装置である。

以上説明したように請求項１記載の発明によれば、一対のバッテリのうち電圧の低い側に接続された半導体スイッチに供給する除変電圧を、電圧の高い側に接続された半導体スイッチに供給する除変電圧よりも低くする。これにより、電圧の低い側に接続された半導体スイッチが、電圧の高い側に接続された半導体スイッチよりも遅れてゲート電圧がしきい値電圧以上となるため、一対の半導体スイッチの発熱をほぼ同じにして、発熱を分散できる。

請求項２記載の発明によれば、電圧の低い側に接続された半導体スイッチが、電圧の高い側に接続された半導体スイッチよりも早くゲート電圧がしきい値電圧以下となるため、一対の半導体スイッチの発熱をほぼ同じにして、発熱を分散できる。

請求項３記載の発明によれば、除変電圧は０よりも大きい所定電圧から徐々に増加する。これにより、除変電圧が０から所定電圧に上昇するまでの時間を待つ必要なくなり、除変電圧を迅速にしきい値電圧以上にして、半導体スイッチを非通電状態から通電状態に切り替えることができる。

請求項４記載の発明によれば、半導体スイッチのゲートへの除変電圧と一定電圧との切り替えを簡単に行うことができ、除変電圧が一定電圧まで上昇するのを待つ必要がなくなり、迅速に半導体スイッチのゲートに一定電圧を供給することができる。

請求項５記載の発明によれば、電圧シフトすることにより、２つの除変電圧生成手段を設ける必要がなくなり、コストダウンを図ることができる。

第１実施形態におけるバッテリシステム制御装置を示す回路図である。 （ａ）〜（ｆ）は、各々図１に示すマイコンの除変入力、フルｏｎ入力、フルｏｆｆ入力、メインＦＥＴ及びサブＦＥＴのゲート電圧、メインバッテリ及びサブバッテリの電圧、メインＦＥＴ及びサブＦＥＴに流れる電流のタイムチャートである。 第２実施形態におけるバッテリシステム制御装置を示す回路図である。 第３実施形態におけるバッテリシステム制御装置を示す回路図である。 （Ａ）は従来のバッテリシステム制御装置におけるメインバッテリ及びサブバッテリの電圧、一対のＦＥＴのソース電圧、一対のＦＥＴのゲート電圧のタイムチャートであり、（Ｂ）はメインバッテリからサブバッテリに流れる電流のタイムチャートである。 ゲート電圧を変化させたときのＦＥＴのドレイン-ソース電圧（Ｖｄｓ）に対するドレイン電流（Ｉｄ）を示すグラフである。

（第１実施形態）
以下、第１実施形態におけるバッテリシステム制御装置について図１を参照して説明する。図１に示すバッテリシステム制御装置１は、メインバッテリと、サブバッテリと、の一対のバッテリが搭載された車両に設けられている。メインバッテリは、例えば、鉛バッテリなどの安価なバッテリから構成され、図示しない発電機に接続されている。サブバッテリは、例えば、リチウムイオン、ニッケル水素バッテリなどの高性能バッテリから構成される。メインバッテリはサブバッテリよりも電圧が高い場合が多い。

バッテリシステム制御装置１は、一対の半導体スイッチとしてのメインＦＥＴ２及びサブＦＥＴ３と、スイッチ制御手段としてのスイッチ制御回路４と、を備えている。メインＦＥＴ２及びサブＦＥＴ３は、メインバッテリ及びサブバッテリの間に寄生ダイオードの順方向が互いに逆向きになるように直列接続されている。

メインＦＥＴ２及びサブＦＥＴ３は、Ｎチャンネル型である。メインＦＥＴ２は、ドレインがメインバッテリ側、ソースがサブバッテリ側に接続され、その寄生ダイオードの順方向がサブバッテリからメインバッテリに向かう方向となっている。サブＦＥＴ３は、ドレインがサブバッテリ側、ソースがメインバッテリ側に接続され、その寄生ダイオードの順方向がメインバッテリからサブバッテリに向かう方向となっている。

即ち、メインＦＥＴ２が、一対のバッテリのうち電圧の高い側（メインバッテリ側）に接続され、サブＦＥＴ３が、一対のバッテリのうち電圧の低い側（サブバッテリ側）に接続されている。

スイッチ制御回路４は、メインＦＥＴ２及びサブＦＥＴ３の各々にゲート電圧を供給して、メインＦＥＴ２及びサブＦＥＴ３のオンオフを制御する回路である。具体的には、スイッチ制御回路４は、例えば、通常はメインＦＥＴ２及びサブＦＥＴ３をオフにして、回生運転時にメインＦＥＴ２及びサブＦＥＴ３をオンにして発電機からサブバッテリに充電できるようにする。

そして、スイッチ制御回路４は、図２（ｄ）に示すように、メインＦＥＴ２及びサブＦＥＴ３をオフからオンに制御するとき、除変下限電圧Ｖｍｉｎ（＝所定電圧）から徐々に増加する除変電圧をゲート電圧として供給した後、一定電圧ＶＰをゲート電圧として供給する。

また、スイッチ制御回路４は、図２（ｄ）に示すように、メインＦＥＴ２及びサブＦＥＴ３をオンからオフに制御するとき、除変上限電圧Ｖｍａｘから除変下限電圧Ｖｍｉｎまで徐々に減少する除変電圧をゲート電圧として供給する。

また、スイッチ制御回路４は、サブバッテリ側（＝一対のバッテリのうち電圧の低い側）に接続されたサブＦＥＴ３に供給する除変電圧を、メインバッテリ側（＝電圧の高い側）に接続されたメインＦＥＴ２に供給する除変電圧よりも低くしている。

スイッチ制御回路４は、図１に示すように、一定電圧生成手段としての昇圧回路５と、除変電圧生成手段としての除変電圧生成回路６と、スイッチ回路７と、電圧シフト手段としての電圧シフト回路８と、フルｏｎ回路９と、フルｏｆｆ回路１０と、マイコン１１と、を備えている。

昇圧回路５は、メインバッテリの電圧を昇圧して一定電圧ＶＰを生成する回路であり、周知の昇圧型ＤＣ／ＤＣコンバータから構成される。昇圧回路５は、例えばメインバッテリの電圧＋１０Ｖ程度の電圧を一定電圧ＶＰとして生成する。本実施形態では、昇圧回路５はメインバッテリの電圧を昇圧しているが、サブバッテリの電圧を昇圧するようにしてもよい。

除変電圧生成回路６は、コンデンサＣを充電又は放電することにより除変電圧を生成する回路である。除変電圧生成回路６は、除変下限電圧設定回路６１と、コンデンサＣと、充放電回路６２と、除変上限電圧設定回路６３と、バッファ回路６４と、を有している。

除変下限電圧設定回路６１は、除変下限電圧Ｖｍｉｎを生成する。除変下限電圧Ｖｍｉｎは、メインバッテリの電圧にしきい値電圧を加算した値に設定されている。除変下限電圧設定回路６１は、例えば一定電圧ＶＰからしきい値電圧を生成する周知の定電圧回路と、メインバッテリの電圧としきい値電圧を加算する周知の加算回路と、から構成されている。

コンデンサＣは、一端が除変下限電圧設定回路６１に接続され、除変下限電圧設定回路６１に直列接続されている。これにより、コンデンサＣの他端側の電圧は、除変下限電圧Ｖｍｉｎ＋コンデンサＣの両端電圧となり、コンデンサＣの充電時は除変下限電圧Ｖｍｉｎから徐々に連続的に増加し、コンデンサＣの放電時は除変下限電圧Ｖｍｉｎまで徐々に連続的に減少する。即ち、コンデンサＣの他端側電圧が除変電圧となる。

充放電回路６２は、コンデンサＣに後述する除変上限電圧Ｖｍａｘを供給して充電したり、コンデンサＣに図示しない放電抵抗を接続して放電する回路である。充放電回路６２は、後述するマイコン１１により制御され、マイコン１１からの除変入力がＨｉのときはコンデンサＣを充電し、ＬｏのときはコンデンサＣを放電する。充放電回路６２は、定電流や抵抗により制限された電流でコンデンサＣの充電、放電を行う。

除変上限電圧設定回路６３は、例えば周知の定電圧回路から構成され、一定電圧ＶＰから除変上限電圧Ｖｍａｘを生成して、コンデンサＣに供給する。除変上限電圧Ｖｍａｘは、一定電圧ＶＰよりも低い値に設定されている。コンデンサＣに除変上限電圧Ｖｍａｘを供給することにより、コンデンサＣの他端側の電圧、即ち除変電圧が除変上限電圧Ｖｍａｘを超えることがない。

バッファ回路６４は、コンデンサＣの他端側の電圧である除変電圧をバッファリングして、メインＦＥＴ２及びサブＦＥＴ３のゲートに供給する。

スイッチ回路７は、バッファ回路６４の出力とメインＦＥＴ２及びサブＦＥＴ３のゲートとの間に設けられ、バッファ回路６４から出力される除変電圧の供給、遮断を切り替える。スイッチ回路７は、後述するマイコン１１により制御され、マイコン１１からのフルｏｎ入力がＬｏのときにはオンして除変電圧をメインＦＥＴ２及びサブＦＥＴ３のゲートに供給し、フルｏｎ入力がＨｉのときにはオフして除変電圧のメインＦＥＴ２及びサブＦＥＴ３のゲートへの供給を遮断する。

電圧シフト回路８は、除変電圧生成回路６で生成された除変電圧をメインＦＥＴ２にそのまま供給すると共に除変電圧生成回路６で生成された除変電圧をシフトダウンしてサブＦＥＴ３に供給する回路である。シフトダウン量としては、メインＦＥＴ２及びサブＦＥＴ３をオンする直前のメインバッテリとサブバッテリとの電圧を検出し、その電圧差に応じた値に設定してもよいし、電圧差の平均的な値をとって一定値に設定してもよい。

フルｏｎ回路９は、メインＦＥＴ２及びサブＦＥＴ３のゲートと昇圧回路５との間にそれぞれ設けられたスイッチから構成され、昇圧回路５から出力される一定電圧ＶＰの供給、遮断を切り替える。フルｏｎ回路９は、後述するマイコン１１により制御され、マイコン１１からのフルｏｎ入力がＬｏのときには一定電圧ＶＰのメインＦＥＴ２及びサブＦＥＴ３のゲートへの供給を遮断し、フルｏｎ入力がＨｉのときには一定電圧ＶＰをメインＦＥＴ２及びサブＦＥＴ３のゲートに供給する。

フルｏｆｆ回路１０は、メインＦＥＴ２のゲート−ソース間、サブＦＥＴ３のゲート−ソース間、にそれぞれ設けられたスイッチから構成される。フルｏｆｆ回路１０は、後述するマイコン１１により制御され、マイコン１１からのフルｏｆｆ入力がＨｉのときにはメインＦＥＴ２及びサブＦＥＴ３のゲート−ソース間を短絡して、メインＦＥＴ２及びサブＦＥＴ３の通電を完全に遮断し、フルｏｆｆ入力がＬｏのときにはメインＦＥＴ２及びサブＦＥＴ３のゲート−ソース間を開放して、ゲートに除変電圧や一定電圧ＶＰが供給できるようにする。

マイコン１１は、バッテリシステム制御装置１全体の制御を司り、ＣＰＵ、ＲＯＭ、ＲＡＭなどから構成される周知のマイクロコンピュータである。

次に、上述した構成のバッテリシステム制御装置１の動作について図２のタイムチャートを参照して以下説明する。まず、マイコン１１は、除変入力、フルｏｎ入力をＬｏ、フルｏｆｆ入力をＨｉにしている。これにより、メインＦＥＴ２及びサブＦＥＴ３のゲート−ソースが短絡し、図２（ｆ）に示すように、メインＦＥＴ２及びサブＦＥＴ３の通電が完全に遮断されている（フルｏｆｆ期間）。

メインＦＥＴ２及びサブＦＥＴ３がオフのときは、図２（ｅ）に示すようにメインバッテリの電圧の方がサブバッテリの電圧よりも高い。

次に、マイコン１１は、メインＦＥＴ２及びサブＦＥＴ３をオフからオンに制御する。このとき、マイコン１１は、まず、図２（ｃ）に示すように、フルｏｆｆ入力をＨｉからＬｉに切り替える。これにより、メインＦＥＴ２及びサブＦＥＴ３のゲートには、除変電圧生成回路６により生成された除変電圧が供給される。このとき、コンデンサＣはまったく充電されていなので、メインＦＥＴ２のゲートには、図２（ｄ）に示すように、除変下限電圧設定回路６１が生成した除変下限電圧Ｖｍｉｎが供給される。また、サブＦＥＴ３のゲートには、除変下限電圧Ｖｍｉｎを電圧シフト回路８によりシフトダウンした電圧が供給される。

除変下限電圧Ｖｍｉｎは、メインバッテリの電圧（＝メインＦＥＴ２のソース電圧）にしきい値電圧を加算した値に設定されている。このため、除変電圧を供給すると、メインＦＥＴ２のゲート−ソース間には、しきい値電圧以上の電圧が印加され、メインＦＥＴ２はすぐに通電状態となる。

一方、除変下限電圧Ｖｍｉｎをシフトダウンした電圧は、サブＦＥＴ３のゲート−ソース間にしきい値電圧よりも小さい電圧しか印加されないような値に設定されている。このため、除変電圧の供給し始めは、サブＦＥＴ３は非通電状態となっている。このとき、サブＦＥＴ３の寄生ダイオードを通じてメインバッテリからサブバッテリに電流が流れる。

次に、マイコン１１は、除変入力をＬｏからＨｉに切り替える。これにより、コンデンサＣが充電され、メインＦＥＴ２及びサブＦＥＴ３のゲートに供給される除変電圧が徐々に増加する。このため、サブＦＥＴ３のゲート−ソース間に印加される電圧がしきい値電圧以上となり、サブＦＥＴ３がメインＦＥＴ２に遅れて通電状態となる。サブＦＥＴ３が非通電状態の間は、サブＦＥＴ３が抵抗の役割となるため、メインＦＥＴ２よりもサブＦＥＴ３の方が発熱する。その後、サブＦＥＴ３が通電状態になると、背景技術で説明したようにサブＦＥＴ３よりもメインＦＥＴ３の方が発熱する。これにより、一対のＦＥＴ２及び３の発熱をほぼ同じにして、発熱を分散できる。

また、ゲート電圧の増加に従って、図２（ｆ）に示すように、メインＦＥＴ２及びサブＦＥＴ３の通電電流も徐々に増加するため通電電流の急増を抑えることができる（除変ｏｎ期間）。

また、図２（ｅ）に示すように、メインバッテリの電圧は徐々に減少し、サブバッテリの電圧は徐々に増加して、互いに近づく。このようにメインＦＥＴ２及びサブＦＥＴ３を徐々に通電電流が大きくなるように制御することにより、メインバッテリ及びサブバッテリ間の電圧が急変することを防止する。

除変入力をＨｉにしてからメインバッテリ及びサブバッテリの電圧がほぼ同じとなる所定時間経過した後、マイコン１１は、フルｏｎ入力をＬｏからＨｉに切り替える。このとき、除変電圧は、除変上限電圧Ｖｍａｘよりも少し低い電圧であってもよい。これにより、メインＦＥＴ２及びサブＦＥＴ３のゲートには、除変電圧の供給が遮断され、一定電圧ＶＰが供給される。そして、メインＦＥＴ２及びサブＦＥＴ３の双方が、飽和領域で通電する（フルｏｎ期間）。

次に、マイコン１１は、メインＦＥＴ２及びサブＦＥＴ３をオンからオフに制御する。このとき、マイコン１１は、まず、図２（ａ）、（ｂ）に示すように、フルｏｎ入力をＨｉからＬｏに切り替えると同時に除変入力をＨｉからＬｏに切り替える。フルｏｎ入力のＨｉからＬｏの切り替えにより、メインＦＥＴ２及びサブＦＥＴ３のゲートには、一定電圧ＶＰの供給が遮断され、除変電圧生成回路６により生成された除変電圧が供給される。

フルｏｎ入力がＨｉとなりメインＦＥＴ２及びサブＦＥＴ３のゲートへの除変電圧の供給が遮断されている間、除変入力はＨｉである。このため、コンデンサＣの充電が継続され、除変電圧は除変上限電圧Ｖｍａｘとなる。よって、このとき、メインＦＥＴ２のゲートには、除変上限電圧Ｖｍａｘが供給される。また、サブＦＥＴ３のゲートには、除変上限電圧Ｖｍａｘを電圧シフト回路８によりシフトダウンした電圧が供給される。

また、除変入力のＨｉからＬｏの切り替えにより、コンデンサＣが放電され、メインＦＥＴ２及びサブＦＥＴ３のゲートに供給される除変電圧が徐々に減少する。このため、ゲート電圧の減少に従って、図２（ｆ）に示すように、メインＦＥＴ２及びサブＦＥＴ３の通電電流も徐々に減少する（除変ｏｆｆ期間）。また、図２（ｅ）に示すように、メインバッテリの電圧は徐々に増加し、サブバッテリの電圧は徐々に減少する。このように、徐々に通電電流が小さくなるように制御することにより、メインバッテリ及びサブバッテリ間の電圧が急変することを防止する。

また、オフ時もオン時と同様に、サブＦＥＴ３のゲートには、メインＦＥＴ２のゲートに供給される除変電圧をシフトダウンした電圧がゲートに供給される。これにより、サブＦＥＴ３のゲート−ソース間に印加されている電圧がメインＦＥＴ２よりも先にしきい値電圧よりも小さくなり、サブＦＥＴ３がメインＦＥＴ２よりも先に非通電状態となる。これにより、オン時と同様に、一対のＦＥＴ２及び３の発熱をほぼ同じにして、発熱を分散できる。

除変入力をＬｏしてからメインバッテリ及びサブバッテリの電圧がほぼ一定となる所定時間経過した後、マイコン１１は、フルｏｆｆ入力をＬｏからＨｉに切り替える。これにより、メインＦＥＴ２及びサブＦＥＴ３のゲート−ソースが短絡し、図２（ｆ）に示すように、メインＦＥＴ２及びサブＦＥＴ３の通電が完全に遮断される（フルｏｆｆ期間）。

上述した実施形態によれば、一対のバッテリのうち電圧の低い側に接続されたサブＦＥＴ３に供給する除変電圧を、電圧の高い側に接続されたメインＦＥＴ２に供給する除変電圧よりも低くする。これにより、オン時には、サブＦＥＴ３がメインＦＥＴ２よりも遅れてゲート電圧がしきい値電圧以上となり、オフ時にはサブＦＥＴ３がメインＦＥＴ２よりも先にゲート電圧がしきい値電圧より小さくなるため、メインＦＥＴ２及びサブＦＥＴ３の発熱をほぼ同じにすることができる。

また、上述した実施形態によれば、除変下限電圧Ｖｍｉｎ（＝所定電圧）は、０よりも大きい値、好適には、メインＦＥＴ２のゲート−ソース電圧がしきい値電圧以上となるように設定されている。これにより、除変電圧が０から除変下限電圧Ｖｍｉｎに上昇するまでの時間を待つ必要がなくなり、除変電圧を迅速にしきい値電圧以上にして、メインＦＥＴ２及びサブＦＥＴ３を非通電状態から通電状態に切り替えることができる。

また、上述した実施形態によれば、スイッチ制御回路４は、コンデンサＣを充電又は放電することにより除変電圧を生成する除変電圧生成回路６と、一定電圧ＶＰを生成する昇圧回路５と、を有する。これにより、メインＦＥＴ２及びサブＦＥＴ３のゲートへの除変電圧と一定電圧ＶＰとの切り替えを簡単に行うことができる。詳しく説明すると、除変電圧を一定電圧ＶＰまで増加させてもよいが、そうすると一定電圧ＶＰを供給するまでの時間がかかる。図２（ｆ）に示すように、メインＦＥＴ２及びサブＦＥＴ３の通電により電流が急増するのは最初のうちだけである。このため、迅速にメインＦＥＴ２及びサブＦＥＴ３双方の通電を飽和領域に切り替えることができる。

また、上述した実施形態によれば、除変電圧生成回路６が生成した除変電圧をシフトダウンする電圧シフト回路８をさらに有し、メインＦＥＴ２に除変電圧生成回路６が生成した除変電圧を供給し、サブＦＥＴ３に電圧シフト回路８によりシフトダウンされた除変電圧を供給している。このように、電圧シフトすることにより、２つの除変電圧生成回路６を設ける必要がなくなり、コストダウンを図ることができる。

（第２実施形態）
次に、第２実施形態におけるバッテリシステム制御装置１について図３を参照して説明する。同図において、上述した第１実施形態で説明した図１に示すバッテリシステム制御装置１と同等の部分には同一符号を付してその詳細な説明を省略する。

上述した第１実施形態では、メインＦＥＴ２及びサブＦＥＴ３をオフからオンに切り替える直前は、メインバッテリの電圧の方がサブバッテリの電圧よりも高いものとしていた。しかしながら、まれにサブバッテリの電圧の方がメインバッテリの電圧よりも高いときがある。そこで、第２実施形態では、バッテリシステム制御装置１は、メインバッテリ及びサブバッテリの電圧を検出する電圧検出回路１２をさらに備えている。

電圧検出回路１２は、検出結果をマイコン１１に対して供給する。また、電圧シフト回路８は、第１実施形態では、除変電圧をシフトダウンした電圧をサブＦＥＴ３のゲートに供給していたが、第２実施形態では、シフトダウンした電圧の供給先をメインＦＥＴ２とサブＦＥＴ３との間で切り替えることができる。この切り替えは、マイコン１１により制御される。

具体的には、マイコン１１は、電圧検出回路１２により検出した結果、メインバッテリの電圧＞サブバッテリの電圧であれば、第１実施形態と同様に除変電圧をメインＦＥＴ２のゲートに供給し、シフトダウンした電圧をサブＦＥＴ３のゲートに供給するように電圧シフト回路８を制御する。

一方、マイコン１１は、電圧検出回路１２により検出した結果、サブバッテリの電圧＞メインバッテリの電圧であれば、除変電圧をサブＦＥＴ３のゲートに供給し、シフトダウンした電圧をメインＦＥＴ２のゲートに供給するように電圧シフト回路８を制御する。このようにすれば、まれにサブバッテリの電圧がメインバッテリの電圧よりも高くても、メインＦＥＴ２及びサブＦＥＴ３の発熱をほぼ同じにできる。

（第３実施形態）
次に、第３実施形態におけるバッテリシステム制御装置１について図４を参照して説明する。同図において、上述した第２実施形態で説明した図３に示すバッテリシステム制御装置１と同等の部分には同一符号を付してその詳細な説明を省略する。

第２実施形態と第３実施形態とで大きく異なる点は、バッテリシステム制御装置１が、メインバッテリ及びサブバッテリ間に流れる電流を検出する電流検出回路１３を備えた点である。この電流検出回路１３は、検出結果をマイコン１１に対して供給する。マイコン１１は、徐々に増加する除変電圧をメインＦＥＴ２及びサブＦＥＴ３のゲートに供給しているときに、電流検出回路１３により安全動作領域を上回る電流が検出されると、フルｏｎ入力をＬｏからＨｉに切り替える。これにより、メインＦＥＴ２及びサブＦＥＴ３のゲートには、一定電圧ＶＰが供給され、双方が飽和領域で通電する。飽和領域でのメインＦＥＴ２及びサブＦＥＴ３のオン抵抗は小さいため、発熱を抑えることができる。

また、マイコン１１は、徐々に減少する除変電圧をメインＦＥＴ２及びサブＦＥＴ３のゲートに供給しているときに、電流検出回路１３により安全動作領域を上回る電流が検出されるとフルｏｆｆ入力をＬｏからＨｉに切り替える。これにより、メインＦＥＴ２及びサブＦＥＴ３の通電は完全に遮断され、発熱を抑えることができる。

また、マイコン１１は、メインＦＥＴ２及びサブＦＥＴ３をオンからオフに切り替えるときに、電流検出回路１３によりサブバッテリからメインバッテリの方向に電流が流れていると検出された場合、メインＦＥＴ２のゲートにシフトダウンした除変電圧、サブＦＥＴ３のゲートにシフトダウンしていない除変電圧を供給するように電圧シフト回路８を制御するようにしてもよい。一方、電流検出回路１３によりメインバッテリからサブバッテリの方向に電流が流れていると検出された場合、サブＦＥＴ３のゲートにシフトダウンした除変電圧、メインＦＥＴ２のゲートにシフトダウンしていない除変電圧を供給するように電圧シフト回路８を制御してもよい。

なお、上述した実施形態によれば、メインＦＥＴ２及びサブＦＥＴ３のゲートに除変下限電圧Ｖｍｉｎから徐々に増加する除変電圧を供給していたが、これに限ったものではない。メインＦＥＴ２及びサブＦＥＴ３のゲートに０から徐々に増加する除変電圧を供給してもよい。

また、上述した実施形態によれば、メインＦＥＴ２及びサブＦＥＴ３をオンからオフに制御するときも徐々に減少する除変電圧を供給していたが、これに限ったものではない。オンからオフに制御するときは、除変電圧を供給せずにすぐにフルｏｆｆ回路１０によりメインＦＥＴ２及びサブＦＥＴ３の通電を完全に遮断してもよい。

また、上述した実施形態によれば、電圧シフト回路８を設けていたが、これに限ったものではない。除変電圧生成回路６を２つ設け、各除変電圧生成回路に第１除変電圧と、第１除変電圧よりも低い第２除変電圧を生成して、メインＦＥＴ２及びサブＦＥＴ３のゲートに供給するようにしてもよい。

また、前述した実施形態は本発明の代表的な形態を示したに過ぎず、本発明は、実施形態に限定されるものではない。即ち、本発明の骨子を逸脱しない範囲で種々変形して実施することができる。

１ バッテリシステム制御装置
２ メインＦＥＴ（半導体スイッチ）
３ サブＦＥＴ（半導体スイッチ）
４ スイッチ制御回路（スイッチ制御手段）
５ 昇圧回路（一定電圧生成手段）
６ 除変電圧生成回路（除変電圧生成手段）
８ 電圧シフト回路（電圧シフト手段）
Ｃ コンデンサ
Ｖｍｉｎ 除変下限電圧（所定電圧）
ＶＰ 一定電圧

Claims (5)

1. 一対のバッテリの間に、寄生ダイオードの順方向が互いに逆向きになるように直列接続された一対の半導体スイッチと、
   前記一対の半導体スイッチの各々にゲート電圧を供給して、前記一対の半導体スイッチのオンオフを制御するスイッチ制御手段と、を備え、
   前記スイッチ制御手段は、前記一対の半導体スイッチをオフからオンに制御するとき、徐々に増加する除変電圧をゲート電圧として供給した後、一定電圧をゲート電圧として供給するバッテリシステム制御装置において、
   前記スイッチ制御手段は、前記一対のバッテリのうちに電圧の低い側に接続された前記半導体スイッチに供給する除変電圧を、電圧の高い側に接続された前記半導体スイッチに供給する除変電圧によりも低くする
   ことを特徴とするバッテリシステム制御装置。
2. 前記スイッチ制御手段は、前記一対の半導体スイッチをオンからオフに制御するとき、徐々に減少する除変電圧をゲート電圧として供給する
   ことを特徴とする請求項１に記載のバッテリシステム制御装置。
3. 前記スイッチ制御手段は、０よりも大きい所定電圧から徐々に増加する前記除変電圧をゲート電圧として供給する
   ことを特徴とする請求項１又は２に記載のバッテリシステム制御装置。
4. 前記スイッチ制御手段は、
   コンデンサを充電又は放電することにより除変電圧を生成する除変電圧生成手段と、
   前記一定電圧を生成する一定電圧生成手段と、を有する
   ことを特徴とする請求項１〜３何れか１項に記載のバッテリシステム制御装置。
5. 前記スイッチ制御手段は、前記除変電圧生成手段が生成した前記除変電圧をシフトダウンする電圧シフト手段をさらに有し、
   前記一対のバッテリのうち電圧の高い側に接続された前記半導体スイッチに前記除変電圧生成手段が生成した除変電圧を供給し、低い側に接続された前記半導体スイッチに前記電圧シフト手段によりシフトダウンされた除変電圧を供給する
   ことを特徴とする請求項４に記載のバッテリシステム制御装置。

Images