JP2017159335A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2017159335A
JP2017159335A JP2016047391A JP2016047391A JP2017159335A JP 2017159335 A JP2017159335 A JP 2017159335A JP 2016047391 A JP2016047391 A JP 2016047391A JP 2016047391 A JP2016047391 A JP 2016047391A JP 2017159335 A JP2017159335 A JP 2017159335A
Authority
JP
Japan
Prior art keywords
solder
heat generating
groove
semiconductor device
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016047391A
Other languages
English (en)
Inventor
匠 野村
Takumi Nomura
匠 野村
小林 渉
Wataru Kobayashi
渉 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2016047391A priority Critical patent/JP2017159335A/ja
Priority to PCT/JP2016/085662 priority patent/WO2017154289A1/ja
Publication of JP2017159335A publication Critical patent/JP2017159335A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00Arrangements for thermal protection or thermal control
    • H10W40/70Fillings or auxiliary members in containers or in encapsulations for thermal protection or control
    • H10W40/77Auxiliary members characterised by their shape
    • H10W40/778Auxiliary members characterised by their shape in encapsulations
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00Soldering, e.g. brazing, or unsoldering
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00Soldering, e.g. brazing, or unsoldering
    • B23K1/14Soldering, e.g. brazing, or unsoldering specially adapted for soldering seams
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40Leadframes
    • H10W70/411Chip-supporting parts, e.g. die pads
    • H10W70/417Bonding materials between chips and die pads
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40Leadframes
    • H10W70/456Materials
    • H10W70/457Materials of metallic layers on leadframes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40Leadframes
    • H10W70/481Leadframes for devices being provided for in groups H10D8/00 - H10D48/00
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/60Strap connectors, e.g. thick copper clips for grounding of power devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/811Multiple chips on leadframes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W99/00Subject matter not provided for in other groups of this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/073Connecting or disconnecting of die-attach connectors
    • H10W72/07331Connecting techniques
    • H10W72/07336Soldering or alloying
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/073Connecting or disconnecting of die-attach connectors
    • H10W72/07351Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/073Connecting or disconnecting of die-attach connectors
    • H10W72/07351Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting
    • H10W72/07354Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting changes in dispositions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/076Connecting or disconnecting of strap connectors
    • H10W72/07631Techniques
    • H10W72/07636Soldering or alloying
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/30Die-attach connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/30Die-attach connectors
    • H10W72/341Dispositions of die-attach connectors, e.g. layouts
    • H10W72/347Dispositions of multiple die-attach connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/30Die-attach connectors
    • H10W72/351Materials of die-attach connectors
    • H10W72/352Materials of die-attach connectors comprising metals or metalloids, e.g. solders
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/30Die-attach connectors
    • H10W72/381Auxiliary members
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/30Die-attach connectors
    • H10W72/381Auxiliary members
    • H10W72/387Flow barriers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/541Dispositions of bond wires
    • H10W72/5449Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/551Materials of bond wires
    • H10W72/552Materials of bond wires comprising metals or metalloids, e.g. silver
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/853On the same surface
    • H10W72/865Die-attach connectors and bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/921Structures or relative sizes of bond pads
    • H10W72/926Multiple bond pads having different sizes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/931Shapes of bond pads
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/951Materials of bond pads
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】はんだ溢れを抑制しつつ、半導体装置の体格増大を抑制する半導体装置及びその製造方法を提供する。【解決手段】半導体装置は、電極が形成された半導体チップを含む発熱部、発熱部を挟むように配置される一対の第1部材と第2部材19及び第3部材を備える。第2部材19は、発熱部と第1はんだを介して電気的に接続された本体部190及び本体部190から延設された延設部191を有する。第3部材は、延設部191と第2はんだを介して電気的に接続される。本体部190は、第1はんだの接続領域192を囲むように形成された第1溝部193を有する。延設部191は、第2はんだの接続領域194を囲む周囲領域195の一部に形成された第2溝部196及び周囲領域195の第2溝部196以外の領域に形成された凹凸酸化膜197を有する。【選択図】図6

Description

この明細書における開示は、半導体装置及びその製造方法に関する。
半導体チップを含む発熱部の熱を放熱するために、半導体チップの板厚方向において、発熱部を挟むように一対の放熱部材が配置され、各放熱部材と発熱部とが熱的に接続された両面放熱構造の半導体装置が知られている。
この半導体装置は、放熱部材と発熱部とをはんだを介して板厚方向に積層することで形成される。各放熱部材から冷却器へ放熱させるため、半導体装置の板厚方向の高さの管理が重要となる。放熱部材や発熱部の寸法公差、組み付け公差等によって生じる高さのばらつきは、配置されるはんだの量を適宜調節することによって吸収する。
この際、上記の各種寸法公差や組み付け公差等がはんだの厚みが狭くなるようにばらつくと、余剰はんだが、発熱部と放熱部材との接続領域から外側に溢れるおそれがある。これに対し、特許文献1には、放熱部材における発熱部との対向面に、余剰はんだを収容するための溝部が形成された半導体装置が開示されている。溝部は、放熱部材において、はんだ接続領域を取り囲むように環状に形成されている。特許文献1では、発熱部が、半導体チップ、ターミナル及びこれらを接続するはんだを有している。
特開2015−82614号公報
両面放熱構造の半導体装置として、三相インバータを構成する3組の上下アームのうちの1組を構成するように、半導体チップ(発熱部)を2つ備えたものが提案されている。この半導体装置は、2in1パッケージとも称される。上アームの発熱部及び下アームの発熱部は、板厚方向に直交する直交方向に並んで配置されている。また、各発熱部は、一対の放熱部材によって挟まれている。ここで、2つの半導体チップに対して、板厚方向において同じ側の面である一面側に配置される放熱部材を第1部材、一面と反対の裏面側に配置される放熱部材を第2部材と示す。
上アームの第2部材及び下アームの第2部材は、対応する発熱部とはんだを介して接続される本体部と、本体部から板厚方向に直交する方向へ延設された延設部をそれぞれ有している。例えば、下アームの延設部と対向するように、当該延設部に対して半導体チップ側に外部接続端子が配置されており、はんだを介して延設部と外部接続端子が接続されている。また、下アームの第1部材には、当該第1部材と上アームの延設部とを電気的に中継する継手部が連なっている。継手部は、上アームの延設部と対向するように、当該延設部に対して半導体チップ側に配置されており、はんだを介して延設部と継手部が接続されている。
このように、各本体部と対応する発熱部との間にはんだが介在するだけでなく、下アームの延設部と外部接続端子との間及び上アームの延設部と継手部との間にもはんだがそれぞれ介在する。したがって、高さのばらつきを吸収するには、本体部側のはんだだけでなく、延設部側のはんだも部材の寸法公差や組み付け公差等を考慮した量が必要である。このため、余剰はんだを収容するための溝部を、本体部だけでなく、延設部にも設けることが考えられる。
しかしながら、延設部に環状の溝部を形成する場合、溝部の形成領域の分、板厚方向に直交する方向において、延設部、ひいては半導体装置の体格が増大してしまう。
本開示はこのような課題にかんがみて、はんだ溢れを抑制しつつ、装置の体格増大を抑制できる半導体装置及びその製造方法を提供することを目的とする。
本開示のひとつは、一面(12a)及び一面と板厚方向において反対の裏面(12b)に電極(13a、13b)がそれぞれ形成された半導体チップ(12)を含み、通電により発熱する発熱部(11)と、発熱部の熱を放熱させるために、板厚方向において発熱部を挟むように配置される一対の放熱部材であって、発熱部と対向するように板厚方向において一面側に配置され、一面の電極と電気的に接続された第1部材(16)及び発熱部と対向するように板厚方向において裏面側に配置され、裏面の電極と第1はんだ(20)を介して電気的に接続された本体部(190)と、本体部から板厚方向と直交する直交方向に延設された延設部(191)と、を含む第2部材(19)と、延設部と板厚方向において対向するように延設部に対して半導体チップ側に配置され、第2はんだ(21)を介して延設部と電気的に接続された第3部材(18,24)と、を備え、本体部は、発熱部と対向する第1面(190a)において、第1はんだの接続領域(192)を囲むように形成された第1溝部(193)を有し、延設部は、第3部材と対向する第2面(191a)において、第2はんだの接続領域(194)を囲む周囲領域(195)の一部に形成された第2溝部(196)と、周囲領域のうちの第2溝部以外の部分に形成され、表面が連続して凹凸をなす凹凸酸化膜(197)と、を有する。
これによれば、周囲領域の一部に余剰の第2はんだを収容する第2溝部が形成されており、周囲領域のうちの第2溝部以外の部分に凹凸酸化膜が形成されている。凹凸酸化膜の表面は粗いため、平坦面に比べてはんだの濡れ性を低下させることができる。また、酸化膜は金属表面よりもはんだの濡れ性が低い。したがって、周囲領域のうち、凹凸酸化膜が形成された部分には、はんだが濡れ拡がり難く、余剰はんだは第2溝部に収容される。このように、周囲領域の一部のみに第2溝部を形成すればよいので、はんだ溢れを抑制しつつ、半導体装置の体格増大を抑制することができる。
また、本開示は、一面(12a)及び一面と板厚方向において反対の裏面(12b)に電極(13a、13b)がそれぞれ形成された半導体チップ(12)を含み、通電により発熱する発熱部(11)と、発熱部の熱を放熱させるために、板厚方向において発熱部を挟むように配置される一対の放熱部材であって、発熱部と対向するように板厚方向において一面側に配置され、一面の電極と電気的に接続された第1部材(16)及び発熱部と対向するように板厚方向において裏面側に配置され、裏面の電極と第1はんだ(20)を介して電気的に接続された本体部(190)と、本体部から板厚方向と直交する直交方向に延設された延設部(191)と、を含む第2部材(19)と、延設部と板厚方向において対向するように延設部に対して半導体チップ側に配置され、第2はんだ(21)を介して延設部と電気的に接続された第3部材(18,24)と、を備え、本体部は、発熱部と対向する第1面(190a)において、第1はんだの接続領域(192)を囲むように形成された第1溝部(193)を有し、延設部は、第3部材と対向する第2面(191a)において、第2はんだの接続領域(194)を囲む周囲領域(195)の一部に形成された第2溝部(196)と、周囲領域のうちの第2溝部以外の部分に形成され、表面が連続して凹凸をなす凹凸酸化膜(197)と、を有する半導体装置の製造方法であって、第1溝部と第2溝部とを有する第2部材を準備し、延設部にパルス発振のレーザ光を照射して、第2溝部とともに第2はんだの接続領域を囲むように凹凸酸化膜を形成し、半導体チップの一面の電極と第1部材とを電気的に接続して接続体(30)を形成し、接続体の発熱部と本体部との間に第1はんだを配置するとともに、延設部と第3部材との間に第2はんだを配置した状態で、第1はんだと第2はんだをリフローし、裏面の電極と本体部とを電気的に接続するとともに、延設部と第3部材とを電気的に接続する。
これによれば、第2溝部及び凹凸酸化膜を形成した後、第2はんだをリフローして、延設部と第3部材とを接続する。よって、半導体装置の高さばらつきを吸収するために必要な量の第2はんだを配置しても、凹凸酸化膜により第2溝部以外へ余剰の第2はんだが溢れ出ることを抑制することができる。また、第2溝部内に余剰の第2はんだを収容することができる。これにより、第2はんだの溢れを抑制することができる。また、周囲領域の一部のみに第2溝部を形成するので、第2溝部を環状とする構成に比べて、半導体装置の体格増大を抑制することができる。
この明細書における開示された複数の態様は、それぞれの目的を達成するために、互いに異なる技術的手段を採用する。特許請求の範囲及びこの項に記載した括弧内の符号は、後述する実施形態の部分との対応関係を例示的に示すものであって、技術的範囲を限定することを意図するものではない。この明細書に開示される目的、特徴及び効果は、後続の詳細な説明及び添付の図面を参照することによってより明確になる。
第1実施形態に係る半導体装置の概略構成を示す平面図である。 図1に示す半導体装置において、封止樹脂体を省略した平面図である。 図1のIII−III線に沿う断面図である。 図1のIV−IV線に沿う断面図である。 図1のV−V線に沿う断面図である。 第2ヒートシンクにおいて、凹凸酸化膜の形成範囲を示す平面図である。 図6のVII−VII線における断面図である。 凹凸酸化膜の形成工程を示す平面図である。 接続体の形成工程を示す断面図である。 2ndリフロー工程を示す断面図であり、図3に対応している。 2ndリフロー工程を示す断面図であり、図5に対応している。 第2ヒートシンクの変形例を示す平面図である。 第2ヒートシンクの変形例を示す平面図である。 第2ヒートシンクの変形例を示す平面図である。 第2実施形態に係る半導体装置の概略構成を示す平面図である。 図15に示す半導体装置において、封止樹脂体を省略した平面図である。 図15のXVII−XVII線に沿う断面図である。 図15のXVIII−XVIII線に沿う断面図である。
以下、本開示の実施の形態を、図面を参照して説明する。以下に示す各実施形態において、共通及び関連する要素には同一の符号を付与するものとする。後述する半導体チップの厚み方向をZ方向、Z方向に直交し、外部接続端子及び信号端子が延びる方向をY方向と示す。また、Z方向及びY方向の両方向に直交する方向をX方向と示す。特に断りのない限り、上記したX方向及びY方向により規定されるXY面に沿う形状を、平面形状とする。
(第1実施形態)
まず、図1〜図6に基づき、本実施形態の半導体装置の概略構成について説明する。この半導体装置は、例えば、三相インバータに適用される。本実施形態の半導体装置により、三相インバータの上下アームのうち、1組分(一相分)の上下アームが構成される。
半導体装置1は、封止樹脂体10、発熱部11、第1ヒートシンク16、継手部18、第2ヒートシンク19、3つの主端子22,23,24及び信号端子26を備えている。以下において、符号末尾のHは上アーム側の要素であることを示し、末尾のLは下アーム側の要素であることを示す。要素の一部には、上アーム、下アームを明確にするために末尾のH,Lを付与し、別の一部については、上アームの下アームとで共通符号としている。
封止樹脂体10は、例えば、エポキシ系樹脂からなる。封止樹脂体10は、例えば、トランスファモールド法により成形されている。封止樹脂体10は、平面略矩形状をなしており、Z方向に直交する一面10aと、一面10aと反対の裏面10bと、一面10aと裏面10bとをつなぐ側面10cと、を有している。一面10a及び裏面10bは、例えば、平坦面となっている。
発熱部11は、半導体チップ12を含んでおり、通電により発熱する。発熱部11は、封止樹脂体10によって封止されている。発熱部11は、上アーム側の発熱部11Hと、下アーム側の発熱部11Lを有している。発熱部11H,11Lは、同じ構成となっており、互いにX方向に並んで配置されている。
半導体チップ12は、シリコンなどの半導体基板に、絶縁ゲートバイポーラトランジスタ(IGBT)などのパワートランジスタが形成されてなる。本実施形態では、nチャネル型のIGBTと、当該IGBTに逆並列に接続される転流ダイオード(FWD)が形成されている。すなわち、半導体チップ12に、RC(Reverse Conducting)−IGBTが形成されている。半導体チップ12は、平面略矩形状をなしている。
IGBT及びFWDは、Z方向に電流が流れるように、いわゆる、縦型構造をなしている。半導体チップ12の板厚方向、すなわち、Z方向において、一面12aにはコレクタ電極13aが形成され、一面12aと反対の裏面12bにはエミッタ電極13bが形成されている。コレクタ電極13aはFWDのカソード電極も兼ねており、エミッタ電極13bはFWDのアノード電極も兼ねている。半導体チップ12の裏面12b、すなわちエミッタ電極形成面には、ゲート電極用のパッドを含む図示しないパッドが形成されている。
半導体チップ12は、上アーム側の半導体チップ12Hと、下アーム側の半導体チップ12Lを有している。半導体チップ12H,12Lは、互いにほぼ同じ平面形状、具体的には平面略矩形状をなすとともに、互いにほぼ同じ大きさとほぼ同じ厚みを有している。半導体チップ12H,12Lは、お互いのコレクタ電極13aがZ方向における同じ側となり、お互いのエミッタ電極13bがZ方向における同じ側となるように配置されている。そして、半導体チップ12H,12Lは、Z方向においてほぼ同じ高さに位置するとともに、X方向において横並びで配置されている。
本実施形態の発熱部11は、半導体チップ12に加えて、ターミナル14と、当該ターミナル14と半導体チップ12の電極13bとを接続するはんだ15を有している。
ターミナル14は、対応する半導体チップ12と第2ヒートシンク19との間に介在する。ターミナル14は、半導体チップ12と第2ヒートシンク19との熱伝導、電気伝導経路の途中に位置するため、熱伝導性及び電気伝導性を確保すべく、少なくとも金属材料(例えば、銅)を用いて形成されている。ターミナル14は、対応する半導体チップ12の裏面12bのうち、エミッタ電極13bに対向配置され、はんだ15を介してエミッタ電極13bと電気的に接続されている。
本実施形態では、ターミナル14が、上アーム側のターミナル14Hと、下アーム側のターミナル14Lを有している。また、はんだ15が、上アーム側のはんだ15Hと、下アーム側のはんだ15Lを有している。そして、ターミナル14Hが、半導体チップ12Hのエミッタ電極13bとはんだ15を介して接続されている。また、ターミナル14Lが、半導体チップ12Lのエミッタ電極13bとはんだ15を介して接続されている。このように、発熱部11Hが、半導体チップ12H、ターミナル14H及びはんだ15Hを有し、発熱部11Lが、半導体チップ12L、ターミナル14L及びはんだ15Lを有している。
第1ヒートシンク16は、対応する発熱部11(半導体チップ12)の熱を半導体装置1の外部に放熱する機能を果たすとともに、配線としての機能も果たす。このため、熱伝導性及び電気伝導性を確保すべく、少なくとも金属材料を用いて形成される。また、第1ヒートシンク16は上述のように、放熱する機能を果たすので、放熱部材と称されることもある。本実施形態では、第1ヒートシンク16が、Z方向からの投影視において、対応する発熱部11を内包するように設けられている。第1ヒートシンク16が、特許請求の範囲の「第1部材」に相当する。
第1ヒートシンク16は、半導体チップ12の一面12aに対向する対向面16aと、対向面16aと反対の放熱面16bを有している。第1ヒートシンク16の対向面16aと対応する半導体チップ12のコレクタ電極13aとが、はんだ17を介して電気的に接続されている。第1ヒートシンク16の大部分は封止樹脂体10によって覆われている。対向面16aは封止樹脂体10内に配置され、放熱面16bは封止樹脂体10から露出されている。本実施形態では、放熱面16bが、封止樹脂体10の一面10aから露出されるとともに、放熱面16bが一面10aとほぼ面一となっている。
本実施形態では、第1ヒートシンク16が、上アーム側の第1ヒートシンク16Hと、下アーム側の第1ヒートシンク16Lを有している。また、はんだ17も、上アーム側のはんだ17Hと、下アーム側のはんだ17Lを有している。そして、第1ヒートシンク16Hが、半導体チップ12Hのコレクタ電極13aと、はんだ17Hを介して接続されている。また、第1ヒートシンク16Lが、半導体チップ12Lのコレクタ電極13aがはんだ17Lを介して接続されている。第1ヒートシンク16H,16Lは、X方向に並んで配置されるとともに、Z方向においてほぼ同じ位置に配置されている。そして、第1ヒートシンク16H,16Lの放熱面16bが、封止樹脂体10の一面10aから露出されるとともに、互いにX方向に並んでいる。
図2及び図3に示すように、下アーム側の第1ヒートシンク16Lには、継手部18が連なっている。継手部18は、特許請求の範囲の「第3部材」に相当する。本実施形態では、継手部18が、同一の金属板を加工することで、第1ヒートシンク16Lと一体的に設けられている。継手部18は、封止樹脂体10に被覆されるように、第1ヒートシンク16Lよりも薄く設けられている。継手部18は、第1ヒートシンク16Lの対向面16aに面一で連なっている。継手部18は、図2に示すように、第1ヒートシンク16LにおけるY方向の一端付近から、後述する第2ヒートシンク19Hに向けて延設されている。本実施形態では、継手部18が、屈曲部を2箇所有している。
第2ヒートシンク19は、対応する発熱部11(半導体チップ12)の熱を半導体装置1の外部に放熱する機能を果たすとともに、配線としての機能も果たす。このため、第1ヒートシンク16と同様に、熱伝導性及び電気伝導性を確保すべく、少なくとも金属材料を用いて形成される。また、第2ヒートシンク19は上述のように、放熱する機能を果たすので、放熱部材と称されることもある。本実施形態では、第2ヒートシンク19が、Z方向からの投影視において、対応する発熱部11を内包するように設けられている。第2ヒートシンク19が、特許請求の範囲の「第2部材」に相当する。
第2ヒートシンク19は、対応するターミナル14に対向する対向面19aと、対向面19aと反対の放熱面19bを有している。第2ヒートシンク19の対向面19aと対応するターミナル14とが、はんだ20を介して電気的に接続されている。はんだ20が、特許請求の範囲の「第1はんだ」に相当する。第2ヒートシンク19の大部分は封止樹脂体10によって覆われている。対向面19aは封止樹脂体10内側の面であり、放熱面19bは封止樹脂体10から露出している側の面である。本実施形態では、放熱面19bが、封止樹脂体10の裏面10bから露出されるとともに、放熱面19bが裏面10bとほぼ面一となっている。
本実施形態では、第2ヒートシンク19が、上アーム側の第2ヒートシンク19Hと、下アーム側の第2ヒートシンク19Lを有している。また、はんだ20も、上アーム側のはんだ20Hと、下アーム側のはんだ20Lを有している。そして、第2ヒートシンク19Hとターミナル14Hとが、はんだ20Hを介して接続されている。また、第2ヒートシンク19Lとターミナル14Lとが、はんだ20Lを介して接続されている。第2ヒートシンク19H,19Lは、X方向に並んで配置されるとともに、Z方向においてほぼ同じ位置に配置されている。そして、第2ヒートシンク19H,19Lの放熱面19bが、封止樹脂体10の裏面10bから露出されるとともに、互いにX方向に並んでいる。
また、第2ヒートシンク19H,19Lを共通形状としており、第2ヒートシンク19Hと第2ヒートシンク19Lは、2回対称となるように配置されている。第2ヒートシンク19は、図6に示すように、平面略L字状をなしており、はんだ20を介して対応するターミナル14に接続される本体部190と、本体部190から延設された延設部191を有している。延設部191は、本体部190よりも薄く設けられている。また、延設部191の延設方向がX方向に沿うように、第2ヒートシンク19が配置されている。対向面19aは、本体部190における対向面190aと延設部191における対向面191aを有している。本体部190における対向面190aと反対の面が、放熱面19bをなしている。本実施形態では、対向面190a,191aが面一で連なっている。これにより、対向面19aが平坦となっている。本体部190の対向面190aが、特許請求の範囲の「第1面」に相当し、延設部191の対向面191aが、特許請求の範囲の「第2面」に相当する。
本実施形態では、半導体装置1が、本体部190として、上アーム側の本体部190Hと下アーム側の本体部190Lを有している。また、延設部191として、上アーム側の延設部191Hと下アーム側の延設部191Lを有している。そして、X方向において、延設部191Hが、本体部190Lと対向し、延設部191Lが本体部190Hと対向するように、2つの第2ヒートシンク19H,19Lが配置されている。
延設部191Hは、Z方向からの投影視において、継手部18の先端部分と重なっている。延設部191Hと継手部18は、はんだ21を介して接続されている。はんだ21が、特許請求の範囲の「第2はんだ」に相当する。
主端子22は、直流電源の高電位側に接続される。このため、主端子22は、高電位電源端子、P端子とも称される。主端子22は、第1ヒートシンク16Hと電気的に接続されており、Y方向に延設されて、封止樹脂体10の側面10cのひとつから外部に突出している。本実施形態では、同一の金属板を加工することで、主端子22が第1ヒートシンク16Hと一体的に設けられている。
主端子23は、三相モータの出力線に接続される。このため、主端子23は、出力端子、O端子とも称される。主端子23は、第1ヒートシンク16Lと電気的に接続されており、Y方向に延設されて、主端子22と同じ側面10cから外部に突出している。
主端子24は、直流電源の低電位側に接続される。このため、主端子24は、低電位電源端子、N端子とも称される。主端子24は、Z方向からの投影視において、第2ヒートシンク19Lの延設部191Lと重なるように配置されている。主端子24は、Z方向において、延設部191Lに対して半導体チップ12側に配置されている。そして、主端子24と延設部191Lは、はんだ25を介して接続されている。主端子24が、特許請求の範囲の「外部接続端子及び第3部材」に相当する。また、はんだ25が、特許請求の範囲の「第2はんだ」に相当する。
主端子24は、Y方向に延設されて、主端子22,23と同じ側面10cから外部に突出している。主端子22,23,24における封止樹脂体10からの突出部分は、Z方向において互いにほぼ同じ位置に配置されている。また、X方向において、主端子22、主端子24、主端子23の順に並んで配置されている。
信号端子26は、対応する半導体チップ12のパッドに、ボンディングワイヤ27を介して電気的に接続されている。信号端子36は、Y方向に延設されており、封止樹脂体10の側面10cのひとつから外部に突出している。具体的には、主端子22,23,24とは反対の側面10cから、外部に突出している。
本実施形態では、信号端子26が、上アーム側の信号端子26Hと、下アーム側の信号端子26Lを有している。信号端子26Hは半導体チップ12Hのパッドに接続され、信号端子26Lは半導体チップ12Lのパッドに接続されている。
以上のように構成される半導体装置1では、封止樹脂体10により、発熱部11、第1ヒートシンク16の一部、第2ヒートシンク19の一部、主端子22,23,24の一部、及び信号端子26の一部が、一体的に封止されている。半導体装置1では、封止樹脂体10によって、一相分の上下アームを構成する2つの半導体チップ12H,12Lが封止されている。このため、半導体装置1は、2in1パッケージとも称される。
また、第1ヒートシンク16及び第2ヒートシンク19は、後述するように、封止樹脂体10とともに切削加工されている。そして、第1ヒートシンク16H,16Lの放熱面16bが、同一面内に位置するとともに、封止樹脂体10の一面10aと略面一となっている。同じく、第2ヒートシンク19H,19Lの放熱面19bが、同一面内に位置するとともに、封止樹脂体10の裏面10bと略面一となっている。
次に、図3〜図7に基づき、はんだ20,21,25を介した第2ヒートシンク19の接続構造について説明する。
図7に示すように、第2ヒートシンク19は、金属材料を用いて形成された基材19cと、基材表面に形成された金属薄膜19dを有している。基材に用いられる材料としては、Cu、Cu合金、Al合金などの熱伝導性及び電気伝導性に優れる材料を採用することができる。金属薄膜19dは、金属を構成材料とする膜である。金属薄膜19dは、例えば、めっき、蒸着により形成されたものである。金属薄膜19dとして、Niを主成分とする膜を含む構成が好ましい。より好ましくは、無電解Niめっき膜を含む構成がよい。本実施形態において、凹凸酸化膜197の形成領域における金属薄膜19dは、無電解Niめっき膜を有している。一方、凹凸酸化膜197の形成されない領域における金属薄膜19dは、無電解Niめっき膜と、無電解Niめっき膜上に形成されたAuめっき膜を有している。このように、凹凸酸化膜197の形成領域にAuめっき膜が存在しないのは、レーザ光の照射によりAuめっき膜を除去するとともに、下層の無電解Niめっき膜から凹凸酸化膜197を形成するためである。無電解Niめっき膜は、主成分であるNiに加えて、P(リン)を含んでいる。
なお、後述するレーザ光の照射条件が同じであれば、無電解Niめっき膜のほうが、電気Niめっき膜よりも、凹凸酸化膜197の膜厚が厚くなる。無電解Niめっき膜(Ni−P)の融点は、Pの含有量にもよるが約800度程度であり、電気Niめっき膜(Ni)の融点は、約1450度である。このように、無電解Niめっき膜ほうが融点が低いため、低いエネルギーのレーザ光で溶融及び蒸発し、凹凸酸化膜197の膜厚が厚くなると考えられる。
本体部190は、対向面190aに、はんだ20の接続領域192を有している。対向面190aには、接続領域192を囲むように第1溝部193が形成されている。接続領域192は、はんだ20が接続される領域、換言すれば塗布される領域である。 第1溝部193は、接続領域192から溢れたはんだ20を収容するために形成されている。本実施形態では、第1溝部193が、接続領域192を囲むように環状に形成されている。しかしながら、第1溝部193は環状に限定されない。例えば、接続領域192を囲むように不連続に形成されたものを採用することもできる。第1溝部193の深さ及び幅は、余剰のはんだ20を吸収できるように適宜設定される。
延設部191は、対向面191aに、対応するはんだ21,25の接続領域194を有している。接続領域194は、はんだ21,25で共通の形状となっている。対向面191aのうち、接続領域194を囲む周囲領域195の一部には第2溝部196が形成されて周囲領域195のうち、第2溝部196以外の部分には、凹凸酸化膜197が形成されている。接続領域194は、はんだ21,25が接続される領域である。周囲領域195は、図6に破線で示すように、接続領域194を取り囲む環状の仮想領域である。
第2溝部196は、接続領域194から溢れたはんだ21,25を収容するために形成されている。第2溝部196は、周囲領域195のうちの一部に形成されている。
本実施形態では、第2溝部196が、接続領域194を挟むように、複数箇所に形成されている。第2溝部196は、平面略矩形状の接続領域194における相対する2辺に隣接するように形成されている。具体的には、Y方向において接続領域194を挟むように、第2溝部196が形成されている。すなわち、延設部191の延設方向に直交する方向において接続領域194を挟むように、第2溝部196が2箇所に形成されている。また、第2溝部196は、平面略矩形状をなす接続領域194の相対する2辺に隣接しつつし、当該2辺の一端から他端にわたってそれぞれ形成されている。なお、第2溝部196の深さ及び幅は、余剰のはんだ21,25を収容できるように適宜設定される。
凹凸酸化膜197は、図6に示すように、周囲領域195のうちの第2溝部196が形成されている部分以外に形成されている。すなわち、周囲領域195の一部に第2溝部196が形成され、残りの部分に凹凸酸化膜197が形成されている。本実施形態では、対向面191aのうち、接続領域194及び第2溝部196以外の部分に凹凸酸化膜197が形成されている。すなわち、周囲領域195より外側にも、凹凸酸化膜197が形成されている。このように凹凸酸化膜197は、対向面191aにおいて、接続領域194と第2溝部196を囲むように、接続領域194及び第2溝部196以外の部分の全面に形成されている。なお、図6では、凹凸酸化膜197の形成範囲を明確化するために、ハッチングを施している。
凹凸酸化膜197は、金属薄膜19dにレーザ光を照射することで、金属薄膜19dを構成する金属を酸化して形成されている。すなわち、凹凸酸化膜197は、金属薄膜19dを酸化することで、金属薄膜19dの表面に形成された酸化物の膜である。このため、金属薄膜19dの一部分が、凹凸酸化膜197を提供しているとも言える。金属薄膜19dの表面のうち、凹凸酸化膜197の形成領域には、図7に示すように凹部19eが形成されている。この凹部19eは、後述するように、パルス発振のレーザ光の照射により形成されている。例えば、1パルスごとに1つの凹部19eが形成されている。凹部19eは、レーザ光のスポットに対応している。また、レーザ光の走査方向において、隣り合う凹部19eが連なっている。各凹部19eの幅は、5μm〜300μmとなっている。また、凹部19eの深さは、0.5μm〜5μmとなっている。
なお、凹部19eの深さが0.5μmより浅いと、レーザ光の照射による金属薄膜19dの表面の溶融及び蒸着が不十分となり、後述する凹凸酸化膜197が形成され難くなる。凹部19eの深さが5μmよりも深いと、金属薄膜19dの表面が溶融飛散しやすくなり、蒸着よりも溶融飛散による表面形成が支配的となり、凹凸酸化膜197が形成され難くなる。
本実施形態では、凹凸酸化膜197を構成する成分のうち、80%はNi、10%はNiO、残り10%がNiとなっている。このように、凹凸酸化膜197の主成分は、金属薄膜19dを構成するNiの酸化物である。すなわち、凹凸酸化膜197は、2層構造の金属薄膜19dのうち、Auめっき膜由来ではなく、無電解Niめっき膜由来である。凹凸酸化膜197の平均膜厚は、10nm〜数百nmとなっている。凹凸酸化膜197は、凹部19eを有する金属薄膜19dの表面の凹凸に倣って形成されている。また、凹部19eの幅よりも細かいピッチで凹凸が形成されている。すなわち、非常に微細な凹凸が形成されている。換言すれば、複数の凸部19f(柱状体)が、細かいピッチで形成されている。例えば、凸部19fの平均幅が1nm〜300nm、凸部19f間の平均間隔が1nm〜300nmとなっている。
本実施形態では、第2ヒートシンク19における延設部191の対向面191aにおいて、第2はんだ21,25の接続領域194及び第2溝部196以外の部分に凹凸酸化膜197が形成されている。このように凹凸酸化膜197を形成すると、凹凸酸化膜197を形成していない構成、すなわち、金属薄膜19dの表面が露出する構成に比べて、第2はんだ21,25に対する濡れ性を低下させることができる。
また、凹凸酸化膜197を有することで、延設部191の対向面191aに微細な凹凸が形成されている。このような粗化面には、はんだ21,25入り込み難い。このため、はんだ21,25の一部と対向面191aとの接触面積が小さくなり、はんだ21,25の一部は表面張力によって球状になる。すなわち、接触角が大きくなる。したがって、凹凸酸化膜197が形成された部分において、はんだ21,25に対する濡れ性を低くすることができる。
また、凹凸酸化膜197を有することで、対向面191aと封止樹脂体10との接触面積が増える。さらには、封止樹脂体10が凹凸酸化膜197の凹凸に絡みついてアンカー効果が生じる。したがって、対向面191aと封止樹脂体10との密着性を向上し、封止樹脂体10との間に強固な接続構造を形成することができる。特にNiを含む金属薄膜19dを形成すると、長期にわたって安定した接続構造を保持することができる。
(第1実施形態の製造方法)
次に、図8から図11に基づき、本実施形態の半導体装置1の製造方法の一例について説明する。
まず、半導体装置1を構成する各要素を準備する。すなわち、半導体チップ12、ターミナル14、継手部18及び主端子22,23を含む第1ヒートシンク16、第2ヒートシンク19、主端子24、及び信号端子26をそれぞれ準備する。この準備工程では、第1溝部193及び第2溝部196を有する第2ヒートシンク19を準備する。 具体的には、第2ヒートシンク19を構成する基材19cを準備する。そして、プレス加工や切削などにより、基材19cにおける本体部190の対向面190aに第1溝部193を形成し、延設部191の対向面191aに第2溝部196を形成する。第1溝部193及び第2溝部196の形成後、基材19cの表面全面に、無電解Niめっき膜を形成し、次に、Auめっき膜を形成する。このように、無電解Ni膜とAuめっき膜を有する金属薄膜19dを形成する。このとき、無電解Ni膜の膜厚を、10μm程度とする。Auめっき膜を施すことで、はんだ21,25に対する濡れ性を向上することができる。
次に、第2ヒートシンク19に凹凸酸化膜197を形成する。具体的には、第2ヒートシンク19の延設部191における対向面191aうち、はんだ21,25の接続領域194及び第2溝部196以外の部分に、パルス発振のレーザ光を照射する。
具体的には、レーザ光の照射により、金属薄膜19dのうち、上層のAuめっき膜を除去する。また、下層の無電解Niめっき膜の表層部分を溶融させるとともに、蒸発(気化)させて、外気中に浮遊させる。パルス発振のレーザ光は、エネルギー密度が0J/cmより大きく100J/cm以下で、パルス幅が1μ秒以下となるように調整される。この条件を満たすために、YAGレーザ、YVOレーザ、ファイバレーザなどを採用することができる。例えば、YAGレーザの場合、エネルギー密度が1J/cm以上であればよい。無電解Niめっき膜の場合、後述するように例えば、5J/cm程度でも加工することができる。なお、エネルギー密度は、パルスフルーエンスとも称される。
このとき、レーザ光の光源と第2ヒートシンク19とを相対的に移動させることにより、図8に示すように、レーザ光を対向面191aの複数の位置に順に照射する。なお、レーザ光の光源を移動させてもよいし、第2ヒートシンク19を移動させてもよい。さらには、ミラーの回転動作によって、レーザ光を走査してもよい。すなわち、レーザ光を走査することで、対向面191aの複数の位置にレーザ光を順に照射してもよい。接続領域194及び第2溝部196を除くように、例えば、レーザ光をY方向に走査して対向面191aの一端から他端まで照射する。照射が完了すると、X方向においてレーザ光の照射領域をずらす。すなわち、X方向にレーザ光を走査する。そして、同様にY方向に走査して、一端から他端までレーザ光を照射する。これを繰り返すことで、延設部191の対向面191aのうち、接続領域194及び第2溝部196を除く部分のほぼ全域にレーザ光を照射する。すなわち、XY座標における所定ピッチの格子点に、レーザ光を照射する。
本実施形態では、隣り合うレーザ光のスポット(1パルスによる照射範囲)がY方向において一部重なるようにして、Y方向においてレーザ光を走査する。また、隣り合うレーザ光のスポットがX方向において一部重なるようにして、X方向においてレーザ光を走査する。 このように、レーザ光を照射し、金属薄膜19dの表面を溶融、気化させることで、金属薄膜19dの表面には、凹部19eが形成される。金属薄膜19dのうち、レーザ光を照射した部分の平均厚みは、レーザ光を照射しない部分の平均厚みよりも薄くなる。
次に、溶融した金属薄膜19d(無電解Niめっき膜)の部分を凝固させる。具体的には、溶融して気化した金属薄膜19dを、レーザ光が照射された部分やその周辺部分に蒸着させる。このように、溶融して気化した金属薄膜19dを蒸着させることにより、金属薄膜19dの表面上に、凹凸が連続する凹凸酸化膜197が形成される。以上により、対向面191aのうちはんだ21の接続領域194及び第2溝部196以外の表面上に、凹凸酸化膜197が形成される。レーザ光の照射によって形成された凹凸酸化膜197の膜厚は、自然酸化膜に較べて十分に厚く、10nm以上の厚みとなっている。以上により、第1溝部193及び第2溝部196に加え、凹凸酸化膜197を有する第2ヒートシンク19の準備が完了する。
上記したように、レーザ光のスポットが、例えば、Y方向において一部重なるように、Y方向にレーザ光を走査するとともに、スポットがX方向において一部重なるように、X方向にレーザ光を走査する。したがって、レーザ光のスポットに対応して形成される複数の凹部19eは、Y方向において連なるとともに、X方向においても連なる。これにより、レーザ照射痕である凹部19eは、鱗状となる。
なお、レーザ光の照射において、エネルギー密度を100J/cmよりも大きい150J/cmや、300J/cmとした場合、凹凸酸化膜197が形成されなかった。また、パルス発振ではなく、連続発振のレーザ光を照射した場合にも、凹凸酸化膜197が形成されなかった。
次に、図9に示すように、はんだ17を介して発熱部11と第1ヒートシンク16を接続し、接続体30を形成する。本実施形態では、接続体30として、上アーム側の接続体30Hと、下アーム側の接続体30Lを形成する。
先ず接続体30Hの形成方法について説明する。図9に示すように、第1ヒートシンク16Hの対向面16a上に、はんだ17Hを介して、半導体チップ12Hを配置する。次に、半導体チップ12H上に、例えば、予め両面にはんだ15H及びはんだ20Hが迎えはんだとして配置されたターミナル14Hを、はんだ15Hが半導体チップ12H側となるように配置する。また、はんだ20Hについては、半導体装置1における高さばらつきを吸収可能な量を配置しておく。
そして、この積層状態で、はんだ15H,17H,20Hをリフロー(1stリフロー)させることにより、はんだ17Hを介して、半導体チップ12Hと第1ヒートシンク16Hとを接続する。また、はんだ15Hを介して、半導体チップ12Hとターミナル14Hとを接続する。はんだ20Hについては、接続対象である第2ヒートシンク19Hがまだないので、表面張力により、第2ヒートシンク19Hとの対向面の中心を頂点として盛り上がった形状となる。
接続体30Lも、接続体30Hと同様に形成することができる。異なる点は、リフローの前に、継手部18における延設部191Hとの対向面上に、はんだ21を配置する。はんだ21については、はんだ20Hと同様に、半導体装置1における高さばらつきを吸収可能な量を配置しておく。
そして、この積層状態で、はんだ15L,17L,20L,21をリフロー(1stリフロー)させることにより、はんだ17Lを介して、半導体チップ12Lと第1ヒートシンク16Lとを接続する。また、はんだ15Lを介して、半導体チップ12Lとターミナル14Lとを接続する。はんだ20Lについては、接続対象である第2ヒートシンク19Lがまだないので、表面張力により、第2ヒートシンク19Hとの対向面の中心を頂点として盛り上がった形状となる。はんだ21も、接続対象である第2ヒートシンク19Hの延設部191Hがまだないので、表面張力により、盛り上がった形状となる。
次に、信号端子26H,26Lと対応する半導体チップ12H,12Lのパッドを、ボンディングワイヤ27により接続する。
次に、はんだ20を介して、接続体30と、対応する第2ヒートシンク19とを接続する。本実施形態では、はんだ20Hを介して、接続体30Hと第2ヒートシンク19Hを接続するとともに、はんだ20Lを介して、接続体30Lと第2ヒートシンク19Lを接続する。また、はんだ21を介して、上アームと下アームを接続する。さらに、はんだ25を介して、主端子24と延設部191Lを接続する。すなわち、はんだ20,21,25を同時にリフロー(2ndリフロー)させる。
図10及び図11に示すように、対向面19aが上になるようにして第2ヒートシンク19H,19Lを台座31上に配置する。このとき、第2ヒートシンク19Lの延設部191Lにおける対向面191a上に、はんだ25(例えばはんだ箔)を配置する。はんだ25については、半導体装置1における高さばらつきを吸収可能な量を配置しておく。なお、はんだ25については、主端子24上に予め迎えはんだしてもよい。
次に、ターミナル14H,14Lが対応する第2ヒートシンク19H,19Lに対向するように、接続体30H,30Lを第2ヒートシンク19H,19Lの対向面19a上に配置する。はんだ21は、継手部18と延設部191Hとにより挟まれる。また、はんだ25は、延設部191Lと主端子24とにより挟まれる。
そして、第2ヒートシンク19H,19Lを下にした状態で2ndリフローを行う。2ndリフローでは、第1ヒートシンク16H,16L側から荷重を加えることで、半導体装置1の高さが所定の高さとなるようにする。具体的には、図示しないスペーサを、第2ヒートシンク19H,19Lの本体部190H,190Lと台座31との間に配置し、スペーサに、本体部190H,190Lと台座31を接触させる。このようにして、半導体装置1の高さが所定の高さとなるようにする。すなわち、台座31とスペーサが、高さ調整部材として機能する。
上述のように、高さばらつきを吸収可能な量のはんだ20H,20Lをターミナル14H,14Lと第2ヒートシンク19H,19Lとの間に配置している。したがって、2ndリフローにおいて、ターミナル14H,14Lと第2ヒートシンク19H,19Lとの間のはんだ20H,20Lは不足せず、確実な接続を行うことができる。また、高さばらつきを吸収可能な量のはんだ21を延設部191Hと継手部18との間に配置しているため、2ndリフローにおいて、延設部191Hと継手部18との間のはんだ21は不足せず、確実な接続を行うことができる。さらに、高さばらつきを吸収可能な量のはんだ25を延設部191Lと主端子24との間に配置しているため、2ndリフローにおいて、延設部191Lと主端子24との間のはんだ25は不足せず、確実な接続を行うことができる。
また、上述の荷重の印加などにより、ターミナル14H,14Lと第2ヒートシンク19H,19Lとの間から、余剰のはんだ20H,20Lが押し出される。しかしながら、余剰のはんだ20H,20Lは、第1溝部193に収容される。同様に、延設部191と継手部18の間から余剰のはんだ21が押し出される余剰のはんだ21は、第2溝部196に収容される。同様に、延設部191Lと主端子24の間から、余剰のはんだ25が押し出される。しかしながら、余剰のはんだ25は、凹凸酸化膜197上を濡れ拡がらず、第2溝部196に収容される。
なお、1stリフロー及び2ndリフローは、水素雰囲気下のリフローとされる。これにより、はんだ付けに不要な金属表面の自然酸化膜を、還元により除去することができる。したがって、各はんだ15,17,20,21,25としてフラックスレスのはんだを用いることができる。また、減圧により、はんだ15,17,20,21,25にボイドが生じるのを抑制することができる。なお、凹凸酸化膜197も還元により厚みが薄くなるため、還元されても凹凸酸化膜197が残るように、レーザ光の照射により所望厚みの凹凸酸化膜197を形成しておく。上記したように、金属薄膜19dが無電解Niめっき膜を含むと、凹凸酸化膜197を厚くできるため、好ましい。
次に、トランスファモールド法により封止樹脂体10の成形を行う。本実施形態では、各ヒートシンク16,19が完全に被覆されるように、封止樹脂体10を形成する。この場合、成形した封止樹脂体10をヒートシンク16,19の一部ごと切削することにより、各ヒートシンク16,19の放熱面16b,19bを露出させる。
なお、各ヒートシンク16,19の放熱面16b,19bを成形金型のキャビティ壁面に押し当て、密着させた状態で、封止樹脂体10を成形してもよい。この場合、封止樹脂体10を成形した時点で、放熱面16b,19bが封止樹脂体10から露出される。このため、成形後の切削が不要となる。
そして、リードフレームの不要部分を除去することで、半導体装置1を得ることができる。
次に、上述の第1実施形態の半導体装置1の効果について説明する。
本実施形態によると、周囲領域195の一部に余剰のはんだ21,25を収容する第2溝部196が形成されており、残りの部分に、凹凸酸化膜197が形成されている。凹凸酸化膜197の表面は粗いため、平坦面に比べてはんだ21,25の濡れ性を低下させることができる。また、酸化膜は金属表面よりもはんだ21,25の濡れ性が低い。したがって、周囲領域195のうち、凹凸酸化膜197が形成された部分には、はんだ21,25が濡れ拡がり難く、余剰のはんだ21,25は第2溝部196に収容される。このように、周囲領域195の一部のみに第2溝部196を形成すればよいので、はんだ溢れを抑制しつつ、半導体装置の体格増大を抑制することができる。
また、一般的に、はんだと樹脂とは密着性がよくないことが知られている。そのため、接続領域194を囲むように環状の第2溝部196を形成すると、使用環境での温度変化などにより、第2溝部196に収容されたはんだ21,25と封止樹脂体10との界面に剥離が生じやすい。この場合、延設部191の接続領域194に接続されたはんだ21,25の周囲、すなわちはんだ接合部の周囲に、封止樹脂体10の密着していない領域が存在することとなる。これにより、封止樹脂体10によるはんだ接合部の拘束力が低下するため、はんだ21,25にクラックなどが生じる虞がある。
そこで、本実施形態では、周囲領域195の一部のみに、第2溝部196が形成されている。よって、第2溝部196に収容されたはんだ21,25と封止樹脂体10の界面で剥離が生じても、はんだ接合部周りの一部にすぎない。したがって、封止樹脂体10の剥離による拘束力低下を抑制し、はんだ接合部の接続信頼性を向上することができる。
さらに、周囲領域195の全域に凹凸酸化膜197を形成すると、はんだボールの発生が懸念される。なぜなら、高さばらつきを吸収可能な量のはんだ21を配置したときに、余剰のはんだ21は凹凸酸化膜197に弾かれる。この弾かれたはんだ21が自身の表面張力によってボール状になるからである。例えば、凹凸酸化膜197上にはんだボールが位置すると、延設部191と封止樹脂体10との間にはんだボールが介在するため、上述のような剥離の原因となることがある。また、はんだボールが凹凸酸化膜197上を転がって対向面191aの外部に移動し、これにより短絡などが生じる虞もある。
これに対し本実施形態では、凹凸酸化膜197に加えて第2溝部196も形成されており、第2溝部196内に余剰のはんだ21,25を収容することができる。よって、はんだボールの発生原因である余剰のはんだ21、25は凹凸酸化膜197が形成された領域に広がりにくくなるので、はんだボールの発生を抑制することができる。
ところで、第2ヒートシンク19において、本体部190のほうが、延設部191よりも大きい。このように本体部190の熱容量が大きいため、2ndリフロー時において、本体部190から延設部191に熱が伝達される。本実施形態では、延設部191がX方向に延設されており、第2溝部196は、平面略矩形状の接続領域194をY方向において挟むように形成されている。このため、本体部190から熱が伝達されて第2溝部196に収容されたはんだ21,25が溶融する際、一方の第2溝部196に収容されたはんだ21,25と、他方の第2溝部196に収容されたはんだ21,25とに、同じように熱が伝わる。これにより、一方の第2溝部196と他方の第2溝部196とで同じようにはんだ21,25が溶融する。したがって、2ndリフロー時に、延設部191と継手部18、延設部191と主端子24の位置にずれが生じるのを抑制することができる。
また、本実施形態の半導体装置1の製造方法によると、第2溝部196及び凹凸酸化膜197を形成した後、はんだ21をリフローして、継手部18と主端子24とを接続する。よって、半導体装置の高さばらつきを吸収可能な量のはんだ21を配置しても、凹凸酸化膜197により第2溝部196以外へ余剰のはんだ21が溢れ出ることを抑制することができる。また、第2溝部196内に余剰のはんだ21を収容することができる。これにより、はんだ21の溢れを抑制することができる。また、周囲領域195の一部のみに第2溝部196を形成するので、第2溝部196を環状とする構成に比べて、半導体装置の体格増大を抑制することができる。なお、第2溝部196及び凹凸酸化膜197の配置は、上記例に限定されない。周囲領域195の一部に第2溝部196が形成され、残りの部分に凹凸酸化膜197が形成されればよい。例えば、図12に示す第1変形例では、第2溝部196が、X方向において接続領域194を挟むように形成されている。
図13に示す第2変形例では、平面略矩形状の接続領域194のうち、相対する2辺の全長ではなく、一部に隣接して第2溝部196が形成されている。第1変形例及び第2変形例に示す構成でも、はんだ溢れを抑制しつつ、半導体装置1の体格増大を抑制することができる。
第2ヒートシンク19の対向面19aのうち、延設部191の対向面191aのみに凹凸酸化膜197が形成される例を示した。しかしながら、図14に示す第3変形例のように、本体部190の対向面190aにも、凹凸酸化膜197が形成された構成を採用することができる。図14では、対向面190aのうち、接続領域192及び第1溝部193以外の部分に、凹凸酸化膜197が形成されている。これによれば、凹凸酸化膜197と封止樹脂体10との接触面積が増加するため、ヒートシンク19と封止樹脂体10との密着性を高めることができる。
(第2実施形態)
本実施形態は、先行実施形態を参照できる。このため、先行実施形態に示した半導体装置1及びその製造方法と共通する部分についての説明は省略する。
本実施形態の半導体装置1は、図15〜図18に示すように、半導体チップ12(発熱部11)を1つのみ有している。この半導体装置1により、三相インバータを構成する6つのアームのうちの1つが構成される。このような半導体装置1は、1in1パッケージとも称される。
第2実施形態の半導体装置1は、本実施形態と同様に、半導体チップ12を含む発熱部11が、一対の第1ヒートシンク16及び第2ヒートシンク19に挟まれるように配置されている。
発熱部11は、半導体チップ12と、半導体チップ12のエミッタ電極13bとはんだ15を介して接続されたターミナル14を有している。第1ヒートシンク16は、はんだ17を介して半導体チップ12のコレクタ電極13aと接続されている。第1ヒートシンク16には、主端子28が連なっている。
半導体装置1が上アームを構成する場合、主端子28は、直流電源の高電位側に接続される。また、半導体装置1が下アームを構成する場合、主端子28は、三相モータの出力線に接続される。主端子28は、第1ヒートシンク16からY方向に延設されて、封止樹脂体10の側面10cのひとつから外部に突出している。本実施形態では、同一の金属板を加工することで、主端子22が第1ヒートシンク16Hと一体的に設けられている。
第2ヒートシンク19は、本実施形態と同様に、はんだ20を介して発熱部11(ターミナル14)と電気的に接続される本体部190と、本体部190から延設され、はんだ25を介して主端子29と電気的に接続される延設部191を有する。半導体装置1が上アームを構成する場合、主端子29は、三相モータの出力線に接続される。また、半導体装置1が下アームを構成する場合、主端子29は、直流電源の低電位側に接続される。主端子29はY方向に延設され、主端子28と同じ側面10cから外部に突出している。
延設部191は、主端子29の延設方向と同じ方向、すなわちY方向に延設されている。主端子29は、延設部191に対し、Z方向において半導体チップ12側に配置されている。主端子29は、一端側が、Z方向からの投影視において延設部191と重なるように配置されている。延設部191と主端子29との間には、はんだ21が介在している。
延設部191は、対向面191aに、はんだ21の接続領域194を有している。対向面191aのうち、接続領域194を囲む周囲領域195の一部には、第2溝部196が形成されている。周囲領域195のうち、第2溝部196以外の部分には、凹凸酸化膜197が形成されている。
第2実施形態の半導体装置1の製造方法については、本実施形態における上アーム又は下アームとして機能する両面放熱構造の製造方法と同様であるので、説明を省略する。
次に、上述の第2実施形態の半導体装置1の効果について説明する。
主端子29と第2ヒートシンク19とが別部材の場合、主端子29と延設部191との間に、高さばらつきを吸収可能な量のはんだ25を配置する必要がある。第2実施形態では、延設部191における周囲領域195の一部に、第2溝部196が形成されている。このため、余剰のはんだ25を第2溝部196に収容することができる。
また、周囲領域195の残りの部分に、凹凸酸化膜197が形成されている。これにより、第2溝部196を環状に形成する場合に較べて、はんだ溢れを抑制しつつ、半導体装置1の体格増大を抑制することができる。つまり、1in1パッケージの半導体装置1を例示する第2実施形態は、本実施形態と同様の効果を奏する。よって、本実施形態の効果の箇所で述べた内容と同一内容の効果を、第2実施形態においても奏する。
なお、本実施形態の第2ヒートシンク19H,19Lについての変形例は、第2実施形態においても同様に適用することができる。
また、主端子29が、第2ヒートシンク19と別部材とされる例を示したが、主端子28,29の少なくとも一方が第2ヒートシンク19と別部材とされた構成に適用できる。
この明細書の開示は、例示された実施形態に制限されない。開示は、例示された実施形態と、それらに基づく当業者による変形態様を包含する。例えば、本開示は、実施形態において示された要素の組み合わせに限定されない。本開示は、多様な組み合わせによって実施可能である。開示される技術的範囲は、実施形態の記載に限定されない。開示されるいくつかの技術的範囲は、特許請求の範囲の記載によって示され、さらに、特許請求の範囲の記載と均等の意味及び範囲内でのすべての変更を含むものと解されるべきである。
1in1パッケージ及び2in1パッケージについて説明をしたが、これらに限られず、三相インバータの3組の上下アームのうち2組の上下アームをなす4in1パッケージとしてもよい。さらに、三相インバータの3組の上下アームがひとつのパッケージに集約した6in1パッケージとしてもよい。つまり、三相インバータの3組の上下アームの構成として一般的に採用されている半導体装置に適用することができる。
発熱部11が、半導体チップ12に加えて、ターミナル14を有する例を示した。しかしながら、発熱部11は少なくとも半導体チップ12を有していればよい。すなわち、ターミナル14を有さない発熱部11を採用することもできる。
金属薄膜19dが、無電解Niめっき膜とAuめっき膜を有する例を示した。しかしながら、金属薄膜19dが、無電解Niめっき膜のみを有してもよい。
1…半導体装置、10…封止樹脂体、10a…一面、10b…裏面、10c…側面、11,11H,11L…発熱部、12,12H,12L…半導体チップ、12a…一面、12b…裏面、13a…コレクタ電極、13b…エミッタ電極、14,14H,14L…ターミナル、15,15H,15L…はんだ、16,16H,16L…第1ヒートシンク、16a…対向面、16b…放熱面、17,17H,17L…はんだ、18…継手部、19,19H,19L…第2ヒートシンク、19a…対向面、19b…放熱面、19c…基材、19d…金属薄膜、19e…凹部、19f…凸部、190,190H,190L…本体部、190a…対向面、191,191H,191L…延設部、191a…対向面、192…接続領域、193…第1溝部、194…接続領域、195…周囲領域、196…第2溝部、197…凹凸酸化膜、20,20H,20L…はんだ、21…はんだ、22,23,24,28,29…主端子、25…はんだ、26,26H,26L…信号端子、27…ボンディングワイヤ、30,30H,30L…接続体、31…台座

Claims (7)

  1. 一面(12a)及び前記一面と板厚方向において反対の裏面(12b)に電極(13a、13b)がそれぞれ形成された半導体チップ(12)を含み、通電により発熱する発熱部(11)と、
    前記発熱部の熱を放熱させるために、前記板厚方向において前記発熱部を挟むように配置される一対の放熱部材であって、前記発熱部と対向するように前記板厚方向において前記一面側に配置され、前記一面の電極と電気的に接続された第1部材(16)、及び、前記発熱部と対向するように前記板厚方向において前記裏面側に配置され、前記裏面の電極と第1はんだ(20)を介して電気的に接続された本体部(190)と、前記本体部から前記板厚方向と直交する直交方向に延設された延設部(191)と、を含む第2部材(19)と、
    前記延設部と前記板厚方向において対向するように前記延設部に対して前記半導体チップ側に配置され、第2はんだ(21,25)を介して前記延設部と電気的に接続された第3部材(18,24)と、を備え、
    前記本体部は、前記発熱部と対向する第1面(190a)において、前記第1はんだの接続領域(192)を囲むように形成された第1溝部(193)を有し、
    前記延設部は、前記第3部材と対向する第2面(191a)において、前記第2はんだの接続領域(194)を囲む周囲領域(195)の一部に形成された第2溝部(196)と、前記周囲領域のうちの前記第2溝部以外の部分に形成され、表面が連続して凹凸をなす凹凸酸化膜(197)と、を有する半導体装置。
  2. 三相インバータを構成する3組の上下アームのうちの1組をなす半導体装置であって、
    前記上下アームを構成する上アームの前記発熱部と下アームの前記発熱部とが、前記直交方向に並んで配置されており、
    前記上アームの前記第2部材及び前記下アームの前記第2部材が、前記延設部をそれぞれ有し、
    前記第3部材として、前記上アーム及び前記下アームのうちの一方の前記第1部材に連なり、他方の前記延設部に接続される継手部(18)と、一方の前記延設部に接続される主端子(24)と、を有する請求項1に記載の半導体装置。
  3. 前記第2溝部は、前記第2はんだの接続領域を挟むように、複数箇所に形成されている請求項1又は請求項2に記載の半導体装置。
  4. 複数の前記第2溝部は、前記板厚方向及び前記延設部の延設方向の両方向に直交する方向において、前記第2はんだの接続領域を挟んでいる請求項3に記載の半導体装置。
  5. 前記凹凸酸化膜は、前記第1面において前記第1はんだの接続領域及び前記第1溝部以外の領域に形成されるとともに、前記第2面において、前記第2はんだの接続領域及び前記第2溝部以外の領域に形成されている請求項1から4までのいずれか1項に記載の半導体装置。
  6. 前記第1面と前記第2面とが面一になっている請求項1から5までのいずれか1項に記載の半導体装置。
  7. 一面(12a)及び前記一面と板厚方向において反対の裏面(12b)に電極(13a、13b)がそれぞれ形成された半導体チップ(12)を含み、通電により発熱する発熱部(11)と、
    前記発熱部の熱を放熱させるために、前記板厚方向において前記発熱部を挟むように配置される一対の放熱部材であって、前記発熱部と対向するように前記板厚方向において前記一面側に配置され、前記一面の電極と電気的に接続された第1部材(16)、及び、前記発熱部と対向するように前記板厚方向において前記裏面側に配置され、前記裏面の電極と第1はんだ(20)を介して電気的に接続された本体部(190)と、前記本体部から前記板厚方向と直交する直交方向に延設された延設部(191)と、を含む第2部材(19)と、
    前記延設部と前記板厚方向において対向するように前記延設部に対して前記半導体チップ側に配置され、第2はんだ(21,25)を介して前記延設部と電気的に接続された第3部材(18,24)と、を備え、
    前記本体部は、前記発熱部と対向する第1面(190a)において、前記第1はんだの接続領域(192)を囲むように形成された第1溝部(193)を有し、
    前記延設部は、前記第3部材と対向する第2面(191a)において、前記第2はんだの接続領域(194)を囲む周囲領域(195)の一部に形成された第2溝部(196)と、前記周囲領域のうちの前記第2溝部以外の部分に形成され、表面が連続して凹凸をなす凹凸酸化膜(197)と、を有する半導体装置の製造方法であって、
    前記第1溝部と前記第2溝部とを有する前記第2部材を準備し、
    前記延設部にパルス発振のレーザ光を照射して、前記第2溝部とともに前記第2はんだの接続領域を囲むように前記凹凸酸化膜を形成し、
    前記半導体チップの前記一面の電極と前記第1部材とを電気的に接続して接続体(30)を形成し、
    前記接続体の前記発熱部と前記本体部との間に前記第1はんだを配置するとともに、前記延設部と前記第3部材との間に前記第2はんだを配置した状態で、前記第1はんだと前記第2はんだをリフローし、前記裏面の電極と前記本体部とを電気的に接続するとともに、前記延設部と前記第3部材とを電気的に接続する半導体装置の製造方法。
JP2016047391A 2016-03-10 2016-03-10 半導体装置及びその製造方法 Pending JP2017159335A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016047391A JP2017159335A (ja) 2016-03-10 2016-03-10 半導体装置及びその製造方法
PCT/JP2016/085662 WO2017154289A1 (ja) 2016-03-10 2016-12-01 半導体装置及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016047391A JP2017159335A (ja) 2016-03-10 2016-03-10 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2017159335A true JP2017159335A (ja) 2017-09-14

Family

ID=59789077

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016047391A Pending JP2017159335A (ja) 2016-03-10 2016-03-10 半導体装置及びその製造方法

Country Status (2)

Country Link
JP (1) JP2017159335A (ja)
WO (1) WO2017154289A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019153750A (ja) * 2018-03-06 2019-09-12 トヨタ自動車株式会社 半導体装置
JP2019153752A (ja) * 2018-03-06 2019-09-12 トヨタ自動車株式会社 半導体装置
JP2019153753A (ja) * 2018-03-06 2019-09-12 トヨタ自動車株式会社 半導体装置
CN110299339A (zh) * 2018-03-23 2019-10-01 株式会社东芝 半导体装置
WO2021117334A1 (ja) * 2019-12-12 2021-06-17 株式会社デンソー 半導体装置
JP2024167395A (ja) * 2021-02-19 2024-12-03 株式会社デンソー 半導体装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7120083B2 (ja) * 2019-03-06 2022-08-17 株式会社デンソー 半導体装置
CN113241325A (zh) * 2020-01-23 2021-08-10 富士电机株式会社 电子装置以及电子装置的制造方法
JP7512954B2 (ja) * 2021-05-27 2024-07-09 株式会社デンソー 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3338475B2 (ja) * 1992-06-05 2002-10-28 ソニー株式会社 リードフレーム及びその形成方法
JP4702196B2 (ja) * 2005-09-12 2011-06-15 株式会社デンソー 半導体装置
JP5278371B2 (ja) * 2010-05-17 2013-09-04 富士電機株式会社 半導体装置の製造方法
JP5947537B2 (ja) * 2011-04-19 2016-07-06 トヨタ自動車株式会社 半導体装置及びその製造方法
JP2013247256A (ja) * 2012-05-28 2013-12-09 Hitachi Ltd 半導体装置およびその製造方法
DE112015005561B4 (de) * 2014-12-10 2022-05-05 Denso Corporation Halbleitervorrichtung und verfahren zu deren fertigung

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7106891B2 (ja) 2018-03-06 2022-07-27 株式会社デンソー 半導体装置
JP2019153752A (ja) * 2018-03-06 2019-09-12 トヨタ自動車株式会社 半導体装置
JP2019153753A (ja) * 2018-03-06 2019-09-12 トヨタ自動車株式会社 半導体装置
CN110233135A (zh) * 2018-03-06 2019-09-13 丰田自动车株式会社 半导体装置
JP2019153750A (ja) * 2018-03-06 2019-09-12 トヨタ自動車株式会社 半導体装置
JP7147186B2 (ja) 2018-03-06 2022-10-05 株式会社デンソー 半導体装置
CN110299339A (zh) * 2018-03-23 2019-10-01 株式会社东芝 半导体装置
JP2019169610A (ja) * 2018-03-23 2019-10-03 株式会社東芝 半導体装置
JP6995674B2 (ja) 2018-03-23 2022-01-14 株式会社東芝 半導体装置
WO2021117334A1 (ja) * 2019-12-12 2021-06-17 株式会社デンソー 半導体装置
JP2021093503A (ja) * 2019-12-12 2021-06-17 株式会社デンソー 半導体装置
JP7167907B2 (ja) 2019-12-12 2022-11-09 株式会社デンソー 半導体装置
US12476172B2 (en) 2019-12-12 2025-11-18 Denso Corporation Semiconductor device
JP2024167395A (ja) * 2021-02-19 2024-12-03 株式会社デンソー 半導体装置
JP7711824B2 (ja) 2021-02-19 2025-07-23 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
WO2017154289A1 (ja) 2017-09-14

Similar Documents

Publication Publication Date Title
JP2017159335A (ja) 半導体装置及びその製造方法
JP6686691B2 (ja) 電子装置
JP6578900B2 (ja) 半導体装置及びその製造方法
JP6485398B2 (ja) 電子装置及びその製造方法
JP6485397B2 (ja) 電子装置及びその製造方法
WO2016092791A1 (ja) 半導体装置およびその製造方法
JP2018160653A (ja) 半導体装置
JP2022181818A (ja) 半導体装置
JP2022181822A (ja) 半導体装置
JP4765853B2 (ja) 半導体装置の製造方法
WO2022249804A1 (ja) 半導体装置
WO2022249806A1 (ja) 半導体装置
WO2022249814A1 (ja) 半導体装置
WO2022249808A1 (ja) 半導体装置
JP2022181819A (ja) 半導体装置
JP2020198388A (ja) 半導体装置およびその製造方法
WO2022249812A1 (ja) 半導体装置
JP2022181812A (ja) 半導体装置
JP7563295B2 (ja) 半導体装置
JP2022185936A (ja) 半導体装置