JP2017162876A - 半導体パッケージの製造方法 - Google Patents

半導体パッケージの製造方法 Download PDF

Info

Publication number
JP2017162876A
JP2017162876A JP2016043519A JP2016043519A JP2017162876A JP 2017162876 A JP2017162876 A JP 2017162876A JP 2016043519 A JP2016043519 A JP 2016043519A JP 2016043519 A JP2016043519 A JP 2016043519A JP 2017162876 A JP2017162876 A JP 2017162876A
Authority
JP
Japan
Prior art keywords
support substrate
semiconductor package
manufacturing
semiconductor
resin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2016043519A
Other languages
English (en)
Inventor
矢田貴弘
Takahiro Yada
吉光克司
Katsushi Yoshimitsu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Amkor Technology Japan Inc
Original Assignee
J Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by J Devices Corp filed Critical J Devices Corp
Priority to JP2016043519A priority Critical patent/JP2017162876A/ja
Priority to US15/409,631 priority patent/US20170256453A1/en
Priority to TW106102176A priority patent/TW201803023A/zh
Priority to KR1020170023668A priority patent/KR20170104376A/ko
Priority to CN201710110202.5A priority patent/CN107170690A/zh
Publication of JP2017162876A publication Critical patent/JP2017162876A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P54/00—Cutting or separating of wafers, substrates or parts of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W95/00—Packaging processes not covered by the other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/60—Wet etching
    • H10P50/64—Wet etching of semiconductor materials
    • H10P50/642—Chemical etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P52/00—Grinding, lapping or polishing of wafers, substrates or parts of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7402—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/08—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers by depositing layers on the chip or wafer, e.g. "chip-first" RDLs
    • H10W70/09—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers by depositing layers on the chip or wafer, e.g. "chip-first" RDLs extending onto an encapsulation that laterally surrounds the chip or wafer, e.g. fan-out wafer level package [FOWLP] RDLs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/6875—Shapes or dispositions thereof being on a metallic substrate, e.g. insulated metal substrates [IMS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/013—Manufacture or treatment of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/015—Manufacture or treatment of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/014—Manufacture or treatment using batch processing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H10W74/117—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/129—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed forming a chip-scale package [CSP]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/099—Connecting interconnections to insulating or insulated package substrates, interposers or redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/9413—Dispositions of bond pads on encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Dicing (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

【課題】生産性が向上し、高い品質の半導体パッケージを製造することができる半導体パッケージの製造方法を提供する。【解決手段】支持基板の第１面側に間隔を置いて複数の半導体装置を配置し、前記複数の半導体装置の各々に接続される配線を形成すると共に前記複数の半導体装置を埋設する第１絶縁樹脂層を形成し、前記複数の半導体装置間の領域において、前記第１面側から切削加工を施し、前記第１絶縁樹脂層を貫通し前記支持基板を露出させる第１溝部を形成することと、前記第１面とは反対側の第２面に、前記第１溝部に対応する位置に開口部を有するレジストパターンを形成し、前記第２面側から前記開口部にエッチング加工を施し、前記第２面側に第２溝部を形成することとによって、個々の前記半導体パッケージに個片化することを含む半導体パッケージの製造方法である。【選択図】図２Ｄ

Description

本発明は、半導体パッケージの製造方法に関する。特に、金属基板を有する半導体パッケージの製造方法に関する。
従来、携帯電話やスマートフォン等の電子機器において、支持基板上にＩＣチップ等の半導体装置を搭載する半導体パッケージ構造が知られている（例えば、特許文献１）。このような半導体パッケージは、一般的には、支持基板上に接着層を介してＩＣチップやメモリ等の半導体装置を接着し、その半導体装置を封止体（封止用樹脂材料）で覆って、半導体装置を保護する構造を採用している。
半導体パッケージに用いる支持基板としては、プリント基材、セラミックス基材等の様々な基板が用いられている。特に、近年では、金属基板を用いた半導体パッケージの開発が進められている。金属基板上に半導体装置を搭載し、再配線によりファンアウトする半導体パッケージは、電磁シールド性や熱特性に優れるといった利点を有し、信頼性の高い半導体パッケージとして注目されている。また、このような半導体パッケージは、パッケージデザインの自由度が高いという利点も有する。
また、支持基板上に半導体装置を搭載する構造とした場合、大型の支持基板上に複数の半導体装置を搭載することにより、同一プロセスで複数の半導体パッケージを製造することが可能である。この場合、支持基板上に形成された複数の半導体パッケージは、製造プロセスの終了後に個片化され、個々の半導体パッケージが完成する。このように支持基板上に半導体装置を搭載する半導体パッケージ構造は、量産性が高いという利点も有している。
特開２０１０−２７８３３４号公報
しかしながら、従来用いられるレーザダイシング装置を用いた個片化は、加工サイズの制約が有り、小型の半導体パッケージの加工には適していない。一方、従来用いられるブレードダイシング装置を用いた個片化は、ダイシングラインに沿って絶縁樹脂部および金属支持板を同時に切断するが、加工速度が著しく遅く、品質面でも切断面に金属バリが発生する問題がある。
このような問題に鑑み、本発明の一実施形態は、生産性が向上し、高い品質の半導体パッケージを製造することができる半導体パッケージの製造方法を提供することを目的の一つとする。
本発明の一実施形態によれば、支持基板の第１面側に間隔を置いて複数の半導体装置を配置し、前記複数の半導体装置の各々に接続される配線を形成すると共に前記複数の半導体装置を埋設する第１絶縁樹脂層を形成し、前記複数の半導体装置間の領域において、前記第１面側から切削加工を施し、前記第１絶縁樹脂層を貫通し前記支持基板を露出させる第１溝部を形成することと、前記第１面とは反対側の第２面に、前記第１溝部に対応する位置に開口部を有するレジストパターンを形成し、前記第２面側から前記開口部にエッチング加工を施し、前記第２面側に第２溝部を形成することとによって、個々の前記半導体パッケージに個片化することを含む半導体パッケージの製造方法が提供される。
本発明の一実施形態によれば、支持基板の第１面側に間隔を置いて配置される複数の半導体装置間の領域において、前記第１面と反対側の第２面に有底の溝部を形成し、前記支持基板の第１面側に間隔を置いて複数の半導体装置を配置し、前記複数の半導体装置の各々に接続される配線を形成すると共に前記複数の半導体装置を埋設する絶縁樹脂層を形成し、前記第１面側から前記境界に沿って、機械的処理により切削することによって個片化することとを含む半導体パッケージの製造方法が提供される。
本発明の一実施形態によれば、生産性が向上し、高い品質の半導体パッケージを製造することができる半導体パッケージの製造方法を提供することができる。
本発明の一実施形態に係る半導体パッケージの構成を説明する断面図である。 本発明の一実施形態に係る半導体パッケージの製造方法を説明する断面図である。 本発明の一実施形態に係る半導体パッケージの製造方法を説明する断面図である。 本発明の一実施形態に係る半導体パッケージの製造方法を説明する断面図である。 本発明の一実施形態に係る半導体パッケージの製造方法を説明する断面図である。 本発明の一実施形態に係る半導体パッケージの製造方法を説明する断面図である。 本発明の一実施形態に係る半導体パッケージの製造方法を説明する断面図である。 本発明の一実施形態に係る半導体パッケージの製造方法を説明する断面図である。 本発明の一実施形態の変形例に係る半導体パッケージの製造方法を説明する断面図である。 本発明の一実施形態に係る半導体パッケージの製造方法を説明する断面図である。 本発明の一実施形態に係る半導体パッケージの製造方法を説明する断面図である。 本発明の一実施形態に係る半導体パッケージの製造方法を説明する断面図である。 本発明の一実施形態に係る半導体パッケージの製造方法を説明する断面図である。 本発明の一実施形態に係る半導体パッケージの製造方法を説明する断面図である。 本発明の一実施形態に係る半導体パッケージの製造方法を説明する断面図である。 本発明の一実施形態に係る半導体パッケージの製造方法を説明する断面図である。 本発明の一実施形態に係る半導体パッケージの製造方法を説明する断面図である。 本発明の一実施形態に係る半導体パッケージの製造方法を説明する断面図である。 本発明の一実施形態の変形例に係る半導体パッケージの製造方法を説明する断面図である。
以下、本発明の実施の形態を、図面等を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、以下に例示する実施の形態の記載内容に限定して解釈されるものではない。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
本明細書において、ある部材又は領域が、他の部材又は領域の「上に（又は下に）」あるとする場合、特段の限定がない限り、これは他の部材又は領域の直上（又は直下）にある場合のみでなく、他の部材又は領域の上方（又は下方）にある場合を含み、すなわち、他の部材又は領域の上方（又は下方）において間に別の構成要素が含まれている場合も含む。
＜第１実施形態＞
［半導体パッケージ１００の構成］
本実施形態に係る半導体パッケージ１００の構成について、図面を参照して説明する。
図１は、本実施形態に係る半導体パッケージ１００の構成を説明する断面図である。本実施形態に係る半導体パッケージ１００は、支持基板１０２と、半導体装置１０４と、配線１０６と、第１絶縁樹脂層１０８と、第２絶縁樹脂層１１０と、複数の半田ボール１１２とを備えている。
支持基板１０２は、厚さが２００μｍ以上５００μｍ以下が好ましい。本実施形態においては、支持基板１０２の厚さとして３００μｍを想定している。
本実施形態においては、支持基板１０２は、第２面１０２ｂの端部が、第１面１０２ａの端部よりも内側に配置されている。
支持基板１０２としては、金属基板を用いることができる。金属基板の材料としては、ステンレス（ＳＵＳ）基板、銅（Ｃｕ）基板、アルミニウム（Ａｌ）基板、チタン（Ｔｉ）基板等の金属材料を用いることができる。
また、支持基板１０２として、金属基板の他にシリコン基板、炭化シリコン基板、化合物半導体基板などの半導体基板、又はガラス基板、石英基板、サファイア基板、樹脂基板などの絶縁性基板を用いることができる。
半導体装置１０４は、支持基板１０２の第１面１０２ａ側に配置されている。半導体装置１０４は、接着剤（図示せず）を介して第１面１０２ａ側に固定されて配置されている。接着剤としては、例えばエポキシ系樹脂、ポリイミド系樹脂等を用いることができる。半導体装置１０４の上部には、半導体装置１０４が含む電子回路に接続された外部端子（図示せず）が設けられている。また、本実施形態においては、半導体パッケージ１００が１個の半導体装置１０４を備える態様を示したが、これに限られるものではなく、少なくとも１個の半導体装置１０４を備えていればよい。
半導体装置１０４としては、例えば、中央演算処理装置（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ；ＣＰＵ）、メモリ、微小電気機械システム（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ；ＭＥＭＳ）等を用いることができる。
第１絶縁樹脂層１０８は、半導体装置１０４を埋設するように支持基板１０２上に配置されている。第１絶縁樹脂層１０８には、半導体装置１０４が有する外部端子に達する開口部が設けられている。
第１絶縁樹脂層１０８の材料としては、有機樹脂を用いることができる。有機樹脂としては、例えば、ポリイミド、エポキシ樹脂、ポリイミド樹脂、ベンゾシクロブテン樹脂、ポリアミド、フェノール樹脂、シリコーン樹脂、フッ素樹脂、液晶ポリマー、ポリアミドイミド、ポリベンゾオキサゾール、シアネート樹脂、アラミド、ポリオレフィン、ポリエステル、ＢＴレジン、ＦＲ−４、ＦＲ−５、ポリアセタール、ポリブチレンテレフタレート、シンジオタクチック・ポリスチレン、ポリフェニレンサルファイド、ポリエーテルエーテルケトン、ポリエーテルニトリル、ポリカーボネート、ポリフェニレンエーテルポリサルホン、ポリエーテルスルホン、ポリアリレート、ポリエーテルイミドなどを用いることができる。
配線１０６は、上記の第１絶縁樹脂層１０８に設けられた開口部を介して、半導体装置１０４の上部に設けられた外部接続端子に接続されている。配線１０６は、第１絶縁樹脂層１０８によって、支持基板１０２から電気的にも物理的にも分離されている。
配線１０６の材料としては、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、ロジウム（Ｒｈ）、スズ（Ｓｎ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、クロム（Ｃｒ）等の金属またはこれらを用いた合金などから選択することができる。また、配線１０６は、複数の材料を含む積層構造であってもよく、上記の材料の中から各層の材料を選択することができる。
第２絶縁樹脂層１１０は、第１絶縁樹脂層１０８を覆うように配置されている。また、第２絶縁樹脂層１１０には、複数の開口部１１０ａが設けられている。複数の開口部１１０ａの各々は、配線１０６に達している。換言すると、複数の開口部１１０ａは、配線１０６を露出するように設けられている。第２絶縁樹脂層１１０は、配線１０６と半田ボール１１２とが導通することを防ぐことができればよいため、配線１０６と半田ボール１１２とのギャップが十分に確保できていればよい。
第２絶縁樹脂層１１０の材料としては、上記の第１絶縁樹脂層１０８の材料と同様のものを用いることができる。
半田ボール１１２は、第２絶縁樹脂層１１０の開口部１１０ａの内部及び上面に配置されており、配線１０６に接続されている。半田ボール１１２の上面は、第２絶縁樹脂層１１０の上面から上方に突出している。半田ボール１１２の突出部は上に凸の湾曲形状を有している。
尚、以下の説明においては、第１絶縁樹脂層１０８及び第２絶縁樹脂層１１０を合わせて絶縁樹脂層１１１と呼ぶことがある。
半田ボール１１２の材料としては、例えばＳｎに少量のＡｇ、Ｃｕ、Ｎｉ、
ビスマス（Ｂｉ）、又は亜鉛（Ｚｎ）を添加したＳｎ合金で形成された球状の物体を用いることができる。また、半田ボール１１２以外にも、一般的な導電性粒子を使用することができる。例えば、導電性粒子として、粒子状の樹脂の周囲に導電性の膜が形成されたものを使用することができる。
［半導体パッケージ１００の製造方法］
本実施形態に係る半導体パッケージ１００の製造方法について、図面を参照して説明する。
図２Ａ乃至図２Ｇは、本実施形態に係る半導体パッケージ１００の製造方法を説明する断面図である。
図２Ａは、半導体パッケージ１００の製造方法において、第２絶縁樹脂層１１０の形成までを行った状態の断面図である。
ここまでの製造工程について簡単に説明しておく。支持基板１０２の第１面１０２ａ側に、間隔を置いて複数の半導体装置１０４を配置する。半導体装置１０４は、接着剤（図示せず）を介して支持基板１０２の第１面１０２ａ側に固定されて配置される。接着剤としては、前述の材料を用いることができる。
次いで、支持基板１０２の第１面１０２ａ側に、当該複数の半導体装置１０４の各々に接続された配線を形成すると共に、当該複数の半導体装置を埋設する第１絶縁樹脂層１０８を形成する。
次いで、図２Ａの状態から個々の半導体パッケージ１００に個片化する工程について詳細に説明する。個々の半導体パッケージ１００に個片化する工程は、次の工程（ａ）及び工程（ｂ）を含む。
工程（ａ）：複数の半導体装置間の領域において、第１面から切削加工を施し、第１溝部１０２ｃを形成する。ここで、第１溝部１０２ｃは、絶縁樹脂層１１１を貫通し、支持基板１０２を露出させる。
工程（ｂ）：第１面とは反対側の第２面に、第１溝部１０２ｃに対応する位置に開口部を有するレジストパターンを形成し、第２面側から当該開口部にエッチング加工を施し、第２面側に第２溝部１０２ｄを形成する。
切削加工とは、例えばダイシングソーを用いた切削加工を適用することができる。ダイシングソー用いた切削加工は、ダイヤモンド製の円形刃であるダイシングブレードを高速回転させ、純水で冷却・切削屑の洗い流しを行いながら切削する。他の方法として、金型を用いたパンチング加工を適用してもよい。いずれにしても、工程（ａ）は、機械的な加工を行うことが好ましい。それにより、異なる部材である絶縁樹脂層１１１と支持基板１０２とを、一括して切削加工することができる。
エッチング加工としては、支持基板の部材をエッチングできる薬液を用いたウェットエッチング処理、又はエッチングガスを用いたドライエッチング処理を行うことができる。エッチング速度の観点からは、ウェットエッチングが好ましい。エッチング加工を用いることで、支持基板の一面を一括して処理することができる。
このように、本実施形態によれば、異なる部材で構成される半導体パッケージを個片化するときに、機械的な加工と化学的な加工を組み合わせて行うことで、生産性を向上させ、製造コストを削減することができる。すなわち、機械的な加工により、絶縁樹脂１１１層及び支持基板の一部を切削加工することで、化学的な加工の際の切削量を削減することができる。更に化学的な加工により、支持基板の一部がエッチングされ、機械的な加工の際に装置にかかる負荷を低減することができる。
これらの２つの工程を組み合わせて行うことによって、個々の半導体パッケージ１００に個片化する。工程（ａ）及び工程（ｂ）の順序は任意である。本実施形態においては、工程（ｂ）を行い、その後に工程（ａ）を行う態様について説明する。
先ず、上記工程（ｂ）を行う前に、図２Ａの状態から、支持基板１０２の第１面１０２ａ側に保護フィルム１１４を貼り付けてもよい（図２Ｂ）。これによって、支持基板１０２上に形成された配線１０６が、工程（ｂ）の処理の間保護される。
保護フィルム１１４は、後続する工程（ｂ）が含むエッチング処理で使用される薬品へ耐性を有する材料であればよい。そのような材料として、例えばアクリル系ドライフィルムレジスト等を用いることができる。
次いで、上記工程（ｂ）を行う。つまり、第１面とは反対側の第２面に、複数の半導体装置間の領域に開口部を有するレジストパターンを形成し、第２面側から当該開口部にエッチング加工を施し、第２面側に第２溝部１０２ｄを形成する。
本実施形態においては、支持基板１０２の第２面１０２ｂ側に、フォトリソグラフィ法によりレジストパターン１１６を形成する（図２Ｃ）。
このレジストパターン１１６をマスクとして支持基板１０２をウェットエッチングする。ここで、支持基板１０２の第１面１０２ａに達するまでエッチングを行わず、有底の第２溝部１０２ｄを形成する（図２Ｄ）。第２溝部１０２ｄの深さとしては、支持基板１０２の第２面１０２ｂから、支持基板１０２の厚さの３分の２程度の深さまでが好ましい。本実施形態においては、支持基板１０２の厚さは３００μｍであるため、２００μｍ程度をエッチングし、第１面１０２ａから１００μｍ程度の支持基板１０２を残存させることが好ましい。
有底の第２溝部１０２ｄがこれよりも深すぎると、エッチング時間が長期化し、生産性が悪化する。また、取り扱い性の問題を発生する。有底の第２溝部１０２ｄがこれよりも浅すぎると、後の工程（ａ）においてダイシングブレードの摩耗の進行が速くなり、製造コストが増加する。
ここで、図２Ｄに示すように、第２面をエッチングする工程において、レジストパターン１１６によって露出された領域よりも広い領域に第２溝部１０２ｄが広がっている。これは、エッチングする工程において、サイドエッチングが進行することによる。
支持基板１０２の第２面１０２ｂ側をエッチングする工程の後、保護フィルム１１４及びレジストパターン１１６を除去する（図２Ｅ）。
次いで、第２絶縁樹脂層１１０の開口部１１０ａに対して半田ボール１１２を配置する。なお、本実施形態においては、１つの開口部１１０ａに対して１つの半田ボール１１２が配置された例を示したが、これに限定されず、１つの開口部１１０ａに複数の半田ボール１１２が配置されてもよい。
次いで、上記工程（ａ）を行う。つまり、複数の半導体装置間の領域において、第１面側から切削加工を行い、絶縁樹脂層１１１を貫通し支持基板を露出させる第１溝部１０２ｃを形成する。
本実施形態においては、支持基板１０２の第２面１０２ｂをウェットエッチングにより切削する工程（工程（ｂ））の後、且つ上記工程（ａ）の前に、支持基板１０２の第２面１０２ｂ側にサポート部材を設ける。本実施形態においては、サポート部材としてダイシングテープ１１８を用い、第２面１０２ｂ側に貼り付ける（図２Ｆ）。
前述の工程（ｂ）によって、支持基板１０２に有底の第２溝部１０２ｄが形成されているため、図２Ｅの状態は機械的強度が低下している。そこで、本実施形態のように、サポート部材を設けることによって、ダイシング処理の間、支持基板１０２が安定的に固定される。
この状態で、ダイシングソーによって、絶縁樹脂層１１１及び支持基板１０２の一部を同時に切削する。ここでは、ダイシングブレードを高速回転させ、純水で冷却・切削屑の洗い流しを行いながら切削する。これによって、個々の半導体パッケージ１００に個片化される（図２Ｇ）。以上の工程によって、図１に示した半導体パッケージ１００を得ることができる。
以上、本実施形態に係る半導体パッケージ１００の製造方法について説明した。本実施形態に係る半導体パッケージ１００の製造方法によれば、従来用いられていたレーザダイシングによる加工を用いず、ウェットエッチングを用いた処理とダイシングソーを用いた処理を組み合わせて個片化する。これによって、特に、小型の半導体パッケージの製造において加工速度が向上し、コスト低減効果が見込める。また、特に、支持基板１０２が金属基板である場合には、従来問題となっていた切断面の金属バリの発生を抑制することができ、高品質の半導体パッケージを提供することができる。
ここで、例えばウェットエッチングのみを用いて個片化を行う場合を考えると、絶縁樹脂層１１１及び支持基板１０２の各々に対応するエッチング処理が必要になる。これによれば、支持基板１０２を一括でエッチングすることが必要であるため、処理速度が低下することが懸念される。更に、各々のエッチング処理のための薬液が必要になるため、製造コストが増加する。
一方、例えばダイシングソーを用いて絶縁樹脂層１１１及び支持基板１０２を一括で切断することによる個片化の場合は、従来問題となっている金属バリ等の発生により、半導体パッケージの歩留まりが低下することが懸念される。更に、支持基板を一括で切断する処理により、ダイシングブレードの摩耗が早く進行するため、製造コストが増加する。
本実施形態によれば、ウェットエッチングを用いた処理とダイシングソーを用いた処理を組み合わせて個片化を行うため、上記の様な問題が生じず、製造コストを低減させ、かつ加工速度を向上させることができる。
＜変形例１＞
本実施形態に係る半導体パッケージ１００の製造方法の変形例として、図２Ｈに示したダイシングテープ１１８に替えて、ダイシング治具１２０を用いてもよい。ダイシング治具には、個片化される半導体パッケージ１００の各々に対応する位置に、吸着孔１２０ｃが設けられている。この吸着孔１２０ｃを介して真空引きすることによって支持基板１０２を固定し、工程（ａ）を行ってもよい。
＜第２実施形態＞
［半導体パッケージ２００の製造方法］
本実施形態に係る半導体パッケージ２００の製造方法について、図面を参照して説明する。尚、本実施形態に係る半導体パッケージ２００の構成は、第１実施形態に係る半導体パッケージ１００の構成と同一であるため、その説明を省略する。
図３Ａ乃至図３Ｄは、本実施形態に係る半導体パッケージ２００の製造方法を説明する断面図である。
本実施形態に係る半導体パッケージ２００の製造方法は、第１実施形態に係る半導体パッケージ１００の製造方法と比較すると、個片化の工程において、前述の工程（ａ）及び工程（ｂ）の順序のみが異なっている。つまり、本実施形態においては、工程（ａ）を行い、その後に工程（ｂ）を行う。
図３Ａは、半導体パッケージ２００の製造方法において、半田ボール１１２の形成までを行った状態の断面図である。ここまでは、図２Ａの状態に対し、前述の工程によって、第２絶縁樹脂層１１０上に半田ボール１１２を形成すればよい。
次いで、上記工程（ａ）を行う。つまり、複数の半導体装置間の領域において、第１面側から切削加工を行い、絶縁樹脂層１１１を貫通し支持基板を露出させる第１溝部１０２ｃを形成する。ここで、絶縁樹脂層１１１及び支持基板１０２の一部を同時に切削する。
ここで、支持基板１０２の第２面１０２ｂに達するまでエッチングを行わず、有底の第１溝部１０２ｃを形成する。第１溝部１０２ｃの深さとしては、支持基板１０２の第２面１０２ｂから、支持基板１０２の厚さの３分の１程度の深さまでが好ましい。本実施形態においては、支持基板１０２の厚さは３００μｍであるため、１００μｍ程度を切削し、第２面１０２ａから２００μｍ程度の支持基板１０２を残存させることが好ましい。
有底の第１溝部１０２ｃがこれよりも浅すぎると、後の工程（ｂ）においてエッチング時間が長期化し、生産性が悪化する。また、取り扱い性の問題を発生する。有底の第１溝部１０２ｃがこれよりも深すぎると、ダイシングブレードの摩耗の進行が速くなり、製造コストが増加する。
次いで、上記工程（ｂ）を行うが、その前に、支持基板１０２の第１面１０２ａ側に保護フィルム１１４を貼り付けてもよい（図３Ｂ）。これによって、支持基板１０２上に形成された配線１０６が、工程（ｂ）の間保護される。
次いで、上記工程（ｂ）を行う。つまり、第１面とは反対側の第２面に、第１溝部１０２ｃに対応する位置に開口部を有するレジストパターンを形成し、第２面側から開口部にエッチング加工を施し、第２面側に第２溝部１０２ｄを形成する。
本実施形態においても、第１実施形態と同様に、支持基板１０２の第２面１０２ｂ側にフォトリソグラフィ法によりレジストパターン１１６を形成する（図３Ｃ）。
このレジストパターン１１６をマスクとして支持基板１０２をエッチングする。ここで、支持基板１０２の第１面１０２ａ側の、工程（ａ）によって形成された第１溝部１０２ｃに達するまでエッチングすることによって、個々の半導体パッケージ２００に個片化される（図３Ｄ）。以上の工程によって、図１に示した半導体パッケージ１００と同様の構成を有する半導体パッケージ２００を得ることができる。
以上、本実施形態に係る半導体パッケージ２００の製造方法について説明した。本実施形態に係る半導体パッケージ２００の製造方法によれば、従来用いられていたレーザダイシングによる加工を用いず、ウェットエッチングを用いた処理とダイシングソーを用いた処理を組み合わせて個片化する。これによって、特に、小型の半導体パッケージの製造において加工速度が向上し、コスト低減効果が見込める。また、特に、支持基板１０２が金属基板である場合には、従来問題となっていた切断面の金属バリの発生を抑制することができ、高品質の半導体パッケージを提供することができる。
ここで、例えばウェットエッチングのみを用いて個片化を行う場合を考えると、絶縁樹脂層１１１及び支持基板１０２の各々に対応するエッチング処理が必要になる。これによれば、支持基板１０２を一括でエッチングすることが必要であるため、処理速度が低下することが懸念される。更に、各々のエッチング処理のための薬液が必要になるため、製造コストが増加する。
一方、例えばダイシングソーを用いて絶縁樹脂層１１１及び支持基板１０２を一括で切断することによる個片化の場合は、従来問題となっている金属バリ等の発生により、半導体パッケージの歩留まりが低下することが懸念される。更に、支持基板を一括で切断する処理により、ダイシングブレードの摩耗が早く進行するため、製造コストが増加する。
本実施形態によれば、ウェットエッチングを用いた処理とダイシングソーを用いた処理を組み合わせて個片化を行うため、上記の様な問題が生じず、製造コストを低減させ、かつ加工速度を向上させることができる。
＜第３実施形態＞
［半導体パッケージ３００の製造方法］
本実施形態に係る半導体パッケージ３００の製造方法について、図面を参照して説明する。尚、本実施形態に係る半導体パッケージ３００の構成は、第１実施形態に係る半導体パッケージ１００と同一であるため、その説明を省略する。
図４Ａ乃至図４Ｅは、本実施形態に係る半導体パッケージ３００の製造方法を説明する断面図である。
本実施形態においては、先ず、支持基板の第１面側に間隔を置いて配置される複数の半導体装置間の領域において、第１面と反対側の第２面に有底の第２溝部を形成する。
本実施形態においては、支持基板１０２の第２面１０２ｂ側に、フォトリソグラフィ法によりレジストパターン１１６を形成し、このレジストパターン１１６をマスクとして支持基板１０２をウェットエッチングする。ここで、支持基板１０２の第１面１０２ａに達するまでエッチングを行わず、有底の第２溝部１０２ｄを形成する（図４Ａ）。第２溝部１０２ｄの深さとしては、支持基板１０２の第２面１０２ｂから、支持基板１０２の厚さの３分の２程度の深さまでが好ましい。本実施形態においては、支持基板１０２の厚さは３００μｍであるため、２００μｍ程度をエッチングし、第１面１０２ａから１００μｍ程度の支持基板１０２を残存させることが好ましい。
有底の第２溝部１０２ｄがこれよりも深すぎると、エッチング時間が長期化し、生産性が悪化する。また、取り扱い性の問題を発生する。有有底の第２溝部１０２ｄがこれよりも浅すぎると、後の工程（ａ）においてダイシングブレードの摩耗の進行が速くなり、製造コストが増加する。
ここで、第２溝部１０２ｄを形成するには、エッチング処理に限られず、ダイシングブレードによる切削によって行ってもよい。
支持基板１０２の第２面１０２ｂ側をエッチングする工程の後、レジストパターン１１６を除去する（図４Ｂ）。
次いで、図４Ｂの状態から、支持基板１０２の第２面１０２ｂ側に、半導体装置１０４、配線１０６、絶縁樹脂１１１層及び半田ボール１１２の形成までを行う（図４Ｃ）。これらの工程は、前述した工程を用いればよい。
次いで、上記工程（ａ）を行う。つまり、第１面側から切削加工を行い、絶縁樹脂１１１層を貫通し支持基板を露出させる第１溝部１０２ｃを形成する。
本実施形態においては、支持基板１０２の第２面１０２ｂをエッチングする工程（工程（ｂ））の後、且つ上記工程（ｂ）の前に、支持基板１０２の第２面１０２ｂ側にサポート部材を設ける。本実施形態においては、サポート部材としてダイシングテープ１１８を用い、第２面１０２ｂ側に貼り付ける（図４Ｄ）。
前述の工程によって、支持基板１０２に有底の第２溝部１０２ｄが形成されているため、図４Ｃの状態は機械的強度が低下している。そこで、本実施形態のように、サポート部材を設けることによって、ダイシング処理の間、支持基板１０２が安定的に固定される。
この状態で、ダイシングブレードによって、絶縁樹脂層１１１及び支持基板１０２の残存部を同時に切削する。ここでは、ダイシングブレードを高速回転させ、純水で冷却・切削屑の洗い流しを行いながら切断することで行われる。これによって、個々の半導体パッケージ３００に個片化される（図４Ｅ）。以上の工程によって、図１に示した半導体パッケージ１００と同様の構成を有する半導体パッケージ３００を得ることができる。
以上、本実施形態に係る半導体パッケージ３００の製造方法について説明した。本実施形態に係る半導体パッケージ３００の製造方法によれば、従来用いられていたレーザダイシングによる加工を用いず、ウェットエッチングを用いた処理とダイシングソーを用いた処理を組み合わせて個片化する。これによって、特に、小型の半導体パッケージの製造において加工速度が向上し、コスト低減効果が見込める。また、特に、支持基板１０２が金属基板である場合には、従来問題となっていた切断面の金属バリの発生を抑制することができ、高品質の半導体パッケージを提供することができる。
ここで、例えばウェットエッチングのみを用いて個片化を行う場合を考えると、絶縁樹脂層１１１及び支持基板１０２の各々に対応するエッチング処理が必要になる。これによれば、支持基板１０２を一括でエッチングすることが必要であるため、処理速度が低下することが懸念される。更に、各々のエッチング処理のための薬液が必要になるため、製造コストが増加する。
一方、例えばダイシングソーを用いて絶縁樹脂層１１１及び支持基板１０２を一括で切断することによる個片化の場合は、従来問題となっている金属バリ等の発生により、半導体パッケージの歩留まりが低下することが懸念される。更に、支持基板を一括で切断する処理により、ダイシングブレードの摩耗が早く進行するため、製造コストが増加する。
本実施形態によれば、ウェットエッチングを用いた処理とダイシングソーを用いた処理を組み合わせて個片化を行うため、上記の様な問題が生じず、製造コストを低減させ、かつ加工速度を向上させることができる。
＜変形例２＞
本実施形態に係る半導体パッケージ３００の製造方法の変形例として、図４Ｅに示したダイシングテープ１１８に替えて、ダイシング治具１２０を用いてもよい。ダイシング治具には、個片化される半導体パッケージ３００の各々に対応する位置に、吸着孔１２０ｃが設けられている。この吸着孔１２０ｃを介して真空引きすることによって支持基板１０２を固定し、工程（ａ）を行ってもよい。
以上、本発明の好ましい実施形態による半導体パッケージの製造方法について説明した。しかし、これらは単なる例示に過ぎず、本発明の技術的範囲はそれらには限定されない。実際、当業者であれば、特許請求の範囲において請求されている本発明の要旨を逸脱することなく、種々の変更が可能であろう。よって、それらの変更も当然に、本発明の技術的範囲に属すると解されるべきである。
１００、２００、３００：半導体パッケージ
１０２：支持基板
１０２ａ：第１面
１０２ｂ：第２面
１０２ｃ：第１溝部
１０２ｄ：第２溝部
１０４：半導体装置
１０６：配線
１０８：第１絶縁樹脂層
１１０：第２絶縁樹脂層
１１１：絶縁樹脂層
１１２：半田ボール
１１４：保護フィルム
１１６：レジストパターン
１１８：ダイシングテープ
１２０：ダイシング治具
１２０ｃ：吸着孔

Claims (11)

  1. 支持基板の第１面側に間隔を置いて複数の半導体装置を配置し、
    前記複数の半導体装置の各々に接続される配線を形成すると共に前記複数の半導体装置を埋設する第１絶縁樹脂層を形成し、
    前記複数の半導体装置間の領域において、前記第１面側から切削加工を施し、前記第１絶縁樹脂層を貫通し前記支持基板を露出させる第１溝部を形成することと、前記第１面とは反対側の第２面に、前記第１溝部に対応する位置に開口部を有するレジストパターンを形成し、前記第２面側から前記開口部にエッチング加工を施し、前記第２面側に第２溝部を形成することとによって、個々の前記半導体パッケージに個片化することを含む半導体パッケージの製造方法。
  2. 前記エッチング加工は、
    ウェットエッチング加工であることを特徴とする請求項１に記載の半導体パッケージの製造方法。
  3. 前記切削加工は、
    ダイシングブレードを用いて前記絶縁樹脂層及び前記支持基板を切削することを特徴とする請求項１に記載の半導体パッケージの製造方法。
  4. 前記ダイシングブレードを用いて切削することは、
    前記第２面をエッチングすることの後に、前記支持基板の前記第２面側にサポート部材を設け、
    前記絶縁樹脂層及び前記支持基板の一部を同時に切削することを特徴とする請求項１に記載の半導体パッケージの製造方法。
  5. 前記サポート部材は、ダイシングテープ又はダイシングジグのいずれかであることを特徴とする請求項４に記載の半導体パッケージの製造方法。
  6. 前記支持基板は、金属基板を用い、
    前記絶縁樹脂層は、有機樹脂を用いて形成することを特徴とする請求項１に記載の半導体パッケージの製造方法。
  7. 前記機械的処理により切削すること及び前記化学的処理により切削することの順序は任意であることを特徴とする請求項１に記載の半導体パッケージの製造方法。
  8. 前記第２の開口部の幅は、前記第１の開口部の幅よりも広いことを特徴とする請求項１に記載の半導体パッケージの製造方法。
  9. 支持基板の第１面側に間隔を置いて配置される複数の半導体装置間の領域において、前記第１面と反対側の第２面に有底の溝部を形成し、
    前記支持基板の第１面側に間隔を置いて複数の半導体装置を配置し、
    前記複数の半導体装置の各々に接続される配線を形成すると共に前記複数の半導体装置を埋設する絶縁樹脂層を形成し、
    前記第１面側から前記境界に沿って、機械的処理により切削することによって個片化することとを含む半導体パッケージの製造方法。
  10. 前記溝部を形成することは、
    エッチングによる切削又はダイシングブレードによる切削のいずれかによって溝部を形成することを特徴とする請求項９に記載の半導体パッケージの製造方法。
  11. 支持基板と、
    前記支持基板の第１面に配置された少なくとも１つの半導体装置と、
    前記第１面側に、前記半導体装置を覆うように配置され、前記少なくとも１つの半導体パッケージに接続された絶縁樹脂層とを備え、
    前記支持基板は、前記第１面とは反対側の第２面の端部が、前記第１面の端部よりも内側に配置されていることを特徴とする半導体パッケージ。
JP2016043519A 2016-03-07 2016-03-07 半導体パッケージの製造方法 Withdrawn JP2017162876A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2016043519A JP2017162876A (ja) 2016-03-07 2016-03-07 半導体パッケージの製造方法
US15/409,631 US20170256453A1 (en) 2016-03-07 2017-01-19 Method of manufacturing semiconductor package and semiconductor package
TW106102176A TW201803023A (zh) 2016-03-07 2017-01-20 半導體封裝件之製造方法及半導體封裝件
KR1020170023668A KR20170104376A (ko) 2016-03-07 2017-02-22 반도체 패키지의 제조 방법 및 반도체 패키지
CN201710110202.5A CN107170690A (zh) 2016-03-07 2017-02-27 半导体封装件的制造方法及半导体封装件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016043519A JP2017162876A (ja) 2016-03-07 2016-03-07 半導体パッケージの製造方法

Publications (1)

Publication Number Publication Date
JP2017162876A true JP2017162876A (ja) 2017-09-14

Family

ID=59722297

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016043519A Withdrawn JP2017162876A (ja) 2016-03-07 2016-03-07 半導体パッケージの製造方法

Country Status (5)

Country Link
US (1) US20170256453A1 (ja)
JP (1) JP2017162876A (ja)
KR (1) KR20170104376A (ja)
CN (1) CN107170690A (ja)
TW (1) TW201803023A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019155959A1 (ja) * 2018-02-06 2019-08-15 アオイ電子株式会社 半導体装置の製造方法
JP2020009791A (ja) * 2018-07-02 2020-01-16 株式会社ディスコ ウエーハの加工方法
JP2023138115A (ja) * 2022-03-18 2023-09-29 株式会社ディスコ 加工方法及び封止基板の製造方法
JP2025078770A (ja) * 2022-03-31 2025-05-20 日本碍子株式会社 仮固定基板

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10410922B2 (en) * 2017-02-23 2019-09-10 Nxp B.V. Semiconductor device with six-sided protected walls
CN109037081B (zh) * 2018-07-17 2020-11-06 深圳市仕力半导体科技有限公司 一种芯片及其封装方法
JP7339819B2 (ja) 2019-09-04 2023-09-06 株式会社東芝 半導体装置の製造方法および半導体装置
CN111226313A (zh) 2020-01-07 2020-06-02 长江存储科技有限责任公司 用于多晶圆堆叠和切割的方法
US20230106612A1 (en) * 2021-10-05 2023-04-06 Advanced Semiconductor Engineering, Inc. Method of manufacturing electrical package

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289742A (ja) * 2001-03-26 2002-10-04 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2007116141A (ja) * 2005-09-26 2007-05-10 Advanced Chip Engineering Technology Inc Ｗｌｐのパッケージ分離方法
JP2008177548A (ja) * 2006-12-07 2008-07-31 Advanced Chip Engineering Technology Inc 金属カバーを備えたｗｌ−ｃｓｐ構造体および工程
JP2016025281A (ja) * 2014-07-23 2016-02-08 株式会社ジェイデバイス 半導体装置及びその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003007902A (ja) * 2001-06-21 2003-01-10 Shinko Electric Ind Co Ltd 電子部品の実装基板及び実装構造
TW498443B (en) * 2001-06-21 2002-08-11 Advanced Semiconductor Eng Singulation method for manufacturing multiple lead-free semiconductor packages
JP2003078094A (ja) * 2001-08-31 2003-03-14 Shinko Electric Ind Co Ltd リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法
JP2003124421A (ja) * 2001-10-15 2003-04-25 Shinko Electric Ind Co Ltd リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法
JP4410486B2 (ja) * 2003-05-12 2010-02-03 インターナショナル・ビジネス・マシーンズ・コーポレーション 機械翻訳装置及びプログラム
JP4288229B2 (ja) * 2004-12-24 2009-07-01 パナソニック株式会社 半導体チップの製造方法
JP4544143B2 (ja) * 2005-06-17 2010-09-15 セイコーエプソン株式会社 半導体装置の製造方法、半導体装置、回路基板及び電子機器
EP1764834B1 (en) * 2005-09-15 2009-03-04 Infineon Technologies AG Electromagnetic shielding of packages with a laminate substrate
EP2011537A1 (en) * 2007-07-06 2009-01-07 Vectura Delivery Devices Limited Inhaler
JP2009060004A (ja) * 2007-09-03 2009-03-19 Nec Electronics Corp 半導体装置の製造方法
US8110441B2 (en) * 2008-09-25 2012-02-07 Stats Chippac, Ltd. Method of electrically connecting a shielding layer to ground through a conductive via disposed in peripheral region around semiconductor die
US8211781B2 (en) * 2008-11-10 2012-07-03 Stanley Electric Co., Ltd. Semiconductor manufacturing method
US8124447B2 (en) * 2009-04-10 2012-02-28 Advanced Semiconductor Engineering, Inc. Manufacturing method of advanced quad flat non-leaded package
JP5232185B2 (ja) * 2010-03-05 2013-07-10 株式会社東芝 半導体装置の製造方法
US9196537B2 (en) * 2012-10-23 2015-11-24 Nxp B.V. Protection of a wafer-level chip scale package (WLCSP)
US9508623B2 (en) * 2014-06-08 2016-11-29 UTAC Headquarters Pte. Ltd. Semiconductor packages and methods of packaging semiconductor devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289742A (ja) * 2001-03-26 2002-10-04 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2007116141A (ja) * 2005-09-26 2007-05-10 Advanced Chip Engineering Technology Inc Ｗｌｐのパッケージ分離方法
JP2008177548A (ja) * 2006-12-07 2008-07-31 Advanced Chip Engineering Technology Inc 金属カバーを備えたｗｌ−ｃｓｐ構造体および工程
JP2016025281A (ja) * 2014-07-23 2016-02-08 株式会社ジェイデバイス 半導体装置及びその製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019155959A1 (ja) * 2018-02-06 2019-08-15 アオイ電子株式会社 半導体装置の製造方法
JP2019140150A (ja) * 2018-02-06 2019-08-22 アオイ電子株式会社 半導体装置の製造方法
KR20200094780A (ko) * 2018-02-06 2020-08-07 아오이 전자 주식회사 반도체 장치의 제조 방법
CN111684585A (zh) * 2018-02-06 2020-09-18 青井电子株式会社 半导体装置的制造方法
KR102407800B1 (ko) * 2018-02-06 2022-06-10 아오이 전자 주식회사 반도체 장치의 제조 방법
US11521948B2 (en) 2018-02-06 2022-12-06 Aoi Electronics Co., Ltd. Method of manufacturing semiconductor device
JP2020009791A (ja) * 2018-07-02 2020-01-16 株式会社ディスコ ウエーハの加工方法
JP2023138115A (ja) * 2022-03-18 2023-09-29 株式会社ディスコ 加工方法及び封止基板の製造方法
JP7833930B2 (ja) 2022-03-18 2026-03-23 株式会社ディスコ 封止基板の製造方法
JP2025078770A (ja) * 2022-03-31 2025-05-20 日本碍子株式会社 仮固定基板
JP2025091423A (ja) * 2022-03-31 2025-06-18 日本碍子株式会社 仮固定基板

Also Published As

Publication number Publication date
TW201803023A (zh) 2018-01-16
CN107170690A (zh) 2017-09-15
KR20170104376A (ko) 2017-09-15
US20170256453A1 (en) 2017-09-07

Similar Documents

Publication Publication Date Title
JP2017162876A (ja) 半導体パッケージの製造方法
JP6441025B2 (ja) 半導体チップの製造方法
JP6462747B2 (ja) 半導体チップ及び半導体装置
US10553456B2 (en) Semiconductor package and manufacturing method of semiconductor package
CN107424960A (zh) 半导体封装件及半导体封装件的制造方法
US10224256B2 (en) Manufacturing method of semiconductor package
JP5784775B2 (ja) 半導体パッケージ及びその製造方法
JP6761592B2 (ja) 電子デバイス及びその製造方法
JP2019169729A (ja) 半導体装置用基板および半導体装置
US20170358462A1 (en) Manufacturing method of semiconductor package
US9379087B2 (en) Method of making a QFN package
US10096564B2 (en) Manufacturing method of semiconductor package

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181102

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190716

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190913

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20191118