JP2003007902A - 電子部品の実装基板及び実装構造 - Google Patents

電子部品の実装基板及び実装構造

Info

Publication number
JP2003007902A
JP2003007902A JP2001188496A JP2001188496A JP2003007902A JP 2003007902 A JP2003007902 A JP 2003007902A JP 2001188496 A JP2001188496 A JP 2001188496A JP 2001188496 A JP2001188496 A JP 2001188496A JP 2003007902 A JP2003007902 A JP 2003007902A
Authority
JP
Japan
Prior art keywords
semiconductor element
bonding
substrate
flip
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001188496A
Other languages
English (en)
Inventor
Yoshihiro Yoneda
吉弘 米田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2001188496A priority Critical patent/JP2003007902A/ja
Priority to US10/170,365 priority patent/US6781221B2/en
Priority to TW091113529A priority patent/TW519861B/zh
Priority to KR1020020034969A priority patent/KR20020097036A/ko
Publication of JP2003007902A publication Critical patent/JP2003007902A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing of the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01221—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition
    • H10W72/01225—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition in solid form, e.g. by using a powder or by stud bumping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/732—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 ワイヤボンディングとフリップチップ接続と
いった搭載方法が異なる異種の半導体素子を確実に基板
に搭載することができ、信頼性の高い実装構造として提
供する。 【解決手段】 フリップチップ接続によって搭載される
半導体素子３０と、ワイヤボンディングによって電気的
に接続されて搭載される半導体素子２０とを実装する電
子部品の実装基板１０において、前記フリップチップ接
続によって搭載される半導体素子３０に接続されるボン
ディングパッド１４が、銅を主成分とする配線材料によ
って形成されたパッド形成部の表面に、はんだ１８が被
着されて形成され、前記ワイヤボンディングによって電
気的に接続されて搭載される半導体素子２０に接続され
るボンディングパッド１２が、銅を主成分とする配線材
料によって形成されたパッド形成部の表面に、ニッケル
めっき及び金めっきによるめっき層１６が被着されて形
成されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は電子部品の実装基板
及び実装構造に関し、より詳細には、基板への搭載方法
が異なる電子部品を搭載する実装基板及び実装構造に関
する。
【０００２】
【従来の技術】電子部品の実装基板には同一の基板にマ
イクロプロセッサ用の半導体素子やメモリ用の半導体素
子といったように異種の電子部品を搭載した製品があ
る。このような製品では、一方はワイヤボンディング他
方はフリップチップ接続といったように基板への搭載方
法が異なる場合がある。一般に、ワイヤボンディングに
よって半導体素子を搭載する場合、基板に形成するボン
ディングパッドは配線材料の銅によって形成したパッド
形成部にニッケルめっきと金めっきによるめっき層を形
成する。このめっき層はボンディングワイヤとボンディ
ングパッドとの接合性を良好にするために施すものであ
る。
【０００３】一方、フリップチップ接続によって半導体
素子を搭載する場合、電極に金を主成分とする突起電極
を設けた半導体素子の場合には、あらかじめボンディン
グパッドにはんだを被着し、はんだによって突起電極を
ボンディングパッドに接合する。このように、ワイヤボ
ンディングによって搭載する半導体素子とフリップチッ
プ接続によって搭載する半導体素子とを同一の基板に搭
載する場合には、基板に配線パターンとパッド形成部を
形成した後、パッド形成部にニッケルめっきと金めっき
を施し、さらにフリップチップ接続用にボンディングパ
ッドの表面にはんだをコーティングして双方の半導体素
子を搭載できるようにすることが考えられる。
【０００４】図８は、ワイヤボンディングによって搭載
する半導体素子２０とフリップチップ接続によって搭載
する半導体素子３０を実装する基板１０の平面図であ
る。図９は、基板１０に半導体素子２０と半導体素子３
０とを搭載した状態を示す断面図である。１２はワイヤ
ボンディングによって接続するボンディングパッドであ
り、１４はフリップチップ接続によって搭載するボンデ
ィングパッドである。ボンディングパッド１２、１４に
はニッケルめっきと金めっきによるめっき層１６が形成
され、ボンディングパッド１４についてはめっき層１６
にさらにはんだ１８が被着されている。半導体素子２０
はボンディングワイヤ２２によりボンディングパッド１
２にワイヤボンディングされ、半導体素子３０は突起電
極３２とボンディングパッド１４とを位置合わせし、は
んだ１８によってボンディングパッド１４に接合されて
いる。３４はアンダーフィル樹脂、３６は半導体素子２
０と半導体素子３０の外面を被覆する封止樹脂である。
【０００５】
【発明が解決しようとする課題】ところで、フリップチ
ップ接続用のボンディングパッド１４の表面にはんだ１
８を被着すると、パッドの表面を被覆する金がはんだの
中に拡散し、はんだの融点が上昇する。とくに、半導体
素子の電極配置が高密度になると、ボンディングパッド
１４の面積が小さくなるからボンディングパッド１４に
付着するはんだの分量が少なくなり、はんだの中に拡散
する金の割合が大きくなって、さらにはんだの融点が上
昇する。また、ボンディングパッド１４のピッチが狭く
なると、個々のボンディングパッドに供給されるはんだ
の量がばらつき、これによって、はんだの融点が５０℃
程度もばらついて確実なはんだ接合ができなくなるとい
う問題もある。
【０００６】また、ボンディングパッド等のパターン部
分にはんだを被着する方法としては、はんだペーストを
所定のパターンに印刷して供給する方法が一般的である
が、フリップチップ接続用のボンディングパッドのよう
に隣接するパッドの間隔が１００μｍ以下程度になる
と、パッド間ではんだがブリッジして短絡してしまうと
いった製造上の問題もある。なお、パッドの表面にはん
だを被着する際に、ワイヤボンディング用のパッドにつ
いてもはんだを被着するようにして、パッドの表面をは
んだによって被着する操作を容易にすることも考えられ
る。しかし、この場合はワイヤボンディング用のボンデ
ィングパッドがはんだによって被覆されると、ワイヤボ
ンディングしにくくなり、ワイヤボンディングに長時間
かかるという問題がある。
【０００７】そこで、本発明はこれらの問題点を解消す
べくなされたものであり、その目的とするところは、ワ
イヤボンディングとフリップチップ接続といった搭載方
法が異なる異種の半導体素子を搭載する実装基板におい
て、半導体素子を確実に搭載することができ、信頼性の
高い電子部品の実装を可能にする電子部品の実装基板及
び実装構造を提供するにある。
【０００８】
【課題を解決するための手段】上記目的を達成するた
め、本発明は次の構成を備える。すなわち、フリップチ
ップ接続によって搭載される半導体素子と、ワイヤボン
ディングによって電気的に接続されて搭載される半導体
素子とを実装する電子部品の実装基板において、前記フ
リップチップ接続によって搭載される半導体素子に接続
されるボンディングパッドが、銅を主成分とする配線材
料によって形成されたパッド形成部の表面に、はんだが
被着されて形成され、前記ワイヤボンディングによって
電気的に接続されて搭載される半導体素子に接続される
ボンディングパッドが、銅を主成分とする配線材料によ
って形成されたパッド形成部の表面に、ニッケルめっき
及び金めっきによるめっき層が被着されて形成されてい
ることを特徴とする。なお、ワイヤボンディングあるい
はフリップチップ接続によって基板に搭載する半導体素
子は一つに限らず、各々複数個搭載することができる。
また、前記基板の一方の面に、ワイヤボンディングされ
るボンディングパッドが設けられ、基板の他方の面にフ
リップチップ接続されるボンディングパッドが設けられ
ていることにより、基板の両面に半導体素子を搭載する
ことが可能である。また、前記フリップチップ接続され
るボンディングパッドが配置された領域を囲む配置で、
ワイヤボンディングされるボンディングパッドが設けら
れていることにより、フリップチップ接続によって搭載
する半導体素子とワイヤボンディングによって電気的に
接続されて搭載する半導体素子を基板に重ね合わせて搭
載することが可能となる。
【０００９】また、電子部品の実装構造において、前記
実装基板に、フリップチップ接続された半導体素子と、
ワイヤボンディングにより電気的に接続される半導体素
子とが搭載されていることを特徴とする。また、前記基
板にフリップチップ接続により搭載された半導体素子
に、ワイヤボンディングにより電気的に接続される半導
体素子が重ねられて接合され、ワイヤボンディングによ
り電気的に接続される半導体素子とボンディングパッド
とがボンディングワイヤを介して接続されていることを
特徴とする。また、前記基板の一方の面にワイヤボンデ
ィングにより電気的に接続される半導体素子が搭載さ
れ、基板の他方の面にフリップチップ接続された半導体
素子が搭載されていることを特徴とする。また、前記ワ
イヤボンディングにより電気的に接続される半導体素子
が搭載された基板の面とは反対側の面に外部接続端子が
設けられていることを特徴とする。また、前記フリップ
チップ接続される半導体素子が、電極に金を主成分とす
る突起電極を備え、ボンディングパッドの表面に被着さ
れたはんだにより、突起電極がボンディングパッドに接
合されていることを特徴とする。また、前記フリップチ
ップ接続された半導体素子と基板との接合部が、半導体
素子と基板との間にアンダーフィル樹脂が充填されて封
止されていることを特徴とする。また、前記基板の半導
体素子が搭載された面側が、半導体素子及びボンディン
グワイヤを含めて封止樹脂によって封止されていること
を特徴とする。
【００１０】
【発明の実施の形態】以下、本発明に係る電子部品の実
装基板及び実装構造の実施形態について、添付図面に基
づき詳細に説明する。図１、２は、本発明に係る電子部
品の実装基板と実装構造についての第１の実施形態の構
成を示す。図１は基板１０の平面図であり、領域Ａはワ
イヤボンディングによって搭載する半導体素子２０を搭
載する領域、領域Ｂはフリップチップ接続によって搭載
する半導体素子３０を搭載する領域を示す。
【００１１】本実施形態の基板１０の基本的な構成は図
８に示す従来の実装基板と変わらない。すなわち、ワイ
ヤボンディングによって搭載する半導体素子２０のボン
ディングパッド１２については、銅からなる配線パター
ンを形成する際に同時に形成したパッド形成部にニッケ
ルめっき及び金めっきを施し、めっき層１６によってパ
ッド形成部を被覆することによって形成する。図１に示
すように、ボンディングパッド１２は半導体素子の搭載
領域Ａを囲むように配置される。
【００１２】一方、フリップチップ接続によって搭載す
る半導体素子３０のボンディングパッド１４について
は、銅からなる配線パターンを形成する際に同時にパッ
ド形成部を形成した後、ワイヤボンディング用のボンデ
ィングパッド１２となるパッド形成部にニッケルめっき
と金めっきを施す際に、めっき液がパッド形成部に付着
しないようにマスキングしてめっき層１６が形成されな
いようにし、ワイヤボンディング用のボンディングパッ
ド１２が形成された後、ボンディングパッド１４のパッ
ド形成部の表面のみにはんだ１８を被着させる。
【００１３】すなわち、ワイヤボンディングによって接
続されるボンディングパッド１２については銅からなる
パッド形成部の表面にニッケルめっきと金めっきによる
めっき層１６が形成されるのに対して、フリップチップ
接続によって接続されるボンディングパッド１４につい
ては銅からなるパッド形成部の表面にめっき層１６を介
することなく、はんだ１８が形成される。フリップチッ
プ接続用のボンディングパッド１４は、図１に示すよう
に、半導体素子３０が搭載される領域Ｂ内に半導体素子
３０の電極からスタッド状に起立する金を主成分とする
突起電極３２の平面配置と一致する配置で形成される。
【００１４】図２は、この基板１０にワイヤボンディン
グによって半導体素子２０を搭載し、フリップチップ接
続によって半導体素子３０とを搭載した状態を示す。半
導体素子２０はボンディングワイヤ２２を介してボンデ
ィングパッド１２に接続され、半導体素子３０はフリッ
プチップ接続により、はんだ１８を介してボンディング
パッド１４に接合されている。本実施形態の基板１０に
よれば、ワイヤボンディングによって半導体素子２０と
接続するボンディングパッド１２については、ニッケル
めっき及び金めっきによるめっき層１６が形成されてい
るから、ボンディングワイヤ２２とボンディングパッド
１２とは確実に接合される。
【００１５】また一方、フリップチップ接続によって接
続するボンディングパッド１４については、銅からなる
パッド形成部にはんだ１８を被覆しているから、はんだ
１８に金めっき層の金が拡散してはんだ１８の融点が高
くなるといった問題を解消することができ、通常のフリ
ップチップ接続によって半導体素子３０を確実に搭載す
ることが可能になる。フリップチップ接続に際しては、
半導体素子３０の突起電極３２とボンディングパッド１
４とを位置合わせし、半導体素子３０を加熱することに
より、はんだ１８を溶融して、突起電極３２をボンディ
ングパッド１４に接合する。
【００１６】半導体素子３０をボンディングパッド１４
に接合した後、半導体素子３０の下面と基板１０との間
の隙間部分にアンダーフィル樹脂３４を充填する。基板
１０に半導体素子２０と半導体素子３０とを搭載した
後、基板１０の上面の全範囲にわたって、半導体素子２
０及び半導体素子３０、ボンディングワイヤ２２を含め
て封止樹脂３６によって封止する。封止樹脂３６による
封止方法は、樹脂をポッティングして樹脂封止する方
法、樹脂封止金型を用いて樹脂封止する方法等が利用で
きる。４０は基板１０の下面に設けた外部接続端子であ
る。外部接続端子４０は基板１０の下面に配置されたラ
ンドに接合されている。
【００１７】なお、半導体素子２０、３０を実装する基
板１０としては、銅箔による配線パターンを形成したガ
ラスエポキシ基板等の樹脂基板や、銅めっきによる配線
パターンを形成したビルドアップ基板等が用いられる。
【００１８】図３、４は、電子部品の実装基板と実装構
造についての第２の実施形態の構成を示す。本実施形態
の電子部品の実装構造はワイヤボンディングによって基
板１０と接続される半導体素子２０とフリップチップ接
続によって基板１０に接続される半導体素子３０とを基
板１０の一方の面に重ね合わせて搭載したことを特徴と
する。本実施形態の実装構造では、フリップチップ接続
によって搭載する半導体素子３０を基板１０に接合し、
ワイヤボンディングによって接続する半導体素子２０を
半導体素子３０の上に重ねて搭載する。したがって、図
３に示すように半導体素子３０の搭載領域と半導体素子
２０の搭載領域とはほぼ重なり合った配置となる。通常
は、半導体素子３０の上に重ね合わせる半導体素子２０
の外形寸法は半導体素子３０と同じか若干小さく設定す
る。
【００１９】基板１０に形成するワイヤボンディング用
のボンディングパッド１２とフリップチップ接続による
ボンディングパッド１４の構成は、図１、２に示す実施
形態における構成と同様である。図３に示すように、フ
リップチップ接続用のボンディングパッド１４から一定
距離離間してボンディングパッド１４を囲む配置にワイ
ヤボンディング用のボンディングパッド１２が配置され
る。ワイヤボンディング用のボンディングパッド１２の
表面にはニッケルめっきと金めっきによるめっき層１６
が形成されており、フリップチップ接続用のボンディン
グパッド１４の表面にははんだ１８が被覆されている。
【００２０】図４に示す電子部品の実装構造は、まず、
ボンディングパッド１４と突起電極３２とを位置合わせ
して基板１０に半導体素子３０を搭載し、半導体素子３
０の下面にアンダーフィル樹脂３４を充填した後、半導
体素子３０の上面に半導体素子２０を接合し、半導体素
子２０とボンディングパッド１２とをワイヤボンディン
グする。半導体素子２０と基板１０とを接続した後、基
板１０の半導体素子２０、３０を搭載した面を封止樹脂
３６によって封止する。４０は基板１０の半導体素子２
０、３０の搭載面とは反対面に設けられた外部接続端子
である。外部接続端子４０としては、たとえばはんだボ
ールが使用される。
【００２１】本実施形態の電子部品の実装構造において
も、半導体素子２０とワイヤボンディングによって接続
されるボンディングパッド１２は、ニッケル及び金めっ
きによるめっき層１６によって被覆されているから、ボ
ンディングワイヤ２２とボンディングパッド１２との接
合性は良好である。また、フリップチップ接続によって
搭載される半導体素子３０とボンディングパッド１４と
の接合は、ボンディングパッド１４が銅からなるパッド
形成部にはんだ１８がじかに被着して形成されているか
ら、はんだ１８の融点が高くなるといったことがなく、
突起電極３２が確実にボンディングパッド１４に接合さ
れる。ボンディングパッド１４の配置間隔が狭くなっ
て、はんだの付着量がわずかになった場合でも、はんだ
の融点がばらついたりすることがなく、突起電極３２を
確実にボンディングパッド１４に接合することができ
る。
【００２２】図５、６、７は、電子部品の実装基板と実
装構造についての第３の実施形態の構成を示す。本実施
形態の実装構造では、基板１０の一方の面に半導体素子
２０を搭載し、基板１０の他方の面に半導体素子３０を
搭載したことを特徴とする。図５は、ワイヤボンディン
グによって半導体素子２０を搭載する基板１０の一方の
面の平面図である。半導体素子２０を搭載する領域Ａの
周囲にワイヤボンディング用のボンディングパッド１２
が配置されている。ボンディングパッド１２は銅からな
るパッド形成部の表面にニッケルめっき及び金めっきに
よるめっき層１６が被着されている。図６は、フリップ
チップ接続によって半導体素子３０を搭載する基板１０
の他方の面の平面図である。半導体素子３０を搭載する
領域Ｂ内にフリップチップ接続用のボンディングパッド
１４が配置されている。ボンディングパッド１４は銅か
らなるパッド形成部の表面にはんだ１８が被着されてい
るものである。
【００２３】図７は、基板１０に半導体素子２０と半導
体素子３０を搭載した状態の断面図である。半導体素子
２０はワイヤボンディングにより基板１０の一方の面に
搭載した後、封止樹脂３６によって封止する。半導体素
子３０はフリップチップ接続により基板１０の他方の面
に搭載した後、半導体素子３０と基板１０との接合部を
アンダーフィル樹脂３４によって封止する。４０は基板
１０の他方の面に取り付けた外部接続端子である。外部
接続端子４０は半導体素子３０の外周囲を囲むように配
置されている。本実施形態の電子部品の実装構造におい
ても、上述したボンディングパッド１２及びボンディン
グパッド１４の構成により、ボンディングワイヤ２２は
確実にボンディングパッド１２に接合され、半導体素子
３０の突起電極３２は確実にボンディングパッド１４に
接合されて、信頼性の高い電子部品の実装構造として提
供することができる。
【００２４】なお、上記実施形態においては、基板１０
にワイヤボンディングによって搭載した半導体素子２０
と、フリップチップ接続により搭載した半導体素子３０
は各々１個ずつであるが、基板１０に搭載する半導体素
子の個数は１つに限られるものではない。また、ワイヤ
ボンディングによって搭載する半導体素子２０とフリッ
プチップ接続による半導体素子３０を重ね合わせて搭載
する場合も、一つの基板１０に複数組配置することがで
きる。また、その配置位置も適宜選択することが可能で
ある。
【００２５】なお、上述したように、本発明に係る電子
部品の実装基板においてフリップチップ接続用のボンデ
ィングパッドについては、銅からなるパッド形成部にめ
っきを施さず、じかに、はんだを被着する。このため、
ワイヤボンディング用のパッド形成部にニッケルめっき
と金めっきを施す際には、フリップチップ接続用のパッ
ド形成部はマスクによって遮蔽し、めっきが被着しない
ようにする。一方、フリップチップ接続用のパッド形成
部にはんだを被着させる際には、フリップチップ接続用
のパッド形成部にのみはんだを被着させる操作を行う。
【００２６】前述したように、フリップチップ接続用の
ボンディングパッドはきわめて接近して配置され、パッ
ド面積も狭いから、通常のはんだペーストを用いた印刷
法ではパッド形成部に位置合わせして的確にはんだを被
着させることが困難である。これは、微細なパッド形成
部にはんだの量をばらつかせずに供給することが難しい
こと、リフロー時のはんだのダレによって隣接するパッ
ド形成部と短絡するといった問題が生じるからである。
本実施形態では、フリップチップ接続用のボンディング
パッドについては、スーパーソルダー法を適用し、フリ
ップチップ接続用のボンディングパッドのみにはんだを
被着させるようにしている。
【００２７】
【発明の効果】本発明に係る電子基板の実装基板及び実
装構造によれば、上述したように、同一の基板にワイヤ
ボンディングによって電気的に接続されて搭載される半
導体素子とフリップチップ接続によって搭載される半導
体素子を実装する際に、各々の半導体素子をボンディン
グパッドに確実に接合することができ、これによって信
頼性の高い電子部品の実装構造を得ることができる。
【図面の簡単な説明】
【図１】電子部品の実装基板の第１の実施形態を示す平
面図である。
【図２】電子部品の実装構造の第１の実施形態を示す断
面図である。
【図３】電子部品の実装基板の第２の実施形態を示す平
面図である。
【図４】電子部品の実装構造の第２の実施形態を示す断
面図である。
【図５】実装基板の第３の実施形態について基板の一方
の面の平面図である。
【図６】実装基板の第３の実施形態について基板の他方
の面の平面図である。
【図７】電子部品の実装構造の第３の実施形態を示す断
面図である。
【図８】従来の電子部品の実装基板の構成を示す平面図
である。
【図９】従来の電子部品の実装構造を示す断面図であ
る。
【符号の説明】
１０ 基板 １２、１４ ボンディングパッド １６ めっき層 １８ はんだ ２０、３０ 半導体素子 ２２ ボンディングワイヤ ３２ アンダーフィル樹脂 ３２ 突起電極 ３４ アンダーフィル樹脂 ３６ 封止樹脂 ４０ 外部接続端子
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 25/18

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 フリップチップ接続によって搭載される
    半導体素子と、ワイヤボンディングによって電気的に接
    続されて搭載される半導体素子とを実装する電子部品の
    実装基板において、 前記フリップチップ接続によって搭載される半導体素子
    に接続されるボンディングパッドが、銅を主成分とする
    配線材料によって形成されたパッド形成部の表面に、は
    んだが被着されて形成され、 前記ワイヤボンディングによって電気的に接続されて搭
    載される半導体素子に接続されるボンディングパッド
    が、銅を主成分とする配線材料によって形成されたパッ
    ド形成部の表面に、ニッケルめっき及び金めっきによる
    めっき層が被着されて形成されていることを特徴とする
    電子部品の実装基板。
  2. 【請求項２】 基板の一方の面に、ワイヤボンディング
    されるボンディングパッドが設けられ、 基板の他方の面にフリップチップ接続されるボンディン
    グパッドが設けられていることを特徴とする請求項１記
    載の電子部品の実装基板。
  3. 【請求項３】 フリップチップ接続されるボンディング
    パッドが配置された領域を囲む配置で、ワイヤボンディ
    ングされるボンディングパッドが設けられていることを
    特徴とする請求項１記載の電子部品の実装基板。
  4. 【請求項４】 請求項１、２または３記載の実装基板
    に、フリップチップ接続された半導体素子と、ワイヤボ
    ンディングにより電気的に接続される半導体素子とが搭
    載されていることを特徴とする電子部品の実装構造。
  5. 【請求項５】 基板にフリップチップ接続により搭載さ
    れた半導体素子に、ワイヤボンディングにより電気的に
    接続される半導体素子が重ねられて接合され、ワイヤボ
    ンディングにより電気的に接続される半導体素子とボン
    ディングパッドとがボンディングワイヤを介して接続さ
    れていることを特徴とする請求項４記載の電子部品の実
    装構造。
  6. 【請求項６】 基板の一方の面にワイヤボンディングに
    より電気的に接続される半導体素子が搭載され、基板の
    他方の面にフリップチップ接続された半導体素子が搭載
    されていることを特徴とする請求項４記載の電子部品の
    実装構造。
  7. 【請求項７】 ワイヤボンディングにより電気的に接続
    される半導体素子が搭載された基板の面とは反対側の面
    に外部接続端子が設けられていることを特徴とする請求
    項４、５または６記載の電子部品の実装構造。
  8. 【請求項８】 フリップチップ接続される半導体素子
    が、電極に金を主成分とする突起電極を備え、ボンディ
    ングパッドの表面に被着されたはんだにより、突起電極
    がボンディングパッドに接合されていることを特徴とす
    る請求項４〜７のいずれか一項記載の電子部品の実装構
    造。
  9. 【請求項９】 フリップチップ接続された半導体素子と
    基板との接合部が、半導体素子と基板との間にアンダー
    フィル樹脂が充填されて封止されていることを特徴とす
    る請求項４〜８のいずれか一項記載の電子部品の実装構
    造。
  10. 【請求項１０】 基板の半導体素子が搭載された面側
    が、半導体素子及びボンディングワイヤを含めて封止樹
    脂によって封止されていることを特徴とする請求項４〜
    ９のいずれか一項記載の電子部品の実装構造。
JP2001188496A 2001-06-21 2001-06-21 電子部品の実装基板及び実装構造 Pending JP2003007902A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001188496A JP2003007902A (ja) 2001-06-21 2001-06-21 電子部品の実装基板及び実装構造
US10/170,365 US6781221B2 (en) 2001-06-21 2002-06-14 Packaging substrate for electronic elements and electronic device having packaged structure
TW091113529A TW519861B (en) 2001-06-21 2002-06-20 Packaging substrate for electronic elements and electronic device having packaged structure
KR1020020034969A KR20020097036A (ko) 2001-06-21 2002-06-21 전자 부품의 실장 기판 및 실장 구조를 갖는 전자 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001188496A JP2003007902A (ja) 2001-06-21 2001-06-21 電子部品の実装基板及び実装構造

Publications (1)

Publication Number Publication Date
JP2003007902A true JP2003007902A (ja) 2003-01-10

Family

ID=19027586

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001188496A Pending JP2003007902A (ja) 2001-06-21 2001-06-21 電子部品の実装基板及び実装構造

Country Status (4)

Country Link
US (1) US6781221B2 (ja)
JP (1) JP2003007902A (ja)
KR (1) KR20020097036A (ja)
TW (1) TW519861B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6777797B2 (en) 2002-06-27 2004-08-17 Oki Electric Industry. Co., Ltd. Stacked multi-chip package, process for fabrication of chip structuring package, and process for wire-bonding
JP2005142312A (ja) * 2003-11-06 2005-06-02 Renesas Technology Corp 半導体装置およびその製造方法ならびに配線基板の製造方法
US7750484B2 (en) 2007-06-26 2010-07-06 Shinko Electric Industries Co., Ltd. Semiconductor device with flip-chip connection that uses gallium or indium as bonding material
US8168890B2 (en) 2008-01-15 2012-05-01 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and component package having the same

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7057269B2 (en) * 2002-10-08 2006-06-06 Chippac, Inc. Semiconductor multi-package module having inverted land grid array (LGA) package stacked over ball grid array (BGA) package
US7035113B2 (en) * 2003-01-30 2006-04-25 Endicott Interconnect Technologies, Inc. Multi-chip electronic package having laminate carrier and method of making same
TWI220781B (en) * 2003-04-28 2004-09-01 Advanced Semiconductor Eng Multi-chip package substrate for flip-chip and wire bonding
JP4006409B2 (ja) * 2004-03-17 2007-11-14 新光電気工業株式会社 配線基板の製造方法
JP4489524B2 (ja) * 2004-07-23 2010-06-23 株式会社ルネサステクノロジ 半導体装置の製造方法およびペースト塗布装置
JP2006121045A (ja) * 2004-09-24 2006-05-11 Seiko Epson Corp ボンディング構造、アクチュエータ装置及び液体噴射ヘッド
US7332801B2 (en) * 2004-09-30 2008-02-19 Intel Corporation Electronic device
US8034652B2 (en) * 2005-03-25 2011-10-11 Fujifilm Corporation Solid state imaging device and manufacturing method thereof
US7521287B2 (en) * 2006-11-20 2009-04-21 International Business Machines Corporation Wire and solder bond forming methods
TW200830527A (en) * 2007-01-05 2008-07-16 Via Tech Inc Multi-chip package and method of fabricating the same
KR100931508B1 (ko) * 2007-09-12 2009-12-15 하리마 카세이 가부시키가이샤 납땜 프리코트 기판, 실장기판 및 납땜 프리코트 방법
JP4639245B2 (ja) * 2008-05-22 2011-02-23 パナソニック株式会社 半導体素子とそれを用いた半導体装置
JP2017162876A (ja) * 2016-03-07 2017-09-14 株式会社ジェイデバイス 半導体パッケージの製造方法
KR102591618B1 (ko) 2016-11-02 2023-10-19 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
KR20240030587A (ko) 2022-08-31 2024-03-07 삼성전기주식회사 인쇄회로기판

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6249053B1 (en) * 1998-02-16 2001-06-19 Sumitomo Metal (Smi) Electronics Devices Inc. Chip package and method for manufacturing the same
US6628136B2 (en) * 1999-09-02 2003-09-30 Micron Technology, Inc. Method and apparatus for testing a semiconductor package
WO2001018864A1 (en) * 1999-09-03 2001-03-15 Seiko Epson Corporation Semiconductor device, method of manufacture thereof, circuit board, and electronic device
US6898849B2 (en) * 2000-09-27 2005-05-31 Texas Instruments Incorporated Method for controlling wire balls in electronic bonding
US6710433B2 (en) * 2000-11-15 2004-03-23 Skyworks Solutions, Inc. Leadless chip carrier with embedded inductor
US6494361B1 (en) * 2001-01-26 2002-12-17 Amkor Technology, Inc. Semiconductor module package substrate fabrication method
US20030107137A1 (en) * 2001-09-24 2003-06-12 Stierman Roger J. Micromechanical device contact terminals free of particle generation

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6777797B2 (en) 2002-06-27 2004-08-17 Oki Electric Industry. Co., Ltd. Stacked multi-chip package, process for fabrication of chip structuring package, and process for wire-bonding
US7179685B2 (en) 2002-06-27 2007-02-20 Oki Electric Industry Co., Ltd. Fabrication method for stacked multi-chip package
JP2005142312A (ja) * 2003-11-06 2005-06-02 Renesas Technology Corp 半導体装置およびその製造方法ならびに配線基板の製造方法
US7750484B2 (en) 2007-06-26 2010-07-06 Shinko Electric Industries Co., Ltd. Semiconductor device with flip-chip connection that uses gallium or indium as bonding material
US8168890B2 (en) 2008-01-15 2012-05-01 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and component package having the same

Also Published As

Publication number Publication date
KR20020097036A (ko) 2002-12-31
TW519861B (en) 2003-02-01
US20020195696A1 (en) 2002-12-26
US6781221B2 (en) 2004-08-24

Similar Documents

Publication Publication Date Title
KR950012658B1 (ko) 반도체 칩 실장방법 및 기판 구조체
US6214642B1 (en) Area array stud bump flip chip device and assembly process
TW501208B (en) Semiconductor device and manufacturing method of the same
US7749806B2 (en) Fabricating process of a chip package structure
JPH09237806A (ja) 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法
TW200525666A (en) Bump-on-lead flip chip interconnection
KR20030008616A (ko) 리드 프레임을 이용한 범프 칩 캐리어 패키지 및 그의제조 방법
US6781221B2 (en) Packaging substrate for electronic elements and electronic device having packaged structure
KR100648039B1 (ko) 솔더 볼 형성 방법과 이를 이용한 반도체 패키지의 제조방법 및 구조
JP3972209B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2005340448A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2870533B1 (ja) 半導体装置およびその製造方法
JP2000208675A (ja) 半導体装置およびその製造方法
CN101552245B (zh) 覆晶封装制程
JPH0551179B2 (ja)
JPH0831871A (ja) 電子部品を表面実装する際に使用する界面封止用フィルム、及び電子部品の表面実装構造
JP3611463B2 (ja) 電子部品の製造方法
JP3362007B2 (ja) 半導体装置、その製造方法及びテープキャリア
US7160796B2 (en) Method for manufacturing wiring board and semiconductor device
JP4561969B2 (ja) 半導体装置
JP3006957B2 (ja) 半導体装置の実装体
JP3889311B2 (ja) プリント配線板
JPH03257854A (ja) 半導体装置
JP4591715B2 (ja) 半導体装置の製造方法
JPH11274235A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041214

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050426