JP2017163111A - 半導体光デバイスおよびその製造方法 - Google Patents

Abstract

【課題】従来よりも優れた光取り出し効率または光取り込み効率を有しつつ、配線電極部の剥離率が低減した半導体光デバイスおよびその製造方法を提供する【解決手段】本発明の半導体光デバイス１００は、発光面または受光面となる半導体層１１０の表面に配線電極部１２０が設けられ、配線電極部１２０の線幅Ｗ1が２μｍ以上５μｍ以下であり、配線電極部１２０は、半導体層１１０上の金属層１２１と、金属層１２１上の導電性硬質膜１２２とを有し、導電性硬質膜１２２は金属層１２１よりも硬度が高いことを特徴とする。【選択図】図１

Description

本発明は、半導体光デバイスおよびその製造方法に関する。

半導体光デバイスは発光型および受光型に大きく分類される。発光型の半導体光デバイスとして、赤外から深紫外までの特定波長を中心波長として発光する半導体発光素子（ＬＥＤ）が知られている。また、受光型の半導体光デバイスとして、光信号や光エネルギーを電気信号に変換する半導体受光素子、太陽光などの光エネルギーを電気エネルギーに変換する太陽電池などが知られている。

これらの半導体光デバイスのうち、例えば発光型の半導体発光素子では、ｐｎ接合部に電流を流すことで電流を光エネルギーに変換して発光させる。半導体発光素子の発光効率の向上を実現する手段の一つとして、半導体層における発光層から発光した光の取り出し効率の向上技術が求められている。

また、受光型の半導体受光素子および太陽電池では、ｐｎ接合部において受光した光が光起電力効果により電気エネルギーに変換され、得られた電気エネルギーは受光センサーおよび発電などの用途に用いられる。半導体受光素子では集光効率向上または高感度化のために、太陽電池では光変換効率の向上のために、光の取り込み効率の向上技術が求められている。このような光取り出し効率または光取り込み効率の向上技術として、発光面および受光面の粗面化が知られている。

例えば特許文献１には、発光層と、Ｇａ_(1-x)Ａｌ_xＡｓ層（０≦ｘ＜０．８）を含み前記発光層から放出された光を外部に取り出す表面層と、を有する半導体積層体を硝酸水溶液に浸漬して前記表面層の表面を粗面化する半導体発光装置の製造方法が開示されている。特許文献１の技術によれば、半導体結晶内部からの光取り出し効率を向上させることにより、光出力を高めた半導体発光装置を製造することができる。

また、特許文献２では、赤外線透過部と赤外線検出部を備えた赤外線センサーにおいて、赤外線透過部の外面を凹凸面にした赤外線センサーが開示されている。

ここで、例えば半導体発光素子は、ｎ型半導体層、発光層（活性層とも言う）およびｐ型半導体層を含む半導体積層体を一対の電極部で電気的に挟持して構成されるのが一般的である。このような半導体発光素子が特許文献３に開示されている。すなわち、導電性支持基板と、前記導電性支持基板上に金属層とｎ型クラッド層、活性層およびｐ型クラッド層を含むＩｎＧａＡｌＰ系半導体からなる発光部とを備え、前記発光部の上に電流拡散層を設け、前記電流拡散層の前記発光部と接する反対面を光取り出し面とする半導体発光素子において、前記金属層と前記発光部の間に第１のオーミック配線電極部を形成し、前記光取り出し面の上に台座電極と第２のオーミック配線電極部を設け、さらに台座電極と第２のオーミック配線電極部を電気的に接続する接続細線パターンを形成した半導体発光素子である。

特開２０１１−１００８２９号公報 特開２００１−００４４４２号公報 特開２００７−２５８３２６号公報

ここで、特許文献３に記載されるような半導体発光素子に電圧を印加すると、発光層から光が放射され、この光は全方位に等方的に向かうこととなる。このような光のうち、光取り出し面側の電極部に向かった光は電極部に遮光されるため、光取り出し効率の低下の一因となる。受光面に電極部が設けられる形態の半導体受光素子および太陽電池でも、電極部が入射光を遮光するために光取り込み効率を低下させる一因となる。

本発明者は、半導体光デバイスの光取り出し効率および光取り込み効率を改善するために、半導体層の表面に設けられる電極のうち、配線電極部の線幅に着目した。これは、配線電極部の線幅を従来用いられる線幅よりも小さくすれば、電極部により遮光される面積が小さくなるため、すなわち、発光型の半導体光デバイスである半導体発光素子であれば発光面での発光面積が増大するため、光取り出し効率を改善できると考えられたためである。特に、特許文献３のように、金属層と発光部の間に中間電極を形成し、発光面の上にパッド電極と配線電極部を設けた半導体発光素子では、発光面の電極周縁部に電流が集中するために電極周縁部での発光出力が大きく、線幅を小さくすることによる光取り出し効率の改善効果は格段に大きいのではないかと本発明者は考えた。また、受光型の半導体光デバイスである半導体受光素子および太陽電池においても、配線電極部の線幅を細くすることで、光取り込み効率を改善できるのではないかと本発明者は考えた。

ところが、本発明者が配線電極部の線幅を従来の線幅よりも小さくした半導体発光素子を試験的に作製したところ、当初予測したとおりに発光出力を向上できるものの、配線電極部が剥離しやすくなることが新たな課題として判明した。

そこで、本発明は、従来よりも優れた光取り出し効率または光取り込み効率を有しつつ、配線電極部の剥離率が低減した半導体光デバイスおよびその製造方法を提供することを目的とする。

本発明者は、上記課題を解決する方途について鋭意検討し、配線電極部の剥離率を低減するために、金属層を含む配線電極部の構造に着目し、剥離防止効果のある保護層を設けることを想起した。そして、本発明者が鋭意検討したところ、金属層上に導電性硬質膜を設けることで、配線電極部の剥離率を顕著に低減できることを知見し、本発明を完成するに至った。

すなわち、本発明の要旨構成は以下の通りである。
（１）発光面または受光面となる半導体層の表面に配線電極部が設けられた半導体光デバイスであって、
前記配線電極部の線幅が２μｍ以上５μｍ以下であり、
前記配線電極部は、前記半導体層上の金属層と、該金属層上の導電性硬質膜とを有し、
前記導電性硬質膜は前記金属層よりも硬度が高いことを特徴とする半導体光デバイス。

（２）前記配線電極部の周縁部の下方と、前記半導体層との間に空隙が存在する、前記（１）に記載の半導体光デバイス。

（３）前記半導体層の表面が平坦面領域と、粗面領域とを含み、
前記半導体層の表面と前記配線電極部との接合中心部での前記表面は前記平坦面領域であるとともに、前記空隙が前記粗面領域により構成される、前記（２）に記載の半導体光デバイス。

（４）前記接合中心部における前記平坦面領域の線幅が１．０μｍ以上である、前記（３）に記載の半導体光デバイス。

（５）前記接合中心部において、前記平坦面領域の線幅が前記配線電極部の線幅よりも１．０μｍ以上小さい、前記（３）または（４）に記載の半導体光デバイス。

（６）前記導電性硬質膜の厚みが０．４μｍ以上１．７μｍ以下である、前記（１）〜（５）のいずれかに記載の半導体光デバイス。

（７）前記導電性硬質膜が、Ｔｉ，Ｔａ，Ｃｒ，Ｗ，Ｍｏ，Ｖからなる群より選択される１種または２種以上の金属元素の窒化物である、前記（１）〜（６）のいずれかに記載の半導体光デバイス。

（８）前記半導体層がｎ型半導体層と、発光層と、ｐ型半導体層とを含み、前記表面は前記ｎ型半導体層または前記ｐ型半導体層のいずれかの表面である、前記（１）〜（７）のいずれかに記載の半導体光デバイス。

（９）発光面または受光面となる半導体層の表面に配線電極部を形成する配線電極部形成工程を含む半導体光デバイスの製造方法であって、
前記配線電極部の線幅が２μｍ以上５μｍ以下であり、
前記配線電極部形成工程は、前記半導体層の表面上に金属層を形成する第１工程と、該金属層上に導電性硬質膜を形成する第２工程とを含むことを特徴とする半導体光デバイスの製造方法。

（１０）前記配線電極部形成工程の後、前記配線電極部の周縁部の下方と、前記半導体層との間に空隙を形成する空隙形成工程を含む、前記（９）に記載の製造方法。

（１１）前記空隙形成工程において、前記半導体層の表面をウェットエッチングして、前記配線電極部の周縁部の下方に位置する前記半導体層の表面を粗面化するとともに、前記空隙を形成する、前記（１０）に記載の製造方法。

本発明によれば、配線電極部の金属層上に導電性硬質膜を設けたので、従来よりも優れた光取り出し効率または光取り込み効率を有しつつ、配線電極部の剥離率が低減した半導体光デバイスおよびその製造方法を提供することができる。

本発明の第１実施形態に従う半導体光デバイス１００の配線電極部を拡大して示す模式断面図である。 本明細書における線幅Ｗ₁を説明するための模式図である。 （ａ）、（ｂ）はそれぞれ第１実施形態の一態様に従う半導体光デバイス２００，２００′の配線電極部を拡大して示す模式断面図である。 （ａ）は、本発明の第２実施形態に従う半導体発光素子３００を示す模式断面図であり、（ｂ）は、（ａ）に示した半導体発光素子３００の上面図である。 本発明の第３実施形態に従う半導体発光素子４００の製造工程の一例を示す模式断面図である。 実施例における半導体発光素子の一例の顕微鏡写真である。

以下、図面を参照しつつ本発明に従う実施形態をより詳細に説明する。なお、本明細書において、本発明に従う半導体光デバイスと半導体発光素子とで共通する構成要素には、原則として同一の参照番号を付し、説明は省略する。また、模式断面図においては、説明の便宜上、各層の厚さが実状とは異なる比率で誇張して示す。

（第１実施形態：半導体光デバイス）
図１に示すように、本発明の第１実施形態に従う半導体光デバイス１００は、発光面または受光面となる半導体層１１０の表面に配線電極部１２０が設けられている。ここで、配線電極部１２０の線幅Ｗ₁が２μｍ以上５μｍ以下であり、この配線電極部１２０は、半導体層１１０上の金属層１２１と、金属層１２１上の導電性硬質膜１２２とを有する。そして、導電性硬質膜１２２は金属層１２１よりも硬度が高い。このような構成を採用することにより、線幅Ｗ₁を２μｍ以上５μｍ以下と、従来用いられている線幅よりも小さくした場合でも、半導体層１１０の表面からの配線電極部１２０の剥離を抑制することができる。

配線電極部１２０の配線パターンは何ら限定されない。図４を参照して後述する半導体発光素子３００における配線電極部１２０の配線パターンのように、配線パターンを折れ線パターンとすることができる。他にも、配線電極部１２０の配線パターンを櫛歯状パターンとしてもよいし、曲線パターンとしてもよく、配線パターンを適宜選択することができる。上述の２μｍ以上５μｍ以下の範囲内であれば、線幅は一定であっても、変動してもよい。

ここで、本明細書における配線電極部１２０の線幅Ｗ₁とは、配線電極部１２０を上面視して金属顕微鏡や電子顕微鏡により観察したときの配線電極部１２０の線幅とする。なお、線幅Ｗ₁の測定に際して、金属層１２１および導電性硬質膜１２２の区別はせず、幅方向の長さの最大値を用いることとする。なお、線幅Ｗ１の幅方向に関しては、図２に示すように、半導体層１１０の表面を上面視した場合の、配線電極部１２０の延在方向に対する垂直方向が配線電極部１２０の幅方向であり、その長さが線幅Ｗ₁となる。なお、配線電極部１２０の配線の長さ方向において線幅が一定でない場合は、平均値を用いて線幅Ｗ₁を定める。また、配線電極部１２０の配線パターンの一部または全部が曲線形状を含む場合には、任意の点における接線方向を延在方向とし、さらに、その任意の点における法線方向の長さにより定まる配線電極部１２０の幅を線幅Ｗ₁とする。ただし、折れ線パターンの場合の折れ曲がり部分（例えば、複数直線の交点または端点）については、線幅Ｗ₁は定義されないこととし、本明細書における線幅からは除外して取り扱う。

半導体層１１０上に設けられる金属層１２１は、半導体層１１０との良好なオーミック接触を形成するための層であり、半導体層１１０の半導体材料およびドーパント等に応じて金属材料は適宜選択される。複数の金属材料を積層した積層構造とし、合金が含まれていてもよい。金属層１２１の厚みは一般的に０．１μｍ〜１μｍの範囲内であり、例えば０．６〜０．９μｍとすることができる。金属層１２１は、例えばフォトリソグラフィー法と、蒸着法またはスパッタリング法とを順次行うことで所望の配線パターンを形成することができる。

金属層１２１上には、導電性硬質膜１２２が設けられる。導電性硬質膜１２２も、例えばフォトリソグラフィー法と、蒸着法またはスパッタリング法とを順次行うことで金属層１２１上に所望の配線パターンで形成することができる。ここで、導電性硬質膜１２２の硬度は、金属層１２１の硬度よりも高いものとする。なお、本明細書における硬度は、「JIS Z 2244 ビッカース硬さ試験−試験方法 日本工業標準調査会、2009年」により定められるビッカース硬さに準拠した測定方法によるものであり、例えば市販の超微小硬度計（ＭＨＡ−４００，ＮＥＣ社製）を用いて計測することができる。

このような導電性硬質膜１２２として、金属窒化物を用いることができ、特に、Ｔｉ，Ｔａ，Ｃｒ，Ｗ，Ｍｏ，Ｖからなる群より選択される１種または２種以上の金属元素の窒化物とすることができる。このような金属窒化物として、ＴｉＮ、ＴａＮ、ＷＮなどを例示することができる。ビッカース硬さが１５００ＨＶを超えるＴｉＮを導電性硬質膜１２２として用いることが特に好ましい。ＴｉＮは硬く、導電性を有するのみならず、ウェットエッチング特性に優れているため、扱いやすい材料である。また、導電性硬質膜１２２の材料として金属材料ではなく金属窒化物を用いる理由は、金属窒化物の場合、硬いだけでなく変形せずに破損することで、局所的な応力に対する影響を導電性硬質膜１２２の破損に留めて金属層１２１への影響を減らすことができるためである。

ここで、線幅Ｗ₁が２μｍ以上５μｍ以下である場合、配線電極部１２０と、半導体層１１０の表面との接合幅（あるいは接合面積）が小さくなるため、接合幅が大きいときに比べれば、接合面における接合強度が低下するものと考えられる。本実施形態では、導電性硬質膜１２２を金属層１２１上に設けることにより、半導体層１１０表面からの配線電極部１２０の剥離を抑制することができる。このような剥離の抑制が可能となる原因を、本発明者は以下のように考えている。

半導体層１１０の表面からの配線電極部１２０の剥離が生じるのは、配線電極部に対して横方向（横断方向）の外力が加わったときであると考えられる。ここで、このような横方向の外力は、半導体光デバイス１００の製造時、検査時、出荷時の各段階において生じる。例えば、半導体光デバイス１００を洗浄するための水流や乾燥時のブロー（気流）、転写用粘着シートへの接着、等が挙げられる。ここで、本実施形態における導電性硬質膜１２２は、金属層１２１よりも硬度が高いため、外力による金属層１２１の変形を抑制することができる。そのため、加わった外力のうち、配線電極部１２０が剥離するのに必要な方向の力成分を低減するため、最終的に剥離に至る配線電極部１２０の割合（すなわち、剥離率）が減少すると考えられる。

そして、図３（Ａ）に示すように、半導体光デバイス２００において、配線電極部１２０の周縁部の下方と、半導体層１１０との間に空隙が存在する場合、本発明効果はより顕著なものになる。図３（Ａ）において、配線電極部１２０の周縁部では、半導体層１１０と密着しておらず、配線電極部１２０の周縁部は建物の軒（のき）のように半導体層１１０の表面に対して突出している。配線電極部が半導体層１１０と密着しておらず、空隙を有する場合には、上述の外力があった場合、剥離に必要な方向の力成分を増加させる方向に配線電極部が変形しやすいが、導電性硬質膜１２２は配線電極部１２０の変形を阻害する。このように、導電性硬質膜１２２による本発明効果（すなわち、剥離抑制）は、半導体光デバイス２００においてより顕著に表れる。なお、本明細書における配線電極部１２０の周縁部の下方と半導体層との間の「空隙」とは、配線電極部１２０から離れる方向に向けて外部に開放（換言すれば連結）されている空隙（空洞）を指しており、空間が閉じている空隙は除外される。

本実施形態において、導電性硬質膜１２２の厚みは制限されないものの、上記効果を確実に得るためには、導電性硬質膜１２２の厚みを０．４μｍ以上１．７μｍ以下とすることが好ましく、０．７μｍ以上１．５μｍ以下とすることがより好ましく、０．９μｍ以上１．２μｍ以下とすることが最も好ましい。０．４μｍ以上であれば、上述の外力に対する配線電極部１２０の変形を阻害するのに十分な強度を確実に得ることができるためである。また、１．７μｍ以下であれば、配線電極部１２０自体の厚さの増加に伴う横方向の外力を受ける面の面積を抑制することができる。なお、導電性硬質膜１２２は、金属層１２１の側面を被覆してもよいが、この場合の厚みは金属層１２１の上面から導電性硬質膜１２２の上端までの高さにより定義することとする。

なお、図３（Ｂ）に示すように、本実施形態の一態様に従う半導体光デバイス２００′では、半導体層１１０の表面が平坦面領域Ｆと、粗面領域Ｒとを含んでもよい。そして、半導体層１１０の表面と配線電極部１２０との接合中心部での半導体層１１０表面は平坦面領域Ｆであるとともに、前述の空隙を粗面領域Ｒにより構成することができる。この場合、半導体層１１０の表面と配線電極部１２０との接合範囲である平坦面領域Ｆの線幅Ｗ₂が配線電極部１２０の線幅Ｗ₁よりも小さい。そして、［Ｗ₁−Ｗ₂］に相当する部分は、配線電極部１２０が前述の建物の軒（のき）のように突出する部分である。半導体光デバイス２００′においては、配線電極部１２０の周縁部の下方に位置する半導体層１１０の表面が粗面領域Ｒとなっている。すなわち、配線電極部１２０の周縁部の軒下（のきした）の空隙において、半導体層１１０の表面が粗面領域Ｒとなる。半導体光デバイス２００′では、線幅Ｗ₁が２μｍ以上５μｍ以下であれば、剥離が生じやすくなるものの、導電性硬質膜１２２を設けることで、半導体光デバイス２００′における配線電極部１２０の剥離を顕著に抑制することができる。

ここで、配線電極部１２０が金属層１２１と、金属層１２１の側面を覆う導電性硬質膜１２２とを含む場合であっても、金属層１２１の周縁の下方まで空隙が及ぶ（すなわち、金属層１２１の周縁部の下方と、半導体層１１０との間に空隙が存在する）ことが好ましい。そして、金属層１２１の周縁の下方に半導体層１１０の粗面領域Ｒが及んでいることが、例えば半導体光デバイス１００が発光素子である場合の発光出力の向上のために好ましい。なお、空隙や粗面領域Ｒの範囲は、配線電極部１２０の断面を金属顕微鏡または電子顕微鏡を用いて観察することで確認することができる。

なお、半導体光デバイス２００′における半導体層１１０の表面形状は、例えば以下のようにして形成することができる。すなわち、まず半導体層１１０をＭＯＣＶＤ法等によりエピタキシャル成長させて形成し、次いで金属層１２１および導電性硬質膜１２２を、フォトリソグラフィー法ならびに蒸着法またはスパッタリング法等で順次成膜し、配線電極部１２０を形成する。その後、半導体層１１０の表面を硝酸等で浸漬してウェットエッチングすれば、半導体層１１０の表面のうち、露出面に加えて、配線電極部１２０の周縁部の下方まで浸潤して、粗面領域Ｒが形成されることとなる。なお、このようにして設けられた粗面領域Ｒにより構成される空隙の形成方法は一例に過ぎず、別の方法によって空隙が形成されてもよいことは勿論である。

この場合、配線電極部１２０と、半導体層１１０との接合中心部における平坦面領域Ｆの線幅Ｗ₂が１．０μｍ以上であることが好ましい。配線電極部１２０と、半導体層１１０との接合面積を確保するためであり、この観点では線幅Ｗ₂が２．０μｍ以上であることがより好ましい。

また、この接合中心部において、平坦面領域Ｆの線幅Ｗ₂が配線電極部１２０の線幅Ｗ₁よりも０．５μｍ以上小さいことが好ましい。すなわち、Ｗ₁−Ｗ₂≧０．５（μｍ）であることが好ましい。半導体光デバイス２００における発光面または受光面における粗面領域Ｒを増大するためであり、この観点では、Ｗ₁−Ｗ₂≧１．０（μｍ）であることがより好ましい。

なお、半導体光デバイス１００，２００は、種々の用途に適用することができる。例えば、半導体層１１０が発光層を含めば半導体光デバイス１００，２００を半導体発光素子とすることができる。より具体的には、半導体層１１０がｎ型半導体層と、発光層と、ｐ型半導体層とを含み、半導体層の表面がｎ型半導体層またはｐ型半導体層のいずれかの表面であれば、半導体光デバイス１００，２００は半導体発光素子として機能する。また、半導体層１１０が受光層を含めば半導体光デバイス１００，２００を半導体受光素子または太陽電池とすることができる。そして、半導体層１１０の積層構造、半導体層１１０の各層の材料、および半導体層１１０の各層へのドーパント種、ドーパント濃度等については公知技術を適用することができる。また、図１，３では図示しないが、半導体光デバイス１００は半導体層１１０の下方に、用途に応じて金属層、絶縁層および反射層ならびに支持基板等を有していてもよい。

本発明の第１実施形態に従う半導体光デバイス１００の製造方法は、発光面または受光面となる半導体層１１０の表面に配線電極部１２０を形成する配線電極部形成工程を含み、配線電極部１２０の線幅Ｗ₁が２μｍ以上５μｍ以下であり、配線電極部形成工程は、半導体層１１０の表面上に金属層１２１を形成する第１工程と、金属層１２１上に導電性硬質膜１２２を形成する第２工程とを含む。前記配線電極部形成工程の後、配線電極部１２０の周縁部の下方と、半導体層１１０との間に空隙を形成する空隙形成工程を含むことが好ましい。さらに、前記空隙形成工程において、半導体層１１０の表面をウェットエッチングして、配線電極部１２０の周縁部の下方に位置する半導体層１１０の表面を粗面化するとともに、前記空隙を形成することが好ましい。前述の粗面領域Ｒを形成することができる。各工程については、後述の第３実施形態により、より詳細に説明される。

（第２実施形態：半導体発光素子）
次に、半導体光デバイス１００の一具体的な態様として、図４を参照して、本発明の第２実施形態に従う半導体発光素子３００を具体的に説明する。なお、図４（ａ）は、図４（ｂ）のＩ−Ｉ断面図である。また、半導体光デバイス２００に既述のとおり、半導体層１１０の表面を粗面化することが発光効率向上の点で好ましいが、図面の簡略化のため図４では粗面領域Ｒの図示を省略する。

本発明の第２実施形態である半導体発光素子３００は、図４（ａ），（ｂ）に示すとおり、支持基板１８０と、支持基板１８０上の金属接合層１７０と、金属接合層１７０上の反射層１６０と、反射層１６０上のオーミック電極１４０および絶縁膜１５０の混在層と、ｐ型半導体層１１３、発光層１１２およびｎ型半導体層１１１をこの順に含む半導体層１１０と、ｎ型半導体層１１１の表面に設けられた金属層１２１および導電性硬質膜１２２を含む配線電極部１２０と、を有する。配線電極部１２０は、上面視で図４（ｂ）に示す形状に形成されている。また、ｎ型半導体層１１１側の半導体発光素子３００の中央部には円形のパッド電極１３０が設けられている。支持基板１８０の裏面には、下部電極１９０が設けられてもよい。半導体発光素子３００の光取り出し方向は、配線電極部１２０側（図４（ａ）の上方向）である。

支持基板１８０を構成する好適な材料としては、例えばＳｉ、ＧａＡｓ、Ｇｅ等の半導体材料のほか、ＡｌやＣｕなどの金属またはその合金材料等が挙げられ、好適には１００〜３００μｍの厚さを有する。

金属接合層１７０を構成する好適な材料としては、例えばＡｕなどが挙げられ、好適には０．５〜３．０μｍの厚さを有する。

反射層１６０は、発光層１１２から発光された光のうち、支持基板１８０側へと向かう光を反射して、光取り出し効率を高める。発光層１１２から放射される光の主波長に対して高い反射率を有することが望ましく、波長が３００〜１１００ｎｍの範囲の光について、６０％以上の反射率を有することが好ましい。反射層１６０を構成する好適な材料としては、金（Ａｕ）、アルミ（Ａｌ）、銀（Ａｇ）の単体もしくはそれを構成元素とした合金またはそれらの積層体等が挙げられ、好適には１００〜１０００ｎｍの厚さを有する。一般的に金（Ａｕ）や銀（Ａｇ）は、絶縁体との密着性が低く、そのままでは容易に剥離する。そのため、Ｃｒ、Ｔｉ、Ｍｏ等の密着層を介在させることで密着性を改善できることが知られている。ただし、これらの密着層は反射率が低いため、光が透過するよう、例えば１０ｎｍ程度の薄い層とする。

オーミック電極１４０は、ｐ型半導体層１１３と良好なオーミック接触を形成するための電極である。オーミック電極１４０を構成する好適な材料としては、例えばＡｕＺｎ，ＡｕＢｅなどが挙げられ、好適には１００〜５００ｎｍの厚さを有する。

絶縁膜１５０は、発光層１１２から発光された光を透過して反射層１６０へと導くことが可能な絶縁材料であれば特に限定されない。活性層から放射される光の主波長に対して高い透過率を有することが望ましく、波長が３００〜１１００ｎｍの範囲の光について、８０％以上の透過率を有することが好ましい。好適な材料としては、例えばＳｉＮ，ＳｉＯ₂，ＡｌＮなどが挙げられ、好適には１００〜５００ｎｍの厚さを有する。

半導体層１１０の各層を構成する好適な材料としては、化合物半導体が挙げられ、例えばＩＩＩ−Ｖ族化合物半導体とすることができる。ＩＩＩ−Ｖ族化合物半導体としては、例えばｎ型半導体層１１１およびｐ型半導体層１１３をそれぞれＡｌＧａＡｓ系材料、ＡｌＧａＩｎＰ系材料、ＡｌＧａＮ系材料などとすることができる。ｐ型不純物としては、Ｍｇ，Ｚｎ，Ｃ、ｎ型不純物としては、Ｓｉ，Ｔｅ，Ｓｅが例示できる。発光層１１２はＡｌＧａＡｓ系材料、ＡｌＧａＡｓＩｎＰ系材料、ＡｌＧａＮ系材料などからなる単層、あるいは多重量子井戸のような積層構造などとすることができる。これらはいずれも、ＭＯＣＶＤ法など既知の手法を用いてエピタキシャル成長させることにより形成することができる。発光波長は３００〜１１００ｎｍの範囲とすることができる。各層の厚みは、例えばｎ型半導体層１１１は１〜１０μｍ、発光層１１２は１０〜５００ｎｍ、ｐ型半導体層１１３は１〜１０μｍとすることができる。なお、これまで本実施形態では光取出し面側をｎ型半導体層とする半導体層１１０を説明したが、本発明はこれに限定されず、ｐ型およびｎ型の順序を入れ替えても良いことは勿論である。

配線電極部１２０の金属層１２１および導電性硬質膜１２２については、第１実施形態において既述のとおりである。金属層１２１は、ｎ型半導体層１１１との良好なオーミック接触を形成するための電極であり、このような金属層１２１を構成する好適な材料としては、例えばＡｕＧｅ，ＮｉおよびＡｕを順次形成したＡｕＧｅ／Ｎｉ／Ａｕ電極が挙げられ、好適には１００〜１０００ｎｍの厚さを有する。

本実施形態における半導体発光素子３００においては、図４（ｂ）に示すように、導電性硬質膜１２２の直上の一部にパッド電極１３０を設けることが好ましい。パッド電極１３０はワイヤーボンディングが行われる部位となる。なお、図４（ｂ）では中央部にパッド電極１３０を設けているが、パッド電極１３０の位置は、配線電極部１２０の配線パターンに応じて適宜設計することができる。後述するが、パッド電極下部の導電性硬質膜１２２と、配線電極部１２０の導電性硬質膜１２２とは同時に形成することができ、この場合、図示しないが、パッド電極下部の導電性硬質膜１２２の高さと、配線電極部の導電性硬質膜１２２の高さとが揃うこととなる。

パッド電極１３０を構成する好適な材料としては、最上面はＡｕワイヤー融着用のＡｌ，Ａｕ材料などが挙げられ、好ましくは密着層としてのＴｉ上にＡｕを順次形成したＴｉ／Ａｕ電極である。Ｔｉ層は密着層としての機能を果たす厚さであればよく５０〜２００ｎｍの厚さを有する。Ａｕ層は、好適には１〜３μｍの厚さを有する。

下部電極１９０は、支持基板１８０とオーミック接合を形成する材料から選択され、例えば支持基板としてｎ型ＧａＡｓを選択した場合には、ＡｕＧｅ／Ｎｉ／Ａｕの積層などを選択できる。支持基板１８０として金属基板を使用した場合には、下部電極のない構造を選択することも可能である。

なお、図示しないが、半導体発光素子３００では、パッド電極１３０の下方において、半導体層１１０と導電性硬質膜１２２との間に、半導体層１１０上の透光性絶縁層および該透光性絶縁層上に位置する反射層を設けることも好ましい。透光性絶縁層は電流遮断層として機能する。この場合、パッド電極１３０の下方において、金属層１２１には開口部が設けられると共に、金属層１２１が透光性絶縁層および反射層を取囲むように配置することができる。

この場合、透光性絶縁層は、波長が３００〜１１００ｎｍの範囲の光について、８０％以上の透過率を有する材料とすることが好ましく、好適な材料としては、例えばＳｉＮ，ＳｉＯ₂，ＡｌＮなどが挙げられ、好適には１００〜５００ｎｍの厚さを有する。

また、反射層は、発光層１１２から発光された光のうち、パッド電極１３０へと向かう光を反射して、光取り出し効率を高めることができるため好適である。波長が３００〜１１００ｎｍの範囲の光について、６０％以上の反射率を有することが好ましい。反射層を構成する好適な材料としては、例えば金（Ａｕ）または金合金材料、白金（Ｐｔ）、アルミ（Ａｌ）、銀（Ａｇ）の単体もしくはそれを構成元素とした合金またはそれらの積層体等が挙げられ、近赤外の波長領域での好適な例としては、同領域で９０％以上の反射率を示すＡｕを、Ｃｒの薄い密着層を介して配置したＣｒ／Ａｕ電極とすることができ、好適には密着材であるＣｒ層は５〜２０ｎｍの厚さを有し、反射材であるＡｕ層は１００〜１０００ｎｍの厚さを有する。透光性絶縁層および反射層はフォトリソグラフィー法ならびにスパッタ法、またはプラズマＣＶＤ法電子ビーム蒸着法、抵抗加熱による蒸着法などによ形成することができる。

なお、本明細書における膜厚の測定方法は、触針式段差計によるものであり、ウェーハ面内の５点(本実施例の３インチ基板の場合、ウェーハ中央を通る対角線上で、ウェーハ外周から１ｃｍ内側の２点を両端として均等な距離の５点)の測定の平均値で求められる。

（第３実施形態：半導体発光素子の製造方法）
次に、第３実施形態による半導体発光素子４００の製造方法の一例を、図５を用いて説明する。まず、図５（ａ）に示すように、ＧａＡｓ基板などの成長用基板Ｇ上に半導体層１１０を形成する。半導体層１１０は、既述のような材料からなるｎ型半導体層１１１、発光層１１２およびｐ型半導体層１１３をこの順に、例えばＭＯＣＶＤ法などによりエピタキシャル成長させて形成する。

次に、図５（ｂ）に示すように、半導体層１１０上に所定パターンのオーミック電極１４０を形成する。例えば既述のような材料を抵抗加熱による蒸着法や電子ビーム蒸着などにより成膜し、フォトリソグラフィーによりレジストパターン形成後、エッチングして、所定パターンを形成し、その後コンタクトアニール（ＲＴＡ：Rapid Thermal Annealing）する。その後、オーミック電極が形成されない半導体層１１０上に、絶縁膜１５０を形成する。これは、例えば既述のような材料をプラズマＣＶＤ法またはスパッタ法などにより形成することで得られる。その後、フォトリソグラフィーによりオーミック電極のみ開口したレジストパターンを形成し、所定のエッチング液で絶縁膜をウェットエッチングすることで絶縁膜に通電用の開口部を形成する。その後、反射層１６０を例えばスパッタ法などにより形成する。反射層１６０上に、第１金属接合層１７０ａ（半導体層側接合層）として、例えばＡｕなどを蒸着などの方法により形成する。

次に、図５（ｃ）に示すように、裏面に下部電極１９０を形成し、表面に第１金属接合層１７０ｂ（支持基板側接合層）を形成した支持基板１８０と、図５（ｂ）に示した基板とを接合する。具体的には、第１金属接合層１７０ａと第２金属接合層１７０ｂとを接合し加熱することにより、金属接合層１７０にて両基板が接合される。なお、支持基板１８０上への第２金属接合層１７０ｂの形成は、第１金属接合層１７０ａと同様の方法で行うことができる。支持基板１８０上への下部電極１９０の形成は、既述の材料を例えばスパッタ法や電子ビーム蒸着法などにより成膜することにより行う。下部電極１９０の形成は、後述のパッド電極１３０を形成した後に行ってもよい。

その後、成長用基板Ｇを研削し、さらにエッチングすることで成長用基板Ｇを除去する。

次に、図５（ｄ）に示すように、半導体層１１０上に所定の配線パターンの金属層１２１を形成する。例えば既述のような材料を例えば抵抗加熱による蒸着法などにより成膜し、フォトリソグラフィーによりレジストパターンを形成後、エッチングして、所定パターンを形成し、その後コンタクトアニール（ＲＴＡ：Rapid Thermal Annealing）する。なお、本明細書において「抵抗加熱による蒸着」とは、真空中で金属を加熱し、蒸発させることで蒸着する方法であり、蒸着金属を加熱するために、蒸着金属を載せる高融点材料の台（例えばタングステンの線やボート）に通電して金属抵抗で発生する熱で高温にする方法である。

次に、図５（ｅ）に示すように、金属層１２１上に導電性硬質膜１２２を形成する。具体的には、フォトリソグラフィーによりレジストパターンを形成し、導電性硬質膜１２２をスパッタ法などにより成膜する。

また、図示しないが、導電性硬質膜１２２上の所定の位置にパッド電極１３０を例えばスパッタ法、電子ビーム蒸着法、または抵抗加熱による蒸着法などにより成膜してもよい。この場合、成膜後に、リフトオフにより、レジストを残した箇所の導電性硬質膜とパッド電極を除去すればよい。

次に、図５（ｆ）に示すように、メサパターンを形成後、ダイシングを行う。そして、図５（ｇ）に示すように硝酸等の浸漬によるウェットエッチングを行うことで、半導体層１１０の表面が粗面化される。図３を用いて既述の線幅Ｗ₂は、エッチング液の種類、エッチング時間等により調整することができる。以上のようにして、半導体発光素子４００を用いたＬＥＤ素子を作製することができる。

これまで本発明の一実施形態として、ウェーハ貼り合わせ型のＬＥＤ素子である半導体発光素子３００，４００とその製造方法を説明してきたが、本発明はウェーハ貼り合わせ型のＬＥＤ素子に限られることはない。また、上述したところはいずれも代表的な実施形態の例を示したものであって、本発明はこれらの実施形態に限定されるものではない。既述のとおり、半導体発光素子３００，４００は、半導体光デバイス１００，２００の具体例に過ぎず、半導体光デバイス１００，２００を半導体受光素子および太陽電池にも適用可能であることは、当業者には当然に理解される。

以下、実施例を用いて本発明をさらに詳細に説明するが、本発明は以下の実施例に何ら限定されるものではない。

（発明例１）
図５に示す方法で本発明に従う半導体光デバイスとしての半導体発光素子を作製した。まず、ＧａＡｓ材料からなる成長用基板上に、ＭＯＣＶＤ法により、ｎ型半導体層（厚さ：７．５μｍ、ＡｌＧａＡｓ材料）、発光層（総厚：５０ｎｍ、ＡｌＧａＩｎＡｓ材料）およびｐ型半導体層（厚さ：２μｍ、ＡｌＧａＡｓ材料）からなる半導体層を形成した。次に、ｐ型半導体層上にＡｕＺｎ（厚さ：２００ｎｍ）を抵抗加熱による蒸着法により成膜し、フォトリソグラフィーによりパターニングし、４２０℃でコンタクトアニールを行い、オーミック電極を形成した。その後、プラズマＣＶＤ法によりオーミック電極が形成されないｐ型半導体層上にＳｉＯ₂からなる透明絶縁膜を形成した。その後、反射層（厚さ：７５０ｎｍ、Ａｕ材料）を電子ビーム蒸着法により形成した。さらに、半導体層側接合層として、Ｔｉ／Ａｕ（厚さ：１００ｎｍ／１μｍ）を蒸着により形成した。

上記とは別途、ＧａＡｓ材料からなる支持基板の片面にオーミック電極（厚さ：２００ｎｍ、ＡｕＧｅ／Ｎｉ／Ａｕ材料）を抵抗加熱による蒸着法により形成し、さらに支持基板側接合層として、Ｔｉ／Ａｕ（厚さ：１００ｎｍ／１μｍ）を電子ビーム蒸着法により形成した。そして、半導体層側接合層と支持基板側接合層とを接着させ、３５０℃で３０分加熱することにより、両者を接合した。その後、成長用基板を研削して薄くした後に、アンモニア、過酸化水素水、水からなるエッチング液にてエッチングすることで成長用基板を完全に除去した。

次に、成長用基板の除去により露出したｎ型半導体層上に、フォトリソグラフィーにより図４（ｂ）の配線パターン以外の位置にレジストを形成し、ＡｕＧｅ／Ｎｉ／Ａｕ（総厚さ：０．８μｍ）を抵抗加熱による蒸着法により成膜し、レジストを除去するリフトオフによって図４（ｂ）の配線パターンを有する金属層１２１を形成した。この際、金属層１２１の線幅（すなわち、配線電極部の線幅Ｗ₁）を４．０μｍとした。その後、フォトリソグラフィーにより図４（ｂ）の配線パターン以外の位置に再度レジストを形成し、スパッタ装置（ＳＰＳ−７０３；キヤノントッキ社製、ＤＣマグネトロン；出力４ｋＷ)を使用し、純Ｔｉターゲット（純度３Ｎ、ケミストン製）を室温で窒素ガス含有Ａｒガス雰囲気（Ｎ₂：３５．１ｓｃｃｍ、Ａｒ：９４．９ｓｃｃｍ）中でスパッタし、レジストを除去するリフトオフによって、図４（ｂ）の配線パターンを有する導電性硬質膜１２２（厚さ：０．９０μｍ、ＴｉＮ材料）を金属層１２１上に成膜した。成膜したＴｉＮは金色を有し、ＴｉとＮの比が１：１のＴｉＮ膜であることを、ＥＳＣＡ（Electron Spectroscopy for Chemical Analysis）により確認した。その後、フォトリソグラフィーにより図４（ｂ）の中央部以外の位置にレジストパターンを形成し、さらにパッド電極（厚さ：１００ｎｍ／１．５μｍ、Ｔｉ／Ａｕ材料）を電子ビーム蒸着法により成膜した。そして、レジストを除去するリフトオフ法を用いてパッド電極を形成した。次いで、フォトリソグラフィーによるパターニングの後、リン酸と過酸化水素水の混合液にてエッチングすることでメサパターンを形成した。さらに、支持基板の裏面側に裏面電極としてＴｉ／Ａｕ（厚さ：１０ｎｍ／２００ｎｍ）を電子ビーム蒸着法により形成し、次いでｎ型半導体層上と裏面の両方の電極のコンタクトアニールを同時に行った。最後にダイシングを行い、硝酸を浸漬してウェットエッチングを行い、半導体層を粗面化した。こうして、発明例１に係る半導体発光素子（ＬＥＤ素子）を作製した。

なお、発明例１に係る半導体発光素子の配線電極部の断面を、光学顕微鏡により粗面領域Ｒを観察したところ、電極配線部の周縁部と半導体層との間には空隙が形成されており、１０個の半導体発光素子について観察したところ、平坦面領域Ｆの線幅Ｗ₂（未粗面化幅と言うこともできる）は、１．０〜３．０μｍの範囲内であり、それらの平均値は２．０μｍであった。なお、後述の発明例２，３、比較例１，２および従来例１，２も同様に線幅Ｗ₂を測定している。また、Ｗ₁−Ｗ₂は、１．０〜３．０μｍの範囲内であった。また、このＬＥＤ素子の発光波長は９５０ｎｍであった。さらになお、ダイシング後の支持基板のサイズは３２０μｍ四方であり、半導体層のサイズは３００μｍ四方であった。

（発明例２）
発明例１における導電性硬質膜の厚みを、０．９μｍから０．５μｍに変えた以外は、発明例１と同様にして発明例２に係る半導体発光素子を作製した。

（発明例３）
発明例１における導電性硬質膜の厚みを、０．９μｍから１．５μｍに変えた以外は、発明例１と同様にして発明例３に係る半導体発光素子を作製した。

（比較例１）
発明例１における導電性硬質膜の厚みを、０．９μｍから１．９μｍに変えた以外は、発明例１と同様にして比較例１に係る半導体発光素子を作製した。

（比較例２）
発明例１において形成した導電性硬質膜を形成しなかった以外は、発明例１と同様にして比較例３に係る半導体発光素子を作製した。

（従来例１）
比較例１における配線電極部の線幅Ｗ₁を４．０μｍから８．０μｍに変え、さらに、平坦面領域の線幅Ｗ₂を１．０〜３．０μｍから１０．０〜１４．０μｍに変えた以外は、比較例１と同様にして従来例１に係る半導体発光素子を作製した。なお、従来例１では、配線電極部の線幅Ｗ₁よりも、平坦面領域の線幅Ｗ₂の方が大きい。

（従来例２）
従来例１における平坦面領域の線幅Ｗ₂を１０．０〜１４．０μｍから５．０〜７．０μｍに変えた以外は、従来例１と同様にして従来例２に係る半導体発光素子を作製した。

以上の発明例１〜３、比較例１，２および従来例１，２の作製条件を表１に示す。なお、表１には後述する評価結果も併せて示す。

＜評価１：発光出力および順方向電圧＞
実施例１〜３、比較例１，２および従来例１，２から得られた半導体発光素子に定電流電圧電源を用いて２０ｍＡの電流を流したときの順方向電圧Ｖｆおよび積分球による発光出力Ｐｏを測定し、それぞれ１０個の試料の測定結果の中間値の結果を表１に示した。

＜評価２：配線電極部の剥離率＞
実施例１〜３、比較例１，２および従来例１，２について、配線電極部の剥がれやすさの指標を測定するために、以下の条件で負荷試験を行った。まず、実施例１〜３、比較例１，２および従来例１，２の半導体発光素子に粘着テープ（Ｖ−８Ｓ：粘着力０．６Ｎ／２０ｍｍ，１８０°剥がし方向）を用いて配線電極部に負荷を与えた。次いで、光学顕微鏡（４００倍）により外観検査を実施し、配線電極部に剥離がわずかでも観察されれば「剥離有り」と判定し、これを１枚のウェーハから得られた半導体発光素子に対して全数検査を行い、母数に対して、「剥離有り」と判定された個数の割合を「配線電極部の剥離率」として求めた。代表例として、実施例１の半導体発光素子のうち、剥離なしと判定されたものの顕微鏡写真を図６に示す。

（評価結果）
表１から以下のことが確認できる。配線電極部の線幅Ｗ₁を、従来例１，２の半分である４．０μｍ以下とした実施例１〜３および比較例１，２では、いずれも発光出力の大幅な改善が認められる。発光出力改善の観点だけであれば、比較例１が最も好ましい。従来例１と従来例２を対比すると、平坦面領域Ｆの線幅Ｗ₂を小さくした従来例２の方が発光出力の改善が僅かに認められるが、この改善効果に比べて、配線電極部の線幅Ｗ₁を小さく効果が極めて優れていることが確認できる。これは、半導体層表面における発光面積の単純な増大は勿論のこと、最も電流が集中すると想定される配線電極周辺での発光面積が増大するためであると考えられる。

しかしながら、従来例１，２と比較例２とを対比すると、比較例２では発光出力は改善できるものの、配線電極部に剥離率が高く、製品化には耐えないことが判明した。比較例２に対し、導電性硬質膜を設けた発明例１〜３では、剥離率を低減できることが確認された。なお、導電性硬質膜の厚みを１．９μｍとした比較例１では、比較例２と同様に剥離率が高くなってしまった。これは、配線電極部の厚みが０．８μｍであるところ、導電性硬質膜の厚みを倍以上の極端な厚みとしたためではないかと推測される。

本発明によれば、従来よりも優れた光取り出し効率または光取り込み効率を有しつつ、配線電極部の剥離率が低減した半導体光デバイスおよびその製造方法を提供することができ、有用である。

１００、２００ 半導体光デバイス
３００、４００ 半導体発光素子
１１０ 半導体層
１１１ ｎ型半導体層
１１２ 発光層
１１３ ｐ型半導体層
１２０ 配線電極部
１２１ 金属層
１２２ 導電性硬質膜
１３０ パッド電極
１４０ オーミック電極
１５０ 絶縁膜
１６０ 反射層
１７０ 金属接合層
１８０ 支持基板
１９０ 下部電極
Ｇ 成長用基板
Ｆ 平坦面領域
Ｒ 粗面領域

Claims (11)

1. 発光面または受光面となる半導体層の表面に配線電極部が設けられた半導体光デバイスであって、
   前記配線電極部の線幅が２μｍ以上５μｍ以下であり、
   前記配線電極部は、前記半導体層上の金属層と、該金属層上の導電性硬質膜とを有し、
   前記導電性硬質膜は前記金属層よりも硬度が高いことを特徴とする半導体光デバイス。
2. 前記配線電極部の周縁部の下方と、前記半導体層との間に空隙が存在する、請求項１に記載の半導体光デバイス。
3. 前記半導体層の表面が平坦面領域と、粗面領域とを含み、
   前記半導体層の表面と前記配線電極部との接合中心部での前記半導体層の表面は前記平坦面領域であるとともに、前記空隙が前記粗面領域により構成される、請求項２に記載の半導体光デバイス。
4. 前記接合中心部における前記平坦面領域の線幅が１．０μｍ以上である、請求項３に記載の半導体光デバイス。
5. 前記接合中心部において、前記平坦面領域の線幅が前記配線電極部の線幅よりも０．５μｍ以上小さい、請求項３または４に記載の半導体光デバイス。
6. 前記導電性硬質膜の厚みが０．４μｍ以上１．７μｍ以下である、請求項１〜５のいずれか１項に記載の半導体光デバイス。
7. 前記導電性硬質膜が、Ｔｉ，Ｔａ，Ｃｒ，Ｗ，Ｍｏ，Ｖからなる群より選択される１種または２種以上の金属元素の窒化物である、請求項１〜６のいずれか１項に記載の半導体光デバイス。
8. 前記半導体層がｎ型半導体層と、発光層と、ｐ型半導体層とを含み、前記表面は前記ｎ型半導体層または前記ｐ型半導体層のいずれかの表面である、請求項１〜７のいずれか１項に記載の半導体光デバイス。
9. 発光面または受光面となる半導体層の表面に配線電極部を形成する配線電極部形成工程を含む半導体光デバイスの製造方法であって、
   前記配線電極部の線幅が２μｍ以上５μｍ以下であり、
   前記配線電極部形成工程は、前記半導体層の表面上に金属層を形成する第１工程と、該金属層上に導電性硬質膜を形成する第２工程とを含むことを特徴とする半導体光デバイスの製造方法。
10. 前記配線電極部形成工程の後、前記配線電極部の周縁部の下方と、前記半導体層との間に空隙を形成する空隙形成工程を含む、請求項９に記載の製造方法。
11. 前記空隙形成工程において、前記半導体層の表面をウェットエッチングして、前記配線電極部の周縁部の下方に位置する前記半導体層の表面を粗面化するとともに、前記空隙を形成する、請求項１０に記載の製造方法。