JP2017174875A - 回路基板及び半導体モジュール、回路基板の製造方法 - Google Patents
回路基板及び半導体モジュール、回路基板の製造方法 Download PDFInfo
- Publication number
- JP2017174875A JP2017174875A JP2016056519A JP2016056519A JP2017174875A JP 2017174875 A JP2017174875 A JP 2017174875A JP 2016056519 A JP2016056519 A JP 2016056519A JP 2016056519 A JP2016056519 A JP 2016056519A JP 2017174875 A JP2017174875 A JP 2017174875A
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- layer
- metal
- metal plate
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Description
このようなパワーモジュール用基板において、回路層にはんだ付けされた半導体素子の接合信頼性確保のために、エポキシ樹脂等によって、パワーモジュール用基板及び半導体素子を樹脂封止することがある。この樹脂とパワーモジュール用基板には、実使用環境における熱サイクル等により応力が生じ、樹脂とパワーモジュール用基板の密着性が十分でないと、樹脂剥離が生じ、半導体素子下のはんだ層やセラミックス基板の信頼性への悪影響が生じる。
本発明の回路基板において、前記金属層は、前記絶縁層に接合された第一金属層と、該第一金属層に接合された第二金属層との積層構造とされ、前記第二金属層の側面部が前記第一金属層の側面よりも面方向に張り出しており、前記貫通部は、少なくとも前記第二金属層の張り出し部に形成されているものとしてもよい。
また、これらの場合、前記貫通孔は、前記回路層の表面とは反対側の開口の一部が閉塞状態とされているものとしてもよい。
貫通孔の一部を絶縁層又は第一金属層により閉塞した状態とすることにより、金属層と絶縁層との接合面積を広く確保することができ、回路基板としての熱伝達性を良好に確保することができる。
図1及び図2に示す第1実施形態のパワーモジュール用基板10は、絶縁層であるセラミックス基板20と、その一方の面に形成された回路層30と、他方の面に形成された放熱層50とを備える。そして、図3に示すように、このパワーモジュール用基板10の回路層30の表面に半導体素子60が搭載され、半導体素子60にはリードフレーム65が接合され、さらに半導体素子60とパワーモジュール用基板10とリードフレーム65とをエポキシ樹脂等からなるモールド樹脂70により封止することで、パワーモジュール100が構成される。また、パワーモジュール100は、ヒートシンク110の上面に例えば熱伝達グリスを介して接触させ、クランプ(図示略)等により押し付けて使用する。
また、第二金属層32の周縁部には、第一金属層31と接合される側の面に、薄肉部33を形成するための段部34が形成されており、このため、第一金属層31との間に隙間gが形成されている。そして、第二金属層32の貫通孔40の一部は、この隙間gに開口するように形成されている。
このモールド樹脂70は、第二金属層32に貫通孔40が形成されていることにより、この貫通孔40内にも充填されており、図4に拡大して示したように、第二金属層32の周縁部においては、第一金属層31との間の隙間gにも充填され、モールド樹脂70が貫通孔40の両端で接続された状態となっている。
また、図示例では、薄肉部33においては、この薄肉部33を形成したときの段部34にまたがるように貫通孔40が形成されており、貫通孔40は、第一金属板31´と接合される面と、薄肉部33の表面との両方にまたがって開口している。
第二金属板32´が銅又は銅合金からなる場合は、ろう材80を用いずに、固相拡散接合するとよい。
このようにして製造されたパワーモジュール100は、露出している放熱層50の表面がヒートシンク110に当接され、クランプ等によって押し付け固定された状態に接合される。
なお、第二金属層32の貫通孔40の一方(回路層30の表面とは反対側)の開口を、第一金属層31により一部閉塞した状態とし、第二金属層32の段部34により側方に開放状態としていることにより、第一金属層31を広く形成することが可能であり、パワーモジュール用基板10としての熱伝達性を良好に維持することができる。
そして、図6(c)に鎖線で示すように、回路層30に半導体素子60を搭載しリードフレーム65等を接続した後、ヒートシンク110の上方の部分を一体でモールド樹脂70で封止することにより、パワーモジュール101を形成する。
このパワーモジュール用基板11においては、回路層30が第一金属層31と第二金属層35との積層構造とされている点は第1実施形態と同様であるが、図7に示すように、第二金属層35の平面積が第一金属層31の平面積よりも大きく形成されていることにより、第二金属層35の側面部が第一金属層31の側面より面方向に張り出しており、周縁部の貫通孔40は、その張り出し部36に配置されるように形成されている。この図7に示す例では、第二金属層35の周縁部の貫通孔40は、その一部(例えば半分)が第一金属層31により閉塞された状態とされ、残りの部分(半分)が隙間gに開口している。
そして、このパワーモジュール用基板11に半導体素子60をはんだ付けしてリードフレーム65等を取り付けた後、モールド樹脂70により封止すると、図8及び図9に示すように、モールド樹脂70が第二金属層35の貫通孔40内に充填され、第二金属層35の周縁部では第二金属層35の表裏で貫通孔40を介して接続された状態となる。したがって、モールド樹脂70が第二金属層35に強固に保持された状態となる。
なお、この第2実施形態においても、貫通孔40を第二金属層35において、第一金属板31´に接合される面と張り出し部36の両方にまたがるように開口しており、第一金属層31により貫通孔40の開口の一部が閉塞された状態となっているが、このようにすることにより、第一金属層31を広く形成することができ、この広い第一金属層31により回路層30として熱伝達を良好にすることができる。もちろん、第二金属層35の周縁部の貫通孔40を第一金属層31の側面から離れた位置で第二金属層35の張り出し部36のみに形成してもよい。
図10に示す貫通部41は、横断面ほぼ円形の孔部41aの一側部が第二金属層37の側面にその厚さ方向に沿って開口したものである。その開口41bの幅Wは、孔部41aの直径dより小さく形成されている。
一方、図11に示す貫通部42は、横断面ほぼ円形の孔部42aの一側部が第二金属層37の側面よりも外方に配置されるように形成されていることにより、開口42bが第二金属層37の側面に厚さ方向に沿って形成されたものであり、図10の貫通部41と同様に、開口42bの幅Wは孔部42aの直径dより小さく形成されている。
なお、これら図10及び図11の貫通部41,42の場合、第二金属層37の表面の開口と、その側面の開口41b、42bが露出していれば、他方(第一金属層側)の開口は必ずしも露出状態とされていなくてもよい。
また、この図10及び図11における貫通部41,42と、第1実施形態及び第2実施形態における貫通孔40とを総合して、本発明では貫通部と称している。
いずれの実施形態も回路層に貫通部を形成したものとして示したが、放熱層に貫通部を設ける場合も含むものとする。本発明においては、回路層、放熱層を含めて金属層と称す。
また、第一金属層と第二金属層との積層構造の回路層に貫通部を形成する例としたが、第1実施形態のように第二金属層の周縁部に段部により薄肉部を形成する場合、あるいは、図10及び図11に示す例のように溝状の貫通部を形成する場合には、第一金属層を省略することも可能である。
30 回路層
20 セラミックス基板
31 第一金属層
31´ 第一金属板
32,35,37 第二金属層
32´ 第二金属板
33 薄肉部
34 段部
36 張り出し部
50 放熱層
40 貫通孔
41,42 貫通部
41a,42a 孔部
41b,42b 開口
60 半導体素子
61 はんだ層
65 リードフレーム
70 モールド樹脂
100 パワーモジュール
110 ヒートシンク
S 半導体素子搭載領域
g 隙間
Claims (7)
- 絶縁層の一方の面に金属層が形成されるとともに、該金属層の周縁部の少なくとも一部に、前記金属層を厚さ方向に貫通する貫通部が形成され、該貫通部は、前記金属層の側面から離れた位置に形成され両端の開口が露出状態に配置されているか、又は前記貫通部の側部を直径より小さい幅で前記金属層の側面に溝状に開口するように前記金属層の側面部に形成されていることを特徴とする回路基板。
- 前記金属層の周縁部に、該周縁部を薄肉に形成してなる薄肉部が形成されており、前記貫通部は少なくとも前記薄肉部に形成されていることを特徴とする請求項1記載の回路基板。
- 前記金属層は、前記絶縁層に接合された第一金属層と、該第一金属層に接合された第二金属層との積層構造とされ、前記第二金属層の側面部が前記第一金属層の側面よりも面方向に張り出しており、前記貫通部は、少なくとも前記第二金属層の張り出し部に形成されていることを特徴とする請求項1記載の回路基板。
- 前記貫通部は、前記金属層の表面とは反対側の開口の一部が閉塞状態とされていることを特徴とする請求項2又は3記載の回路基板。
- 請求項1から4のいずれか一項記載の前記回路基板に半導体素子が搭載されるとともに、該半導体素子を封止した状態で前記回路基板にモールド樹脂が設けられており、該モールド樹脂の一部が前記貫通部内に充填されていることを特徴とする半導体モジュール。
- 絶縁層の表面に金属層が形成されてなる回路基板を製造する方法であって、金属板の周縁部の少なくとも一部の厚さを該金属板の中央部分より小さくして薄肉部を形成するとともに、該薄肉部に両端が開口するように貫通部を厚さ方向に形成しておき、前記貫通部の両端の開口を露出させた状態で前記金属板を前記絶縁層に接合して前記金属層を形成することを特徴とする回路基板の製造方法。
- 絶縁層の一方の面に、第一金属板の少なくとも一つの側面に対して第二金属板の側面を面方向に張り出させた状態としてこれら第一金属板及び第二金属板を積層することにより、前記第二金属板と前記絶縁層との間に隙間を形成するとともに、この隙間に開口するように前記第二金属板に厚さ方向に貫通部を形成しておき、これら絶縁層、第一金属板、第二金属板を接合することにより、前記絶縁層の一方の面に、前記第一金属板及び第二金属板が積層されてなる金属層を形成することを特徴とする回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016056519A JP6607105B2 (ja) | 2016-03-22 | 2016-03-22 | 回路基板及び半導体モジュール、回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016056519A JP6607105B2 (ja) | 2016-03-22 | 2016-03-22 | 回路基板及び半導体モジュール、回路基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017174875A true JP2017174875A (ja) | 2017-09-28 |
| JP6607105B2 JP6607105B2 (ja) | 2019-11-20 |
Family
ID=59972200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016056519A Active JP6607105B2 (ja) | 2016-03-22 | 2016-03-22 | 回路基板及び半導体モジュール、回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6607105B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020087966A (ja) * | 2018-11-15 | 2020-06-04 | 富士電機株式会社 | 半導体モジュールおよびそれを用いた半導体装置 |
| WO2020217851A1 (ja) * | 2019-04-26 | 2020-10-29 | デンカ株式会社 | 電子部品モジュール、及び、窒化珪素回路基板 |
| CN112236855A (zh) * | 2018-12-10 | 2021-01-15 | 富士电机株式会社 | 半导体装置 |
| JPWO2024053084A1 (ja) * | 2022-09-09 | 2024-03-14 | ||
| JP2024097134A (ja) * | 2023-01-05 | 2024-07-18 | 三菱電機株式会社 | 半導体装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62252159A (ja) * | 1986-04-25 | 1987-11-02 | Hitachi Ltd | 半導体装置用リ−ドフレ−ム |
| JPH06177280A (ja) * | 1992-12-09 | 1994-06-24 | Fuji Electric Co Ltd | 樹脂封止形半導体装置 |
| JPH07135271A (ja) * | 1993-11-10 | 1995-05-23 | Apic Yamada Kk | 半導体装置用基板と半導体装置 |
| JP2011077286A (ja) * | 2009-09-30 | 2011-04-14 | Shindengen Electric Mfg Co Ltd | 半導体パッケージ及びその製造方法 |
| JP2015028998A (ja) * | 2013-07-30 | 2015-02-12 | 株式会社豊田自動織機 | 半導体装置 |
-
2016
- 2016-03-22 JP JP2016056519A patent/JP6607105B2/ja active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62252159A (ja) * | 1986-04-25 | 1987-11-02 | Hitachi Ltd | 半導体装置用リ−ドフレ−ム |
| JPH06177280A (ja) * | 1992-12-09 | 1994-06-24 | Fuji Electric Co Ltd | 樹脂封止形半導体装置 |
| JPH07135271A (ja) * | 1993-11-10 | 1995-05-23 | Apic Yamada Kk | 半導体装置用基板と半導体装置 |
| JP2011077286A (ja) * | 2009-09-30 | 2011-04-14 | Shindengen Electric Mfg Co Ltd | 半導体パッケージ及びその製造方法 |
| JP2015028998A (ja) * | 2013-07-30 | 2015-02-12 | 株式会社豊田自動織機 | 半導体装置 |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020087966A (ja) * | 2018-11-15 | 2020-06-04 | 富士電機株式会社 | 半導体モジュールおよびそれを用いた半導体装置 |
| JP7238353B2 (ja) | 2018-11-15 | 2023-03-14 | 富士電機株式会社 | 半導体モジュールおよびそれを用いた半導体装置 |
| CN112236855A (zh) * | 2018-12-10 | 2021-01-15 | 富士电机株式会社 | 半导体装置 |
| WO2020217851A1 (ja) * | 2019-04-26 | 2020-10-29 | デンカ株式会社 | 電子部品モジュール、及び、窒化珪素回路基板 |
| JPWO2020217851A1 (ja) * | 2019-04-26 | 2020-10-29 | ||
| CN113767467A (zh) * | 2019-04-26 | 2021-12-07 | 电化株式会社 | 电子部件模块及氮化硅电路基板 |
| KR20220005497A (ko) * | 2019-04-26 | 2022-01-13 | 덴카 주식회사 | 전자 부품 모듈, 및 질화규소 회로 기판 |
| JP7340009B2 (ja) | 2019-04-26 | 2023-09-06 | デンカ株式会社 | 電子部品モジュール、及び、窒化珪素回路基板 |
| KR102671539B1 (ko) | 2019-04-26 | 2024-05-31 | 덴카 주식회사 | 전자 부품 모듈, 및 질화규소 회로 기판 |
| JPWO2024053084A1 (ja) * | 2022-09-09 | 2024-03-14 | ||
| JP7802187B2 (ja) | 2022-09-09 | 2026-01-19 | 三菱電機株式会社 | 半導体装置 |
| JP2024097134A (ja) * | 2023-01-05 | 2024-07-18 | 三菱電機株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6607105B2 (ja) | 2019-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102300972B1 (ko) | 파워 모듈용 기판 유닛 및 파워 모듈 | |
| JP6607105B2 (ja) | 回路基板及び半導体モジュール、回路基板の製造方法 | |
| CN104603933A (zh) | 功率模块用基板及功率模块 | |
| KR102387210B1 (ko) | 히트 싱크 부착 파워 모듈용 기판 및 파워 모듈 | |
| CN106463477A (zh) | 功率模块用基板单元及功率模块 | |
| US12308339B2 (en) | Method of manufacturing a package using a clip having at least one locking recess | |
| JP2007281498A (ja) | 半導体パワーモジュール | |
| JP6201490B2 (ja) | 半導体装置 | |
| JP2008187101A (ja) | 半導体装置及び半導体装置の実装構造 | |
| JP6435711B2 (ja) | 放熱板付パワーモジュール用基板及びパワーモジュール | |
| JP6503796B2 (ja) | ヒートシンク付パワーモジュール用基板及びパワーモジュール | |
| JP6681660B2 (ja) | ヒートシンク付パワーモジュール用基板及びパワーモジュール | |
| JP5914968B2 (ja) | ヒートシンク付パワーモジュール用基板及びその製造方法 | |
| JP5669494B2 (ja) | 素子収納用パッケージ、およびこれを備えた電子装置 | |
| JP6316219B2 (ja) | パワー半導体モジュール | |
| JP5091459B2 (ja) | 高放熱型電子部品収納用パッケージの製造方法 | |
| JP2016201505A (ja) | 半導体装置 | |
| JP6118583B2 (ja) | 絶縁基板 | |
| JP5960522B2 (ja) | セラミック回路基板およびそれを用いた電子装置 | |
| JP6565735B2 (ja) | パワーモジュール用基板及びパワーモジュール並びにパワーモジュール用基板の製造方法 | |
| JP6128005B2 (ja) | 半導体装置 | |
| US20140091444A1 (en) | Semiconductor unit and method for manufacturing the same | |
| JP2014143342A (ja) | 半導体モジュール及びその製造方法 | |
| JP2015153987A (ja) | モールドパッケージ | |
| JP2014187180A (ja) | 半導体装置用接合体、パワーモジュール用基板及びパワーモジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180926 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190514 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190516 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190704 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190924 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191007 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6607105 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |