JP2017183419A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2017183419A
JP2017183419A JP2016066392A JP2016066392A JP2017183419A JP 2017183419 A JP2017183419 A JP 2017183419A JP 2016066392 A JP2016066392 A JP 2016066392A JP 2016066392 A JP2016066392 A JP 2016066392A JP 2017183419 A JP2017183419 A JP 2017183419A
Authority
JP
Japan
Prior art keywords
type
region
layer
semiconductor device
pillar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016066392A
Other languages
English (en)
Inventor
佑介 久保
Yusuke Kubo
佑介 久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2016066392A priority Critical patent/JP2017183419A/ja
Priority to US15/461,018 priority patent/US10103228B2/en
Publication of JP2017183419A publication Critical patent/JP2017183419A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/01—Manufacture or treatment
    • H10D62/051—Forming charge compensation regions, e.g. superjunctions
    • H10D62/054—Forming charge compensation regions, e.g. superjunctions by high energy implantations in bulk semiconductor bodies, e.g. forming pillars
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H10D62/107—Buried supplementary regions, e.g. buried guard rings 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/141—Anode or cathode regions of thyristors; Collector or emitter regions of gated bipolar-mode devices, e.g. of IGBTs
    • H10D62/142—Anode regions of thyristors or collector regions of gated bipolar-mode devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/834—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge further characterised by the dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/141—VDMOS having built-in components
    • H10D84/143—VDMOS having built-in components the built-in components being PN junction diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P34/00—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices
    • H10P34/40—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P34/00—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices
    • H10P34/40—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation
    • H10P34/42—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation with electromagnetic radiation, e.g. laser annealing

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)

Abstract

【課題】耐圧を確保しながら、逆回復時間ｔｒｒを短縮できるスーパージャンクション構造を有する半導体装置を提供する。【解決手段】ｎ型半導体層２と、ｎ型半導体層２の表面部に配置されたｐ型ボディ領域３と、ｐ型ボディ領域３の表面部に配置されたｎ＋型ソース領域５と、ゲート絶縁膜６を介してｐ型ボディ領域３に対向するゲート電極７と、ｐ型ボディ領域３に連なるようにｎ型半導体層２内に配置されたｐ型ピラー層４と、ｎ型半導体層２内に配置されたトラップレベル領域１０とを含み、ｐ型ピラー層４の深さ方向において、ｐ型ボディ領域３にチャネルが形成されていないオフ状態のときに電界が集中する電界集中部と、トラップレベル領域１０とが互いに異なる深さ位置に配置されている、半導体装置を提供する。【選択図】図３Ｅ

Description

本発明は、スーパージャンクション構造を有する半導体装置に関する。
たとえばインバータ回路や電源回路に使用される素子として、スーパージャンクション型のＭＯＳＦＥＴが知られている。
たとえば、特許文献１は、素子領域および外周領域に配置された第１導電型の半導体領域と、素子領域の半導体領域の内部に配置された第２導電型の複数の第１柱状領域と、外周領域の半導体領域の内部に配置された第２導電型の複数の第２柱状領域とを備える半導体装置を開示している。第１柱状領域および第２柱状領域が配置されることによって、半導体領域内に複数のｐｎ接合が形成される。このように、半導体装置は、第１導電型の柱状領域と第２導電型の柱状領域とが交互に配置されたスーパージャンクション構造を有している。
特開２０１５−７０１８５号公報
スーパージャンクション構造のＭＯＳＦＥＴにおいて、逆回復時間ｔｒｒ（Reverse Recovery Time）を短縮する目的で、基板に荷電粒子を照射することによって形成された結晶欠陥に起因するトラップレベルを形成することがある。
本発明の目的は、耐圧を確保しながら、逆回復時間ｔｒｒを短縮できるスーパージャンクション構造を有する半導体装置を提供することである。
本発明の一実施形態に係る半導体装置は、裏面側に第１導電型のドレイン領域を有する半導体層と、前記半導体層の表面部に配置された第２導電型のボディ領域と、前記ボディ領域の表面部に配置された第１導電型のソース領域と、前記ボディ領域に対向するゲート電極と、前記ボディ領域と前記ゲート電極との間のゲート絶縁膜と、前記ボディ領域に連なるように前記半導体層内に配置され、前記ボディ領域から前記半導体層の前記裏面に向かって延びた第２導電型の第１ピラー層と、前記半導体層内に配置され、トラップレベルを形成する荷電粒子を含むトラップレベル領域とを含み、前記第１ピラー層の深さ方向において、前記ボディ領域にチャネルが形成されていないオフ状態のときに電界が集中する電界集中部と、前記トラップレベル領域とが互いに異なる深さ位置に配置されている。
この構成によれば、半導体装置のソース−ドレイン間の寄生ダイオードがターンオフしたときに、半導体層内のトラップレベル領域においてドレイン領域内を移動するキャリア（電子）がトラップされることによって、デバイス内のキャリアの再結合時間を高速化できるので、逆回復時間ｔｒｒを短縮することができる。また、スーパージャンクション構造が本来的に持つ耐圧向上という特性を生かすこともできる。
また、電界集中部がトラップレベル領域と異なる深さ位置に配置されていることで、トラップレベル領域周辺にかかる電界を比較的緩和することもできる。
本発明の一実施形態に係る半導体装置では、前記電界集中部は、前記第１ピラー層の深さ方向において前記トラップレベル領域から１０μｍ以上離れて配置されていてもよい。
たとえば、Ｈｅ照射によって発生する欠陥の分布の広がりが文献値σ＝２０μｍ程度であるため、電界集中部は、当該文献値の１／２の１０μｍ以上、トラップレベル領域から離れて配置されていることが好ましい。
本発明の一実施形態に係る半導体装置では、前記電界集中部は、前記第１ピラー層の深さ方向において前記トラップレベル領域よりも浅い位置に配置されていてもよい。
本発明の一実施形態に係る半導体装置では、前記第１ピラー層は、その深さ方向途中部に前記半導体層の一部からなる分断領域を介在させることによって上下に分断されており、前記電界集中部は、前記分断領域に配置されていてもよい。
本発明の一実施形態に係る半導体装置では、前記第１ピラー層は、前記半導体層の表面に沿って配列された複数の前記第１ピラー層を含み、前記半導体層には、前記複数の第１ピラー層の間に第１導電型の第２ピラー層が配置されており、前記第１ピラー層と前記第２ピラー層とのチャージバランスが確保されていてもよい。
ここで、チャージバランスとは、スーパージャンクション構造で高耐圧を実現するためには、第１ピラー層と第２ピラー層の電荷（シート濃度）が等しいという前提条件がある。不純物濃度がばらついて電荷が等しくなくなるすなわちチャージアンバランスが発生すると、平坦な電界分布ではなくなり、耐圧が低下してしまう。チャージバランスを確保することで、スーパージャンクション構造が本来的に持つ耐圧向上という特性を生かしながら、上記した逆回復時間ｔｒｒの短縮という効果を達成することができる。
このようなチャージバランスの確保は、たとえば、ｎ型半導体のエピタキシャル成長時の濃度と、ｐ型ピラー層の濃度とを調節することによって行われる。たとえば、分断領域のｎ型不純物濃度は他の層に比べて薄いｎ型不純物濃度を持つように調整される。このようにすることで、ドリフト層（ｎ型半導体層）が完全に空乏化した際、すなわち空乏層がｐ型ピラー層の下端まで伸びている際に空乏層内のチャージのバランスが取れるように調整される。
本発明の一実施形態に係る半導体装置では、前記第１ピラー層は、２μｍ〜６μｍの幅、および３×１０１５ｃｍ−３〜８×１０１５ｃｍ−３の不純物濃度を有し、前記第２ピラー層は、２μｍ〜１０μｍの幅、および１×１０１５ｃｍ−３〜３×１０１５ｃｍ−３の不純物濃度を有していてもよい。
本発明の一実施形態に係る半導体装置では、前記荷電粒子は、プロトン、重水素、３Ｈｅ＋＋、４Ｈｅ＋＋のいずれかを含んでいてもよい。
本発明の一実施形態に係る半導体装置では、前記第１ピラー層は、ストライプ状に形成されていてもよい。
本発明の一実施形態に係る半導体装置は、前記半導体層の前記裏面に選択的に配置された第２導電型のコレクタ領域をさらに含んでいてもよい。
この構成によれば、コレクタ領域からドレイン領域に電子もしくは正孔が注入されるので、ドレイン領域で伝導度変調を発生させることができる。その結果、高電流域では、ＩＧＢＴを動作させたときに描かれる電流波形に沿って電流を上昇させることができる。すなわち、低電流域でのセット効率に優れるＭＯＳＦＥＴの特性と、高電圧域において伝導度変調を発生させることができるＩＧＢＴの特性とを併せ持つ半導体装置を提供することができる。
本発明の一実施形態に係る半導体装置では、前記ゲート電極は、プレーナゲート型のゲート電極を含んでいてもよい。
本発明の一実施形態に係る半導体装置では、前記ゲート電極は、トレンチゲート型のゲート電極を含んでいてもよい。
図１は、本発明の一実施形態に係る半導体装置の模式的な平面図である。 図２は、図１のII−II切断面における断面図である。 図３Ａは、ｎ型半導体層における電界集中部とトラップレベル領域との位置関係を示す図である。 図３Ｂは、ｎ型半導体層における電界集中部とトラップレベル領域との位置関係を示す図である。 図３Ｃは、ｎ型半導体層における電界集中部とトラップレベル領域との位置関係を示す図である。 図３Ｄは、ｎ型半導体層における電界集中部とトラップレベル領域との位置関係を示す図である。 図３Ｅは、ｎ型半導体層における電界集中部とトラップレベル領域との位置関係を示す図である。 図３Ｆは、ｎ型半導体層における電界集中部とトラップレベル領域との位置関係を示す図である。 図３Ｇは、ｎ型半導体層における電界集中部とトラップレベル領域との位置関係を示す図である。 図３Ｈは、ｎ型半導体層における電界集中部とトラップレベル領域との位置関係を示す図である。 図４Ａは、図３Ａ〜図３Ｅの条件のときの電流の逆回復特性を示す波形である。 図４Ｂは、図４Ａの破線IVBで囲まれた領域の拡大図である。 図５Ａは、図３Ａ〜図３Ｅの条件のときの電流の逆回復特性を示す波形である。 図５Ｂは、図５Ａの破線VBで囲まれた領域の拡大図である。 図６Ａは、図１および図２の半導体装置の製造工程の一部を示す図である。 図６Ｂは、図６Ａの次の工程を示す図である。 図６Ｃは、図６Ｂの次の工程を示す図である。 図６Ｄは、図６Ｃの次の工程を示す図である。 図７は、本発明の他の実施形態に係る半導体装置の模式的な平面図である。 図８は、図７のVIII−VIII切断面における断面図である。 図９Ａは、図７および図８の半導体装置の製造工程の一部を示す図である。 図９Ｂは、図９Ａの次の工程を示す図である。 図９Ｃは、図９Ｂの次の工程を示す図である。 図９Ｄは、図９Ｃの次の工程を示す図である。 図９Ｅは、図９Ｄの次の工程を示す図である。 図９Ｆは、図９Ｅの次の工程を示す図である。 図９Ｇは、図９Ｆの次の工程を示す図である。 図９Ｈは、図９Ｇの次の工程を示す図である。 本発明の他の実施形態に係る半導体装置の模式的な断面図である。
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、本発明の一実施形態に係る半導体装置１の模式的な平面図である。図２は、図１のII−II切断面における断面図である。なお、図１では、説明に必要な構成のみを示しており、たとえばｎ＋型ソース領域５、ソース電極８等の図示を省略している。
半導体装置１は、スーパージャンクション構造を有するｎチャンネル型ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である。
半導体装置１は、ｎ型半導体層２と、ｐ型ボディ領域３と、本発明の第１ピラー層の一例としてのｐ型ピラー層４と、ｎ＋型ソース領域５と、ゲート絶縁膜６と、ゲート電極７と、ソース電極８と、ドレイン電極９と、トラップレベル領域１０とを含む。ゲート電極７上には、層間絶縁膜１１が配置されている。
ｎ型半導体層２は、たとえば、本発明のドレイン領域の一例としてのｎ＋型基板１２と、当該ｎ＋型基板１２上に半導体結晶を成長させることによって形成されたｎ−型エピタキシャル層１３とを含んでいてもよい。
ｎ＋型基板１２およびｎ−型エピタキシャル層１３は、この実施形態ではシリコン（Ｓｉ）からなる。ｎ＋型基板１２に関して、その厚さは１５０μｍ〜１８０μｍ程度であってもよいし、そのｎ型不純物濃度は１×１０１８ｃｍ−３〜３×１０１８ｃｍ−３程度であってもよい。一方、ｎ−型エピタキシャル層１３に関して、その厚さは５０μｍ〜９０μｍ程度であってもよいし、そのｎ型不純物濃度は１×１０１５ｃｍ−３〜２×１０１５ｃｍ−３程度であってもよい。なお、ｎ＋型基板１２およびｎ−型エピタキシャル層１３に含有されるｎ型不純物としては、Ｐ（リン）、Ａｓ（ヒ素）、ＳＢ（アンチモン）等を適用できる。
ｐ型ボディ領域３およびｐ型ピラー層４は、ｐ型不純物が注入された不純物領域である。より具体的には、ｎ−型エピタキシャル層１３に対してｐ型不純物をイオン注入（インプラ）することによって形成された不純物領域であってもよい。ｐ型ボディ領域３およびｐ型ピラー層４に含有されるｐ型不純物としては、Ｂ（ホウ素）、Ａｌ（アルミニウム）、Ｇａ（ガリウム）等を適用できる。
ｐ型ボディ領域３は、図１に示すように、ｎ−型エピタキシャル層１３の表面の法線方向から見た平面視（以下、単に「平面視」とする）において周期的に離散配置された複数の領域において、ｎ−型エピタキシャル層１３の表面部に選択的に形成されている。この実施形態では、複数のｐ型ボディ領域３は、互いに平行なストライプ状に形成されている。個々のｐ型ボディ領域３およびその周囲のｎ−型エピタキシャル層１３を含む領域は、セル１４を形成している。すなわち、この半導体装置１は、図１のレイアウトでは、平面視においてストライプ状に配列された多数（複数）のセル１４を有している。
ｐ型ピラー層４は、平面視において、各セル１４のｐ型ボディ領域３の内方の領域に形成されている。より具体的には、この実施形態では、ｐ型ピラー層４は、平面視において、ｐ型ボディ領域３の幅方向中央の領域においてストライプ状に形成されている。これにより、ｎ−型エピタキシャル層１３には、ｐ型ピラー層４と共に、隣り合うｐ型ピラー層４で挟まれたｎ−型エピタキシャル層１３の部分からなる本発明の第２ピラー層の一例としてのｎ−型ピラー層１５が配置されている。
より具体的には、ｐ型ピラー層４は、２μｍ〜６μｍの幅、および３×１０１５ｃｍ−３〜８×１０１５ｃｍ−３の不純物濃度を有していてもよい。また、ｎ−型ピラー層１５は、２μｍ〜１０μｍの幅、および１×１０１５ｃｍ−３〜３×１０１５ｃｍ−３の不純物濃度を有していてもよい。
ｐ型ピラー層４は、ｐ型ボディ領域３に連なるように形成されており、ｎ−型エピタキシャル層１３において、ｐ型ボディ領域３よりも深い位置までｎ＋型基板１２に向かって延びている。したがって、ｐ型ピラー層４は、隣り合うｐ型ボディ領域３との間に連続性を持って配列されている。ｐ型ピラー層４のピッチＰ１は、たとえば、５μｍ〜２０μｍである。ここで、ピッチＰ１とは、一対のｐ型ピラー層４およびｎ−型ピラー層１５を一つの繰り返し単位とし、当該繰り返し単位のｎ−型エピタキシャル層１３の表面に沿う方向の長さのことである。この実施形態では、ｐ型ピラー層４が各ｐ型ボディ領域３の幅方向中央に配置されていることから、ピッチＰ１はセル１４のピッチ（セルピッチ）に一致している。
ｐ型ピラー層４は、その深さ方向途中部にｎ−型エピタキシャル層１３の一部からなる分断領域１６を介在させることによって上下に分断されていてもよい。ｐ型ピラー層４は、分断領域１６によって隔てられた上側ピラー層１７および下側ピラー層１８を含んでいてもよい。
各ピラー層１７，１８のｎ−型エピタキシャル層１３の深さ方向に沿う側面は、当該方向に沿って周期的に起伏した凹凸面となっている。この凹凸の数は、通常、後述するｎ型半導体層２３，２４（図３Ａ）の段数とほぼ一致するが、図２では明瞭化のために前記段数より少ない凹凸を表している。
上側ピラー層１７は、ｐ型ボディ領域３と一体をなしていて、ｐ型ボディ領域３と共にｎ−型エピタキシャル層１３との界面（ｐｎ接合面）に寄生ダイオード１９を形成している。一方、下側ピラー層１８は、ｐ型ボディ領域３とは分断領域１６によって分離されていて、電気的にフローティングされている。
ｎ＋型ソース領域５は、平面視において各セル１４のｐ型ボディ領域３の内方領域に形成されている。ｎ＋型ソース領域５は、当該領域において、ｐ型ボディ領域３の表面部に選択的に形成されている。ｎ＋型ソース領域５は、ｐ型ボディ領域３にｎ型不純物を選択的にイオン注入することによって形成されてもよい。ｎ型不純物の例は、前述のとおりである。ｎ＋型ソース領域５は、ｐ型ボディ領域３の周縁（ｐ型ボディ領域３とｎ−型エピタキシャル層１３との界面）から所定距離だけ内側に位置するようにｐ型ボディ領域３内に形成されている。これにより、ｎ−型エピタキシャル層１３およびｐ型ボディ領域３等を含むｎ型半導体層２の表層領域において、ｎ＋型ソース領域５とｎ−型エピタキシャル層１３との間には、ｐ型ボディ領域３の表面部が介在し、この介在している表面部がチャネル領域２０を提供する。
この実施形態では、ｎ＋型ソース領域５は、平面視ストライプ状に形成されており、ｐ型ピラー層４の側面よりも外側の領域に形成されている。チャネル領域２０は、ｎ＋型ソース領域５の形状に応じて、ストライプ状の形状を有している。
ゲート絶縁膜６は、たとえば、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜、ハフニウム酸化膜、アルミナ膜、タンタル酸化膜等からなっていてもよい。ゲート絶縁膜６は、少なくともチャネル領域２０におけるｐ型ボディ領域３の表面を覆うように形成されている。この実施形態では、ゲート絶縁膜６は、ｎ＋型ソース領域５の一部、チャネル領域２０、およびｎ−型エピタキシャル層１３の表面を覆うように形成されている。より端的には、ゲート絶縁膜６は、各セル１４のｐ型ボディ領域３の中央領域およびこの領域に連なるｎ＋型ソース領域５の内縁領域に開口を有するパターンで形成されている。
ゲート電極７は、ゲート絶縁膜６を介してチャネル領域２０に対向するように形成されている。ゲート電極７は、たとえば、不純物を注入して低抵抗化したポリシリコンからなっていてもよい。この実施形態では、ゲート電極７は、ゲート絶縁膜６とほぼ同じパターンに形成されており、ゲート絶縁膜６の表面を覆っている。すなわち、ゲート電極７は、ｎ＋型ソース領域５の一部、チャネル領域２０、およびｎ−型エピタキシャル層１３の表面の上方に配置されている。より端的には、ゲート電極７は、各セル１４のｐ型ボディ領域３の中央領域およびこの領域に連なるｎ＋型ソース領域５の内縁領域に開口を有するパターンで形成されている。すなわち、ゲート電極７は、複数のセル１４を共通に制御するように形成されている。これにより、プレーナゲート構造が構成されている。
層間絶縁膜１１は、たとえば、シリコン酸化膜、シリコン窒化膜、ＴＥＯＳ（テトラエトキシシラン）等の絶縁材料からなる。層間絶縁膜１１は、ゲート電極７を覆い、各セル１４のｐ型ボディ領域３の中央領域およびこの領域に連なるｎ＋型ソース領域５の内縁領域にコンタクト孔２１を有するパターンで形成されている。
ソース電極８は、アルミニウムその他の金属からなる。ソース電極８は、層間絶縁膜１１の表面を覆い、かつ各セル１４のコンタクト孔２１に埋め込まれるように形成されている。これにより、ソース電極８は、ｎ＋型ソース領域５にオーミック接続されている。したがって、ソース電極８は、複数のセル１４に並列に接続されており、複数のセル１４に流れる全電流が流れるように構成されている。また、ソース電極８は、コンタクト孔２１を介して各セル１４のｐ型ボディ領域３にオーミック接続されており、ｐ型ボディ領域３の電位を安定化する。
ドレイン電極９は、アルミニウムその他の金属からなる。ドレイン電極９は、ｎ＋型基板１２の裏面に接するように形成されている。これにより、ドレイン電極９は、複数のセル１４に並列に接続されており、複数のセル１４に流れる全電流が流れるように構成されている。
ドレイン電極９を高電位側、ソース電極８を低電位側として、ソース電極８およびドレイン電極９の間に直流電源を接続すると、寄生ダイオード１９には逆バイアスが与えられる。このとき、ゲート電極７に所定の閾値電圧よりも低い制御電圧が与えられていると、ドレイン−ソース間には電流経路が形成されない。すなわち、半導体装置１は、オフ状態となる。一方、ゲート電極７に閾値電圧以上の制御電圧を与えると、チャネル領域２０の表面に電子が引き寄せられて反転層（チャネル）が形成される。これにより、ｎ＋型ソース領域５とｎ−型エピタキシャル層１３との間が導通する。すなわち、ソース電極８から、ｎ＋型ソース領域５、チャネル領域２０の反転層、ｎ−型エピタキシャル層１３を順に通って、ドレイン電極９に至る電流経路が形成される。すなわち、半導体装置１は、オン状態となる。
電動モータ等の誘導性負荷を駆動するインバータ回路に半導体装置１が適用されるとき、ソース電極８がドレイン電極９よりも高電位となって、寄生ダイオード１９がオンし、この寄生ダイオード１９を通って電流が流れる場合がある。その後、ソース電極８がドレイン電極９よりも低電位となると、寄生ダイオード１９は、逆バイアス状態となって、ターンオフする。このターンオフ時には、寄生ダイオード１９のｐｎ接合部から空乏層が広がり、ｐ型ボディ領域３およびｐ型ピラー層４内のキャリア（正孔）がソース電極８側に移動し、ｎ−型エピタキシャル層１３内のキャリア（電子）がドレイン電極９側へと移動する。
このキャリアの移動によって、寄生ダイオード１９がオン状態のときとは逆方向への電流が流れる。この電流は、逆回復電流とよばれる。逆回復電流は、一旦増加し、その後に減少する。ダイオードの順方向電流が零となってから、逆回復電流の大きさがその最大値の１０％にまで減少するまでの時間は逆回復時間と呼ばれる。逆回復電流の変化（dir/dt）が大きいときは、電流が零に収束するまでに振動（リンギング）が生じる場合がある。このような逆回復特性は、ハードリカバリと呼ばれ、ノイズや誤動作の原因となる。
トラップレベル領域１０は、逆回復時間の短縮に寄与する。トラップレベル領域１０は、ｎ型半導体層２の裏面側から荷電粒子を照射することによって形成された領域である。トラップレベル領域１０には、キャリアをトラップして再結合させることによって消失させる再結合中心が多く存在している。これにより、寄生ダイオード１９がターンオフするときにキャリアを速やかに消失させることができるから、逆回復時間および逆回復電流を低減できる。
トラップレベル領域１０は、ｎ−型エピタキシャル層１３内において、ｎ−型エピタキシャル層１３の裏面から予め設定された深さ位置に薄く（たとえば１μｍ〜３μｍ程度の厚さで）広がるように局所的に形成されている。
トラップレベル領域１０の形成には、プロトン、重水素、３Ｈｅ＋＋、４Ｈｅ＋＋等の荷電粒子の照射を適用することができる。なかでも、質量の大きなヘリウム原子核（３Ｈｅ＋＋、または４Ｈｅ＋＋）は、再結合中心の厚さ方向の分布域を狭くすることができ、厚さ方向に関して狭い範囲に再結合中心を局所的に分布させることができるので、好ましい。
また、この半導体装置１では、ｐ型ピラー層４が上下に分断されていて、下側ピラー層１８はｐ型ボディ領域３に対して電気的にフローティングされている。したがって、寄生ダイオード１９の動作に当該下側ピラー層１８が寄与しないので、逆回復現象の際の急峻な空乏層の広がりが抑制される。これにより、ドレイン電極９に向かう空乏層の広がりが抑制され、それによって、寄生ダイオード１９がターンオフするときに空乏層が広がる速さが抑制される。これにより、逆回復電流の変化速度（dir/dt）が小さくなるので、リカバリ特性が改善される。
図３Ａ〜図３Ｈは、それぞれ、ｎ型半導体層２における電界集中部とトラップレベル領域１０との位置関係を示す図である。
本願発明者は、ｎ型半導体層２における電界集中部とトラップレベル領域１０との位置関係について、条件をいくつかのパターンに動かしてシミュレーションを行い、どのような条件のときに電界集中部とトラップレベル領域１０との位置が離れ、または近くなるのかを検証した。つまり、下記の条件等を入力してシミュレーションすることによって、半導体装置を実際に製造したときに電界集中部がどの位置になるか判定することができる。結果を図３Ａ〜図３Ｈに示す。図３Ａ〜図３Ｈでは、半導体装置１の構造（要部）の横側に、ｎ型半導体層２の深さ方向における電界強度をグラフで示しており、符号２５は電界強度が集中している電界集中部を示す。図３Ａ〜図３Ｈの各図の条件は次の通りである。
図３Ａ：ピラー分断なし
図３Ｂ：ピラー分断なし
図３Ｃ：ピラー分断なし
図３Ｄ：ピラー分断あり（下から３段目）
図３Ｅ：ピラー分断あり（下から７段目）
図３Ｆ：ピラー分断あり（下から３段目）
図３Ｇ：ピラー分断あり（下から７段目）
図３Ｈ：ピラー分断あり（下から７段目）
図３Ａ〜図３Ｈの結果、条件を動かすことによって、図３Ｃ、図３Ｄ、図３Ｅ、図３Ｇおよび図３Ｈにおいて、ｎ型半導体層２における電界集中部２５とトラップレベル領域１０とを互いに異なる深さ位置に配置することができた。たとえば、図３Ｄおよび図３Ｅでは、トラップレベル領域１０がｐ型ピラー層４の底部の近傍に配置されている一方、電界集中部２５は、それぞれ、ｐ型ピラー層４の分断領域１６の深さ位置に配置されている。また、図３Ｇおよび図３Ｈでは、電界集中部２５が分断領域１６の深さ位置ではないが、トラップレベル領域１０よりも浅い位置に配置されていることで、電界集中部２５とトラップレベル領域１０とを離すことができている。
さらに、図３Ａ〜図３Ｈのうち、図３Ａ〜図３Ｅについては逆回復特性についても検証した。結果を図４Ａ、図４Ｂ、図５Ａおよび図５Ｂに示す。これらの図によれば、電界集中の緩和効果が見込まれた図３Ｃ、図３Ｄおよび図３Ｅのすべてにおいて、トラップレベル領域１０が形成されていない図３Ａの構造に比べて逆回復時間ｔｒｒ（図４Ａでは、３Ｅのｔｒｒのみ示している）を短縮でき、その他の逆回復特性も改善（逆回復電流の低減、逆回復電圧の低減、逆回復電流のリンギングの低減等）できていることがわかった。すなわち、少なくとも図３Ｃ、図３Ｄおよび図３Ｅの構成であれば、スーパージャンクション構造の半導体装置１の逆回復特性を改善できることが分かった。
次に、半導体装置１の製造方法について説明する。
図６Ａ〜図６Ｄは、半導体装置１の製造方法を工程順に示す図である。
半導体装置１を製造するには、たとえば図６Ａに示すように、ｎ＋型基板１２上に、ｎ型の初期ベース層２２が形成される。エピタキシャル成長の条件は、たとえば、１Ω・ｃｍ〜１０Ω・ｃｍ、厚さ５μｍ〜２０μｍである。
次に、図６Ｂに示すように、初期ベース層２２の上に、ｐ型ピラー層４を形成すべき位置にｐ型不純物を選択的に注入（Ｂイオンを５０ｋｅＶ、５．３×１０１３ｃｍ−２、０度で注入）しながら１Ω・ｃｍ〜１０Ω・ｃｍ／２μｍ〜１０μｍの薄いｎ型半導体層２３を形成する工程を繰り返すマルチエピタキシャル成長によって、複数層のｎ型半導体層２３を積層させる。その後、ｎ型半導体層２３と同じ抵抗および厚さ（１Ω・ｃｍ〜１０Ω・ｃｍ／２μｍ〜１０μｍ）のｎ型半導体層２４を、ｐ型不純物を注入しないで一段成長させる。次に、再びｎ型半導体層２３をマルチエピタキシャル成長させる。これにより、複数枚のｎ型半導体層２３，２４と初期ベース層２２とが一体化されてｎ−型エピタキシャル層１３が形成される。
次に、図３Ｃに示すように、アニール処理（１０００℃〜１２００℃）を行うことによって、複数層のｎ型半導体層２３，２４のｐ型不純物をドライブ拡散させる。これにより、途中で分断されたｐ型ピラー層４が形成される。すなわち、ｎ型半導体層２４よりも下側のｎ型半導体層２３内のｐ型不純物が拡散によって下側ピラー層１８を提供し、ｎ型半導体層２４よりも上側のｎ型半導体層２３内のｐ型不純物が拡散によって上側ピラー層１７を提供し、これらの間のｎ型半導体層２４の位置に分断領域１６を提供する。
次に、ｎ−型エピタキシャル層１３の表面部に選択的に比較的低いエネルギでｐ型不純物が注入（Ｂイオンを５０ｋｅＶ、５．０×１０１５ｃｍ−２、７度で注入）されて、ｐ型ボディ領域３が形成される。また、平面視においてｐ型ボディ領域３内においてｐ型ボディ領域３の外周縁から所定距離だけ内方に後退した位置に外縁部を有する所定幅の環状領域にｎ型不純物が選択的に注入（Ｐイオンを１３０ｋｅＶ、２．０×１０１５ｃｍ−２、７度で注入）され、これにより、ｎ＋型ソース領域５が形成される。
次に、ｎ−型エピタキシャル層１３およびｐ型ボディ領域３の表面（半導体結晶の表面）を覆うように、ゲート絶縁膜６が形成される。このゲート絶縁膜６は、半導体結晶表面の熱酸化によって形成されてもよい。さらに、ゲート絶縁膜６上に、ゲート電極７が形成される。ゲート電極７の形成は、たとえば、不純物を添加して低抵抗化したポリシリコン膜を全表面に形成し、その後、そのポリシリコン膜をフォトリソグラフィによって選択的にエッチングすることによって行ってもよい。このエッチングのときには、ゲート絶縁膜６を同時にパターニングして、ゲート電極７およびゲート絶縁膜６を同一パターンに形成してもよい。さらに、ゲート電極７を覆うように、層間絶縁膜１１（たとえば、１００００Å厚）が形成され、この層間絶縁膜１１に、フォトリソグラフィによって、コンタクト孔２１が形成される。次に、層間絶縁膜１１上に、ソース電極８が形成され、必要に応じて、合金化によるオーミック接合形成のための熱処理が行われる。この後、図示しない表面保護膜（たとえば、１６０００Å厚）が形成され、その表面保護膜に、ソース電極８の一部をパッドとして露出させるパッド開口が形成される。
次に、図６Ｄに示すように、ｎ型半導体層２の裏面から、荷電粒子照射が行われる。このときに照射される荷電粒子としては、たとえばプロトン、重水素、３Ｈｅ＋＋、４Ｈｅ＋＋が用いられる。その後、低温の熱処理（低温アニール）が行われる。これにより、照射された荷電粒子が活性化する。荷電粒子としてヘリウム原子核（３Ｈｅ＋＋または４Ｈｅ＋＋）を選択した場合には、たとえば、３２０℃〜３８０℃（たとえば３５０℃）で３０分〜１２０分程度（たとえば６０分）の熱処理によって活性化できる。
こうして、トラップレベル領域１０が形成される。荷電粒子を照射するときのエネルギを大きくすれば荷電粒子の飛程が長くなるから、ｎ型半導体層２の裏面から遠い位置にトラップレベル領域１０が形成され、そのエネルギを小さくすれば荷電粒子の飛程が短くなるから、ｎ型半導体層２の裏面から近い位置にトラップレベル領域１０が形成される。したがって、トラップレベル領域１０の配置に応じて、荷電粒子の照射エネルギが設定される。
この後、ｎ＋型基板１２の裏面にドレイン電極９が形成され、必要に応じて、合金化によるオーミック接合形成のための熱処理が行われる。
以上の工程を経て、図１および図２の半導体装置１を得ることができる。
図７は、本発明の他の実施形態に係る半導体装置３１の模式的な平面図である。図８は、図７のVIII−VIII切断面における断面図である。図７および図８において、前述の図１および図２に示された各部と対応する部分には同一の参照符号を付して示し、その説明を省略する。
半導体装置３１は、ｎ＋型基板１２が省略されている点が、前述の半導体装置１と異なっている。より具体的には、半導体装置３１は、ドレイン電極９のコンタクトをとるための層として、ｎ＋型基板１２に代えて、本発明のドレイン領域の一例としてのｎ＋型コンタクト領域３２を有している。
ｎ＋型コンタクト領域３２は、ｎ−型エピタキシャル層１３の裏面全体にわたって形成されている。ｎ＋型コンタクト領域３２は、ｐ型ピラー層４の底部に対して間隔が空くような深さで形成されている。これにより、ｐ型ピラー層４とｎ＋型コンタクト領域３２との間には、ｎ−型エピタキシャル層１３が介在している。
また、半導体装置３１は、ｎ＋型コンタクト領域３２の裏面部に選択的にｐ＋型コレクタ領域３３を有している点において、前述の半導体装置１と異なっている。
ｐ＋型コレクタ領域３３は、ｎ−型エピタキシャル層１３の裏面に選択的に形成され、当該裏面に沿って連続性を持って複数配列されている。この実施形態では、ｐ＋型コレクタ領域３３は、図７にクロスハッチングで明示するように平面視においてｐ型ピラー層４に平行なストライプ状に形成されている。これにより、ｎ−型エピタキシャル層１３の裏面には、ｐ＋型コレクタ領域３３と、隣り合うｐ＋型コレクタ領域３３間のｎ＋型コンタクト領域３２とがストライプ状に交互に露出することとなる。
ｐ＋型コレクタ領域３３のピッチＰ２は、ｐ型ピラー層４のピッチＰ１よりも大きくてもよい。これにより、半導体装置１は、ｎ−型エピタキシャル層１３の厚さ方向において、ｐ＋型コレクタ領域３３に対向するｐ型ピラー層４と、ｐ＋型コレクタ領域３３に対向せずに、隣り合うｐ＋型コレクタ領域３３の間のｎ型部分に対向するｐ型ピラー層４とを選択的に有することとなる。
さらにｐ＋型コレクタ領域３３の構成について説明を加えると、ｐ＋型コレクタ領域３３の不純物濃度は、１×１０１７ｃｍ−３〜１×１０２２ｃｍ−３である。また、ｐ＋型コレクタ領域３３は、ｎ−型エピタキシャル層１３の裏面からｎ＋型コンタクト領域３２を厚さ方向に貫通してｎ−型エピタキシャル層１３に達するように形成されており、ｎ−型エピタキシャル層１３の裏面から０．２μｍ〜３μｍの深さを有している。また、ｐ＋型コレクタ領域３３の幅は、５μｍ〜２００μｍである。
そして、この半導体装置３１によれば、ｎ−型エピタキシャル層１３の裏面に複数のｐ＋型コレクタ領域３３が選択的に形成されているので、当該裏面にはｎ−型エピタキシャル層１３とｐ＋型コレクタ領域３３の両方が露出することとなる。これにより、ｎ−型エピタキシャル層１３の裏面に、当該露出したｎ−型エピタキシャル層１３およびｐ＋型コレクタ領域３３の両方に接するようにドレイン電極９を形成することによって、低電流域でのセット効率に優れるＭＯＳＦＥＴの特性と、高電圧域において伝導度変調を発生させることができるＩＧＢＴの特性とを併せ持つ半導体装置３１を提供することができる。むろん、前述の半導体装置１と同様の作用効果を実現することもできる。
図９Ａ〜図９Ｈは、半導体装置３１の製造工程の一部を工程順に示す図である。図９Ａ〜図９Ｈにおいて、前述の図６Ａ〜図６Ｄに示された各部と対応する部分には同一の参照符号を付して示し、その説明を省略する。
半導体装置３１を製造するには、たとえば図９Ａに示すように、基板３４上に、ｎ型不純物を注入しながら行うエピタキシャル成長によって、初期ベース層２２が形成される。基板３４としては、ｎ型シリコン基板を採用することができるが、この基板３４は後の工程で除去するものであるので、高品質なものである必要はなく、安価な基板を使用することができる。
次に、図９Ｂに示すように、初期ベース層２２の上に、複数層のｎ型半導体層２３、単層のｎ型半導体層２４および複数のｎ型半導体層２３を順にエピタキシャル成長させる。
次に、図９Ｃに示すように、アニール処理（１０００℃〜１２００℃）を行うことによって、複数層のｎ型半導体層２３，２４のｐ型不純物をドライブ拡散させる。これにより、途中で分断されたｐ型ピラー層４が形成される。次に、前述と同様の方法によって、ｐ型ボディ領域３、ｎ＋型ソース領域５、ゲート絶縁膜６、ゲート電極７、層間絶縁膜１１およびソース電極８が形成される。
次に、図９Ｄに示すように、たとえばグラインダを用いて基板３４を裏面側から研削する。この研削は、たとえば、基板３４を完全に除去してｎ−型エピタキシャル層１３の裏面が露出した後、ｐ型ピラー層４の直下のｎ−型エピタキシャル層１３が一定の厚さで残るように行ってもよい。研削後、ｎ−型エピタキシャル層１３の裏面をスピンエッチングすることによって裏面を鏡面に仕上げる。
このように、製造工程の途中までｎ−型エピタキシャル層１３が基板３４に支持されているので、ｎ−型エピタキシャル層１３の搬送・ハンドリングを行い易くすることができる。また、基板３４の研削に続けてｎ−型エピタキシャル層１３の研削を連続して実行することができるので、ｐ型ピラー層４の直下のｎ−型エピタキシャル層１３の厚さを簡単に調節することができる。
次に、図９Ｅに示すように、ｎ−型エピタキシャル層１３の裏面から、荷電粒子照射が行われる。その後、低温の熱処理（低温アニール）が行われる。これにより、照射された荷電粒子が活性化する。こうして、トラップレベル領域１０が形成される。
次に、図９Ｆに示すように、ｎ−型エピタキシャル層１３の裏面へ向かってｎ型不純物を全面に注入（Ａｓイオンを３０ｋｅＶ、１．０×１０１５ｃｍ−２、０度で注入）し、アニール処理することによって、ｎ＋型コンタクト領域３２が形成される。
次に、図９Ｇに示すように、ｎ−型エピタキシャル層１３の裏面を選択的に露出させるフォトレジスト３５が形成される。そして、このフォトレジスト３５を介して、まずＢイオンを１００ｋｅＶ、１．０×１０１５ｃｍ−２、７度の傾斜角度で注入する。続けて、Ｂイオンを注入する工程よりも小さなエネルギ、具体的には、３０ｋｅＶ、１．０×１０１５ｃｍ−２、７度（同じ傾斜角度）でＢＦ２イオンを注入する。この際、ＢイオンおよびＢＦ２イオンをｎ−型エピタキシャル層１３の裏面に対して垂直ではなく、所定の傾斜角度を持たせて斜め注入することによって、イオンがｎ−型エピタキシャル層１３の深くまで入っていくチャネリングを防止することができる。この後、フォトレジスト３５を、たとえばアッシングによって除去する。
次に、図９Ｈに示すように、ｎ−型エピタキシャル層１３をレーザアニール処理することによって、前工程で注入したＢイオンおよびＢＦ２イオンを活性化させる。これにより、ｎ＋型コンタクト領域３２の一部の導電型がｎ型からｐ型へと反転して、ｐ＋型コレクタ領域３３が形成される。
このとき、高温（たとえば１５００℃程度）のアニール処理を実行しないので、ソース電極８の溶融を防止することができる。つまり、ソース電極８などの高温環境下で溶融し易い金属系の部分を、このアニール処理に先立って作製することができる。そのため、ｎ−型エピタキシャル層１３の表面側の構造の大部分もしくは全てを、当該アニール処理を行う前に作製することができる。その結果、ｎ−型エピタキシャル層１３の表裏面を何度も逆にしなくて済むので、製造効率を向上させることができる。
この後、ｎ−型エピタキシャル層１３の裏面にドレイン電極９が形成され、必要に応じて、合金化によるオーミック接合形成のための熱処理が行われる。
以上の工程を経て、図７および図８の半導体装置３１を得ることができる。
以上、本発明の実施形態について説明したが、本発明は、さらに他の形態で実施することもできる。
たとえば、図１０に示す半導体装置４１のように、トレンチゲート構造を有していてもよい。具体的には、ｎ型半導体層２の表面からｎ＋型ソース領域５およびｐ型ボディ領域３を貫通するゲートトレンチ４２が形成され、当該ゲートトレンチ４２に、ゲート絶縁膜４３を介してゲート電極４４が充填されたトレンチゲート構造を有していてもよい。
また、半導体装置１，３１，４１の各半導体部分の導電型を反転した構成が採用されてもよい。たとえば、半導体装置１において、ｐ型の部分がｎ型であり、ｎ型の部分がｐ型であってもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
１ 半導体装置
２ ｎ型半導体層
３ ｐ型ボディ領域
４ ｐ型ピラー層
５ ｎ＋型ソース領域
６ ゲート絶縁膜
７ ゲート電極
１０ トラップレベル領域
１２ ｎ＋型基板
１３ ｎ−型エピタキシャル層
１５ ｎ−型ピラー層
１６ 分断領域
２５ 電界集中部
３１ 半導体装置
３２ ｎ＋型コンタクト領域
３３ ｐ＋型コレクタ領域
４１ 半導体装置
４２ ゲートトレンチ
４３ ゲート絶縁膜
４４ ゲート電極

Claims (11)

  1. 裏面側に第１導電型のドレイン領域を有する半導体層と、
    前記半導体層の表面部に配置された第２導電型のボディ領域と、
    前記ボディ領域の表面部に配置された第１導電型のソース領域と、
    前記ボディ領域に対向するゲート電極と、
    前記ボディ領域と前記ゲート電極との間のゲート絶縁膜と、
    前記ボディ領域に連なるように前記半導体層内に配置され、前記ボディ領域から前記半導体層の前記裏面に向かって延びた第２導電型の第１ピラー層と、
    前記半導体層内に配置され、トラップレベルを形成する荷電粒子を含むトラップレベル領域とを含み、
    前記第１ピラー層の深さ方向において、前記ボディ領域にチャネルが形成されていないオフ状態のときに電界が集中する電界集中部と、前記トラップレベル領域とが互いに異なる深さ位置に配置されている、半導体装置。
  2. 前記電界集中部は、前記第１ピラー層の深さ方向において前記トラップレベル領域から１０μｍ以上離れて配置されている、請求項１に記載の半導体装置。
  3. 前記電界集中部は、前記第１ピラー層の深さ方向において前記トラップレベル領域よりも浅い位置に配置されている、請求項１または２に記載の半導体装置。
  4. 前記第１ピラー層は、その深さ方向途中部に前記半導体層の一部からなる分断領域を介在させることによって上下に分断されており、
    前記電界集中部は、前記分断領域に配置されている、請求項１〜３のいずれか一項に記載の半導体装置。
  5. 前記第１ピラー層は、前記半導体層の表面に沿って配列された複数の前記第１ピラー層を含み、
    前記半導体層には、前記複数の第１ピラー層の間に第１導電型の第２ピラー層が配置されており、
    前記第１ピラー層と前記第２ピラー層とのチャージバランスが確保されている、請求項４に記載の半導体装置。
  6. 前記第１ピラー層は、２μｍ〜６μｍの幅、および３×１０１５ｃｍ−３〜８×１０１５ｃｍ−３の不純物濃度を有し、
    前記第２ピラー層は、２μｍ〜１０μｍの幅、および１×１０１５ｃｍ−３〜３×１０１５ｃｍ−３の不純物濃度を有している、請求項５に記載の半導体装置。
  7. 前記荷電粒子は、プロトン、重水素、３Ｈｅ＋＋、４Ｈｅ＋＋のいずれかを含む、請求項１〜６のいずれか一項に記載の半導体装置。
  8. 前記第１ピラー層は、ストライプ状に形成されている、請求項１〜７のいずれか一項に記載の半導体装置。
  9. 前記半導体層の前記裏面に選択的に配置された第２導電型のコレクタ領域をさらに含む、請求項１〜８のいずれか一項に記載の半導体装置。
  10. 前記ゲート電極は、プレーナゲート型のゲート電極を含む、請求項１〜９のいずれか一項に記載の半導体装置。
  11. 前記ゲート電極は、トレンチゲート型のゲート電極を含む、請求項１〜１０のいずれか一項に記載の半導体装置。
JP2016066392A 2016-03-29 2016-03-29 半導体装置 Pending JP2017183419A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016066392A JP2017183419A (ja) 2016-03-29 2016-03-29 半導体装置
US15/461,018 US10103228B2 (en) 2016-03-29 2017-03-16 Semiconductor device having a super junction structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016066392A JP2017183419A (ja) 2016-03-29 2016-03-29 半導体装置

Publications (1)

Publication Number Publication Date
JP2017183419A true JP2017183419A (ja) 2017-10-05

Family

ID=59959801

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016066392A Pending JP2017183419A (ja) 2016-03-29 2016-03-29 半導体装置

Country Status (2)

Country Link
US (1) US10103228B2 (ja)
JP (1) JP2017183419A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109449202A (zh) * 2018-10-30 2019-03-08 广州工商学院 一种逆导双极型晶体管
WO2019087424A1 (ja) * 2017-11-01 2019-05-09 新電元工業株式会社 半導体装置及び半導体装置の製造方法
JP2019176077A (ja) * 2018-03-29 2019-10-10 ローム株式会社 半導体装置
WO2019224913A1 (ja) * 2018-05-22 2019-11-28 サンケン電気株式会社 半導体装置
JP2020047623A (ja) * 2018-09-14 2020-03-26 株式会社東芝 半導体装置
WO2021200324A1 (ja) * 2020-03-31 2021-10-07 ローム株式会社 半導体装置
CN115172466A (zh) * 2022-09-05 2022-10-11 深圳市威兆半导体股份有限公司 一种超结vdmos新结构及其制备方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT201800006323A1 (it) 2018-06-14 2019-12-14 Dispositivo a semiconduttore del tipo a bilanciamento di carica, in particolare per applicazioni rf ad elevata efficienza, e relativo procedimento di fabbricazione
CN109300978A (zh) * 2018-10-25 2019-02-01 上海超致半导体科技有限公司 一种超结igbt器件结构及其制造方法
JP7208417B2 (ja) * 2019-12-03 2023-01-18 株式会社デンソー 半導体装置
CN113808945B (zh) * 2020-06-12 2024-11-26 芯恩（青岛）集成电路有限公司 超结功率器件及其制备方法
KR102824279B1 (ko) * 2021-05-17 2025-06-23 주식회사 디비하이텍 슈퍼정션 반도체 소자 및 제조방법
CN113517333A (zh) * 2021-06-07 2021-10-19 西安电子科技大学 一种具有超结结构的mosfet器件及其制备方法
JP2024071995A (ja) * 2022-11-15 2024-05-27 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN116031303B (zh) * 2023-02-09 2023-11-21 上海功成半导体科技有限公司 超结器件及其制作方法和电子器件
CN117525151A (zh) * 2023-12-29 2024-02-06 深圳天狼芯半导体有限公司 一种提高反向恢复特性的sj mos及制备方法
CN117525156A (zh) * 2024-01-05 2024-02-06 深圳天狼芯半导体有限公司 一种具有阳极肖特基接触的mosfet及制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005191268A (ja) * 2003-12-25 2005-07-14 Nec Electronics Corp 半導体装置及びその製造方法
JP2006261562A (ja) * 2005-03-18 2006-09-28 Toyota Industries Corp 半導体装置
JP2008091450A (ja) * 2006-09-29 2008-04-17 Toshiba Corp 半導体素子
WO2010024433A1 (ja) * 2008-09-01 2010-03-04 ローム株式会社 半導体装置およびその製造方法
JP2012142330A (ja) * 2010-12-28 2012-07-26 Rohm Co Ltd 半導体装置およびその製造方法
JP2014209507A (ja) * 2013-04-16 2014-11-06 ローム株式会社 半導体装置
JP2014222710A (ja) * 2013-05-13 2014-11-27 ローム株式会社 半導体装置およびその製造方法
JP2015018913A (ja) * 2013-07-10 2015-01-29 富士電機株式会社 超接合ｍｏｓｆｅｔとその製造方法およびダイオードを並列接続させた複合半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4696986B2 (ja) 2006-03-17 2011-06-08 トヨタ自動車株式会社 スーパージャンクション構造を有する半導体装置の製造方法
US9041096B2 (en) * 2013-04-16 2015-05-26 Rohm Co., Ltd. Superjunction semiconductor device and manufacturing method therefor
JP2015070185A (ja) 2013-09-30 2015-04-13 サンケン電気株式会社 半導体装置及びその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005191268A (ja) * 2003-12-25 2005-07-14 Nec Electronics Corp 半導体装置及びその製造方法
JP2006261562A (ja) * 2005-03-18 2006-09-28 Toyota Industries Corp 半導体装置
JP2008091450A (ja) * 2006-09-29 2008-04-17 Toshiba Corp 半導体素子
WO2010024433A1 (ja) * 2008-09-01 2010-03-04 ローム株式会社 半導体装置およびその製造方法
JP2012142330A (ja) * 2010-12-28 2012-07-26 Rohm Co Ltd 半導体装置およびその製造方法
JP2014209507A (ja) * 2013-04-16 2014-11-06 ローム株式会社 半導体装置
JP2014222710A (ja) * 2013-05-13 2014-11-27 ローム株式会社 半導体装置およびその製造方法
JP2015018913A (ja) * 2013-07-10 2015-01-29 富士電機株式会社 超接合ｍｏｓｆｅｔとその製造方法およびダイオードを並列接続させた複合半導体装置

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10818496B2 (en) 2017-11-01 2020-10-27 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device having crystal defects and method of manufacturing the semiconductor device having crystal defects
WO2019087424A1 (ja) * 2017-11-01 2019-05-09 新電元工業株式会社 半導体装置及び半導体装置の製造方法
WO2019087341A1 (ja) * 2017-11-01 2019-05-09 新電元工業株式会社 半導体装置及び半導体装置の製造方法
JPWO2019087424A1 (ja) * 2017-11-01 2020-01-16 新電元工業株式会社 半導体装置及び半導体装置の製造方法
JP2019176077A (ja) * 2018-03-29 2019-10-10 ローム株式会社 半導体装置
JP7007971B2 (ja) 2018-03-29 2022-01-25 ローム株式会社 半導体装置
WO2019224913A1 (ja) * 2018-05-22 2019-11-28 サンケン電気株式会社 半導体装置
JPWO2019224913A1 (ja) * 2018-05-22 2021-05-27 サンケン電気株式会社 半導体装置
JP2020047623A (ja) * 2018-09-14 2020-03-26 株式会社東芝 半導体装置
JP7055725B2 (ja) 2018-09-14 2022-04-18 株式会社東芝 半導体装置
CN109449202B (zh) * 2018-10-30 2021-10-22 广州工商学院 一种逆导双极型晶体管
CN109449202A (zh) * 2018-10-30 2019-03-08 广州工商学院 一种逆导双极型晶体管
WO2021200324A1 (ja) * 2020-03-31 2021-10-07 ローム株式会社 半導体装置
JPWO2021200324A1 (ja) * 2020-03-31 2021-10-07
JP7681574B2 (ja) 2020-03-31 2025-05-22 ローム株式会社 半導体装置
CN115172466A (zh) * 2022-09-05 2022-10-11 深圳市威兆半导体股份有限公司 一种超结vdmos新结构及其制备方法
CN115172466B (zh) * 2022-09-05 2022-11-08 深圳市威兆半导体股份有限公司 一种超结vdmos新结构及其制备方法

Also Published As

Publication number Publication date
US10103228B2 (en) 2018-10-16
US20170288021A1 (en) 2017-10-05

Similar Documents

Publication Publication Date Title
US10103228B2 (en) Semiconductor device having a super junction structure
JP6683228B2 (ja) 半導体装置
JP6369173B2 (ja) 縦型半導体装置およびその製造方法
JP6415749B2 (ja) 炭化珪素半導体装置
JP6037495B2 (ja) 半導体装置およびその製造方法
US8766325B2 (en) Semiconductor device
JP6611532B2 (ja) 半導体装置および半導体装置の製造方法
JP7243744B2 (ja) 半導体装置および半導体装置の製造方法
CN104078364A (zh) 超接合半导体装置的制造方法
CN111816694B (zh) 超结半导体装置及超结半导体装置的制造方法
WO2018016208A1 (ja) 半導体装置及びその製造方法
JP4910894B2 (ja) 半導体装置の製造方法および半導体装置
JPWO2020075248A1 (ja) 半導体装置及びその製造方法
US11251299B2 (en) Silicon carbide semiconductor device and manufacturing method of same
JP4840551B2 (ja) Ｍｏｓトランジスタ
JP6234696B2 (ja) 半導体装置
JP6168513B2 (ja) 半導体装置およびその製造方法
US20230299131A1 (en) Superjunction semiconductor device
JP2022000882A (ja) 半導体装置および半導体装置の製造方法
JP3888997B2 (ja) 半導体装置
US20160049484A1 (en) Semiconductor device
JP2020077736A (ja) 半導体装置の製造方法
JP2023173420A (ja) 炭化珪素半導体装置
JP6847681B2 (ja) 半導体装置
JP2014056881A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200204

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200528

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200824

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20200824

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20200901

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20200903

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20201016

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20201022

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20210105

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20210624

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20210729

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20210729