JP2017189114A

JP2017189114A - 沿面放電素子駆動用電源回路

Info

Publication number: JP2017189114A
Application number: JP2017139964A
Authority: JP
Inventors: 尚人篠原; Naohito Shinohara; 田中　元史; Motofumi Tanaka; 元史田中; 重男前沢; Shigeo Maezawa
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2017-07-19
Filing date: 2017-07-19
Publication date: 2017-10-12
Anticipated expiration: 2035-03-30
Also published as: JP6373460B2

Abstract

【課題】外部環境や、放電によって沿面放電素子の浮遊容量が変動しても、出力範囲を制限することなく安定動作可能な沿面放電素子駆動用電源回路を提供する。【解決手段】実施形態の沿面放電素子駆動用電源回路によれば、放電電極と誘導電極とがそれらの間に誘電体を介して配置される沿面放電素子を駆動するものにおいて、スイッチング回路は、正側及び負側スイッチング素子からなる直列回路を２組並列に接続してなり、直流電源が供給される。平滑コンデンサはスイッチング回路に並列接続され、スイッチング回路の出力端子間に変圧器の１次側が接続される。電流検出手段は、変圧器の１次側巻線に流れる電流を検出し、制御手段は、電流検出手段を介して検出される電流のゼロクロス点に基づいて、負側スイッチング素子をターンオフさせる。【選択図】図１

Description

本発明の実施形態は、沿面放電素子駆動用電源回路に関する。

沿面放電素子駆動用電源回路は、例えば直流電圧源を開閉するスイッチング回路と、共振用リアクトルと、電圧昇圧用高電圧変圧器と、沿面放電素子とで構成される。そして、共振リアクトル及び沿面放電素子の容量成分によって生じる共振現象を利用して、高周波高電圧を発生させる。このような構成において、沿面放電素子の容量成分は、設置環境だけでなく、放電時におけるストリーマの成長状態等により大きく変動するため、特許文献１に開示されているように電圧と電流とで決まる電力を制限し、共振周波数を一定の範囲で動作させる必要があった。

特許第４０２９４２２号公報

そこで、外部環境や、放電によって沿面放電素子の浮遊容量が変動しても、出力範囲を制限することなく安定動作可能な沿面放電素子駆動用電源回路を提供する。

実施形態の沿面放電素子駆動用電源回路によれば、放電電極と誘導電極とがそれらの間に誘電体を介して配置される沿面放電素子を駆動するものにおいて、スイッチング回路は、正側及び負側スイッチング素子からなる直列回路を２組並列に接続してなり、直流電源が供給される。平滑コンデンサはスイッチング回路に並列接続され、スイッチング回路の出力端子間に変圧器の１次側が接続される。電流検出手段は、変圧器の１次側巻線に流れる電流を検出し、制御手段は、電流検出手段を介して検出される電流のゼロクロス点に基づいて、負側スイッチング素子をターンオフさせる。

第１実施形態であり、電源回路の電気的構成を示す図電源回路の動作を示すタイミングチャート負荷容量が小さい時の動作を示すタイミングチャート負荷容量が大きい時の動作を示すタイミングチャート駆動信号生成回路の電気的構成を示す図駆動信号生成回路の動作を示すタイミングチャートＭＣＵによる制御内容を中心に示すフローチャート電源回路が間欠的に動作する状態を示すタイミングチャート電力検出回路の電気的構成を示す図電源回路における電力制御を示すタイミングチャート第２実施形態であり、電源回路の電気的構成を示す図電源回路の動作を示すタイミングチャート駆動信号生成回路の電気的構成を示す図駆動信号生成回路の動作を示すタイミングチャート

（第１実施形態）
以下、第１実施形態について図１から図１０を参照して説明する。図１は、本実施形態における電源回路の電気的構成を示している。整流回路１は、例えば商用三相交流電源２に接続される例えば三相整流器３と、限流リアクトル４及び平滑コンデンサ５とで構成され、三相交流の２００Ｖ（Ｖａｃ）を直流の２８０Ｖ（Ｖｄｃ）に変換する。

整流回路１に接続される降圧回路６は、スイッチング素子７及び８の直列回路と、スイッチング素子８に並列に接続されるリアクトル９及び平滑コンデンサ１０の直列回路とで構成され、整流回路１の出力電圧を２０Ｖ〜２００Ｖに降圧する。スイッチング素子７及び８には、例えばフリーホイールダイオードを備えたＩＧＢＴ（Insulate Gate Bipolar Transistor）を用いるが、ＭＯＳＦＥＴ（Field Effect Transistor）などのパワーデバイスを用いても良い。また、スイッチング素子８については、自己消弧素子ではない整流器のような半導体デバイスを用いても良い。

降圧回路６に接続される直列共振回路１１は、スイッチング素子１２ａ，１２ｂ，１２ｃ，１２ｄで構成されるスイッチング回路（Ｈブリッジ回路）１２を備えている。スイッチング回路１２の出力端子間には、共振リアクトル１３を介して高周波高圧変圧器１４の１次側巻線１５が接続されている。高周波高圧変圧器１４の２次側巻線１６には、コンデンサのシンボルで示す沿面放電素子１７（放電素子容量）が接続されている。沿面放電素子１７は、放電電極１７ａと誘導電極１７ｂとの間に誘電体１７ｃを配置して構成されている。

スイッチング回路１２の負側アームであるスイッチング素子１２ｄ，１２ｃと負側電源線との間には、電流検出素子１８ａ，１８ｂ（電流検出手段）がそれぞれ挿入されている。スイッチング素子７及び８，並びにスイッチング素子１２ａ〜１２ｄの駆動信号は、ＭＣＵ１９（図５参照，電流検出手段，制御手段）により与えられる。スイッチング回路１２のスイッチング動作によって沿面放電素子１７と共振リアクトル１０との共振現象が生じる。ＭＣＵ（マイクロコンピュータ）１９は、電流検出素子１８ａ，１８ｂにより共振電流を検出し、その共振電流に基づいてスイッチング素子１２ａ〜１２ｄの駆動信号を出力する。以上が電源回路２０を構成している。

次に、本実施例の作用について図２から図１０を参照して説明する。図２に示すようにスイッチング素子１２ａ及び１２ｂの駆動信号は、沿面放電周期に設定されるスイッチング周波数の５０％デューティでオンするように出力される。ＭＣＵ１９は、スイッチング素子１２ａ及び１２ｃを同時にオンすると、共振リアクトル１３及び高周波高圧変圧器１４を介して流れる共振電流のゼロクロス点を、電流検出素子１８ｂを介して検出したタイミングでオフ（ターンオフ）する。また、ＭＣＵ１９は同様に、スイッチング素子１２ａ及び１２ｄを同時にオンすると、共振電流のゼロクロス点を検出したタイミングでオフする。前記共振電流の共振周波数は、スイッチング素子１２ａ，１２ｂのスイッチング周波数よりも高速であるため、ＭＣＵ１９の制御周期よりも速い。

ここで、共振周波数は、沿面放電素子１７自身の浮遊容量と、放電時に発生するストリーマの成長状態等に応じた容量成分とによって変化する。特に沿面放電素子１７が屋外に設置される場合は、例えば雨などの環境要因や、塵や埃が沿面放電素子１７に衝突することで浮遊容量が変化する。図３及び図４は、負荷変動が発生した時の高周波高圧変圧器１４の２次側電圧及び電流波形を示しており、負荷の大小によって電流の共振周波数とゼロクロス点とが異なる。このような負荷変動が生じる沿面放電素子１７においては、共振電流のゼロクロス点を検出してスイッチング素子１２ｃ，１２ｄのオフ指令を生成しなければ、正常な共振動作が維持できなくなる。

また、図４に示す負荷容量が大きい時は、共振周波数がスイッチング周波数の２倍になっているが、このような負荷状態ではスイッチング回路１２のスイッチング素子１２ａ−１２ｄ間，１２ｂ−１２ｃ間の短絡状態を引き起こす可能性がある。そこで、共振電流のゼロクロス点を検出して共振周波数がスイッチング周波数の２倍に近づいている場合は、スイッチング周波数を低下させ、負荷容量が小さい時と同様に電流ゼロ期間を生成することで安全に動作できるようになる。

このように、負荷変動が大きい沿面放電素子１７を駆動するための電源回路２０では、電流のゼロクロス点に基づいて直列共振回路１１を制御しなければ動作可能な範囲が限られるだけでなく、回路素子の信頼性を低下させる原因となる。負荷環境に応じて安定して駆動信号を生成するには、図５に示すように共振電流のゼロクロス点を検出してスイッチング素子１２ｃ（及び１２ｄ）をオフするための割り込み信号を生成する回路を用いる。

この例では、電流検出素子１８としてシャント抵抗を用いた場合の回路を示す。シャント抵抗１８を介して検出される電流は微弱な信号であるため、その信号を差動増幅回路２１で増幅してＳＮ比を向上させる。差動増幅回路２１は、オペアンプ２２を備え、オペアンプ２２の非反転入力端子は、抵抗素子２３を介してシャント抵抗１８の一端（スイッチング素子１２ｃのエミッタ）に接続されていると共に、抵抗素子２４を介してプルアップされている。オペアンプ２２の反転入力端子は、抵抗素子２５を介してシャント抵抗１８の他端（グランド）に接続されていると共に、抵抗素子２６を介してオペアンプ２２の出力端子に接続されている。

差動増幅回路２１により増幅された信号は、次段のデジタル変換回路２７により電流のゼロクロス点を基準としたデジタル信号に変換される。デジタル変換回路２７は、コンパレータ２８を備え、コンパレータ２８の非反転入力端子は、抵抗素子２９を介して差動増幅回路２１の出力端子に接続されていると共に、コンデンサ３０を介してグランドに接続されている。コンパレータ２８の反転入力端子は、直流電源電圧を分圧する抵抗素子３１及び３２の直列回路の共通接続点に接続されていると共に、コンデンサ３３を介してグランドに接続されている。コンパレータ２８の出力端子は、抵抗素子３４を介してプルアップされていると共に、コンデンサ３５を介してグランドに接続されている。

デジタル変換回路２７には、通常電流が流れていない時にハイレベルの信号を出力できるようヒステリシス特性を付与しておき、コンパレータ２８の比較信号は、電流値が負極性になるまで変化させる。このように構成すれば、デジタル変換回路２７の出力信号は、共振電流のゼロクロス点でハイレベルからがローレベルに変化する。

デジタル変換回路２７の出力信号は、主回路と制御回路を絶縁するための絶縁器（Digital Isolator）３６，並びに抵抗素子３７及びコンデンサ３８からなるローパスフィルタ３９を介してＭＣＵ１９に入力される。以上において、差動増幅回路２１〜ローパスフィルタ３９が、駆動信号生成回路４０を構成している。そして、駆動信号生成回路４０の出力信号の立下りエッジが、ＭＣＵ１９に対する割り込み信号（ゼロクロス信号）となる。

ＭＣＵ１９に入力されるゼロクロス信号は、例えば数１０ｋＨｚ〜１００ｋＨｚの信号であるため、絶縁器３６には高速変換可能なデジタルアイソレータを用いる。ＭＣＵ１９は、入力される割り込み信号の立下りエッジ（オフ割り込み）でスイッチング素子１２ｃ及び１２ｄにオフ指令（駆動信号）を出力する。するとそのオフ指令により、ＭＣＵ１９におけるソフトウェア処理と、図示しないスイッチング駆動回路とを介した遅延の後にスイッチング素子１２ｃ及び１２ｄがオフする（図６参照）。この時、共振電流が負極性となる期間にオフする必要があるため、前記駆動回路のゲート負荷は、最小負荷でオフできる定数に設定する。

図７は、ＭＣＵ１９により処理を中心に示す、直列共振回路１１の制御フローチャートである。まず、スイッチング素子１２ａ及び１２ｃを同時にオンすると（Ｓ１）、スイッチング素子１２ｃのオフ割り込みが入力されるまで同時オン状態を維持する（Ｓ２：ＮＯ）。スイッチング素子１２ｃのオフ割り込みが入力されると（Ｓ２：ＹＥＳ）スイッチング素子１２ｃをオフする（Ｓ３）。スイッチング素子１２ａがオンしてから、スイッチング周期の１／２より短絡防止のため設定するデッドタイムを差し引いた期間だけ、そのオン状態を継続する（Ｓ４，Ｓ５）。

デッドタイムが経過した後（Ｓ６）、スイッチング素子１２ｂ及び１２ｄを同時にオンし（Ｓ７）、スイッチング素子１２ａ及び１２ｃの場合と同様に、スイッチング素子１２ｄオフ割り込み信号の入力で（Ｓ８：ＹＥＳ）スイッチング素子１２ｄをオフし（Ｓ９）、スイッチング周期の１／２よりデッドタイムを差し引いた期間だけスイッチング素子１２ｂのオン状態を継続する（Ｓ１０，Ｓ１１）。デッドタイムが経過した後（Ｓ１２）、運転停止指令が入力されなければ（Ｓ１３：ＮＯ）ステップＳ１に戻り、運転停止指令が入力されれば（Ｓ１３：ＹＥＳ）動作を終了する。

次に、電源回路２０における電力制御方法について図８から図１０を参照して説明する。沿面放電素子１７に入力する電力は、降圧回路６の出力電圧を制御して行う。電力は、高周波高圧変圧器１４の２次側で検出する構成が望ましいが、屋外で使用する場合は落雷対策等の絶縁機構が大型化するため、高周波高圧変圧器１４の１次側にある降圧回路６の出力電力を検出する。しかし、降圧回路６の出力電力は、放電電力，スイッチング素子１２ａ〜１２ｄの損失，高周波高圧変圧器１４の損失，及び高周波高圧変圧器１４から沿面放電素子１７までの配線抵抗による損失を含んでいる。また、シャント抵抗などの電流検出素子１８で電流検出を行う場合は電流検出素子１８の損失も含んでいる。このため、放電電力を制御するには温度特性や、負荷変動によって変化する１次側損失による精度悪化が問題になる。

また、沿面放電素子１７は放電によって寿命が劣化するため、寿命劣化を軽減するため図８に示すように間欠的に運転（デューティ運転）される場合があり、電力を検出するのは困難である。さらに、沿面放電素子によっては印加電圧の正負で放電電力が異なる場合も考えられ、放電電極の容量成分に通電される無効電力を含んでいる。

そこで、図９に示すように、高周波高電圧変圧器１４の１次側電力の平均電力を検出する回路により放電電力を制御する。１次側巻線１５には並列に、抵抗素子４１及び４２の直列回路が接続されており、抵抗素子４２の両端は、絶縁器４３の入力端子に接続されている。すなわち、１次側巻線１５の端子電圧を分圧し、その電圧を、絶縁器４３，差動増幅回路４４及びローパスフィルタ４５を介して乗算器４６に入力する。

差動増幅回路４４はオペアンプ４７を備え、オペアンプ４７の非反転入力端子は、抵抗素子４８を介して絶縁器４３の出力端子の一方に接続されていると共に、抵抗素子４９を介してグランドに接続されている。オペアンプ４７の反転入力端子は、抵抗素子５０を介して絶縁器４３の出力端子の他方に接続されていると共に、抵抗素子５１を介してオペアンプ４７の出力端子に接続されている。ローパスフィルタ４５は、抵抗素子５２及びコンデンサ５３で構成されている。

また、１次側巻線１５の一端側には電流検出素子５４が挿入されており、電流検出素子５４の検出出力端子は乗算器４６の入力端子に接続されている。乗算器４６は、１次側巻線１５の端子電圧と、電流検出素子５４により検出される１次側電流とを乗算して１次側電力を求める。乗算器４６による乗算結果は、反転増幅回路５５及び５６並びにローパスフィルタ５７を介してＭＣＵ１９に入力される。

反転増幅回路５５は、オペアンプ５８を備えている。オペアンプ５８の反転入力端子は、抵抗素子５９を介して乗算器４６の出力端子に接続されていると共に、抵抗素子６０及びコンデンサ６１の並列回路を介してオペアンプ５８の出力端子に接続されている。オペアンプ５８の非反転入力端子は、抵抗素子６２を介してグランドに接続されている。

次段の反転増幅回路５６は、オペアンプ６３を備えている。オペアンプ６３の反転入力端子は、抵抗素子６４を介して反転増幅回路５５の出力端子に接続されていると共に、抵抗素子６５を介してオペアンプ６３の出力端子に接続されている。オペアンプ６３の非反転入力端子は、抵抗素子６６を介してグランドに接続されている。ローパスフィルタ５７は、抵抗素子６７及びコンデンサ６８で構成されている。以上が電力検出回路６９を構成している。

図１０は、放電開始から放電停止までのデューティ運転の間に高周波高電圧変圧器１４の１次側電力を検出し、次回のデューティ運転時に降圧回路６の出力電圧を制御する状態を示す波形図である。降圧回路６の出力電圧は、前回のデューティ運転における放電停止時の放電電力平均値に基づいて電圧制御される。降圧回路６は、ＭＣＵ１９によって、放電停止中にＰＩ（Proportional Integral）制御で決まる目標電圧に制御される。このようにデューティ運転される放電電力の平均値に基づいて電圧制御することで、正負の電力変化や制御周期よりも速い放電動作の電力制御を、高周波高電圧変圧器１４の１次側で行うことが可能になる。

以上のように本実施形態によれば、沿面放電素子１７を駆動する電源回路２０において、スイッチング回路１２は、正側スイッチング素子１２ａ及び１２ｂ，負側スイッチング素子１２ｃ及び１２ｄからなる直列回路を並列に接続してなり直流電源が供給され、平滑コンデンサ１０はスイッチング回路１２に並列接続され、スイッチング回路１２の出力端子間に高周波高電圧変圧器１４の１次側が接続される。電流検出素子１８ａ，１８ｂを、それぞれ負側スイッチング素子１２ｄ，１２ｃのエミッタと負側電源線との間に配置して、ＭＣＵ１９は、これらに流れる共振電流を検出すると、その電流のゼロクロス点に基づいて負側スイッチング素子１２ｄ，１２ｃをターンオフさせるようにした。これにより、温度特性や負荷変動等により１次側損失が変化しても、共振状態を確実に維持して放電電力の制御を高い精度で行うことができる。

（第２実施形態）
図１０から図１４は第２実施形態であり、第１実施形態と同一部分には同一符号を付して説明を省略し、異なる部分について説明する。図１１に示すように、第２実施形態の電源回路７１は、１つの電流検出素子１８を、スイッチング素子１２ｃ及び１２ｄの共通接続点である両者のエミッタと、平滑コンデンサ１０の負側端子との間に接続配置した構成である。

次に、第２実施形態の作用について図１１から図１４を参照して説明する。尚、ＭＣＵ１９による制御内容は図７に示したものと同様である。図１２に示すように、第１実施形態と同様に、スイッチング素子１２ｃ，１２ｄは、直列共振回路１１に流れる共振電流のゼロクロス点に基づいてスイッチング制御される。但し第２実施形態の場合、１つの電流検出素子１８により、スイッチング素子１２ａ，１２ｃがオンしている時に生じる共振電流のゼロクロス点と、スイッチング素子１２ｂ，１２ｄがオンしている時に生じる共振電流のゼロクロス点が混在して検出される。

図１３は、スイッチング素子１２ｃ，１２ｄのそれぞれに対応した駆動信号生成回路４０ｃ，４０ｄの構成を示す。基本的に第１実施形態の駆動信号生成回路４０と同じ構成であるが、第２実施形態では、電流検出素子１８と駆動信号生成回路４０ｃ側の差動増幅回路２１ｃとの接続は第１実施形態と同様であるのに対し、電流検出素子１８と駆動信号生成回路４０ｄ側の差動増幅回路２１ｄとの接続は、反転入力端子，非反転入力端子が逆になる。このように、それぞれの増幅回路２１ｃ，２１ｄの入力信号を入れ替えることで、スイッチング素子１２ｃ，１２ｄ夫々に流れている共振電流のゼロクロス点でオフ割り込み信号を生成できる。

図１４は、駆動信号生成回路４０ｃ，４０ｄの動作を示すタイミングチャートである。駆動信号生成回路４０ｃの出力信号は、電流検出素子１８に負極性の電流が流れた時にハイレベルからローレベルに変化し、電流値がゼロになるとローレベルからハイレベルに復帰する。一方で、駆動信号生成回路４０ｄの出力信号は、電流検出素子１８に正極性の電流が流れた時にハイレベルからローレベルに変化し、電流値がゼロになるとローレベルからハイレベルに復帰する。

駆動信号生成回路４０ｃの出力信号によるオフ割り込みは、スイッチング素子１２ｄ側のゼロクロス検出によるオフ割り込み時においても、デッドタイム分の遅延後に発生する。しかしこの時、スイッチング素子１２ａ及び１２ｃは共にオフしているので、駆動信号生成回路４０ｃによるオフ割り込みが発生しても問題はない。駆動信号生成回路４０ｄ側についても同様である。

以上のように第２実施形態によれば、１つの電流検出素子１８を、スイッチング素子１２ｃ及び１２ｄの共通接続点と平滑コンデンサ１４の負側端子との間に接続配置した。このように、スイッチング素子１２ａ〜１２ｄに流れる共振電流が混在する状態で検出を行う構成でも、共振電流のゼロクロス点を検出し、負荷変動が生じる沿面放電素子１７について、共振周波数を維持した状態で放電電力を高精度に制御することができる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

図面中、１０は平滑コンデンサ、１２はスイッチング回路、１２ａ〜１２ｄはスイッチング素子、１４は高周波高圧変圧器、１５は１次側巻線、１７は沿面放電素子、１７ａは放電電極、１７ｂは誘導電極、１７ｃは誘電体、１８，１８ａ，１８ｂは電流検出素子（電流検出手段），１９はＭＣＵ（電流検出手段，制御手段）、２０，７１は電源回路を示す。

Claims

放電電極と誘導電極とがそれらの間に誘電体を介して配置される沿面放電素子を駆動するもので、
正側及び負側スイッチング素子からなる直列回路を２組並列に接続してなり、直流電源が供給されるスイッチング回路と、
前記スイッチング回路に並列接続される平滑コンデンサと、
前記スイッチング回路の出力端子間に１次側が接続される変圧器と、
この変圧器の１次側巻線に流れる電流を検出する電流検出手段と、
この電流検出手段を介して検出される電流のゼロクロス点に基づいて、前記負側スイッチング素子をターンオフさせる制御手段とを備える沿面放電素子駆動用電源回路。