JPH03212163A - インバータ装置 - Google Patents
インバータ装置Info
- Publication number
- JPH03212163A JPH03212163A JP2005925A JP592590A JPH03212163A JP H03212163 A JPH03212163 A JP H03212163A JP 2005925 A JP2005925 A JP 2005925A JP 592590 A JP592590 A JP 592590A JP H03212163 A JPH03212163 A JP H03212163A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- load
- zero
- output
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims description 34
- 230000010355 oscillation Effects 0.000 abstract description 26
- 230000001105 regulatory effect Effects 0.000 abstract 2
- 230000015556 catabolic process Effects 0.000 abstract 1
- 230000001276 controlling effect Effects 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 16
- 230000007423 decrease Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 4
- 230000006378 damage Effects 0.000 description 3
- 238000004804 winding Methods 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 241001125046 Sardina pilchardus Species 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 235000019512 sardine Nutrition 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
- Inverter Devices (AREA)
Abstract
め要約のデータは記録されません。
Description
え、直流電源を交流出力に変換するとともに、交流出力
を負荷回路に供給するようにしたインバータ装置に関す
るものである。
第12図に示すように、一対のスイッチング素子SW、
、SW2の直列回路を電源Eの両端間に挿入し、両スイ
ッチング素子sw、、sw、を交互にオンにするように
したものが提供されている。各スイッチング素子sw、
、sw2は、制御回路1によりオン期間が制御される。 制御回路1は、第13図(a)(b)に示すような一定
周期の相反する一対の矩形波を出力する発振回路2を備
えている。 発振回路2の一方の出力Vはレベルシフト回路3を介し
て電圧変換された後(第13図(C))、ドライバ回路
4Iを介して一方のスイッチング素子SW、への制御信
号VC,を発生する(第13図(d))。 寸た一8椙rtR蕗つめ傭宝め中+V l+ K 4ノ
l(圓敢42を介して他方のスイッチング素子SW2へ
の制御信号Vc、を発生する(第13図(e))。ここ
に、レベルシフト回路3を設けているのは、第13図(
f)に示すように、スイッチング素子SW2の両端電圧
■0が変化し、スイッチング素子SW1の基準電圧が変
化するからである。スイッチング素子SW2の両端間に
は負荷回路5が接続される。負荷回路5は、インダクタ
ンスLとコンデンサCaとを直列接続するとともに、コ
ンデンサCaの両端間に直流カット用のコンデンサcb
と負荷lとの直列回路を接続して構成される。 ところで、両スイッチング素子SW+、SW2が第13
図(d)(e)に示すドライバ回路4 + 、 42の
出力Vc、、Vc2によりオン・オフ制御されていると
、両スイッチング素子S W + 、 S W 2は交
互にオンになる。つまり、両スイッチング素子SW、、
SW2の接続点の電位V。は、第13図(f)に示すよ
うに矩形波状になる0時刻t、においてスイッチング素
子SW、がオンになると、負荷回路5の蓄積エネルギー
により、そのまま電流が流れようとするから、スイッチ
ングSW1に流れる電流■1の向きは、第13図(h)
のように第12図の矢印とは逆向きになった後、逆転す
る。また、時刻t2においてスイッチング素子SW2が
オンになると、負荷回路5の蓄積エネルギーにより、ス
イッチング素子SW2に流れる電流■2の向きは、第1
3図(g)のように第12図の矢印とは逆向きになった
後、逆転する。このような動作の繰り返しにより、第1
3図(i)のような交流電流■、が負荷lに流れるので
ある。ここにおいて、第13図では、発振回路2の出力
周波数が負荷回路5の共振周波数よりも高いものとして
いる。すなわち、発振回路2の出力に対して共振電流の
位相を遅相にし、スイッチング素子SW+、SW2の切
換時に流れる電流I、、I2の向きが、負方向(第12
図に矢印で示した向きと逆向き)になるようにしている
のである。 位相関係が逆であると、第14図に示すように、スイッ
チング素子sw、、sw、の切換時に正方向に電流が流
れることになる。この場合、一方のスイッチング素子に
負方向の電流が流れている状態から、他方のスイッチン
グ素子に正方向の電流が流れる状態に変化し、負方向の
電流が流れていたスイッチング素子に対して瞬時に電圧
が印加されるから、負方向の電流が流れていたときのキ
ャリアの蓄積による逆回復の電流、すなわちリカバリー
電流が流れることになる。この電流は、第14図(a)
に示すように、ひげ状の電流となり、スイッチングロス
やノイズの発生原因となる。したがって、負荷回路5の
共振周波数よりも発振回路2の出力周波数を高くしてお
くのが普通である。
共振周波数よりも高い場合であっても、第13図に示す
ような動作であれば、スイッチング素子SW、、SW2
の切換時に、電流や電圧が急激に変化して、スイッチン
グ素子sw、、sw2でのスイッチングロスやノイズが
発生する。 そこで、第15図に示すように、発振回路2の出力Vの
周波数を、負荷回路5の共振周波数にほぼ一致させるこ
とが青えちれる−このようにすれば、スイッチング素子
sw、、sw2の切換時が、負荷回路5の共振電流のゼ
ロクロス点にほぼ一致し、スイッチングロスが少なくな
り、ノイズが少なくなる。 一方、照明負荷の調光を行う場合のように、このような
状態を維持しながら、負荷lへの供給エネルギーを制御
しようとすれば、発@回路2の出力周波数と負荷回路5
の共振周波数とを連動して変化させる必要がある。 発振回路2の出力周波数を調節するのは容易であるが、
負荷回路5の共振周波数を調節するには、部品点数が増
加したり、回路構成が複雑になるという問題が生じて実
用的ではない、また、負荷への供給エネルギーを連続的
に変化させようとすれば、負荷回路5の共振周波数も連
続的に変化させなければならず、実現が困難である。 本発明は上記問題点の解決を目的とするものであり、負
荷回路として供給エネルギーに応じて共振周波数が変化
する構成のものを用いるとともに、電源電圧を調節する
ことによって、スイッチング素子の切換タイミングが、
負荷回路の共振電流のゼロクロス点にほぼ一致するよう
に制御し、もってスイッチングロスやノイズを低減させ
たインバータ装置を提供しようとするものである。
されるスイッチング素子を備え、直流電源を交流出力に
変換するとともに、交流出力を負荷回路に供給するイン
バータ装置において、供給エネルギーに応じて共振周波
数が変化するように負荷回路を槽成し、負荷回路の共振
電流のゼロ7クロス点を検出するゼロクロス検出回路と
、ゼロクロス検出回路の出力に基づいてスイッチング素
子の切換タイミングが上記ゼロクロス点に一致するよう
に上記直流電源の出力電圧を制御する電圧制御回路とを
設けているのである。 また、少なくとも負荷回路が安定動作状態ではないとき
に、ゼロクロス検出回路の動作を停止させる検出停止回
路を設けるのが望ましい。
周波数が変化するように負荷回路を構成し、負荷回路の
共振電流のゼロクロス点を検出するゼロクロス検出回路
と、ゼロクロス検出回路の出力に基づいてスイッチング
素子の切換タイミングが上記ゼロクロス点に一致するよ
うに上記直流電源の出力電圧を制御する電圧制御回路と
を設けているので、スイッチング素子の切換タイミング
が、負荷回路の共振電流のゼロクロス点にほぼ一致する
のであって、スイッチングロスやノイズを低減されるの
である。また、直流電源の出力電圧を制御するようにし
ているから、負荷回路への供給エネルギーを連続的に変
化させるようにしても、回路構成が複雑にならず、実現
が容易になるのである。 また、請求項2の構成によれば、少なくとも負荷回路が
安定動作状態ではないときに、ゼロクロス検出回路の動
作を停止させる検出停止回路を設けているので、負荷回
路が安定動作状態でないときに、直流電源の出力電圧を
一定にすることによって、スイッチング素子に過大な電
流が流れるのを防止し、スイッチング素子の破壊などを
防止できるのである。
対のスイッチング素子SW+、SW2とインピーダンス
2との直列回路を電圧制御回路6の出力端間に接続する
1両スイッチング素子SW、。 SW2は、制御回路1により交互にオンになるように制
御される。制御回路1は、発振回路2の矩形波出力に同
期して、各スイッチング素子SW、。 SW2を交互にオンにするドライブ回路4 + 、 4
2を備え、発振回路2とドライブ回路4.との間には、
電圧を変換するレベルシフト回路3が挿入される。 一方のスイッチング素子SW2とインピーダンス2との
直列回路の両端間には、負荷回路5が接続される。負荷
回路5は、インダクタンスLとコンデンサCaとの直列
回路を備え、コンデンサCaの両端間に直流カット用の
コンデンサcbと負荷l)−のWit IvFIB a
停鰺縛九??◆旙靜シたうアいスここに負荷!としては
、蛍光ランプ等の放電ランプを用いているものとする。 一方、スイッチング素子S W 2に流れる電流に対応
したインピーダンスZの両端電圧は、ゼロクロス検出回
路7に入力されてゼロクロス点が検出され、スイッチン
グ素子SW 7.SW2の反転と、負荷回路5の共振電
流のゼロクロス点とがほぼ一致するように、電圧制御回
路6の出力電圧を制御する。すなわち、電圧制御回路6
は、電源Eを入力とし、ゼロクロス検出回路7の出力に
よって出力電圧を変化させるのである。 第2図に基づいて基本動作を説明する。第2図における
左半分は、電圧制御回路6およびゼロクロス検出回路7
を設けずに、負荷Iへの供給エネルギーを減少させるた
めに発振回路2の出力周波数を高くしたときの動作を示
す、負荷lは蛍光ランプのような放電ランプであるから
、点灯状態では負特性を示し、負荷電流が増加すれば負
荷電圧が低下する。すなわち、供給エネルギーに応じて
インピーダンスが書葎するという性質を宥している6し
たがって、発振回路2の出力周波数が高くなると、負荷
回路5のインピーダンスが上昇して、負荷lへの供給エ
ネルギーが減少する。また、第2図(g)(h)のよう
に、スイッチング素子SW、、SW2に流れる電流が負
荷回路5の共振電流に対して遅相となって、負荷lへの
電流が減少するとともに、負荷回路5の共ri電流のゼ
ロクロス点とスイッチング素子sw、、sw2の切換時
とがずれるから、スイッチングロスが増大する。 第2図有半分は、電圧制御回路6およびゼロクロス検出
回路7が作動した場合の動作を示すものである。第2図
(j)に示すように、電圧制御回路6の出力電圧Viを
低下させると、負荷回路5に対する供給エネルギーが減
少するから、負荷lのインピーダンスが増加する。その
結果、負荷回路5の共振周波数が上昇するのであって、
発振回路2の出力周波数とほぼ等しくなる。こうして、
スイッチング素子sw、、sw、の切換タイミングと負
荷回路5の共振電流のゼロクロス点とをほぼ一致させる
ことができるのである。 要するに、発振回路2の出力周波数を高くして負荷電流
を減少させるときには、電圧制御回路6の出力電圧を低
下させ、発振回路2の出力周波数を低くして負荷電流を
上昇させるときには、電圧制御回路6の出力電圧を増加
させれば、スイッチング素子sw、、sw2の切換タイ
ミングを、負荷回路5の共振電流のゼロクロス点にほぼ
一致させる状態を保ちながら、負荷lへの供給エネルギ
ーを調節することができるのである。 第3図に具体回路を示す、スイッチング素子SW、、S
W2には、電界効果トランジスタが用いられている1発
振回路2は、r555」として知られているタイマ用集
積回路に周辺部品を外付したものであり、発振回路2の
出力Vには、第4図(a)に示すように、高低2値の電
圧が一定周期で交互に得られる0発振回路2の出力■は
、4個のトランジスタQ1〜Q、を備えた一対のカレン
トミラー回路よりなるレベルシフト回路3を通してバッ
ファであるドライブ回路41に入力され、ドライブ回路
4Iの出力Vc+によってスイッチング素子SW、がオ
ン・オフ制御される。また、発振回路2の出力Vは、レ
ベルシフト回路3に入力されるとともに、反転回路より
なるドライブ回路4□にも入力され、ドライブ回路4.
から得られるドライブ回路4.の出力Vc+とは相反し
た出力VC2によりスイッチング素子SW2がオン・オ
フ制御される。 電圧制御回路6は、昇圧型のチョッパ回路であって、電
源Eの両端間にチョークコイルCHとスイッチング素子
であるトランジスタT、との直列回路を挿入し、トラン
ジスタT1のコレクターエミッタ間にダイオードDとコ
ンデンサC5との直列回路を接続し、トランジスタT、
のベースに制御信号を入力するとともに、コンデンサC
1の両端間より出力電圧Viを得るようにしたものであ
る。トランジスタT、は、r555Jとして知られてい
るタイマ用集積回路に周辺部品を外付して構成されたオ
ン期間制御回路8の出力により制御される。オン期間制
御回路8は、抵抗R1とトランジスタT、、鼾の直列回
路のインピーダンスを翼部することによって、トランジ
スタT、のオン期間を変えることができるように構成さ
れている。また、トランジスタT、のインピーダンスの
調節は、トランジスタT * 、 T 4と抵抗R4〜
R7とにより構成された回路を通して行われる。すなわ
ち、基準状態では、トランジスタT、はオフ、トランジ
スタT、はオンであって、トランジスタT2はほぼ完全
にオンになる。トランジスタT、のオン期間が増加すれ
ば、トランジスタT2のインピーダンスが低下してトラ
ンジスタT1のオン期間が短くなり、電圧制御回路6の
出力電圧Viは低くなる。 また、トランジスタT、のオフ期間が増加すれば、トラ
ンジスタT2のインピーダンスが上昇してトランジスタ
T1のオン期間が長くなり、電圧制御回路6の出力電圧
Viが高くなる。 抵抗R2、コンデンサC2、ツェナーダイオードZD、
は、ドライブ回路4.の電源回路、抵抗R1、コンデン
サC1、ツェナーダイオードZD3は、制御回路1の他
部分の電源回路である。 ゼロクロス検出回路7は、負荷回路5の両端間電圧を抵
抗Ra 、 Rsにより分圧した電圧と、スイッチング
素子SW2に直列接続されたインピーダンスZの両端電
圧とに基づいて、負荷回路5の共振電流のゼロクロス点
を検出する。以下に、第4図ないし第6図とともに、ゼ
ロクロス検出回路7の構成と動作とを説明する。 負荷回路5の共振電流のゼロクロス点とスイッチング素
子SW、、SW2の切換タイミングとが一致している場
合の動作を第4図に示す。この場合には、第41m(h
)に示すインピーダンスZの両端電圧Vaは、コンパレ
ータ11の基準電圧より低く、第4図(i)に示すコン
パレータ11の出力レベルvbは“L”になる、したが
って、第4図(1)に示すアンド回路12の出力レベル
Veは“L”であり、第4図(−)に示す反転回路13
の出力レベルvfは“H″になる。したがって、トラン
ジスタT、はオフ、トランジスタT4はオンになり、上
述した基準状態になり、電源制御回路6の出力電圧Vi
は現状緯持される。 次に、負荷lへの供給エネルギーを減少させるように発
振回路2の出力周波数を高くすると、第5図(f)(g
)のように、スイッチング素子SW、、sW2の切換時
に、スイッチング素子SW、、SW2には、第3図の矢
印とは逆向きに電流II、I2が流れることになる。し
たがって、第5図(h)のように、インピーダンスZの
両端電圧Vaも電流I、。 I2と同じ向きに発生する。また、反転回路14とコン
デンサC9゜と抵抗R1゜とにより、立ち下がり検出回
路が構成されており、負荷回路5の両端電圧の立ち下が
り時に、第5図(j)に示すように、反転回路14の入
力電圧Vcも立ち下がるから、コンデンサC3゜と抵抗
R1゜との接続点の電位Vdは、第5図(k)のように
−時的に増大する。このときに、コンパレータ11の出
力レベルvbも一時的に“H”になる、したがって、第
5図(1)に示すように、アンド回路12の出力レベル
Vcは一時的に“H′″になり、トランジスタT、がオ
ンになり、トランジスタT、のインピーダンスを低減す
る。一方、コンデンサC1゜と抵抗R1oとの接続点の
電位が上昇してアンド回路12の入力レベルが“H”で
あるときには、反転回路15を通してアンド回路16の
入力端が“L”になり、インタロックされることになる
から、アンド回路17の出力レベルも“L”であり、反
転回路13の出力レベルVfは“H”に保たれる。した
がって、トランジスタT、は基準状態のままオン状態を
続ける。 以上のようにして、第5図(n)に示すオン期間制御回
路8の出力Vgにより、トランジスタT1のオン期間が
減少し、第5図(o)に示す電圧制御回路6の出力電圧
Viが下がるのである。これにより、負荷回路5への供
給エネルギーが減少し、負荷lのインピーダンスが増大
して共振周波数が上昇し、第5図(f)(g)に破線で
示すように、スイッチング素子sw、、sw、に流れる
電流I、、I2が変化し、スイッチング素子SW+、S
W2の切換タイミングが負荷回路5の共振電流のゼロク
ロス点にほぼ一致するようになるのである。 次に、負’Frlへの供給エネルギーを増大させるよう
に発振回路2の出力周波数を低減した場合について、第
6図に基づいて説明する。この場合、スイッチング素子
SW、、SW2に流れる電流■、。 I2は、第6図(f)(g)に示すようになり、スイッ
チング素子sw、、sw2の切換時に、第3図に矢印で
示す向きの電流が流れることになる。したがって、第6
図(h)に示すように、インピーダンスZの両端電圧V
aも電流1.、I2に対応する極性になる。コンパレー
タ11への入力電圧Vaが責になると、コンパレータ1
1の出力レベルvbは“H”になる、また、第6図(e
)のように、負荷回路5の両端電圧v0が0である期間
には、反転回路18の出力レベルは“H”であり、かつ
また、この期間の後半部分では、第6図(k)に示すよ
うに、コンデンサC3゜と抵抗RIoとの接続点の電位
Vdが0であって、反転回路15の出力レベルが“H”
であるから、アンド回路16の出力レベルは“H”にな
る、したがって、アンド回路17の出力レベルが“H”
になり、第6図(−)に示す反転回路13の出力レベル
Vfは一時的に“L”になる、その結果、トランジスタ
T、がオフになり、オン期間制御回路8の出力Vgが第
6図(n)のようになり、トランジスタT1のオン期間
が長くなって、電圧制御回路6の出力電圧Viが高くな
るのである。 すなわち、負荷lへの供給エネルギーの増加により、負
荷lのインピーダンスが減少し、負荷回路5の共振周波
数が低下して、第6図(f)(g)に破線で示すように
電流I+、I2が変化する。 以上のようにして、発振回路2の出力周波数を変化させ
て負荷回路5への供給エネルギーを調節すれば、電圧制
御回路6の出力電圧が変化することにより、スイッチン
グ素子S W + 、 S W 2の切換タイミングが
、負荷回路5の共振電流のゼロクロス点と一致するよう
に制御されるのであり、その結果、スイッチングロスが
ほとんど発生せず、ノイズの発生が低減されるのである
。 上記実施例において、スイッチング素子SW、。 SW2として電界効果トランジスタを用いているが、ト
ランジスタやサイリスタのようなスイッチング素子にダ
イオードを逆並列に接続したものを用いてもよい1丈な
、電圧制御回路6に昇圧型のチョッパ回路を用いている
が、降圧型としてもよく、出力電圧が可変できれば実施
例の形式に限定されるものではない。
状態ではほぼ一定な低インピーダンスになり、不点灯状
態ではインピーダンスが非常に高くなるのであって、イ
ンピーダンスの変化が大きいものである。したがって、
不点灯状態において、負荷回路5の共振電流のゼロクロ
ス点付近でスイッチング素子sw、、sw、の切換を行
う状態を維持し続けると、負荷回路5におけるインダク
タンスLとコンデンサCaとの直列回路に非常に大きな
電流が流れ、スイッチング素子sw、、sw、の破壊に
つながる可能性がある。 この問題を解決するために、本実施例では、第7図に示
すように、負荷lが点灯しているか不点灯であるかを検
出する負荷状態検出回路10と、負荷lの状態に応じて
電圧制御回路6の出力電圧の調節を停止する検出停止回
路9とを設けているのである。 すなわち、検出停止回路9は、負荷lである放電ランプ
が始動から点灯するまでの時間、および立ち消えなどに
よって不点灯状態になっている期間には、ゼロクロス検
出回路7の動作を停止させるのである。これによって、
負荷lが高インピーダンスであるときに、負荷回路5の
インダクタンスLとコンデンサCaとに必要以上に電流
が流れるのを防止できる。ゼロクロス検出回路7の動作
が停止している期間において、発振回路2の出力周波数
は、負荷回路5の共振周波数でなければ、どのような周
波数としてもよいが、発振回路2の出力周波数を負荷回
路5の共振周波数よりも高くしておくほうが、スイッチ
ング素子S W + 、 S W 2へのストレスが少
なくなる。 第8図に、負荷状態検出回路10と検出停止回路9との
簡単な具体構成を示す、負荷lの状態は、負荷lの両端
電圧で検出しており、負荷lの両端電圧を抵抗R+ +
+ RI 2により分圧してスイッチング用のトラン
ジスタSのベースに印加し、トランシフ々ぐ/7’l
−t L々々−〒≧、1々ロtノー/I−’ −d−7
フZの両端に接続しである。したがって、負荷!である
放電ランプが不点灯であるときには、負荷lの両端電圧
が高くなってトランジスタSがオンになり、ゼロクロス
検出回路7への検出電圧が0になるから、ゼロクロス検
出回路7を停止させることができるのである。負荷lが
点灯すれば、トランジスタSがオフになるから、ゼロク
ロス検出回路7は通常の動作をする。
sw、、sw2を発振回路2の出力によって制御するの
ではなく、負荷回路5のインダクタンスを、チョークコ
イルCH+と、帰還巻線を有したインダクタンスLaと
の直列回路とし、帰還巻線の出力によりスイッチング素
子sw、、sw。 を制御する自動型の構成としている。チョークコイルC
H,にはスイッチSWが並列接続され、スイッチSWを
開閉することにより、負荷lへの供給エネルギーが調節
されるようになっている。こめ堆祷/、−七1.\プl
ψ愉偏1し開基り一 蛍匡自I鰯を行うことによって
、スイッチングロスが低減されるのである。
子SW2については、実施例1と同様に発振回路2によ
ってオン・オフ制御し、スイッチング素子S W +に
ついては、負荷回路5のインダクタンスしに設けた帰還
巻線の出力によって制御するようにしているに の構成でもスイッチングロスの低減効果については、実
施例1と同様である。
平滑回路11の前段階において、交流電源ACを制御す
るようにした例であって、効果とは実施例1と同様であ
る。 以上に示した実施例ではハーフブリッジ型のインバータ
装置を基本構成としたが、フルブリッジ型や一石型であ
っても、負荷回路の共振電流のゼロクロス点でスイッチ
ング素子の切換を行うように設定できるものであれば、
どのような構成のインバータ装置でも本発明の技術思想
は適用可能である。また、電源Eとしては、交流電源を
整流平滑したものでよく、実施例1に示した構成の電圧
制御回路6への入力では交流電源を整流しただけでもよ
い、さらに、共振電流のゼロクロス点を検出するインピ
ーダンスZも実施例の位置に限定されるものではない。
ーに応じて共振周波数が変化するように負荷回路を構成
し、負荷回路の共振電流のゼロクロス点を検出するゼロ
クロス検出回路と、ゼロクロス検出回路の出力に基づい
てスイッチング素子の切換タイミングが上記ゼロクロス
点に一致するように上記直流電源の出力電圧を制御する
電圧制御回路とを設けているので、スイッチング素子の
切換タイミングが、負荷回路の共振電流のゼロクロス点
にほぼ一致するのであって、スイッチングロスやノイズ
を低減されるのである。また、直流電源の出力電圧を制
御するようにしているから、負荷回路への供給エネルギ
ーを連続的に変化させるようにしても、回路構成が複雑
にならず、実現が容易になるという利点がある。 請求項2の構成によれば、少′なくとも負荷回路が安定
動作状態ではないときに、ゼロクロス検出回路の動作を
停止させる検出停止回路を設けているので、負荷回路が
安定動作状態でないときに、直流電源の出力電圧を一定
にすることによって、スイッチング素子に過大な電流が
流れるのを防止し、スイッチング素子の破壊などを防止
できるという効果を奏する。
の動作説明図、第3図は同上の具体構成を示す回路図、
第4図ないし第6図は同上の動作説明図、第7図は本発
明の実施例2を示す回路図、第8図は同上の要部具体回
路図、第9図は本発明の実施例3を示す回路図、第10
図は本発明の実線OIA*云オ回蕗a 箪1−1隋1+
太番即め宙愉鋼5を示す要部回路図、第12図は従来例
を示す回路図、第13図ないし第15図は同上の動作説
明図である。 5・・・負荷回路、6・・・電圧制御回路、7・・・ゼ
ロクロス検出回路、9・・・検出停止回路、E・・・電
源、SW、、SW2・・・スイッチング素子、l・・・
負荷。
Claims (2)
- (1)オン・オフ制御されるスイッチング素子を備え、
直流電源を交流出力に変換するとともに、交流出力を負
荷回路に供給するインバータ装置において、供給エネル
ギーに応じて共振周波数が変化するように負荷回路を構
成し、負荷回路の共振電流のゼロクロス点を検出するゼ
ロクロス検出回路と、ゼロクロス検出回路の出力に基づ
いてスイッチング素子の切換タイミングが上記ゼロクロ
ス点に一致するように上記直流電源の出力電圧を制御す
る電圧制御回路とを設けて成ることを特徴とするインバ
ータ装置。 - (2)少なくとも負荷回路が安定動作状態ではないとき
に、ゼロクロス検出回路の動作を停止させる検出停止回
路を具備して成ることを特徴とする請求項1記載のイン
バータ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005925A JP2742461B2 (ja) | 1990-01-13 | 1990-01-13 | インバータ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005925A JP2742461B2 (ja) | 1990-01-13 | 1990-01-13 | インバータ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03212163A true JPH03212163A (ja) | 1991-09-17 |
| JP2742461B2 JP2742461B2 (ja) | 1998-04-22 |
Family
ID=11624472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005925A Expired - Lifetime JP2742461B2 (ja) | 1990-01-13 | 1990-01-13 | インバータ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2742461B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001045241A1 (en) * | 1999-12-18 | 2001-06-21 | Koninklijke Philips Electronics N.V. | Converter with resonant circuit elements |
| JP2017189114A (ja) * | 2017-07-19 | 2017-10-12 | 株式会社東芝 | 沿面放電素子駆動用電源回路 |
-
1990
- 1990-01-13 JP JP2005925A patent/JP2742461B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001045241A1 (en) * | 1999-12-18 | 2001-06-21 | Koninklijke Philips Electronics N.V. | Converter with resonant circuit elements |
| JP2017189114A (ja) * | 2017-07-19 | 2017-10-12 | 株式会社東芝 | 沿面放電素子駆動用電源回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2742461B2 (ja) | 1998-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11005361B2 (en) | Control circuit and method of a switching power supply | |
| US6002213A (en) | MOS gate driver circuit with analog input and variable dead time band | |
| US7920390B2 (en) | DC-AC converter, controller IC therefor, and electronic apparatus utilizing such DC-AC converter | |
| US7414371B1 (en) | Voltage regulation loop with variable gain control for inverter circuit | |
| CA2519605C (en) | Discharge lamp lighting control device | |
| US8212498B2 (en) | Fluorescent dimming ballast | |
| CN102934524A (zh) | 用于电子hid镇流器的开路电压钳位 | |
| US6222327B1 (en) | Lighting device for illumination and lamp provided with the same | |
| US10707763B1 (en) | Partially clamped resonant half-bridge converter for highly efficient constant power LED driver with inherent hard-switching protection | |
| US9894718B1 (en) | Constant current source LED driver circuit with self-clamped output | |
| JP3496543B2 (ja) | 電源装置 | |
| JP3324270B2 (ja) | 放電灯点灯装置 | |
| US6936974B2 (en) | Half-bridge inverter for asymmetrical loads | |
| JP4013846B2 (ja) | 位相制御装置 | |
| CN100517934C (zh) | 具有电阻性输入和低电磁干扰的可调光镇流器 | |
| JPH03212163A (ja) | インバータ装置 | |
| US6870748B2 (en) | Method and apparatus for controlling the power supplied to a load | |
| US6853154B2 (en) | Open loop bi-level ballast control | |
| TW201349939A (zh) | 用於向高強度氣體放電燈提供功率的系統和方法 | |
| JP3285231B2 (ja) | 放電灯点灯装置 | |
| JPH07147780A (ja) | 電源装置 | |
| US6593708B2 (en) | Electronic circuit for the gradual start-up of electric loads, particularly halogen lamps | |
| JP3285230B2 (ja) | インバータ装置 | |
| JP3493647B2 (ja) | 電源装置,放電灯点灯装置及び照明装置 | |
| JP2005019172A (ja) | 放電灯点灯装置および放電灯点灯装置を用いた照明器具 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080130 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090130 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090130 Year of fee payment: 11 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090130 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100130 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |