JP2017191840A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2017191840A
JP2017191840A JP2016079856A JP2016079856A JP2017191840A JP 2017191840 A JP2017191840 A JP 2017191840A JP 2016079856 A JP2016079856 A JP 2016079856A JP 2016079856 A JP2016079856 A JP 2016079856A JP 2017191840 A JP2017191840 A JP 2017191840A
Authority
JP
Japan
Prior art keywords
pad
layer
semiconductor device
pad opening
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016079856A
Other languages
English (en)
Other versions
JP6846117B2 (ja
Inventor
基治 芳我
Motoharu Haga
基治 芳我
馨 安田
Kaoru Yasuda
馨 安田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2016079856A priority Critical patent/JP6846117B2/ja
Priority to US15/479,887 priority patent/US10068871B2/en
Publication of JP2017191840A publication Critical patent/JP2017191840A/ja
Application granted granted Critical
Publication of JP6846117B2 publication Critical patent/JP6846117B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/015—Manufacture or treatment of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H10W42/121—Arrangements for protection of devices protecting against mechanical damage
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/20—Conductive package substrates serving as an interconnection, e.g. metal plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/69—Insulating materials thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/013—Manufacture or treatment of die-attach connectors
    • H10W72/01331—Manufacture or treatment of die-attach connectors using blanket deposition
    • H10W72/01333—Manufacture or treatment of die-attach connectors using blanket deposition in liquid form, e.g. spin coating, spray coating or immersion coating
    • H10W72/01335—Manufacture or treatment of die-attach connectors using blanket deposition in liquid form, e.g. spin coating, spray coating or immersion coating by plating, e.g. electroless plating or electroplating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H10W72/01931—Manufacture or treatment of bond pads using blanket deposition
    • H10W72/01933—Manufacture or treatment of bond pads using blanket deposition in liquid form, e.g. spin coating, spray coating or immersion coating
    • H10W72/01935—Manufacture or treatment of bond pads using blanket deposition in liquid form, e.g. spin coating, spray coating or immersion coating by plating, e.g. electroless plating or electroplating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H10W72/01951—Changing the shapes of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H10W72/07336—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/352—Materials of die-attach connectors comprising metals or metalloids, e.g. solders
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5525—Materials of bond wires comprising metals or metalloids, e.g. silver comprising copper [Cu]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】低コストで、かつパッドの良好な導電信頼性を確保できる半導体装置およびその製造方法を提供する。【解決手段】第２配線層２３が形成された半導体基板１４と、第２配線層２３を覆うように半導体基板１４上に形成され、第２配線層２３の一部をパッド７として露出させるパッド開口２５を有する絶縁膜１６と、絶縁膜１６上に形成され、絶縁膜１６とは異なる絶縁材料からなり、少なくともパッド７の一部の露出を確保する第２パッド開口３２を有する表面保護膜１７と、パッド７上に形成されたシード層３８と、シード層３８上に形成されためっき層３９とを含む、半導体装置を提供する。【選択図】図４

Description

本発明は、半導体装置およびその製造方法に関する。
たとえば、特許文献１は、半導体基板の主面上に形成された第１絶縁膜と、第１絶縁膜上に形成され、Ｃｕが添加された合金膜によって構成された電極パッドと、電極パッドを覆うように半導体基板の主面上に形成された第２絶縁膜と、電極パッドの上面の一部を露出させて、第２絶縁膜に形成された第１開口部と、第１開口部を介して、電極パッドに電気的に接続するめっき膜と、めっき膜の上面に形成されためっき密着膜とを有し、電極パッドを構成する合金膜に添加された前記Ｃｕの濃度は２ｗｔ％以上である、半導体装置を開示している。この半導体装置において、めっき膜は、無電解めっき法によって形成されている。
特開２０１４−１８７０７３号公報
無電解めっき法には、コストが高い、化学変化によってめっきするためめっき液の管理に細心の注意を払わなければならない等の短所がある。また、無電解めっきでは、めっき前に、めっき対象物の表面を前処理（たとえば、ジンケート処理等）しなければならず、この前処理によってパッドに不具合が発生する場合がある。たとえば、Ａｌパッドをジンケート処理した際にＡｌパッドにおけるビアの直上位置にスパイク（微孔）が形成される結果、スパイク内でめっき層に巣が発生する場合がある。
そこで、本発明の一実施形態は、低コストで、かつパッドの良好な導電信頼性を確保できる半導体装置およびその製造方法を提供する。
本発明の一実施形態に係る半導体装置は、配線層が形成された半導体基板と、前記配線層を覆うように前記半導体基板上に形成され、前記配線層の一部をパッドとして露出させるパッド開口を有する絶縁膜と、前記絶縁膜上に形成され、前記絶縁膜とは異なる絶縁材料からなり、少なくとも前記パッドの一部の露出を確保する第２パッド開口を有する表面保護膜と、前記パッド上に形成されたシード層と、前記シード層上に形成されためっき層とを含む。
また、本発明の一実施形態に係る半導体装置の製造方法は、配線層が形成された半導体基板上に、前記配線層を覆うように絶縁膜を形成する工程と、前記絶縁膜を選択的に除去することによって、前記配線層の一部をパッドとして露出させるパッド開口を形成する工程と、前記絶縁膜上に、前記絶縁膜とは異なる絶縁材料からなる表面保護膜を形成する工程と、前記表面保護膜を選択的に除去することによって、少なくとも前記パッドの一部の露出を確保する第２パッド開口を形成する工程と、前記パッド上にシード層を形成する工程と、電解めっきによって、前記シード層からめっき層を成長させる工程とを含む。
本発明の一実施形態によれば、めっき層を電解めっきによって形成するので、めっき層の形成に要するコストを低減することができる。また、めっき前に、めっき対象物であるパッドを前処理する必要がないので、パッドに不具合が発生することを防止することもできる。したがって、低コストで、かつパッドの良好な導電信頼性を確保できる、本発明の一実施形態に係る半導体装置を提供することができる。
図１は、本発明の一実施形態に係る半導体装置の模式的な斜視図（上面側）である。 図２は、本発明の一実施形態に係る半導体装置の模式的な斜視図（下面側）である。 図３は、図１のIII−III切断線における断面図である。 図４は、半導体チップのパッド構造を説明するための図である。 図５は、半導体チップのパッド構造を説明するための図である。 図６は、半導体チップのパッド構造を説明するための図である。 図７は、半導体チップのパッド構造を説明するための図である。 図８は、半導体チップのパッド構造を説明するための図である。 図９は、半導体チップのパッド構造を説明するための図である。 図１０は、前記半導体チップの製造工程の一部のフローを示す図である。 図１１Ａは、前記半導体チップの製造工程の一部を示す図である。 図１１Ｂは、図１１Ａの次の工程を示す図である。 図１１Ｃは、図１１Ｂの次の工程を示す図である。 図１１Ｄは、図１１Ｃの次の工程を示す図である。 図１１Ｅは、図１１Ｄの次の工程を示す図である。 図１１Ｆは、図１１Ｅの次の工程を示す図である。 図１１Ｇは、図１１Ｆの次の工程を示す図である。 図１２は、前記半導体チップのパッドに発生する不具合を説明するための図である。 図１３は、前記半導体チップのパッドに発生する不具合を説明するための図である。 図１４は、無電解めっきによって形成されためっき層を有する半導体チップのＳＥＭ画像である。
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、本発明の一実施形態に係る半導体装置１の模式的な斜視図（上面側）である。図２は、本発明の一実施形態に係る半導体装置１の模式的な斜視図（下面側）である。図３は、図１のIII−III切断線における断面図である。
半導体装置１は、ＱＦＮ（Quad Flat Non-leaded Package）が適用された半導体装置である。半導体装置１は、半導体チップ２をアイランド３、リード４およびワイヤ５とともに樹脂パッケージ６で封止した構造を有している。半導体装置１（樹脂パッケージ６）の外形は、扁平な直方体形状である。
半導体チップ２は、平面視四角形状に形成されており、上面の周縁部に複数のパッド７を有している。図示はしないが、複数のパッド７は、半導体チップ２の周縁に沿って等しい間隔を空けて、たとえば環状に配列されている。むろん、複数のパッド７は、半導体チップ２の一対の対辺に対応する一対の周縁部それぞれのみに設けられていてもよい。半導体チップ２の裏面には、Ａｕ、Ｎｉ、Ａｇ等の金属材料からなる裏メタル８が形成されている。半導体チップ２は、パッド７が配置された上面を上方に向けた姿勢で、接合材１１を介してアイランド３に接合されている。接合材１１には、たとえば、半田ペーストが用いられる。より具体的には、半導体チップ２の裏メタル８とアイランド３のめっき層９（後述）とが、半田ペーストを利用した共晶接合によって結合されていてもよい。
アイランド３およびリード４は、金属薄板（たとえば、銅薄板）を打ち抜くことにより形成される。アイランド３およびリード４の表面には、たとえばＡｕ、Ｎｉ、Ａｇ等の金属材料からなるめっき層９が形成されている。
アイランド３は、平面視四角形状に形成されており、各側面が半導体装置１の側面と平行をなすように半導体装置１の中央部に配置されている。
アイランド３の裏面の周縁部には、裏面側からの潰し加工により、その全周にわたって窪み１０が形成されている。窪み１０は、たとえば、断面視略１／４楕円形状に形成されており、樹脂パッケージ６の一部が入り込んでいる。これにより、アイランド３の周縁部がその上下から樹脂パッケージ６で挟まれ、アイランド３の樹脂パッケージ６からの脱落が防止（抜け止め）されている。
また、アイランド３の裏面は、窪み１０を除いた部分が、樹脂パッケージ６の裏面から露出している。
リード４は、アイランド３の各側面と対向する位置に、同数（この実施形態では４本）ずつ設けられている。各リード４は、アイランド３の側面に対して交差する方向（この実施形態では直交方向）に延びる長尺な平面視長方形状に形成されている。むろん、各リード４は、上記交差方向に長手な長方形状である必要はなく、上記交差方向が幅方向である長方形状であってもよいし、正方形状であってもよい。複数のリード４は、アイランド３の側面と平行な方向に等しい間隔を空けて配列されている。
リード４の裏面のアイランド３側の端部には、裏面側からの潰し加工により、窪み１２が形成されている。窪み１２は、たとえば、断面略１／４楕円形状に形成されており、樹脂パッケージ６の一部が入り込んでいる。これにより、リード４のアイランド３側の端部がその上下から樹脂パッケージ６で挟まれ、リード４の樹脂パッケージ６からの脱落が防止（抜け止め）されている。
リード４の裏面は、窪み１２を除いた部分が、樹脂パッケージ６の裏面から露出している。一方、リード４のアイランド３側と反対側の側面は、樹脂パッケージ６の側面から素地の状態で露出している。つまり、樹脂パッケージ６の側面から露出するリード４には、めっき層等の被膜あるいは薄膜が形成されておらず、リード４の本体を構成する材料のままで樹脂パッケージ６から露出している。
アイランド３およびリード４の樹脂パッケージ６から露出する部分（裏面）には、たとえば半田等の金属材料からなるめっき層１３が形成されている。図２では、樹脂パッケージ６から露出するアイランド３およびリード４のめっき部分と非めっき部分とを区別するため、めっき部分（めっき層１３）にクロスハッチングを施している。
なお、半導体チップ２とアイランド３との電気的な接続が不要な場合には、裏メタル８が省略されて、半導体チップ２がアイランド３に絶縁性ペーストからなる接合材を介して接合されてもよい。この場合、アイランド３の表面上のめっき層９が省略されてもよい。
ワイヤ５は、この実施形態では、Ｃｕを主成分（たとえば、Ｃｕの純度が９９．９９％以上）とする、いわゆるＣｕワイヤからなるが、変形例としてＡｕワイヤやＡｌワイヤを使用してもよい。ワイヤ５は、半導体チップ２のパッド７とリード４との間を接続している。
図４〜図９は、半導体チップ２のパッド７付近の拡大図である。図４〜図９を参照して、半導体チップ２のパッド構造をより具体的に説明する。この実施形態で説明するパッド構造は、主にＡｌパッド上のめっき層の構造に係るものである。当該めっき層は、たとえば、Ａｌパッド−Ｃｕワイヤ接合が適用される半導体装置において生じ得る下記の課題（１）〜（３）の解決に貢献する。
（１）パッドクラックによるショート不良
（２）高温放置試験時の合金成長によるオープン不良
（３）不飽和加圧蒸気試験（ＨＡＳＴ）、飽和加圧蒸気試験（ＰＣＴ）の試験時の接合部腐食によるオープン不良
図４を参照して、半導体チップ２（図示せず）は、半導体基板１４、多層配線構造１５、絶縁膜１６および表面保護膜１７を含む。
半導体基板１４は、たとえば、Ｓｉ基板、ＳｉＣ基板、ＧａＮ基板等の公知の基板を適用できる。半導体基板１４の表面には、ＭＯＳＦＥＴ、ダイオード等の半導体素子１８が形成されている。
多層配線構造１５は、半導体素子１８と電気的に接続された配線層であり、複数の絶縁膜および配線層を含む。この実施形態では、多層配線構造１５は、第１絶縁層１９、第２絶縁層２０および第３絶縁層２１を有し、配線層として、第１配線層２２および本発明の配線層の一例としての第２配線層２３を有している。
第１配線層２２が第１絶縁層１９上に所定パターンで形成され、第２配線層２３が第３絶縁層２１上に所定パターンで形成されている。第１配線層２２および第２配線層２３は、第２絶縁層２０を貫通する複数のビア２４によって互いに接続されている。また、第１配線層２２は、図示しない他の配線層やビア等によって半導体素子１８に接続されていてもよい。一方、第２配線層２３は、多層配線構造１５の最上層配線として形成されており、第２配線層２３の配線パターン以外の領域では、最上層絶縁層としての第３絶縁層２１の一部が露出していてもよい。なお、多層配線構造１５の層数は、本発明の実施形態を説明するための一例に過ぎず、図４で示した層数よりも多くても少なくてもよい。さらに、半導体チップ２の配線構造として、半導体基板１４上に絶縁膜を介して配置された最上層配線層のみの構造が適用されてもよい。
第１絶縁層１９、第２絶縁層２０および第３絶縁層２１は、たとえばＳｉＯ２等の絶縁材料からなり、ＣＶＤ法等の公知の方法によって形成されていてもよい。
第１配線層２２および第２配線層２３は、この実施形態ではＡｌ配線層であるが、他の金属材料からなる配線層であってもよい。また、第１配線層２２および第２配線層２３は、同じ材料で形成されていなくてもよい。たとえば、最上層の第２配線層２３をＡｌ配線層で形成し、それよりも下方の第１配線層２２を含む配線層をＣｕダマシン配線としてもよい。複数のビア２４は、たとえばタングステン等の金属材料からなっていてもよい。
また、第２配線層２３は、ワイヤ５の接合時の衝撃を考慮して、たとえば、２００００Å〜３００００Åの厚さを有していることが好ましい。
絶縁膜１６は、第２配線層２３を含む第３絶縁層２１の上面領域を覆うように配置されている。絶縁膜１６には、第２配線層２３の一部をパッド７として露出させるパッド開口２５が形成されている。絶縁膜１６は、パッド開口２５の外縁２６が第２配線層２３の外縁２７よりも内側に配置されるように、その一部が第２配線層２３にオーバーラップ部２８として乗り上がっていてもよい。絶縁膜１６のオーバーラップ部２８以外の残りの部分は、本体部３５として第３絶縁層２１と密着して設けられていてもよい。絶縁膜１６のオーバーラップ部２８と本体部３５とは、第２配線層２３の厚さからなる高低差に基づく段部３６を介して連なっている。
また、絶縁膜１６は、この実施形態ではＳｉＮからなるが、他の絶縁材料からなっていてもよい。また、絶縁膜１６は、たとえば、複数のＳｉＮ膜の積層構造を有していてもよい。具体的には、絶縁膜１６は、下層のライナー窒化シリコン膜２９、中間のＨＤＰ（High Density Plasma）酸化シリコン膜３０および表面窒化シリコン膜３１を含んでいてもよい。ライナー窒化シリコン膜２９が最も薄く、次いで、表面窒化シリコン膜３１が薄く、ＨＤＰ酸化シリコン膜３０が最も厚くてもよい。ＨＤＰ酸化シリコン膜３０を最も厚くすることで、絶縁膜１６の全体としての膜質を向上させることができる。
絶縁膜１６の厚さは、たとえば、２００００Å〜４００００Åであってもよい。より詳細に、ライナー窒化シリコン膜２９はあってもなくてもよく、ある場合の厚さが２０００Å〜３０００Åであり、ＨＤＰ酸化シリコン膜３０の厚さが２０００Å〜２３０００Åであり、表面窒化シリコン膜３１の厚さが１００００Å〜２５０００Åであってもよい。
表面保護膜１７は、絶縁膜１６上に積層されている。表面保護膜１７には、少なくともパッド７の露出を確保する第２パッド開口３２が形成されている。表面保護膜１７は、図４では、第２パッド開口３２の外縁３３とパッド開口２５の外縁２６とが一致するように、その一部が第２配線層２３の上面領域にオーバーラップ部３４として乗り上がっていてもよい。この実施形態では、表面保護膜１７のオーバーラップ部３４は、第２パッド開口３２の周縁部４３と称してもよい。表面保護膜１７のオーバーラップ部３４以外の残りの部分は、本体部３７として絶縁膜１６と密着して設けられていてもよい。また、表面保護膜１７は、絶縁膜１６の段部３６上の領域において、第２配線層２３に近づく方向に向かって厚さが減少するように形成されている。これにより、表面保護膜１７は、段部３６の高低差を吸収し、絶縁膜１６の本体部３５、段部３６およびオーバーラップ部２８上の領域に跨って一定の高さの平坦面を有している。
また、表面保護膜１７は、絶縁膜１６とは異なる絶縁材料からなり、たとえば、ポリイミドからなる。なお、表面保護膜１７は、ポリイミド以外の絶縁材料からなっていてもよい。表面保護膜１７の厚さは、たとえば、３．５μｍ〜５．５μｍであってもよい。
そして、パッド７上には、シード層３８を介してめっき層３９が形成されている。この実施形態では、シード層３８は、めっき層３９の下面全域にわたって設けられている。つまり、シード層３８およびめっき層３９は、互いに面一なめっき端面４２を有している。めっき端面４２は、半導体基板１４の表面に沿う方向において、たとえば、第２配線層２３の外縁２７と一致する位置に配置されていてもよい。
図４では、シード層３８は、パッド７の表面だけでなく、パッド開口２５の側面４０およびパッド開口２５の周縁部４１を覆うように形成されている。なお、図４では、絶縁膜１６のオーバーラップ部２８と周縁部４１とが同一の構成である。
めっき層３９は、シード層３８からのめっき成長によって構成された金属層であり、半導体チップ２において、図３に示したワイヤ５が接合される部分である。めっき層３９は、シード層３８と同様に、パッド開口２５から外側へ向かって絶縁膜１６の周縁部４１の上面領域まで延びている。この実施形態では、第２パッド開口３２の外縁３３とパッド開口２５の外縁２６とが一致していて、絶縁膜１６が表面保護膜１７で完全に覆われていることから、めっき層３９およびシード層３８は、表面保護膜１７の上面に接するように形成されている。
シード層３８は、たとえばＣｕ、Ａｕ等からなり、めっき層３９は、たとえばＮｉ、ＰｄおよびＡｕがこの順に積層された積層構造を有していてもよい。また、めっき層３９は、Ａｕが省略されたＮｉおよびＰｄの積層構造であってもよい。また、シード層３８の厚さは、たとえば５００Å〜１５０００Åであってもよい。めっき層３９の厚さは、たとえば全体が２．１１μｍ〜５．３５μｍであり、Ｎｉ層が２μｍ〜５μｍであり、Ｐｄ層が０．１μｍ〜０．３μｍであり、Ａｕ層が０．０１μｍ〜０．０５μｍであってもよい。
続いて、図５〜図９を参照して半導体チップ２のパッド構造を説明するが、図４と共通する構成については説明を省略する。
図５では、表面保護膜１７の第２パッド開口３２の外縁３３が、絶縁膜１６のパッド開口２５の外縁２６よりも外側に配置されている。これにより、パッド開口２５の外縁２６と第２パッド開口３２の外縁３３との間に、絶縁膜１６の上面の一部が露出している。
この実施形態では、めっき層３９は、絶縁膜１６のオーバーラップ部２８（周縁部４１）を覆うように、絶縁膜１６に密着して形成されている。言い換えれば、めっき層３９は、第２パッド開口３２の内方領域において第２パッド開口３２の外縁３３から間隔を空けて配置されている、これにより、絶縁膜１６の段部３６および本体部３５の一部は、めっき層３９と表面保護膜１７との間に露出している。
図６では、図５と同様に第２パッド開口３２の外縁３３がパッド開口２５の外縁２６よりも外側に配置されているが、表面保護膜１７は、絶縁膜１６の本体部３５、段部３６およびオーバーラップ部２８の一部を覆うように形成されている。これにより、表面保護膜１７は、パッド開口２５の周縁部４１を露出させている。
この実施形態では、めっき層３９は、パッド開口２５の周縁部４１および第２パッド開口３２の周縁部４３（オーバーラップ部３４）上に連なって形成されている。
図７では、図６で示した構造において、シード層３８およびめっき層３９のめっき端面４２が、第２配線層２３の外縁２７よりも内側に配置されている。これにより、めっき層３９は、第２配線層２３の上面領域に収まる大きさで形成されており、めっき端面４２よりも外側に第２配線層２３の一部が突出した状態となっている。
また、めっき層３９は、第２パッド開口３２の内方領域において第２パッド開口３２の外縁３３から間隔を空けて配置されている。
図８では、図７の構造において、表面保護膜１７は、絶縁膜１６とめっき層３９との間に配置され、さらに、パッド開口２５の側面４０を覆っている。つまり、表面保護膜１７の周縁部４３が、パッド開口２５の内側側方に設けられている。これにより、第２パッド開口３２の外縁３３は、パッド開口２５の外縁２６よりも内側に配置されている。
この実施形態では、めっき層３９は、表面保護膜１７の周縁部４３および絶縁膜１６の周縁部４１の上面領域を覆うように形成されている。
図９では、図８の構造において、めっき層３９は、第２パッド開口３２の内方領域において第２パッド開口３２の外縁３３から間隔を空けて配置されている。これにより、めっき層３９のめっき端面４２と第２パッド開口３２の外縁３３との間に、パッド７の素地の一部が露出している。
図１０および図１１は、半導体チップ２の製造工程の一部を工程順に示す図である。図１１では、図４〜図９に示した構成のうち半導体チップ２の製造方法の説明に必要な構成のみを示している。また、図１１では、図４〜図９のうち代表例として図４の構造の製造工程を示すが、図５〜図９の構造については、絶縁膜１６、表面保護膜１７およびめっき層３９を形成するためのマスクパターンを変更することで、図４の構造と同様に製造することができる。
まず、図１１Ａに示すように、それぞれが第２配線層２３を有する複数のチップ形成領域４４を有する半導体ウエハ４５が準備される。半導体ウエハ４５は、個片化される前の半導体基板１４の集合体であり、各チップ形成領域４４がダイシングによって半導体基板１４とされる。次に、たとえばＣＶＤ法によって、第２配線層２３を覆うように、半導体ウエハ４５全体に絶縁膜１６が形成される（ステップＳ１）。
次に、図１１Ｂに示すように、絶縁膜１６を選択的にドライエッチングすることによって、パッド開口２５が形成される（ステップＳ２）。これにより、第２配線層２３の一部がパッド７として露出する。
次に、図１１Ｃに示すように、たとえばスピンコート法によって、絶縁膜１６上に表面保護膜１７が形成される（ステップＳ３）。
次に、図１１Ｄに示すように、表面保護膜１７を選択的にドライエッチングすることによって、第２パッド開口３２が形成される（ステップＳ４）。図１１Ｄでは、外縁３３と外縁２６とが一致するように第２パッド開口３２が形成されるが（図４参照）、表面保護膜１７（ポリイミド）のベーク時に膜が収縮する場合がある。したがって、表面保護膜１７は、最終的には、図５〜図７に示したように、第２パッド開口３２の外縁３３がパッド開口２５の外縁２６に対して後退した構造となる可能性もある。
次に、図１１Ｅに示すように、たとえばスパッタ法によって、複数のチップ形成領域４４を一括して覆うように半導体ウエハ４５全体にシード層３８が形成される（ステップＳ５）。
次に、図１１Ｆに示すように、シード層３８上に、めっき層３９を形成すべき領域に開口４６を有するマスク４７が形成される（ステップＳ６）。
次に、図１１Ｇに示すように、マスク４７の開口４６から露出するシード層３８から、電解めっきによって、めっき層３９が成長する（ステップＳ７）。
この後は、シード層３８の不要部分が除去される工程、複数のチップ形成領域４４が各半導体チップ２の個片に切り分けられる工程等が行われ、半導体チップ２が得られる。
以上、上記の実施形態によれば、めっき層３９を電解めっきによって形成するので、めっき層３９の形成に要するコストを低減することができる。また、めっき前に、めっき対象物であるパッド７を前処理する必要がないので、パッド７に不具合が発生することを防止することもできる。
たとえば、パッド７に発生する不具合として、図１２および図１３に示すものがある。図１２および図１３は、無電解めっきによってめっき層３９を形成した場合に発生する不具合を説明するための図である。
無電解めっきでは、めっき前に、めっき対象物の表面を前処理しなければならない。たとえば、Ｎｉめっきの場合には、事前にパッド７にジンケート処理が行われる。この処理が行われると、図１２に示すように、Ａｌパッド７におけるビア２４の直上位置にスパイク４８（微孔）が形成される。その結果、図１３に示すように、めっき成長の際、スパイク４８がめっき金属で埋め戻される前に、スパイク４８の開口端部でめっき金属同士が繋がり、スパイク４８内に空洞の巣４９が発生する場合がある。
これに対し、本発明の実施形態のように電解めっきを採用すれば、パッド７の前処理を省略できるので、スパイク４８や巣４９の発生を抑制することができる。したがって、上記の半導体装置１によれば、低コストで、かつパッド７の良好な導電信頼性を確保することができる。
また、図１４は、無電解めっきによって形成されためっき層を有する半導体チップのＳＥＭ画像である。この半導体チップでは、絶縁膜１６および表面保護膜１７の開口２５，３２を、同じエッチング工程（等方性エッチング）で形成している。そのため、図１４に示すように、エッチング時の横方向侵食によって、表面保護膜１７の下方に空隙５０が形成されている。
これに対し、本発明の実施形態では、絶縁膜１６のエッチング（図１１Ｂ）と表面保護膜１７のエッチング（図１１Ｄ）を別々の工程で行うので、図１４の空隙５０のような空洞部が形成されることも抑制することができる。
また、図７〜図９の構造のように、めっき層３９が第２配線層２３の上面領域に収まる大きさで形成されていれば、比較的硬いめっき層３９（特にＮｉ）を起点に絶縁膜１６や表面保護膜１７にクラックが生じても、そのクラックを第２配線層２３で阻止することができる。その結果、当該クラックが半導体素子１８にまで達して短絡することを防止することができる。
さらに、図４〜図７の構造のように、第２パッド開口３２の外縁３３がパッド開口２５の外縁２６と一致するか（図４）あるいは外縁２６に対して後退していれば（図５〜図７）、めっき層３９の上面領域を比較的広くとることができる。その結果、ワイヤ５を接続する際のボールサイズの選択幅を増やすことができる。
以上、本発明の一実施形態を説明したが、本発明は、他の形態で実施することもできる。
たとえば、前述の実施形態では、ＱＦＮタイプの半導体装置を取り上げたが、本発明は、ＳＯＮ（Small Outline Non-leaded package）、ＱＦＰ（Quad Flat Package）、ＳＯＰ（Small Outline Package）等の他の種類のパッケージタイプの半導体装置に適用することもできる。
本発明の半導体装置は、パワーモジュール等のパワーデバイスの製造全般に利用可能であり、特に、小型・軽量化が求められている分野、車載、太陽電池、産業機器向けの装置等、温度変化が激しい環境下で使用される装置に良好に適用できる。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
１ 半導体装置
２ 半導体チップ
５ ワイヤ
７ パッド
１４ 半導体基板
１６ 絶縁膜
１７ 表面保護膜
２３ 第２配線層
２５ パッド開口
２６ （パッド開口の）外縁
２７ （パッドの）外縁
３２ 第２パッド開口
３３ （第２パッド開口の）外縁
３８ シード層
３９ めっき層
４０ （パッド開口の）側面
４１（パッド開口の）周縁部
４３ （第２パッド開口の）周縁部
４４ チップ形成領域
４５ 半導体ウエハ
４７ マスク

Claims (15)

  1. 配線層が形成された半導体基板と、
    前記配線層を覆うように前記半導体基板上に形成され、前記配線層の一部をパッドとして露出させるパッド開口を有する絶縁膜と、
    前記絶縁膜上に形成され、前記絶縁膜とは異なる絶縁材料からなり、少なくとも前記パッドの一部の露出を確保する第２パッド開口を有する表面保護膜と、
    前記パッド上に形成されたシード層と、
    前記シード層上に形成されためっき層とを含む、半導体装置。
  2. 前記パッド開口の外縁と、前記第２パッド開口の外縁とが一致している、請求項１に記載の半導体装置。
  3. 前記第２パッド開口の外縁が、前記パッド開口の外縁よりも外側に配置されており、
    前記パッド開口の外縁と前記第２パッド開口の外縁との間に、前記絶縁膜の上面の一部からなるパッド周縁部が露出しており、
    前記めっき層は、前記パッド周縁部上に配置されている、請求項１に記載の半導体装置。
  4. 前記めっき層は、前記第２パッド開口の内方領域において前記第２パッド開口の外縁から間隔を空けて配置されている、請求項３に記載の半導体装置。
  5. 前記めっき層は、前記パッド周縁部、および前記表面保護膜の上面の一部からなる第２パッド周縁部上に連なって配置されている、請求項３に記載の半導体装置。
  6. 前記パッド開口の側面が前記表面保護膜で覆われるように、前記第２パッド開口の外縁が、前記パッド開口の外縁よりも内側に配置されている、請求項１に記載の半導体装置。
  7. 前記めっき層は、前記表面保護膜の上面の一部からなる第２パッド周縁部上に配置されている、請求項６に記載の半導体装置。
  8. 前記めっき層は、前記第２パッド開口の内方領域において前記第２パッド開口の外縁から間隔を空けて配置されている、請求項３に記載の半導体装置。
  9. 前記めっき層は、前記配線層の上面領域に収まる大きさで形成されている、請求項１〜８のいずれか一項に記載の半導体装置。
  10. 前記配線層は、Ａｌ配線層を含む、請求項１〜９のいずれか一項に記載の半導体装置。
  11. 前記絶縁膜が窒化シリコン膜を含み、前記表面保護膜がポリイミド膜を含む、請求項１〜１０のいずれか一項に記載の半導体装置。
  12. 前記めっき層は、Ｎｉおよび前記Ｎｉ上のＰｄからなる積層構造を含む、請求項１〜１１のいずれか一項に記載の半導体装置。
  13. 前記パッドに接続されたＣｕを主成分とする金属材料からなるワイヤをさらに含む、請求項１〜１２のいずれか一項に記載の半導体装置。
  14. 配線層が形成された半導体基板上に、前記配線層を覆うように絶縁膜を形成する工程と、
    前記絶縁膜を選択的に除去することによって、前記配線層の一部をパッドとして露出させるパッド開口を形成する工程と、
    前記絶縁膜上に、前記絶縁膜とは異なる絶縁材料からなる表面保護膜を形成する工程と、
    前記表面保護膜を選択的に除去することによって、少なくとも前記パッドの一部の露出を確保する第２パッド開口を形成する工程と、
    前記パッド上にシード層を形成する工程と、
    電解めっきによって、前記シード層からめっき層を成長させる工程とを含む、半導体装置の製造方法。
  15. 前記半導体基板は、それぞれが前記配線層を有する複数のチップ形成領域を有する半導体ウエハを含み、
    前記シード層を形成する工程は、前記複数のチップ形成領域を覆うように前記半導体ウエハ全体に前記シード層を形成する工程を含み、
    前記めっき層を成長させる工程は、前記シード層を選択的に覆うマスクを形成し、前記マスクから露出する前記シード層の一部から前記めっき層を成長させる工程を含む、請求項１４に記載の半導体装置の製造方法。
JP2016079856A 2016-04-12 2016-04-12 半導体装置および半導体装置の製造方法 Active JP6846117B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016079856A JP6846117B2 (ja) 2016-04-12 2016-04-12 半導体装置および半導体装置の製造方法
US15/479,887 US10068871B2 (en) 2016-04-12 2017-04-05 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016079856A JP6846117B2 (ja) 2016-04-12 2016-04-12 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2017191840A true JP2017191840A (ja) 2017-10-19
JP6846117B2 JP6846117B2 (ja) 2021-03-24

Family

ID=59998897

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016079856A Active JP6846117B2 (ja) 2016-04-12 2016-04-12 半導体装置および半導体装置の製造方法

Country Status (2)

Country Link
US (1) US10068871B2 (ja)
JP (1) JP6846117B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2021065722A1 (ja) * 2019-09-30 2021-04-08
WO2023189480A1 (ja) * 2022-03-31 2023-10-05 ローム株式会社 半導体素子および半導体装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP1695980S (ja) * 2021-03-09 2021-09-27
JP2024104191A (ja) * 2023-01-23 2024-08-02 株式会社東芝 半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003234348A (ja) * 2002-02-08 2003-08-22 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2005019452A (ja) * 2003-06-23 2005-01-20 Toshiba Corp 半導体装置
JP2005142553A (ja) * 2003-10-15 2005-06-02 Toshiba Corp 半導体装置
JP2012160512A (ja) * 2011-01-31 2012-08-23 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
JP2014187073A (ja) * 2013-03-21 2014-10-02 Renesas Electronics Corp 半導体装置およびその製造方法
JP2015142009A (ja) * 2014-01-29 2015-08-03 サンケン電気株式会社 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3057130B2 (ja) * 1993-02-18 2000-06-26 三菱電機株式会社 樹脂封止型半導体パッケージおよびその製造方法
TW332336B (en) * 1997-09-15 1998-05-21 Winbond Electruction Company Anti-peeling bonding pad structure
KR100437460B1 (ko) * 2001-12-03 2004-06-23 삼성전자주식회사 본딩패드들을 갖는 반도체소자 및 그 제조방법
JP4342892B2 (ja) * 2003-09-30 2009-10-14 Ｎｅｃエレクトロニクス株式会社 半導体装置およびその製造方法
US7115985B2 (en) * 2004-09-30 2006-10-03 Agere Systems, Inc. Reinforced bond pad for a semiconductor device
CN105593986B (zh) * 2013-09-27 2018-10-19 瑞萨电子株式会社 半导体装置及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003234348A (ja) * 2002-02-08 2003-08-22 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2005019452A (ja) * 2003-06-23 2005-01-20 Toshiba Corp 半導体装置
JP2005142553A (ja) * 2003-10-15 2005-06-02 Toshiba Corp 半導体装置
JP2012160512A (ja) * 2011-01-31 2012-08-23 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
JP2014187073A (ja) * 2013-03-21 2014-10-02 Renesas Electronics Corp 半導体装置およびその製造方法
JP2015142009A (ja) * 2014-01-29 2015-08-03 サンケン電気株式会社 半導体装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2021065722A1 (ja) * 2019-09-30 2021-04-08
WO2021065722A1 (ja) * 2019-09-30 2021-04-08 ローム株式会社 半導体装置
JP7611155B2 (ja) 2019-09-30 2025-01-09 ローム株式会社 半導体装置
JP2025032389A (ja) * 2019-09-30 2025-03-11 ローム株式会社 半導体装置
JP7665859B2 (ja) 2019-09-30 2025-04-21 ローム株式会社 半導体装置
US12369381B2 (en) 2019-09-30 2025-07-22 Rohm Co., Ltd. Semiconductor device
US12507457B2 (en) 2019-09-30 2025-12-23 Rohm Co., Ltd. Semiconductor device
WO2023189480A1 (ja) * 2022-03-31 2023-10-05 ローム株式会社 半導体素子および半導体装置

Also Published As

Publication number Publication date
US10068871B2 (en) 2018-09-04
US20170294400A1 (en) 2017-10-12
JP6846117B2 (ja) 2021-03-24

Similar Documents

Publication Publication Date Title
KR102597994B1 (ko) 배선 구조체 및 이의 형성 방법
US7713785B1 (en) Surface mountable direct chip attach device and method including integral integrated circuit
KR101387701B1 (ko) 반도체 패키지 및 이의 제조방법
KR100648122B1 (ko) 반도체 장치 및 그 제조 방법
US20120146231A1 (en) Semiconductor Device and Method of Manufacture Thereof
JP2008311599A (ja) モールド再構成ウェハー、これを利用したスタックパッケージ及びその製造方法
JP2008091852A (ja) 積層パッケージおよびその製造方法
TW200937545A (en) Semiconductor device and a method of manufacturing the same
US6534874B1 (en) Semiconductor device and method of producing the same
JP7179526B2 (ja) 半導体装置および半導体装置の製造方法
JP4775007B2 (ja) 半導体装置及びその製造方法
CN114496975A (zh) 半导体封装和制造半导体封装的方法
CN115483187A (zh) 半导体封装
JP6846117B2 (ja) 半導体装置および半導体装置の製造方法
JP2011222738A (ja) 半導体装置の製造方法
US9627344B2 (en) Semiconductor device
US20110045668A1 (en) Method of manufacturing wafer level device package
US7122910B2 (en) Packaged semiconductor device
US8183683B1 (en) Semiconductor device and fabricating method thereof
CN103165560B (zh) 基板及应用其的半导体结构
JP7154818B2 (ja) 半導体装置および半導体装置の製造方法
JP4620994B2 (ja) 半導体装置
JP2016219749A (ja) 半導体装置および半導体装置の製造方法
CN101673717A (zh) 半导体装置
JP2013115054A (ja) 半導体チップおよび半導体パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200701

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20201029

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210121

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20210121

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20210201

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20210204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210301

R150 Certificate of patent or registration of utility model

Ref document number: 6846117

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250