JP2017192239A - 電力変換装置、電力補償装置、制御装置、制御方法 - Google Patents

Abstract

【課題】正確なＰＷＭ制御信号を発生してコンデンサ電圧を精度よく制御する。【解決手段】第１、第２のレグの相別交流電圧またはその指令値に基づいて、クラスターごと共通の、２端子回路セルが出力すべき電圧指令値として第１〜第４の２端子回路セル出力電圧指令値を算出し、コンデンサそれぞれの両端電圧を検出し、クラスターごとのその算術平均値を第１〜第４算術平均値として算出し、第１〜第４の２端子回路セル出力電圧指令値を第１〜第４算術平均値で除することにより、クラスターごとの規格化２端子回路セル出力電圧指令値を算出し、クラスターに含まれるチョッパセルの数に基づいて、３６０度を等分割した、互いに異なる位相を有する三角波キャリア群を発生し、第１〜第４規格化２端子回路セル出力電圧指令値を第１入力とし三角波キャリア群のそれぞれを第２入力として比較を行い、比較結果に基づいて２端子回路セルのそれぞれをＰＷＭ制御する。【選択図】図６

Description

本発明の実施形態は、電力変換に用いられる電力変換装置および電力補償に用いられる電力補償装置、ならびに制御装置および方法に関する。

交直間で電力変換する電力変換装置として、モジュラー・マルチレベル変換器（ＭＭＣ；Modular Multilevel Converter）が実用化されている。ＭＭＣは、概略として、直流側（第１端部側）と３相交流側（第２端部側）とを電力変換する３相フルブリッジの回路形式を有し、ブリッジを構成する各アームが多数のモジュールのカスケード接続で構成されている。

各モジュールは２端子回路セルであり、典型として、充放電素子としてコンデンサを有する双方向チョッパセル（双方向ハーフブリッジセル）になっていて、コンデンサの充放電電流を入出力電流としその両端電圧を出力電圧とする状態（チョッパセルとしてオン状態）と、入出力電流の正負大きさにかかわらずゼロ電圧を出力電圧とする状態（チョッパセルとしてオフ状態）とが切り替えられる。この切り替えによって各チョッパセルはＰＷＭ（pulse width modulation）制御が可能である。

また、ＭＭＣは、その回路構成を流用して電力補償装置（無効電力補償装置）としての応用も可能であることからその実用化も進められている。この場合のＭＭＣは、スター接続またはデルタ接続の回路クラスターで構成され、３つのクラスターがそれぞれ多数のモジュール（２端子回路セル；フルブリッジセル）のカスケード接続になる。

各２端子回路セルにおいてＰＷＭを行うためのスイッチング信号は、原理的に、そのチ２端子回路セルが出力すべき電圧の指令値を、実際に測定、検出された、その２端子回路セルのコンデンサ電圧で規格化し、規格化後の信号を三角波キャリアと比較して発生させることができる。これはＰＷＭの原理に忠実なスイッチング信号の発生方法であるが、現実には、実際に測定、検出されるコンデンサ電圧が、その２端子回路セルがＰＷＭ制御されるがゆえに三角波キャリアの周波数成分を含んだ電圧になっていることに注意が必要である。

ＰＷＭで必要なスイッチング信号は、本来、その２端子回路セルの実際のコンデンサ電圧が三角波キャリアの周波数成分を含んでいないと仮定できる場合に、三角波キャリアとの比較によって正確な位相とデューティ比で発生させることができる。実際のコンデンサ電圧が三角波キャリアの周波数成分を含んでいると、その成分は三角波キャリアとの比較動作においては外乱になっていることになる。

萩原誠、赤木泰文、「モジュラー・マルチレベル変換器（ＭＭＣ）のＰＷＭ制御法と動作検証」、電学論Ｄ、２００８年、１２８巻、７号、ｐｐ．９５７−９６５

本発明が解決しようとする課題は、より正確なＰＷＭ制御信号を発生しその結果各２端子回路セルのコンデンサ電圧を精度よく制御することが可能な電力変換装置および電力補償装置ならびに制御装置および方法を提供することである。

実施形態の電力変換装置は、第１、第２のレグと、第１の算出部と、検出部と、第２の算出部と、第３の算出部と、キャリア発生部と、比較器群とを持つ。

第１のレグは、一対の端子と少なくともひとつのコンデンサとを有し、該少なくともひとつのコンデンサのいずれかひとつ以上に対する充放電が前記一対の端子を介して実行される第１のモードと、前記少なくともひとつのコンデンサのいずれに対する充放電もなされずに前記一対の端子の間がゼロ電圧となるように前記一対の端子間のいずれの方向にも電流が流れ得る第２のモードとを切り替え可能な２端子回路セルをカスケードに複数接続して構成された第１の回路セル群と、該第１の回路セル群と直列に接続された、該該１の回路セル群を貫通して流れる電流の時間微分に比例する電圧を発生する第１のリアクトルと、を有する第１の回路クラスターと；前記２端子回路セルがカスケードに複数接続して構成された、前記第１の回路セル群とは別に設けられた第２の回路セル群と、該第２の回路セル群と直列に接続された、該第２の回路セル群を貫通して流れる電流の時間微分に比例する電圧を発生する第２のリアクトルと、を有し、かつ前記第１の回路クラスターと直列に接続された第２の回路クラスターと；を備えている。

第２のレグは、前記２端子回路セルがカスケードに複数接続して構成された、前記第１、第２の回路セル群とは別に設けられた第３の回路セル群と、該第３の回路セル群と直列に接続された、該第３の回路セル群を貫通して流れる電流の時間微分に比例する電圧を発生する第３のリアクトルと、を有する第３の回路クラスターと；前記２端子回路セルがカスケードに複数接続して構成された、前記第１ないし第３の回路セル群とは別に設けられた第４の回路セル群と、該第４の回路セル群と直列に接続された、該第４の回路セル群を貫通して流れる電流の時間微分に比例する電圧を発生する第４のリアクトルと、を有し、かつ前記第３の回路クラスターと直列に接続された第４の回路クラスターと；を備え、かつ前記第１のレグと並列に接続されている。

第１の算出部は、前記第１のレグによるブリッジ端子および前記第２のレグによるブリッジ端子のそれぞれにおける電圧である相別交流電圧、または与えられた、前記第１および第２のレグのそれぞれが出力すべき交流電圧の指令値に基づいて、前記第１ないし第４の回路セル群に含まれる２端子回路セルそれぞれが出力すべき電圧の指令値である２端子回路セル出力電圧指令値を前記第１ないし第４の回路クラスターごとの共通値である第１ないし第４の２端子回路セル出力電圧指令値として算出する。

検出部は、前記第１ないし第４の回路セル群に含まれる２端子回路セルのコンデンサそれぞれの両端電圧である両端電圧群を検出できるように該コンデンサそれぞれに設けられている。

第２の算出部は、前記検出部に後置され、前記両端電圧群に基づいて、前記第１ないし第４の回路クラスターごとの前記両端電圧群の算術平均値を第１ないし第４の算術平均値として算出する。

第３の算出部は、前記第１、第２の算出部に後置され、前記第１ないし第４の回路クラスターごとに、前記第１ないし第４の２端子回路セル出力電圧指令値のうちの対応するものを前記第１ないし第４の算術平均値のうちの対応するもので除することにより、前記第１ないし第４の回路クラスターごとの第１ないし第４の規格化２端子回路セル出力電圧指令値を算出する。

キャリア発生部は、前記第１ないし第４の回路クラスターそれぞれに含まれる２端子回路セルの数に基づいて、３６０度を等分に分割した、互いに異なる位相を有する三角波キャリア群を発生する。

比較器群は、前記第３の算出部および前記キャリア発生部に後置され、前記第１ないし第４の規格化２端子回路セル出力電圧指令値を第１の入力とし前記三角波キャリア群のそれぞれを第２の入力として比較を行い、比較結果に基づいて前記第１ないし第４の回路セル群に含まれる２端子回路セルのそれぞれを前記第１のモードと前記第２のモードとの間でＰＷＭ制御する。

また、実施形態の制御装置は、上記のような第１、第２のレグを具備する電力変換機器を制御する制御装置であって、上記のような、第１の算出部と、検出部と、第２の算出部と、第３の算出部と、キャリア発生部と、比較器群とを持つ。

また、実施形態の制御方法は、上記のような第１、第２のレグを具備する電力変換機器を制御する制御方法であって、（１）前記第１のレグによるブリッジ端子および前記第２のレグによるブリッジ端子のそれぞれにおける電圧である相別交流電圧、または与えられた、前記第１および第２のレグのそれぞれが出力すべき交流電圧の指令値に基づいて、前記第１ないし第４の回路セル群に含まれる２端子回路セルそれぞれが出力すべき電圧の指令値である２端子回路セル出力電圧指令値を前記第１ないし第４の回路クラスターごとの共通値である第１ないし第４の２端子回路セル出力電圧指令値として算出し、（２）前記第１ないし第４の回路セル群に含まれる２端子回路セルのコンデンサそれぞれの両端電圧である両端電圧群を検出し、（３）前記両端電圧群に基づいて、前記第１ないし第４の回路クラスターごとの前記両端電圧群の算術平均値を第１ないし第４の算術平均値として算出し、（４）前記第１ないし第４の回路クラスターごとに、前記第１ないし第４の２端子回路セル出力電圧指令値のうちの対応するものを前記第１ないし第４の算術平均値のうちの対応するもので除することにより、前記第１ないし第４の回路クラスターごとの第１ないし第４の規格化２端子回路セル出力電圧指令値を算出し、（５）前記第１ないし第４の回路クラスターそれぞれに含まれる２端子回路セルの数に基づいて、３６０度を等分に分割した、互いに異なる位相を有する三角波キャリア群を発生し、（６）前記第１ないし第４の規格化２端子回路セル出力電圧指令値を第１の入力とし前記三角波キャリア群のそれぞれを第２の入力として比較を行い、比較結果に基づいて前記第１ないし第４の回路セル群に含まれる２端子回路セルのそれぞれを前記第１のモードと前記第２のモードとの間でＰＷＭ制御する。

実施形態１の電力変換装置である、３相６アームのＭＭＣの概略を示す構成図。 図１に示した電力変換装置をさらに簡略化して示す構成図。 図１中に示したチョッパセル１１ａ等の動作を示す説明図。 図１中に示したチョッパセル１１ａ等それぞれの制御モードに関する説明図。 図１中に示したチョッパセルそれぞれにおけるＰＷＭのためのスイッチング信号に関する説明図。 図１中に示した制御装置７０に関しその内部構成を簡略的に示す機能ブロック図。 図６中に示した検出部８１に関しやや詳細にその機能を示すブロック図。 図６中に示した算出部８２に関しやや詳細にその機能を示すブロック図。 図６中に示したキャリア発生部８４に関しやや詳細にその機能を示すブロック図。 図６中に示したキャリア発生部８４に関しやや詳細にその機能を示すブロック図（別の例）。 図６中に示したキャリア発生部８４に関しやや詳細にその機能を示すブロック図（さらに別の例）。 実施形態２の電力変換装置である、単相４アームのＭＭＣを示す簡略化構成図。 図１に示した電力変換装置におけるチョッパセル１１ａに代えて採用可能な２端子回路セルの例（フルブリッジセル）を示す、その構成および動作モードの説明図。 図１に示した電力変換装置におけるチョッパセル１１ａに代えて採用可能な２端子回路セルの別の例（３レベルチョッパセル）を示す、その構成および動作モードの説明図。 図１に示した電力変換装置におけるチョッパセル１１ａに代えて採用可能な２端子回路セルのさらに別の例（クランプダブルチョッパセル）を示す、その構成および動作モードの説明図。 図１に示した電力変換装置におけるチョッパセル１１ａに代えて採用可能な２端子回路セルのさらに別の例（クロス接続フルブリッジセル）を示す、その構成および動作モードの説明図。 実施形態３の電力補償装置である、３相３クラスターの電力補償装置（スター接続）を示す簡略化構成図。 図１７中に示した制御部７０Ｂに関しその内部構成を示す機能ブロック図。 実施形態４の電力補償装置である、３相３クラスターの電力補償装置（デルタ接続）を示す簡略化構成図。 図１９中に示した制御部７０Ｃに関しその内部構成を示す機能ブロック図。

（実施形態１）
以上を踏まえ、以下では実施形態の電力変換装置を図面を参照しながら説明する。図１は、実施形態１の電力変換装置である、３相６アームのＭＭＣの概略構成を示している。同図に示すように、この電力変換装置は、レグ１００、レグ２００、レグ３００と、制御装置７０とを備える。

レグ１００はｕ相、レグ２００はｖ相、レグ３００はｗ相に関するレグである。ｕ相、ｖ相、ｗ相は、１２０度ずつ位相が異なる３相交流の各位相を意味する。レグ１００、レグ２００、レグ３００は並列に接続され、それらの共通した２つの端部がこの電力変換装置の直流側端部である（３相交流側端部が３端子であることから直流側端部を以下では２端子側端部、または第１端部ともいう）。

レグ１００は、直列に接続されたアーム１０とアーム２０とを有する。アーム１０は、直列に接続された、回路セル群１１と、リアクトル１２と、電流検出部１３とを有し、アーム２０は、直列に接続された、回路セル群２１と、リアクトル２２と、電流検出部２３とを有する。レグ２００およびレグ３００についても、参照符号が異なるものの、レグ１００と構成は同様である。各アーム１０〜６０は、以下で、より一般的にそれぞれ回路クラスターともいう。また、以下ではアーム１０、３０、５０をＰ側（または上側）のアーム、アーム２０、４０、６０をＮ側（または下側）のアームと呼ぶ場合がある。

ＭＭＣは、このように、直流側と３相交流側とを変換する３相フルブリッジの回路形式を有し、ブリッジを構成する各アーム１０、２０、３０、４０、５０、６０が多数のモジュール（２端子回路のセルであるチョッパセル１１ａ等）のカスケード接続を有している。以下、代表してレグ１００について詳細に説明し、レグ２００、３００については説明を省略する。

回路セル群１１、２１は、それぞれ、２端子回路セルであるチョッパセル１１ａがカスケードに複数接続されたセル群である。各チョッパセル１１ａは、コンデンサの充放電電流を入出力電流としこのコンデンサの両端電圧を出力電圧とする状態（以下、チョッパセルとしてオン状態と表現する）と、入出力電流の正負大きさにかかわらずゼロ電圧を出力電圧とする状態（以下、チョッパセルとしてオフ状態と表現する）とを切り替え可能なセルである（より詳細には図３を参照して後述）。

リアクトル１２、２２は、それぞれ、回路セル群１１、２１を貫通して流れる電流の時間微分に比例する電圧を発生する素子であり、機能として、それぞれ、アーム１０、２０を流れる電流の変化を緩和する（バファリングする）ようにはたらく素子である。電流検出部１３、２３は、それぞれ、アーム１０、２０に流れている電流を検出する素子である。

制御部７０は、レグ１００、２００、３００を制御する機能を有する。このため、制御部７０には、図示するように、各チョッパセル１１ａ等のコンデンサの両端電圧（Ｖｃ）のそれぞれ、電流検出部１３等を介して各アーム１０、２０等の電流それぞれ、さらに必要に応じて、直流側端部の電圧（直流側電圧Ｅ）、３相交流側端部の相電圧（相別交流電圧Ｖｕ、Ｖｖ、Ｖｗ）がそれぞれ入力されるようになっている。そして、制御部７０からレグ１００、２００、３００部分へは、各チョッパセル１１ａ等に対して、そのオンオフを指令するＰＷＭ制御信号（＝スイッチング信号）が出力される。このＰＷＭ制御信号は、レグ１００、２００、３００の各ブリッジ端子の出力電圧を、上記の相別交流電圧または与えられたその指令値に追従させるように出力される。

典型的にＰＷＭ制御は２つのレベルの出力波形になるところ、ＭＭＣでは、各アーム１０、２０に設けるチョッパセル１１ａ等の数をＮ個（上下のアーム１０、２０で構成されるレグ１００として２Ｎ個）として、３相交流側の相電圧は２Ｎ＋１レベルのＰＷＭ波形に、線間電圧は４Ｎ＋１レベルのＰＷＭ波形にすることができ、これにより交流側電圧の高調波成分を容易に大きく低減できる。一方で、直流側電圧が大電圧である場合（例えば３００ｋＶ直流送電などの場合）は、各チョッパセル１１ａ等に使われている半導体素子（後述する）およびコンデンサの各耐圧の観点からＮはそれ相応に大きな値にする必要があり、具体的には例えばＮ＝１００個程度以上が採用される。

図２は、以上のまとめとして図１に示した電力変換装置をさらに簡略化して示している。この図は、特に、各アーム１０〜６０と制御部７０との間でやり取りされる信号を再確認する意味がある。なお、図示する制御部７０は、機能として切り分けて示したものであり、物理的には、制御部７０の一部はアーム１０等（チョッパセル１１ａ等）の側に実装されている。

図３は、図１中に示したチョッパセル１１ａ等の動作を回路上で示している。図３（ａ）に示すように、チョッパセル１１ａ等は、コンデンサＣのほか、半導体素子であるスイッチング素子Ｑ１、ダイオードＤ１、スイッチング素子Ｑ２、ダイオードＤ２を有する。スイッチング素子Ｑ１とダイオードＤ１とは逆並列接続（順方向が互いに逆になる接続）がなされ、スイッチング素子Ｑ２とダイオードＤ２とについても同様である。

スイッチング素子Ｑ１、Ｑ２は例えばＩＧＢＴ（insulated gate bipolar transistor）である。ダイオードＤ１、Ｄ２は、いずれも、コンデンサＣがその図示上側電極が正に充電された状態のときコンデンサＣの放電を阻止するような方向に、直列にコンデンサＣの両端に接続されている。コンデンサＣは上側電極が正に充電された状態で使用される。

２端子回路セルであるチョッパセル１１ａ等としての２つの端子は、図示するように、ひとつは、コンデンサＣの図示下側電極に通じるノードであり、もうひとつは、ダイオードＤ１とＤ２（あるいはスイッチング素子Ｑ１とＱ２）との接続ノードである。すでに説明しているように、チョッパセル１１ａ等においては、そのコンデンサＣの両端電圧Ｖｃが検出対象として制御部７０に入力がなされ、そしてスイッチング素子Ｑ１、Ｑ２をＰＷＭ制御するスイッチング信号が制御部７０から供給される。

図３（ｂ）は、チョッパセル１１ａ等がオン状態のときの等価回路を示している。この場合、スイッチング素子Ｑ１がオンにされている一方、スイッチング素子Ｑ２がオフ（電流遮断）にされている。よって、Ｑ１、Ｄ１の側では両方向に電流が流れ得るのでこの逆並列接続素子は単なる導線と等価であり、スイッチング素子Ｑ２はオフなので取り去って考えることができるため、結局図示の等価回路になる。この場合、チョッパセル１１ａ等として、コンデンサＣの充放電電流（＝電流が双方向に流れ得る）が入出力電流になり、コンデンサＣの両端電圧Ｖｃがその出力電圧になる。

図３（ｃ）は、チョッパセル１１ａ等がオフ状態のときの等価回路を示している。この場合、図３（ｂ）の場合とは逆に、スイッチング素子Ｑ１がオフ（電流遮断）にされている一方、スイッチング素子Ｑ２がオンにされている。よって、Ｑ２、Ｄ２の側では両方向に電流が流れ得るのでこの逆並列接続素子は単なる導線と等価であり、スイッチング素子Ｑ１はオフなので取り去って考えることができるため、結局図示の等価回路になる。この場合、チョッパセル１１ａ等として、入出力電流の正負大きさにかかわらずゼロ電圧が出力電圧になる。

図４は、図１中に示したチョッパセル１１ａ等それぞれの制御に関する説明である。チョッパセル１１ａ等は、チョッパセルとしてオンとオフとの間でＰＷＭ制御される。つまり、図３（ｂ）に示された状態と図３（ｃ）とに示された状態とが往復するように制御される。

ここで、ＰＷＭのためのスイッチング信号は、一般には、そのチョッパセルが出力すべき電圧を、そのチョッパセルで検出されたコンデンサ電圧で規格化し（除算し）、その答え（商）を三角波キャリアと比較すれば得られる。この実施形態では、これを改変し、規格化に用いる検出されたコンデンサ電圧を、アームに属する各チョッパセルのコンデンサ電圧のアームごとの平均値とする。

図５は、図１中に示したチョッパセル１１ａ等それぞれにおけるＰＷＭのためのスイッチング信号を説明している。このスイッチング信号は、図示するように、三角波キャリアと、規格化された被比較信号との比較により発生され得る。かかる被比較信号は、図中に示されるように、キャリアの周期と比較して時間的に一定とみることができる程度に安定した信号であることが理想である。

しかしながら実際には、被比較信号は、チョッパセル１１ａ等に対するＰＷＭ制御の結果としてコンデンサに流れ込みまたは放出される電荷に対応して変動し、この変動は三角波キャリアの周波数成分を含むことになる。そこでこの実施形態では、被比較信号のこの変動分を減少させることを意図する。三角波キャリアの周波数成分である変動分を減少させれば、ＰＷＭ動作の正確性が増し、その結果各チョッパセル１１ａ等のコンデンサ電圧を精度よく制御することができるようになる。

図６は、図１中に示した制御部７０に関しその内部構成を簡略的に機能ブロックで示している。図６に示すように、制御部７０は、算出部７１、有効・無効交流電流制御部７２、加算減算器７３、直流電流（２端子側端部電流）制御部７４、コンデンサ電圧の相間、上下のアーム間のバランス制御部７５、係数器７６、加算器７７、アーム内コンデンサ電圧バランス制御部７８、算出部７９、検出部８１、算出部８２、比較器群８３、キャリア発生部８４を有する。図６において、各ブロックの入出力の線上に示した数字は、それぞれ並列している信号の数である。以下、図６を参照して制御部７０の機能および動作を説明するが、適宜、個別の機能ブロック図である図７ないし図１１をも参照する。

算出部７１には、レグ１００、２００、３００のブリッジ端子それぞれにおける電圧（印加電圧）である相別交流電圧、または与えられた、レグ１００、２００、３００それぞれが出力すべき交流電圧の指令値が入力される。これらの交流電圧または指令値は、一旦、算出部７１内でｄ成分とｑ成分とで構成される２次元量に変換される（ｄｑ変換）。また、算出部７１には、有効・無効交流電流制御部７２からの制御信号が入力される。この制御信号は、有効交流電流の制御信号としてｄ成分、無効交流電流の制御信号としてｑ成分を有している。なお、制御信号とは、目標値と実際の値との偏差をＰＩ要素などの制御要素に入力して得られるその出力信号である。

算出部７１では、ｄｑ空間において成分ごとの加算を行う。そして、加算された後のｄ成分、ｑ成分を用いて逆ｄｑ変換を行い、これにより３相交流のそれぞれの相に相当する３つの制御量を生成する。生成された３つの制御量は、加算減算器７３に入力される。加算減算器７３には、算出部７１からのこの３つの制御量のほか、コンデンサ電圧の相間、上下のアーム間のバランス制御部７５から２つの制御信号、さらに直流電流制御部７４からひとつの制御信号が入力される。

バランス制御部７５は、コンデンサ電圧の相間、上下のアーム間のバランス制御のため、３相各相に相当して３つの制御信号を生成し、さらに、これを、３つのレグ内を循環する２つの独立した電流（循環電流）に相当する２つの制御量に変換する。そして、この２つの制御量に実際の２つの循環電流をそれぞれ追従させるべく２つの制御信号を生成する。この２つの制御信号が加算減算器７３に入力される。直流電流制御部７４は、２端子側端部電流（直流電流）をその指令値に追従させるべくひとつの制御信号を生成する。この制御信号が加算減算器７３に入力される。

加算減算器７３は、算出部７１からの３つの制御量のそれぞれに、バランス制御部７５からの２つの制御信号を両方加えて、新たな３つの制御量を作る。そして、この新たな３つの制御量を正負それぞれに変換して、合計６つの制御量を作る。さらに、この６つの制御量のそれぞれに直流電流制御部７４からの制御信号をそれぞれ加えて、新たな６つの制御量を作る。この新たな６つの制御量が係数器７６に入力される。係数器７６に入力されるこの６つの制御量は、アーム１０、２０、３０、４０、５０、６０それぞれが出力すべき電圧の指令値になっている。

係数器７６は、係数として１／Ｎ（Ｎはアームごとの２端子回路セルの数）を有しており、入力された制御量のそれぞれに１／Ｎを掛けて出力する。係数器７６の出力である６つの制御量は次に加算器７７に入力される。加算器７７には、係数器７６からの制御量のほか、アーム内コンデンサ電圧バランス制御７８から６Ｎ個（つまり全部のコンデンサの数に相当する数）の制御信号が入力される。係数器７６から加算器７７に入力される６つの制御量は、回路セル群１１、２１、３１、４１、５１、６１に含まれる２端子回路セルそれぞれが出力すべき電圧の指令値になっている。この６つの制御量は、アーム１０、２０、３０、４０、５０、６０ごとの共通値である。

アーム内コンデンサ電圧バランス制御部７８は、各アームにおいてその属する２端子回路セルのコンデンサ間の電圧のバランスをとるために、コンデンサの総数に相当して合計６Ｎ個の制御信号を生成する。加算器７７では、係数器７６からの６つの制御量のそれぞれに、バランス制御部７８からの制御信号を加えて、合計６Ｎ個の制御量を生成する。この加算演算では、６つの制御量が各アームに対応しているので、バランス制御部７８からの、そのアームに対応する各制御信号を加える。加算器７７により生成された合計６Ｎの制御量は、算出部７９に入力される。

検出部８１は、回路セル群１１、２１、３１、４１、５１、６１に含まれるチョッパセル１１ａ等のコンデンサそれぞれの両端電圧である両端電圧群（総計６×Ｎ）を検出できるようにコンデンサそれぞれに設けられている。検出されたコンデンサ両端電圧（両端電圧群）は、算出部８２に伝えられる。検出部８１を少し具体的に示したのが図７である。

算出部８２は、検出部８１に後置されており、検出部８１にから伝えられた両端電圧群に基づいて、アームごとの両端電圧群の算術平均値を算出する。算出された算術平均値は、算出部７９に伝えられる。算出部８２を少し具体的に示したのが図８である。

算出部７９は、加算器７７および算出部８２に後置されており、各アームに対応付けられて加算器７７から入力された制御量を、算出部８２から伝えられた算術平均値のうちのその対応するアームに関するもので除することにより、規格化２端子回路セル出力電圧指令値を算出する。算出部７９で算出された規格化２端子回路セル出力電圧指令値は、比較器群８３に供給される。

キャリア発生部８４は、アームそれぞれに含まれるチョッパセルの数Ｎに基づいて、３６０度を等分に分割した、互いに異なる位相を有する三角波キャリア群を発生する。より一般的には、図９に示すように、位相の異なる総数６×Ｎの三角波キャリアを発生する。発生された三角波キャリアは、比較器群８３に供給される。

キャリア発生部８４は、図９に示すように、各アーム１０〜６０用にそれぞれＮ個のキャリアを発生させてよいが、図示するオフセット１〜５をアーム１０用のそれと揃えてすべて０°として発生しても、Ｎが相応に大きな数の場合には制御部７０全体としての機能はほとんど変わらなくなる。オフセット１〜５をアーム１０用のそれと揃えてすべて０°とすれば、キャリア発生部８４のキャリア出力数はＮ個にまとめられる。

また、図１０に示すキャリア発生部８４Ａのように、オフセット２、４をアーム１０用のそれと揃えて０°とし、オフセット１、３、５を０°でないあるオフセット値に揃えて発生するようにしてもよい。この場合も、Ｎが相応に大きな数の場合には制御部７０全体としての機能はほとんど変わらなくなる。この場合には、キャリア発生部８４のキャリア出力数は２Ｎ個にまとめられる。この例は、上下のアームでキャリアの位相を相補的に設定することができる。

図１１に示す例では、キャリア発生部８４Ｂは、アーム１０用に、０度位相の三角波キャリアを含んで、３６０度を等分に分割した、互いに異なる位相を有する三角波キャリア群を発生し、アーム２０用に、０．５×３６０度／Ｎの位相の三角波キャリアを含んで、３６０度を等分に分割した、互いに異なる位相を有する三角波キャリア群を発生する。

さらに、キャリア発生部８４Ｂは、アーム３０用に、１２０度位相の三角波キャリアを含んで、３６０度を等分に分割した、互いに異なる位相を有する三角波キャリア群を発生し、アーム４０用に、１２０＋０．５×３６０度／Ｎの位相の三角波キャリアを含んで、３６０度を等分に分割した、互いに異なる位相を有する三角波キャリア群を発生する。

さらに、キャリア発生部８４Ｂは、アーム５０用に、２４０度位相の三角波キャリアを含んで、３６０度を等分に分割した、互いに異なる位相を有する三角波キャリア群を発生し、アーム６０用に、２４０＋０．５×３６０度／Ｎの位相の三角波キャリアを含んで、３６０度を等分に分割した、互いに異なる位相を有する三角波キャリア群を発生する。

図１１に示したキャリア発生部８４Ｂは、各チョッパセルのＰＷＭ制御の位相を、原理に忠実に少しずつ異ならせるように構成するための一例である。このキャリア発生部８４Ｂは、位相の異なる総数６×Ｎの三角波キャリアをＮの多寡によらず発生することに対応しているが、上記で述べたように、Ｎが相応に大きな数である場合にはあまり意味をなさない。

比較器群７６は、算出部７９およびキャリア発生部８４に後置されており、算出部７９から供給された規格化２端子回路セル出力電圧指令値を第１の入力とし、キャリア発生部８４から供給された三角波キャリア群のそれぞれを第２の入力として比較を行い、比較結果に基づいて各回路セル群に含まれるチョッパセルのそれぞれをオン状態とオフ状態との間でＰＷＭ制御する。すなわち、比較器群８３は、チョッパセルごとのＰＷＭ制御信号（スイッチング信号）を出力してＰＷＭ制御を行う。

以上説明した実施形態１の電力変換装置では、ＭＭＣの構成を有する電力変換器において、各チョッパセルに与えるＰＷＭ制御信号は、一般には、そのチョッパセルが出力すべき電圧を、そのチョッパセルで検出されたコンデンサ電圧で規格化し（除算し）、その答え（商）を三角波キャリアと比較して得られるところ、これを次のように変更している。すなわち、そのチョッパセルで検出されたコンデンサ電圧に代わり、そのチョッパセルが属するアームの各チョッパセルで検出されたコンデンサ電圧の算術平均値を用いる。

このようにすることで、各チョッパセルのコンデンサ電圧がＰＷＭ制御の影響でキャリア周波数成分を多く含む場合であっても、アーム内のコンデンサの電圧を平均化した信号においては、平均化でキャリア周波数成分が相殺されていることが期待できる。これは、各チョッパセルのＰＷＭ制御の位相がまったく同じではなく、互いに少しずつ異なることによる。

よって、これによれば、各チョッパセルに対して外乱要因の少ないスイッチング信号が与えられ、より正確なＰＷＭ制御が達成できる。より正確なＰＷＭ制御が達成されると、アームの各チョッパセルで検出されたコンデンサ電圧の算術平均値でのキャリア周波数成分はさらに小さくなり一層好ましい状態に落ち着く。したがって、より正確なＰＷＭスイッチング信号を発生しその結果各チョッパセルのコンデンサ電圧を精度よく制御することが可能な電力変換装置ならびにその制御装置および方法を提供することができる。

（実施形態２）
次に、図１２は、実施形態２の電力変換装置である、単相４アームのＭＭＣを簡略化して示している。この図１２は、３相６アームのＭＭＣの概略を示した図２と対比して捉えると理解しやすい。実施形態１は３相６アームのＭＭＣに関するものであったが、その説明した内容は単相４アームのＭＭＣの場合にも通用する。違いとして、ハードウエアとしての構成が単相４アームのＭＭＣのほうが単純化する。

この電力変換装置は、レグ１００Ａ、レグ２００Ａと、制御部７０Ａとを備える。レグ１００Ａは正相（０°）、レグ２００Ａは逆相（１８０°）に関するレグである。レグ１００Ａ、レグ２００Ａは並列に接続され、それらの共通した２つの端部がこの電力変換装置の直流側端部である（交流側端部である第２端部と区別して第１端部ともいう）。

レグ１００Ａは、直列に接続されたアーム１０Ａとアーム２０Ａとを有する。レグ２００Ａは、直列に接続されたアーム３０Ａとアーム４０Ａとを有する。各アームの内部構成については、すでに説明したアーム１０等についての説明と同じである。アーム１０Ａ、３０ＡがＰ側（または上側）のアーム、アーム２０Ａ、４０ＡをＮ側（または下側）のアームである。

図１２に示すような単相４アームのＭＭＣにおいても、より正確なＰＷＭスイッチング信号を発生しその結果各チョッパセルのコンデンサ電圧を精度よく制御することが可能である。

（２端子回路セルの変形例）
次に、図１３から図１６は、それぞれ、図１に示した電力変換装置におけるチョッパセル１１ａに代えて採用可能な２端子回路セルの例を示し、その構成（それぞれ（ａ））および動作モード（それぞれ（ｂ））を説明している。すでに説明したチョッパセル１１ａは、コンデンサの充放電電流を入出力電流としてこのコンデンサの両端電圧を出力電圧とする状態と、入出力電流の正負大きさにかかわらずゼロ電圧を出力電圧とする状態とを切り替え可能なセルであった（図３参照）。

チョッパセル１１ａに代えて採用可能な２端子回路セルは、より一般的に、一対の端子と少なくともひとつのコンデンサとを有し、そして、この少なくともひとつのコンデンサのいずれかひとつ以上に対する充放電が一対の端子を介して実行される第１のモードと、少なくともひとつのコンデンサのいずれに対する充放電もなされずに一対の端子の間がゼロ電圧となるように一対の端子間のいずれの方向にも電流が流れ得る第２のモードとを切り替え可能な回路セルである。第１のモードは、より具体的には複数の下位のモードの集合である。

図１３に示す２端子回路セル１１ｂから説明する。このセル１１ｂは、図３（ａ）に示したチョッパセル１１ａ（ハーフブリッジセル）と比較して明らかなようにフルブリッジセルである。図１３（ｂ）に示す動作モードでモード３、４が上記の第２のモードに相当する。モード３、４では、コンデンサに対する充放電がなされずに一対の端子の間がゼロ電圧となるように一対の端子間のいずれの方向にも電流が流れ得る。

この第２のモードを、チョッパセル１１ａのオフ状態として説明した状態に代えて用いるようにする。第２のモードとしてモード３、４はいずれを利用してもよい。なお、このセル１１ｂにおいて、モード１、２はいずれでも、コンデンサに対する充放電が一対の端子を介して実行される。

チョッパセル１１ａに代えてフルブリッジセル１１ｂをもったＭＭＣは、一般に、２端子側端部（第１端部）において正負の極性を固定せずに両極性で動作させることができるという特徴がある。このため、一般に、２端子側端部の電圧は直流に限られず交流とすることも可能である。すなわち、単相交流と３相交流との周波数変換を伴う電力変換にも利用できる。また、２端子側端部に接続された直流電力系統が地絡等の事故に遭遇した場合に、３端子側端部に接続された交流電力系統に影響を伝えずこれを保護できるという利点も有している。

チョッパセル１１ａに代えてフルブリッジセル１１ｂをもったＭＭＣの場合、すでに説明した図６の制御部７０の機能ブロックを多少変更する必要がある。この場合、加算器７７の出力は、正の値のみならず負の値も出現し得る。一方で算出部８２の出力は常に正値である。したがって、算出部７９の出力は正の場合のみならず負の場合も出現する。

算出部７９の出力が負になっている場合、そのままでは比較器群８３での比較動作が不可能となる。そこで例えば以下のようにする。この場合は一度、算出部７９の出力を正に変換して比較器群８３で比較を行う。そしてその結果をブリッジセル１１ｂごとのスイッチング信号とする。このとき、このスイッチング信号は、図１３（ｂ）のモード２とモード３（またはモード４）とを切り替えるスイッチング信号とする。すなわち、算出部７９の出力が正の場合は、スイッチング信号は、図１３（ｂ）のモード１とモード３（またはモード４）とを切り替えるものとする一方、算出部７９の出力が負の場合は、図１３（ｂ）のモード２とモード３（またはモード４）とを切り替えるスイッチング信号とする。

チョッパセル１１ａに代えてフルブリッジセル１１ｂをもったＭＭＣにおいても、より正確なＰＷＭスイッチング信号を発生しその結果各セルのコンデンサ電圧を精度よく制御することが可能である。

次に、図１３に示す２端子回路セル１１ｃ（３レベルチョッパセル）について説明する。このセル１１ｃは、図３（ａ）に示したチョッパセル１１ａを出力電圧の点で展開しゼロ出力を含めて全部で３値出力できるように構成したものである。すなわち、ひとつのセル１１ｃで、カスケードに接続された２つのチョッパセル１１ａとほぼ同様に機能させることができるという特徴がある。Ｖｃ１＝Ｖｃ２と設定の場合がそうなる。

このセル１１ｃにおいて、モード１では、Ｖｃ２を両端電圧とするコンデンサに対する充放電が一対の端子を介して実行される。モード２では、直列の２つのコンデンサに対する充放電が一対の端子を介して実行される。モード３では、２つのコンデンサのいずれに対する充放電もなされずに一対の端子の間がゼロ電圧となるように一対の端子間のいずれの方向にも電流が流れ得る。このモード３が第２のモードに相当する。

チョッパセル１１ａに代えて３レベルチョッパセル１１ｃを採用したＭＭＣの場合に要する、すでに説明した図６の制御部７０の機能ブロックにおける変更点は以下になる。すなわち、３レベルチョッパセル１１ｃは、ひとつで、カスケードに接続された２つのチョッパセル１１ａとほぼ同様に機能させることができるものであるゆえ、比較器群８３の出力であるスイッチング信号を３レベルチョッパセル１１ｃ用のものにエンコードするエンコーダーを付加する。

より具体的には、例えば、２つのチョッパセル１１ａを両者ともオンとするように比較器群８３がスイッチング信号を出力している場合には、エンコーダーにおいてスイッチング信号を、セル１１ｃが図１４（ｂ）のモード２となるように作り直す。また、２つのチョッパセル１１ａのいずれか一方をオンとするように比較器群８３がスイッチング信号を出力している場合には、エンコーダーにおいてスイッチング信号を、セル１１ｃが図１４（ｂ）のモード１となるように作り直す。そして、２つのチョッパセル１１ａのいずれもオフとするように比較器群８３がスイッチング信号を出力している場合には、エンコーダーにおいてスイッチング信号を、セル１１ｃが図１４（ｂ）のモード３となるように作り直す。

検出部８１については、図１４（ａ）においてＶｃ１＝Ｖｃ２というように設計、設定されている場合（つまり、ひとつのセル１１ｃで、カスケードに接続された２つのチョッパセル１１ａと同様に機能させることを意図する場合）には、これらのコンデンサの両端電圧を特に区別することなく検出してよい。

チョッパセル１１ａに代えて３レベルチョッパセル１１ｃをもったＭＭＣにおいても、より正確なＰＷＭスイッチング信号を発生しその結果各セルのコンデンサ電圧を精度よく制御することが可能である。

次に、図１５に示す２端子回路セル１１ｄ（クランプダブルチョッパセル）について説明する。このセル１１ｄは、上述のセル１１ｃと同様に少なくともゼロ出力を含めて３値出力できるように構成したものである。ただし、例えばＶｃ２＝２・Ｖｃ１となるようにそれらの静電容量値を設定して使用すれば、ゼロ出力を含めて等間隔に４値出力することができる。４値出力の場合、ひとつのセル１１ｄで、カスケードに接続された３つのチョッパセル１１ａとほぼ同様に機能させることができることになる。

このセル１１ｄにおいて、モード１では、Ｖｃ１を両端電圧とするコンデンサに対する充放電が一対の端子を介して実行される。モード２では、Ｖｃ２を両端電圧とするコンデンサに対する充放電が一対の端子を介して実行される。モード３では、２つのコンデンサに対して同時に充放電が一対の端子を介して実行される。モード４では、２つのコンデンサのいずれに対する充放電もなされずに一対の端子の間がゼロ電圧となるように一対の端子間のいずれの方向にも電流が流れ得る。このモード４が第２のモードに相当する。

チョッパセル１１ａに代えてクランプダブルチョッパセル１１ｄを採用したＭＭＣの場合に要する、すでに説明した図６の制御部７０の機能ブロックにおける変更点は以下になる。すなわち、クランプダブルチョッパセル１１ｄは、ひとつで、カスケードに接続された最大３つのチョッパセル１１ａとほぼ同様に機能させることができるものであるゆえ、比較器群８３の出力であるスイッチング信号をクランプダブルチョッパセル１１ｄ用のものにエンコードするエンコーダーを付加する。考え方としては、図１４に示した３レベルチョッパセル１１ｃの場合での説明と同様である。

より具体的には、例えば、ゼロ出力を含めて等間隔に４値出力するセル１１ｄを採用する場合（Ｖｃ２＝２・Ｖｃ１と設定した場合）であれば以下になる。すなわち、３つのチョッパセル１１ａをすべてオンとするように比較器群８３がスイッチング信号を出力している場合には、エンコーダーにおいてスイッチング信号を、セル１１ｄが図１５（ｂ）のモード３となるように作り直す。また、３つのチョッパセル１１ａのいずれか２つをオンとするように比較器群８３がスイッチング信号を出力している場合には、エンコーダーにおいてスイッチング信号を、セル１１ｄが図１５（ｂ）のモード２となるように作り直す。

同様に、３つのチョッパセル１１ａのいずれか１つをオンとするように比較器群８３がスイッチング信号を出力している場合には、エンコーダーにおいてスイッチング信号を、セル１１ｄが図１５（ｂ）のモード１となるように作り直す。そして、３つのチョッパセル１１ａのいずれもオフとするように比較器群８３がスイッチング信号を出力している場合には、エンコーダーにおいてスイッチング信号を、セル１１ｄが図１５（ｂ）のモード４となるように作り直す。

検出部８１については、図１５（ａ）においてＶｃ２＝２・Ｖｃ１というように設計、設定されている場合（つまり、ひとつのセル１１ｄで、カスケードに接続された３つのチョッパセル１１ａと同様に機能させることを意図する場合）であれば、Ｖｃ２についてはこれを２で割った数値に変換して、これをコンデンサ電圧の両端電圧のひとつとして扱うことができる。

チョッパセル１１ａに代えてクランプダブルチョッパセル１１ｄをもったＭＭＣにおいても、より正確なＰＷＭスイッチング信号を発生しその結果各セルのコンデンサ電圧を精度よく制御することが可能である。

次に、図１６に示す２端子回路セル１１ｅ（クロス接続フルブリッジセル）について説明する。このセル１１ｅは、上述のセル１１ｂとセル１１ｄとを加え合わせたような機能および特徴を有するように構成したものと言える。すなわち、一方の極性にゼロ出力を含めず最大３値出力でき、他方の極性にもゼロ出力を含めず最大３値出力でき、これらとゼロ出力を合せて全部で７値の出力ができる。

このセル１１ｅにおいて、モード１、４では、Ｖｃ１を両端電圧とするコンデンサに対する充放電が一対の端子を介して実行される。モード２、５では、Ｖｃ２を両端電圧とするコンデンサに対する充放電が一対の端子を介して実行される。モード３、６では、２つのコンデンサに対して同時に充放電が一対の端子を介して実行される。モード７、８では、２つのコンデンサのいずれに対する充放電もなされずに一対の端子の間がゼロ電圧となるように一対の端子間のいずれの方向にも電流が流れ得る。このモード７、８が第２のモードに相当する。モード７、８はいずれを使用してもよい。

チョッパセル１１ａに代えてクロス接続フルブリッジセル１１ｅを採用したＭＭＣの場合に要する、すでに説明した図６の制御部７０の機能ブロックにおける変更点については、図１３で説明したフルブリッジセル１１ｂの場合、および図１５で説明したクランプダブルチョッパセル１１ｄの場合を両者参照すれば困難なく導出できる。

チョッパセル１１ａに代えてクロス接続フルブリッジセル１１ｅをもったＭＭＣにおいても、より正確なＰＷＭスイッチング信号を発生しその結果各セルのコンデンサ電圧を精度よく制御することが可能である。

（実施形態３）
次に、図１７は、実施形態３の電力補償装置である、３相３クラスターの電力補償装置（スター接続）を簡略化して示している。図１７において、各回路クラスター１０Ｂ、２０Ｂ、３０Ｂの内部構成については、利用可能な２端子回路セルの点を除いて図１を参照することができる。この場合に利用可能な２端子回路セルは、上記で説明した各２端子回路セルのうちでは、図１３に示したフルブリッジセル１１ｂおよび図１６に示したクロス接続フルブリッジセル１１ｅに限られる。すなわち、ここで利用可能な２端子回路セルは正負両極性で電圧出力できるセルに限られる。

この電力補償装置は、３相交流の系統線ｕ、ｖ、ｗに３つの回路クラスター１０Ｂ、２０Ｂ、３０Ｂをスター接続で接続させ、これにより、３相交流の系統線に流れる無効電流を補償する。換言すると、この電力補償装置はＭＭＣで使用されている回路構成を流用して無効電力補償装置として応用したものである。

制御部７０Ｂと３つの回路クラスター１０Ｂ、２０Ｂ、３０Ｂとの間でやり取りされる信号については、図示するように、図２あるいは図１２に図示されたＭＭＣでの場合とほとんど変わらない。ここでクラスター電流として記載された電流は、図２、図１２でアーム電流と記載されたものと同じである。少し異なる点は、図２、図１２では第１端部側電圧が制御部７０（７０Ａ）に入力され得るとしていたが、この図１７の場合は、第１端部が存在しないのでその電圧の入力はなく、替わりに各線間電圧（ｕｖ線間電圧、ｖｗ線間電圧、ｗｕ線間電圧）が制御部７０Ｂに入力される。

図１８は、図１７中に示した制御部７０Ｂに関しその主たる内部構成を機能ブロックで示している。図１８に示すように、制御部７０Ｂは、算出部７１Ｂ、有効・無効交流電流制御部７２Ｂ、加算器７３Ｂ、コンデンサ電圧の相間のバランス制御部７５Ｂ、係数器７６、加算器７７Ｂ、クラスター内コンデンサ電圧バランス制御部７８Ｂ、算出部７９Ｂ、検出部８１Ｂ、算出部８２Ｂ、比較器群８３Ｂ、キャリア発生部８４０を有する。図１８において、各ブロックの入出力の線上に示した数字は、それぞれ並列している信号の数である。

算出部７１Ｂには、実測の線間電圧、または相電圧（線間電圧から導出する）が入力される。これらの電圧は、一旦、算出部７１Ｂ内でｄ成分とｑ成分とで構成される２次元量に変換される（ｄｑ変換）。また、算出部７１Ｂには、有効・無効交流電流制御部７２Ｂからの制御信号が入力される。この制御信号は、有効交流電流の制御信号としてｄ成分、無効交流電流の制御信号としてｑ成分を有している。

算出部７１Ｂでは、ｄｑ空間において成分ごとの加算を行う。そして、加算された後のｄ成分、ｑ成分を用いて逆ｄｑ変換を行い、これにより３相交流のそれぞれの相に相当する３つの制御量を生成する。生成された３つの制御量は、並行して加算器７３Ｂに入力される。加算器７３Ｂには、算出部７１Ｂからのこの３つの制御量のほか、コンデンサ電圧の相間のバランス制御部７５Ｂから３つの制御信号が入力される。

バランス制御部７５Ｂは、コンデンサ電圧の相間のバランス制御のため、３相各相に相当して３つの制御信号を生成する。この３つの制御信号が加算器７３Ｂに入力される。

加算器７３Ｂは、相別に、算出部７１Ｂからの３つの制御量のそれぞれにバランス制御部７５Ｂからの３つの制御信号のそれぞれを加えて、新たな３つの制御量を作る。この３つの制御量が係数器７６に入力される。係数器７６に入力されるこの３つの制御量は、回路クラスター１０Ｂ、２０Ｂ、３０Ｂそれぞれが出力すべき電圧の指令値になっている。

係数器７６は、係数として１／Ｎ（Ｎはクラスターごとの２端子回路セルの数）を有しており、入力された制御量のそれぞれに１／Ｎを掛けて出力する。係数器７６の出力である３つの制御量は次に加算器７７Ｂに入力される。加算器７７Ｂには、係数器７６からの制御量のほか、クラスター内コンデンサ電圧バランス制御７８Ｂから３Ｎ個（つまり全部のコンデンサの数に相当する数）の制御信号が入力される。係数器７６から加算器７７Ｂに入力される３つの制御量は、回路クラスター１０Ｂ、２０Ｂ、３０Ｂに含まれる２端子回路セルそれぞれが出力すべき電圧の指令値になっている。この３つの制御量は、回路クラスター１０Ｂ、２０Ｂ、３０Ｂごとの共通値である。

クラスター内コンデンサ電圧バランス制御部７８Ｂは、各回路クラスターにおいてその属する２端子回路セルのコンデンサ間の電圧のバランスをとるために、コンデンサの総数に相当して合計３Ｎ個の制御信号を生成する。加算器７７Ｂでは、係数器７６からの３つの制御量のそれぞれに、バランス制御部７８Ｂからの制御信号を加えて、合計３Ｎ個の制御量を生成する。この加算演算では、３つの制御量が各回路クラスターに対応しているので、バランス制御部７８Ｂからの、その回路クラスターに対応する各制御信号を加える。加算器７７Ｂにより生成された合計３Ｎの制御量は、算出部７９Ｂに入力される。

検出部８１Ｂは、回路クラスター１０Ｂ、２０Ｂ、３０Ｂに含まれる２端子回路セルのコンデンサそれぞれの両端電圧である両端電圧群（総計３×Ｎ）を検出できるようにコンデンサそれぞれに設けられている。検出されたコンデンサ両端電圧（両端電圧群）は、算出部８２Ｂに伝えられる。

算出部８２Ｂは、検出部８１Ｂに後置されており、検出部８１Ｂにから伝えられた両端電圧群に基づいて、回路クラスターごとの両端電圧群の算術平均値を算出する。算出された算術平均値は、算出部７９Ｂに伝えられる。

算出部７９Ｂは、加算器７７Ｂおよび算出部８２Ｂに後置されており、各回路クラスターに対応付けられて加算器７７Ｂから入力された制御量を、算出部８２Ｂから伝えられた算術平均値のうちのその対応する回路クラスターに関するもので除することにより、規格化２端子回路セル出力電圧指令値を算出する。算出部７９Ｂで算出された規格化２端子回路セル出力電圧指令値は、比較器群８３Ｂに供給される。

キャリア発生部８４０は、回路クラスターそれぞれに含まれるセルの数Ｎに基づいて、３６０度を等分に分割した、互いに異なる位相を有する三角波キャリア群を発生する。発生された三角波キャリアは、比較器群８３Ｂに供給される。

比較器群７６Ｂは、算出部７９Ｂおよびキャリア発生部８４０に後置されており、算出部７９Ｂから供給された規格化２端子回路セル出力電圧指令値を第１の入力とし、キャリア発生部８４０から供給された三角波キャリア群のそれぞれを第２の入力として比較を行い、比較結果に基づいて各回路セル群に含まれるセルのそれぞれをオン状態とオフ状態との間でＰＷＭ制御する。すなわち、比較器群８３Ｂは、セルごとのＰＷＭ制御信号（スイッチング信号）を出力してＰＷＭ制御を行う。

この制御部７０Ｂの場合、加算器７７Ｂの出力は、正の値のみならず負の値も出現し得る。一方で算出部８２Ｂの出力は常に正値である。したがって、算出部７９Ｂの出力は正の場合のみならず負の場合も出現する。

算出部７９Ｂの出力が負になっている場合、比較器群８３Ｂでの比較動作が不可能となるので、この場合は一度、算出部７９Ｂの出力を正に変換して比較器群８３Ｂで比較を行う。そしてその結果をセルごとのスイッチング信号とする。このとき、このスイッチング信号は、例えば図１３に挙げたフルブリッジセル１１ｂを使用している場合であれば、図１３（ｂ）のモード２とモード３（またはモード４）とを切り替えるスイッチング信号とする。

すなわち、算出部７９Ｂの出力が正の場合は、スイッチング信号は、図１３（ｂ）のモード１とモード３（またはモード４）とを切り替えるものとする一方、算出部７９Ｂの出力が負の場合は、図１３（ｂ）のモード２とモード３（またはモード４）とを切り替えるスイッチング信号とする。図１３に挙げたフルブリッジセル１１ｂの代わりに図１６に示したクロス接続フルブリッジセル１１ｅを採用している場合も考え方は同じである。

この実施形態でも、より正確なＰＷＭスイッチング信号を発生しその結果各セルのコンデンサ電圧を精度よく制御することが可能である。

（実施形態４）
次に、図１９は、実施形態４の電力補償装置である、３相３クラスターの電力補償装置（デルタ接続）を簡略化して示している。図１９において、各回路クラスター１０Ｃ、２０Ｃ、３０Ｃの内部構成については、利用可能な２端子回路セルの点を除いて図１を参照することができる。この場合に利用可能な２端子回路セルは、実施形態３と同様に、上記で説明した２端子回路セルのうちでは、図１３に示したフルブリッジセル１１ｂおよび図１６に示したクロス接続フルブリッジセル１１ｅに限られる。

この電力補償装置は、３相交流の系統線ｕ、ｖ、ｗに３つの回路クラスター１０Ｃ、２０Ｃ、３０Ｃをデルタ接続で接続させ、これにより、３相交流の系統線に流れる無効電流を補償する。この電力補償装置も、ＭＭＣで使用されている回路構成を流用して無効電力補償装置として応用したものである。この図１９を理解することは、３つの回路クラスターがスター接続からデルタ接続に変更になっていることを除けば図１７の理解から容易に導ける。例えば、制御部７０Ｃと３つの回路クラスター１０Ｃ、２０Ｃ、３０Ｃとの間でやり取りされる信号については、図示するように、図１７に図示されたＭＭＣでの場合と変わらない。

図２０は、図１９中に示した制御部７０Ｃに関しその主たる内部構成を機能ブロックで示している。図２０に示すように、制御部７０Ｃは、算出部７１Ｂ、有効・無効交流電流制御部７２Ｂ、加算器７３Ｃ、コンデンサ電圧の相間のバランス制御部７５Ｃ、係数器７６、加算器７７Ｂ、クラスター内コンデンサ電圧バランス制御部７８Ｂ、算出部７９Ｂ、検出部８１Ｂ、算出部８２Ｂ、比較器群８３Ｂ、キャリア発生部８４０を有する。図１８において、各ブロックの入出力の線上に示した数字は、それぞれ並列している信号の数である。

図２０の図示が図１８のそれと異なっている点は、コンデンサ電圧の相間バランス制御部７５Ｃおよび加算器７３Ｃの部分のみである。以下でこの異なって点について補足説明し、ほかの部分に関しては説明を省略する。

相間バランス制御部７５Ｃは、まず、コンデンサ電圧の相間のバランス制御のため、３相各相に相当して３つの制御信号を生成する。そしてこの３つの制御信号の平均値を算出することにより、デルタ接続された３つの回路クラスター内を流れる循環電流に関する制御量に変換する。この制御量を目標値として、実際の測定された値との偏差をＰＩ要素などの制御要素に入力しその出力としてひとつの制御信号を得る。このひとつの制御信号が相間バランス制御部７５Ｃの出力として加算器７３Ｃに入力される。

加算器７３Ｃは、算出部７１Ｂからの３つの制御量のそれぞれにバランス制御部７５Ｃからのひとつの制御信号のそれぞれを加えて、新たな３つの制御量を作る。この３つの制御量が係数器７６に入力される。係数器７６に入力されるこの３つの制御量は、回路クラスター１０Ｃ、２０Ｃ、３０Ｃそれぞれが出力すべき電圧の指令値になっている。

この実施形態でも、より正確なＰＷＭスイッチング信号を発生しその結果各セルのコンデンサ電圧を精度よく制御することが可能である。

以上説明した各実施形態の電力変換装置、電力補償装置では、各２端子回路セルに与えるＰＷＭ制御信号は、一般には、そのセルが出力すべき電圧を、そのセルで検出されたコンデンサ電圧で規格化し（除算し）、その答え（商）を三角波キャリアと比較して得られるところ、これを次のように変更している。すなわち、そのセルで検出されたコンデンサ電圧に代わり、そのセルが属する回路クラスター（アーム）の各セルで検出されたコンデンサ電圧の算術平均値を用いる。

このようにすることで、各２端子回路セルのコンデンサ電圧がＰＷＭ制御の影響でキャリア周波数成分を多く含む場合であっても、回路クラスター内のコンデンサの電圧を平均化した信号においては、平均化でキャリア周波数成分が相殺されていることが期待できる。これは、各２端子回路セルのＰＷＭ制御の位相がまったく同じではなく、互いに少しずつ異なることによる。

よって、これによれば、各セルに対して外乱要因の少ないスイッチング信号が与えられ、より正確なＰＷＭ制御が達成できる。より正確なＰＷＭ制御が達成されると、回路クラスターの各セルで検出されたコンデンサ電圧の算術平均値でのキャリア周波数成分はさらに小さくなり一層好ましい状態に落ち着く。したがって、より正確なＰＷＭスイッチング信号を発生しその結果各２端子回路セルのコンデンサ電圧を精度よく制御することが可能な電力変換装置および電力補償装置ならびにそれらの制御装置および方法を提供することができる。

以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１０，１０Ａ，２０，２０Ａ，３０，３０Ａ，４０，４０Ａ，５０，６０…アーム（回路クラスター）、１０Ｂ，１０Ｃ，２０Ｂ，２０Ｃ，３０Ｂ，３０Ｃ…回路クラスター、１１，２１，３１，４１，５１，６１…回路セル群、１１ａ…チョッパセル（２端子回路セル；ハーフブリッジセル、１１ｂ…２端子回路セル（フルブリッジセル）、１１ｃ…２端子回路セル（３レベルチョッパセル）、１１ｄ…２端子回路セル（クランプダブルチョッパセル）、１１ｅ…２端子回路セル（クロス接続フルブリッジセル）、１２，２２，３２，４２，５２，６２…リアクトル、１３，２３，３３，４３，５３，６３…電流検出部、７０，７０Ａ，７０Ｂ，７０Ｃ…制御部、７１，７１Ｂ…算出部、７２，７２Ｂ…有効・無効交流電流制御部、７３…加算減算器、７３Ｂ，７３Ｃ…加算器、７４…直流電流（２端子側端部電流）制御部、７５…コンデンサ電圧の相間、上下のアーム間のバランス制御部、７５Ｂ，７５Ｃ…コンデンサ電圧の相間のバランス制御部、７６…係数器、７７，７７Ｂ…加算器、７８…アーム内コンデンサ電圧バランス制御部、７８Ｂ…クラスター内コンデンサ電圧バランス制御部、７９，７９Ｂ…算出部、８１，８１Ｂ…検出部、８２，８２Ｂ…算出部、８３，８３Ｂ…比較器群、８４，８４Ａ，８４Ｂ，８４０…キャリア発生部、１００，１００Ａ，２００，２００Ａ，３００…レグ。

Claims (8)

1. 一対の端子と少なくともひとつのコンデンサとを有し、該少なくともひとつのコンデンサのいずれかひとつ以上に対する充放電が前記一対の端子を介して実行される第１のモードと、前記少なくともひとつのコンデンサのいずれに対する充放電もなされずに前記一対の端子の間がゼロ電圧となるように前記一対の端子間のいずれの方向にも電流が流れ得る第２のモードとを切り替え可能な２端子回路セルをカスケードに複数接続して構成された第１の回路セル群と、該第１の回路セル群と直列に接続された、該該１の回路セル群を貫通して流れる電流の時間微分に比例する電圧を発生する第１のリアクトルと、を有する第１の回路クラスターと；前記２端子回路セルがカスケードに複数接続して構成された、前記第１の回路セル群とは別に設けられた第２の回路セル群と、該第２の回路セル群と直列に接続された、該第２の回路セル群を貫通して流れる電流の時間微分に比例する電圧を発生する第２のリアクトルと、を有し、かつ前記第１の回路クラスターと直列に接続された第２の回路クラスターと；を備えた第１のレグと、
   前記２端子回路セルがカスケードに複数接続して構成された、前記第１、第２の回路セル群とは別に設けられた第３の回路セル群と、該第３の回路セル群と直列に接続された、該第３の回路セル群を貫通して流れる電流の時間微分に比例する電圧を発生する第３のリアクトルと、を有する第３の回路クラスターと；前記２端子回路セルがカスケードに複数接続して構成された、前記第１ないし第３の回路セル群とは別に設けられた第４の回路セル群と、該第４の回路セル群と直列に接続された、該第４の回路セル群を貫通して流れる電流の時間微分に比例する電圧を発生する第４のリアクトルと、を有し、かつ前記第３の回路クラスターと直列に接続された第４の回路クラスターと；を備え、かつ前記第１のレグと並列に接続された第２のレグと、
   前記第１のレグによるブリッジ端子および前記第２のレグによるブリッジ端子のそれぞれにおける電圧である相別交流電圧、または与えられた、前記第１および第２のレグのそれぞれが出力すべき交流電圧の指令値に基づいて、前記第１ないし第４の回路セル群に含まれる２端子回路セルそれぞれが出力すべき電圧の指令値である２端子回路セル出力電圧指令値を前記第１ないし第４の回路クラスターごとの共通値である第１ないし第４の２端子回路セル出力電圧指令値として算出する第１の算出部と、
   前記第１ないし第４の回路セル群に含まれる２端子回路セルのコンデンサそれぞれの両端電圧である両端電圧群を検出できるように該コンデンサそれぞれに設けられた検出部と、
   前記両端電圧群に基づいて、前記第１ないし第４の回路クラスターごとの前記両端電圧群の算術平均値を第１ないし第４の算術平均値として算出する、前記検出部に後置された第２の算出部と、
   前記第１ないし第４の回路クラスターごとに、前記第１ないし第４の２端子回路セル出力電圧指令値のうちの対応するものを前記第１ないし第４の算術平均値のうちの対応するもので除することにより、前記第１ないし第４の回路クラスターごとの第１ないし第４の規格化２端子回路セル出力電圧指令値を算出する、前記第１、第２の算出部に後置された第３の算出部と、
   前記第１ないし第４の回路クラスターそれぞれに含まれる２端子回路セルの数に基づいて、３６０度を等分に分割した、互いに異なる位相を有する三角波キャリア群を発生するキャリア発生部と、
   前記第１ないし第４の規格化２端子回路セル出力電圧指令値を第１の入力とし前記三角波キャリア群のそれぞれを第２の入力として比較を行い、比較結果に基づいて前記第１ないし第４の回路セル群に含まれる２端子回路セルのそれぞれを前記第１のモードと前記第２のモードとの間でＰＷＭ制御する、前記第３の算出部および前記キャリア発生部に後置された比較器群と
   を具備する電力変換装置。
2. 前記２端子回路セルがカスケードに複数接続して構成された、前記第１ないし第４の回路セル群とは別に設けられた第５の回路セル群と、該第５の回路セル群と直列に接続された、該第５の回路セル群を貫通して流れる電流の時間微分に比例する電圧を発生する第５のリアクトルと、を有する第４の回路クラスターと；前記２端子回路セルがカスケードに複数接続して構成された、前記第１ないし第５の回路セル群とは別に設けられた第６の回路セル群と、該第６の回路セル群と直列に接続された、該第６の回路セル群を貫通して流れる電流の時間微分に比例する電圧を発生する第６のリアクトルと、を有し、かつ前記第５の回路クラスターと直列に接続された第６の回路クラスターと；を備え、かつ前記第１、第２のレグと並列に接続された第３のレグをさらに具備し、
   前記第１の算出部が、さらに、前記第３のレグによるブリッジ端子における電圧である相別交流電圧、または与えられた、前記第３のレグが出力すべき交流電圧の指令値に基づいて、前記第５、第６の回路セル群に含まれる２端子回路セルそれぞれが出力すべき電圧の指令値である２端子回路セル出力電圧指令値を前記第５、第６の回路クラスターごとの共通値である第５、第６の２端子回路セル出力電圧指令値として算出し、
   前記検出部が、さらに、前記第５、第６の回路セル群に含まれる２端子回路セルのコンデンサそれぞれの両端電圧を含んで前記両端電圧群を検出できるように該コンデンサそれぞれにも設けられており、
   前記第２の算出部が、さらに、前記両端電圧群に基づいて、前記第５、第６の回路クラスターごとの前記両端電圧群の算術平均値を第５、第６の算術平均値として算出し、
   前記第３の算出部が、さらに、前記第５、第６の回路クラスターごとに、前記第５、第６の２端子回路セル出力電圧指令値のうちの対応するものを前記第５、第６の算術平均値のうちの対応するもので除することにより、前記第５、第６の回路クラスターごとの第５、第６の規格化２端子回路セル出力電圧指令値を算出し、
   前記比較器群が、さらに、前記第５、第６の規格化２端子回路セル出力電圧指令値を第３の入力とし前記三角波キャリア群のそれぞれを第４の入力として比較を行い、比較結果に基づいて前記第５、第６の回路セル群に含まれる２端子回路セルのそれぞれを前記第１のモードと前記第２のモードとの間でＰＷＭ制御する
   請求項１記載の電力変換装置。
3. 前記キャリア発生部が、前記第１ないし第６の回路セル群用に、０度位相の三角波キャリアを含んで、３６０度を等分に分割した、互いに異なる位相を有する三角波キャリア群を発生する請求項２記載の電力変換装置。
4. 前記キャリア発生部が、前記第１ないし第６の回路セル群のそれぞれ用に、３６０度を等分に分割した、互いに異なる位相を有する三角波キャリア群を発生し、該三角波キャリア群が、前記第１ないし第６の回路セル群に応じて、オフセット位相を有している請求項２記載の電力変換装置。
5. 一対の端子と少なくともひとつのコンデンサとを有し、該少なくともひとつのコンデンサのいずれかひとつ以上に対する充放電が前記一対の端子を介して実行されて該いずれかひとつ以上のコンデンサの両端電圧の正極性または逆極性の電圧が出力電圧となる第１のモードと、前記少なくともひとつのコンデンサのいずれに対する充放電もなされずに前記一対の端子の間がゼロ電圧となるように前記一対の端子間のいずれの方向にも電流が流れ得る第２のモードとを切り替え可能な２端子回路セルをカスケードに複数接続して構成された第１の回路セル群と、該第１の回路セル群と直列に接続された、該該１の回路セル群を貫通して流れる電流の時間微分に比例する電圧を発生する第１のリアクトルと、を有する第１の回路クラスターと、
   前記２端子回路セルがカスケードに複数接続して構成された、前記第１の回路セル群とは別に設けられた第２の回路セル群と、該第２の回路セル群と直列に接続された、該第２の回路セル群を貫通して流れる電流の時間微分に比例する電圧を発生する第２のリアクトルと、を有し、かつ前記第１の回路クラスターと直列に接続された第２の回路クラスターと、
   前記２端子回路セルがカスケードに複数接続して構成された、前記第１、第２の回路セル群とは別に設けられた第３の回路セル群と、該第３の回路セル群と直列に接続された、該第３の回路セル群を貫通して流れる電流の時間微分に比例する電圧を発生する第３のリアクトルと、を有し、かつ前記第１、第２の回路クラスターとの接続関係がスター接続となるように前記第１、第２の回路クラスターに接続された第３の回路クラスターと、
   スター接続された前記第１ないし第３の回路クラスターの３つの端部における３つの線間電圧または３つの相電圧に基づいて、前記第１ないし第３の回路セル群に含まれる２端子回路セルそれぞれが出力すべき電圧の指令値である２端子回路セル出力電圧指令値を前記第１ないし第３の回路クラスターごとの共通値である第１ないし第３の２端子回路セル出力電圧指令値として算出する第１の算出部と、
   前記第１ないし第３の回路セル群に含まれる２端子回路セルのコンデンサそれぞれの両端電圧である両端電圧群を検出できるように該コンデンサそれぞれに設けられた検出部と、
   前記両端電圧群に基づいて、前記第１ないし第３の回路クラスターごとの前記両端電圧群の算術平均値を第１ないし第３の算術平均値として算出する、前記検出部に後置された第２の算出部と、
   前記第１ないし第３の回路クラスターごとに、前記第１ないし第３の２端子回路セル出力電圧指令値のうちの対応するものを前記第１ないし第３の算術平均値のうちの対応するもので除することにより、前記第１ないし第３の回路クラスターごとの第１ないし第３の規格化２端子回路セル出力電圧指令値を算出する、前記第１、第２の算出部に後置された第３の算出部と、
   前記第１ないし第３の回路クラスターそれぞれに含まれる２端子回路セルの数に基づいて、３６０度を等分に分割した、互いに異なる位相を有する三角波キャリア群を発生するキャリア発生部と、
   前記第１ないし第３の規格化２端子回路セル出力電圧指令値を第１の入力とし前記三角波キャリア群のそれぞれを第２の入力として比較を行い、比較結果に基づいて前記第１ないし第３の回路セル群に含まれる２端子回路セルのそれぞれを前記第１のモードと前記第２のモードとの間でＰＷＭ制御する、前記第３の算出部および前記キャリア発生部に後置された比較器群と
   を具備する電力補償装置。
6. 一対の端子と少なくともひとつのコンデンサとを有し、該少なくともひとつのコンデンサのいずれかひとつ以上に対する充放電が前記一対の端子を介して実行されて該いずれかひとつ以上のコンデンサの両端電圧の正極性または逆極性の電圧が出力電圧となる第１のモードと、前記少なくともひとつのコンデンサのいずれに対する充放電もなされずに前記一対の端子の間がゼロ電圧となるように前記一対の端子間のいずれの方向にも電流が流れ得る第２のモードとを切り替え可能な２端子回路セルをカスケードに複数接続して構成された第１の回路セル群と、該第１の回路セル群と直列に接続された、該該１の回路セル群を貫通して流れる電流の時間微分に比例する電圧を発生する第１のリアクトルと、を有する第１の回路クラスターと、
   前記２端子回路セルがカスケードに複数接続して構成された、前記第１の回路セル群とは別に設けられた第２の回路セル群と、該第２の回路セル群と直列に接続された、該第２の回路セル群を貫通して流れる電流の時間微分に比例する電圧を発生する第２のリアクトルと、を有し、かつ前記第１の回路クラスターと直列に接続された第２の回路クラスターと、
   前記２端子回路セルがカスケードに複数接続して構成された、前記第１、第２の回路セル群とは別に設けられた第３の回路セル群と、該第３の回路セル群と直列に接続された、該第３の回路セル群を貫通して流れる電流の時間微分に比例する電圧を発生する第３のリアクトルと、を有し、かつ前記第１、第２の回路クラスターとの接続関係がデルタ接続となるように前記第１、第２の回路クラスターに接続された第３の回路クラスターと、
   デルタ接続された前記第１ないし第３の回路クラスターの３つの端部における３つの線間電圧または３つの相電圧に基づいて、前記第１ないし第３の回路セル群に含まれる２端子回路セルそれぞれが出力すべき電圧の指令値である２端子回路セル出力電圧指令値を前記第１ないし第３の回路クラスターごとの共通値である第１ないし第３の２端子回路セル出力電圧指令値として算出する第１の算出部と、
   前記第１ないし第３の回路セル群に含まれる２端子回路セルのコンデンサそれぞれの両端電圧である両端電圧群を検出できるように該コンデンサそれぞれに設けられた検出部と、
   前記両端電圧群に基づいて、前記第１ないし第３の回路クラスターごとの前記両端電圧群の算術平均値を第１ないし第３の算術平均値として算出する、前記検出部に後置された第２の算出部と、
   前記第１ないし第３の回路クラスターごとに、前記第１ないし第３の２端子回路セル出力電圧指令値のうちの対応するものを前記第１ないし第３の算術平均値のうちの対応するもので除することにより、前記第１ないし第３の回路クラスターごとの第１ないし第３の規格化２端子回路セル出力電圧指令値を算出する、前記第１、第２の算出部に後置された第３の算出部と、
   前記第１ないし第３の回路クラスターそれぞれに含まれる２端子回路セルの数に基づいて、３６０度を等分に分割した、互いに異なる位相を有する三角波キャリア群を発生するキャリア発生部と、
   前記第１ないし第３の規格化２端子回路セル出力電圧指令値を第１の入力とし前記三角波キャリア群のそれぞれを第２の入力として比較を行い、比較結果に基づいて前記第１ないし第３の回路セル群に含まれる２端子回路セルのそれぞれを前記第１のモードと前記第２のモードとの間でＰＷＭ制御する、前記第３の算出部および前記キャリア発生部に後置された比較器群と
   を具備する電力補償装置。
7. 一対の端子と少なくともひとつのコンデンサとを有し、該少なくともひとつのコンデンサのいずれかひとつ以上に対する充放電が前記一対の端子を介して実行される第１のモードと、前記少なくともひとつのコンデンサのいずれに対する充放電もなされずに前記一対の端子の間がゼロ電圧となるように前記一対の端子間のいずれの方向にも電流が流れ得る第２のモードとを切り替え可能な２端子回路セルをカスケードに複数接続して構成された第１の回路セル群と、該第１の回路セル群と直列に接続された、該該１の回路セル群を貫通して流れる電流の時間微分に比例する電圧を発生する第１のリアクトルと、を有する第１の回路クラスターと；前記２端子回路セルがカスケードに複数接続して構成された、前記第１の回路セル群とは別に設けられた第２の回路セル群と、該第２の回路セル群と直列に接続された、該第２の回路セル群を貫通して流れる電流の時間微分に比例する電圧を発生する第２のリアクトルと、を有し、かつ前記第１の回路クラスターと直列に接続された第２の回路クラスターと；を備えた第１のレグと、
   前記２端子回路セルがカスケードに複数接続して構成された、前記第１、第２の回路セル群とは別に設けられた第３の回路セル群と、該第３の回路セル群と直列に接続された、該第３の回路セル群を貫通して流れる電流の時間微分に比例する電圧を発生する第３のリアクトルと、を有する第３の回路クラスターと；前記２端子回路セルがカスケードに複数接続して構成された、前記第１ないし第３の回路セル群とは別に設けられた第４の回路セル群と、該第４の回路セル群と直列に接続された、該第４の回路セル群を貫通して流れる電流の時間微分に比例する電圧を発生する第４のリアクトルと、を有し、かつ前記第３の回路クラスターと直列に接続された第４の回路クラスターと；を備え、かつ前記第１のレグと並列に接続された第２のレグと、を具備する電力変換機器を制御する制御装置であって、
   前記第１のレグによるブリッジ端子および前記第２のレグによるブリッジ端子のそれぞれにおける電圧である相別交流電圧、または与えられた、前記第１および第２のレグのそれぞれが出力すべき交流電圧の指令値に基づいて、前記第１ないし第４の回路セル群に含まれる２端子回路セルそれぞれが出力すべき電圧の指令値である２端子回路セル出力電圧指令値を前記第１ないし第４の回路クラスターごとの共通値である第１ないし第４の２端子回路セル出力電圧指令値として算出する第１の算出部と、
   前記第１ないし第４の回路セル群に含まれる２端子回路セルのコンデンサそれぞれの両端電圧である両端電圧群を検出できるように該コンデンサそれぞれに設けられた検出部と、
   前記両端電圧群に基づいて、前記第１ないし第４の回路クラスターごとの前記両端電圧群の算術平均値を第１ないし第４の算術平均値として算出する、前記検出部に後置された第２の算出部と、
   前記第１ないし第４の回路クラスターごとに、前記第１ないし第４の２端子回路セル出力電圧指令値のうちの対応するものを前記第１ないし第４の算術平均値のうちの対応するもので除することにより、前記第１ないし第４の回路クラスターごとの第１ないし第４の規格化２端子回路セル出力電圧指令値を算出する、前記第１、第２の算出部に後置された第３の算出部と、
   前記第１ないし第４の回路クラスターそれぞれに含まれる２端子回路セルの数に基づいて、３６０度を等分に分割した、互いに異なる位相を有する三角波キャリア群を発生するキャリア発生部と、
   前記第１ないし第４の規格化２端子回路セル出力電圧指令値を第１の入力とし前記三角波キャリア群のそれぞれを第２の入力として比較を行い、比較結果に基づいて前記第１ないし第４の回路セル群に含まれる２端子回路セルのそれぞれを前記第１のモードと前記第２のモードとの間でＰＷＭ制御する、前記第３の算出部および前記キャリア発生部に後置された比較器群と
   を具備する制御装置。
8. 一対の端子と少なくともひとつのコンデンサとを有し、該少なくともひとつのコンデンサのいずれかひとつ以上に対する充放電が前記一対の端子を介して実行される第１のモードと、前記少なくともひとつのコンデンサのいずれに対する充放電もなされずに前記一対の端子の間がゼロ電圧となるように前記一対の端子間のいずれの方向にも電流が流れ得る第２のモードとを切り替え可能な２端子回路セルをカスケードに複数接続して構成された第１の回路セル群と、該第１の回路セル群と直列に接続された、該該１の回路セル群を貫通して流れる電流の時間微分に比例する電圧を発生する第１のリアクトルと、を有する第１の回路クラスターと；前記２端子回路セルがカスケードに複数接続して構成された、前記第１の回路セル群とは別に設けられた第２の回路セル群と、該第２の回路セル群と直列に接続された、該第２の回路セル群を貫通して流れる電流の時間微分に比例する電圧を発生する第２のリアクトルと、を有し、かつ前記第１の回路クラスターと直列に接続された第２の回路クラスターと；を備えた第１のレグと、
   前記２端子回路セルがカスケードに複数接続して構成された、前記第１、第２の回路セル群とは別に設けられた第３の回路セル群と、該第３の回路セル群と直列に接続された、該第３の回路セル群を貫通して流れる電流の時間微分に比例する電圧を発生する第３のリアクトルと、を有する第３の回路クラスターと；前記２端子回路セルがカスケードに複数接続して構成された、前記第１ないし第３の回路セル群とは別に設けられた第４の回路セル群と、該第４の回路セル群と直列に接続された、該第４の回路セル群を貫通して流れる電流の時間微分に比例する電圧を発生する第４のリアクトルと、を有し、かつ前記第３の回路クラスターと直列に接続された第４の回路クラスターと；を備え、かつ前記第１のレグと並列に接続された第２のレグと、を具備する電力変換機器を制御する制御方法であって、
   前記第１のレグによるブリッジ端子および前記第２のレグによるブリッジ端子のそれぞれにおける電圧である相別交流電圧、または与えられた、前記第１および第２のレグのそれぞれが出力すべき交流電圧の指令値に基づいて、前記第１ないし第４の回路セル群に含まれる２端子回路セルそれぞれが出力すべき電圧の指令値である２端子回路セル出力電圧指令値を前記第１ないし第４の回路クラスターごとの共通値である第１ないし第４の２端子回路セル出力電圧指令値として算出し、
   前記第１ないし第４の回路セル群に含まれる２端子回路セルのコンデンサそれぞれの両端電圧である両端電圧群を検出し、
   前記両端電圧群に基づいて、前記第１ないし第４の回路クラスターごとの前記両端電圧群の算術平均値を第１ないし第４の算術平均値として算出し、
   前記第１ないし第４の回路クラスターごとに、前記第１ないし第４の２端子回路セル出力電圧指令値のうちの対応するものを前記第１ないし第４の算術平均値のうちの対応するもので除することにより、前記第１ないし第４の回路クラスターごとの第１ないし第４の規格化２端子回路セル出力電圧指令値を算出し、
   前記第１ないし第４の回路クラスターそれぞれに含まれる２端子回路セルの数に基づいて、３６０度を等分に分割した、互いに異なる位相を有する三角波キャリア群を発生し、
   前記第１ないし第４の規格化２端子回路セル出力電圧指令値を第１の入力とし前記三角波キャリア群のそれぞれを第２の入力として比較を行い、比較結果に基づいて前記第１ないし第４の回路セル群に含まれる２端子回路セルのそれぞれを前記第１のモードと前記第２のモードとの間でＰＷＭ制御する
   制御方法。

Images