JP2017201665A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2017201665A
JP2017201665A JP2016093071A JP2016093071A JP2017201665A JP 2017201665 A JP2017201665 A JP 2017201665A JP 2016093071 A JP2016093071 A JP 2016093071A JP 2016093071 A JP2016093071 A JP 2016093071A JP 2017201665 A JP2017201665 A JP 2017201665A
Authority
JP
Japan
Prior art keywords
tft
display device
ltps
taos
mos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016093071A
Other languages
English (en)
Other versions
JP6668160B2 (ja
JP2017201665A5 (ja
Inventor
陽平 山口
Yohei Yamaguchi
陽平 山口
功 鈴村
Isao Suzumura
功 鈴村
秀和 三宅
Hidekazu Miyake
秀和 三宅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2016093071A priority Critical patent/JP6668160B2/ja
Priority to US15/479,392 priority patent/US20170323906A1/en
Priority to CN201710267224.2A priority patent/CN107346083B/zh
Publication of JP2017201665A publication Critical patent/JP2017201665A/ja
Priority to US16/004,546 priority patent/US10361229B2/en
Publication of JP2017201665A5 publication Critical patent/JP2017201665A5/ja
Application granted granted Critical
Publication of JP6668160B2 publication Critical patent/JP6668160B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H10D30/6756—Amorphous oxide semiconductors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/425—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer having different crystal properties in different TFTs or within an individual TFT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/427—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer having different thicknesses of the semiconductor bodies in different TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/471—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having different architectures, e.g. having both top-gate and bottom-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/104—Materials and properties semiconductor poly-Si

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】同一基板内にＬＴＰＳ ＴＦＴとＴＡＯＳ ＴＦＴを形成することを可能とする。【解決手段】画素が形成された表示領域を有する基板を含む表示装置であって、前記画素はＴＡＯＳを用いた第１のＴＦＴを含み、前記第１のＴＦＴのドレインには第１のＬＴＰＳ１１２が形成され、前記第１のＴＦＴのソースには第２のＬＴＰＳ１１３が形成され、前記第１のＬＴＰＳ１１２は、前記第１のＴＦＴを覆う絶縁膜１０５に形成された第１のスルーホール１０８を介して第１の電極１０６と接続し、前記第２のＬＴＰＳ１１３は、前記第２のＴＦＴを覆う絶縁膜に形成された第２のスルーホール１０８を介して第２の電極１０７と接続していることを特徴とする表示装置。【選択図】図３

Description

本発明は表示装置に係り、ポリシリコン：Ｐｏｌｙ−Ｓｉを用いたＴＦＴと酸化物半導体を用いたＴＦＴの両者による、ハイブリッド構造を用いた表示装置に関する。
液晶表示装置では画素電極および薄膜トランジスタ（ＴＦＴ）等を有する画素がマトリクス状に形成されたＴＦＴ基板と、ＴＦＴ基板に対向して対向基板が配置され、ＴＦＴ基板と対向基板の間に液晶が挟持されている構成となっている。そして液晶分子による光の透過率を画素毎に制御することによって画像を形成している。
ＬＴＰＳ（Lｏｗ Ｔｅｍｐｅａｒｔｕｒｅ Ｐｏｌｙ−Ｓｉ）は移動度が高いので、駆動回路用ＴＦＴとして適している。一方、酸化物半導体は、ＯＦＦ抵抗が高く、これをＴＦＴに用いるとＯＦＦ電流を小さくすることが出来る。
ＬＴＰＳによるＴＦＴと酸化物半導体によるＴＦＴを同じ基板に形成するには、種々克服すべき課題がある。特許文献１には、ＬＴＰＳによるＴＦＴと酸化物半導体を用いたＴＦＴを同一基板に形成するための構成が記載されている。特許文献１では、ドープされたＬＴＰＳを酸化物半導体のゲートとして使用する構成が記載されている。
ＷＯ２０１５／１９４４１９
画素のスイッチングとして用いられるＴＦＴは、リーク電流が小さいことが必要である。透明酸化物半導体によるＴＦＴは、リーク電流を小さくすることが出来る。以後透明酸化物半導体をＴＡＯＳ（Ｔｒａｎｓｐａｒｅｎｔ Ａｍｏｒｐｈｏｕｓ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。ＴＡＯＳには、ＩＧＺＯ（Ｉｎｄｉｕｍ Ｇａｌｌｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＩＴＺＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｚｉｎｃ Ｏｘｉｄｅ）、ＺｎＯＮ（Ｚｉｎｃ Ｏｘｉｄｅ Ｎｉｔｒｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＩＧＯ（Ｉｎｄｉｕｍ Ｇａｌｌｉｕｍ Ｏｘｉｄｅ）、ＺｎＯ（Ｚｉｎｃ Ｏｘｉｄｅ）等がある。しかしＴＡＯＳはキャリアの移動度が小さいので、表示装置内に内蔵する駆動回路を、ＴＡＯＳを用いたＴＦＴで形成することは難しい場合がある。以後ＴＡＯＳは、ＴＡＯＳを用いたＴＦＴの意味でも使用する。
一方、ＬＴＰＳで形成したＴＦＴは移動度が大きいので、駆動回路をＬＴＰＳを用いたＴＦＴで形成することが出来る。以後ＬＴＰＳは、ＬＴＰＳを用いたＴＦＴの意味でも使用する。しかし、ＬＴＰＳを画素におけるスイッチングＴＦＴとして使用する場合には、ＬＴＰＳはリーク電流が大きいので、通常は、２個のＬＴＰＳを直列にして使用する。
そこで、表示領域における画素のスイッチング素子としてＴＡＯＳを用い、周辺駆動回路のＴＦＴにＬＴＰＳを用いれば、合理的である。しかし、ＬＴＰＳとＴＡＯＳでは、材料の性質が異なるために、同一基板に形成するには課題がある。すなわち、ＬＴＰＳにソース電極とドレイン電極を形成する場合、表面酸化物を除去するためにＬＴＰＳを佛酸（ＨＦ）洗浄する必要があるが、ＴＡＯＳは佛酸（ＨＦ）によって溶解してしまうので、同じプロセスを用いることが出来ない。
本発明は、このような課題を解決することによって、ＬＴＰＳによるＴＦＴをＴＡＯＳによるＴＦＴと同じ基板に形成することを可能にすることである。
本発明は上記問題を克服するものであり、具体的な手段は次のとおりである。
（１）画素が形成された表示領域を有する基板を含む表示装置であって、前記画素は酸化物半導体を用いた第１のＴＦＴを含み、前記第１のＴＦＴのドレインには第１のポリシリコンが形成され、前記第１のＴＦＴのソースには第２のポリシリコンが形成され、前記第１のポリシリコンは、前記第１のＴＦＴを覆う絶縁膜に形成された第１のスルーホールを介して第１の電極と接続し、前記第２のポリシリコンは、前記第１のＴＦＴを覆う絶縁膜に形成された第２のスルーホールを介して第２の電極と接続していることを特徴とする表示装置。
（２）前記基板は、前記表示領域の外側に駆動回路を含み、前記駆動回路はポリシリコンによる第２のＴＦＴを含むことを特徴とする（１）に記載の表示装置。
（３）前記第１のポリシリコンと前記酸化物半導体はｐｎ接合をしているか、前記第２のポリシリコンと前記酸化物半導体はｐｎ接合していることを特徴とする（１）に記載の表示装置。
液晶表示装置の平面図である。 図１のＡ−Ａ断面図である。 本発明によるＴＦＴ構造を示す断面図である。 基板に下地膜とａ−Ｓｉを形成した状態を示す断面図である。 ａ−ＳｉをレーザによりＰｏｌｙ−Ｓｉに変換した状態を示す断面図である。 Ｐｏｌｙ−Ｓｉ層をパターニングした状態を示す断面図である。 Ｐ（燐）をイオンインプランテーションしている状態を示す断面図である。 ＴＡＯＳを形成した状態を示す断面図である。 ゲート絶縁膜を形成し、その上にゲート電極を形成した状態を示す断面図である。 Ｐ（燐）をイオンインプランテーションしている状態を示す断面図である。 Ｂ（ボロン）をイオンインプランテーションしている状態を示す断面図である。 層間絶縁膜を形成した状態を示す断面図である。 本発明によるＴＦＴの平面図である。 実施例２によるＴＦＴの断面図である。 Ｂ（ボロン）をイオンインプランテーションしている状態を示す断面図である。 層間絶縁膜を形成した状態を示す断面図である。 液晶表示装置の断面図である。 本発明を液晶表示装置に適用した他の形態を示す断面図である。 有機ＥＬ表示装置の平面図である。 図１９のＢ−Ｂ断面図である。 有機ＥＬ表示装置の断面図である。
以下、実施例によって本発明の内容を詳細に説明する。
図１は、本発明が適用される液晶表示装置の平面図である。図２は、図１のＡ−Ａ断面図である。図１および図２において、ＴＦＴ基板１００と対向基板２００が対向して形成され、ＴＦＴ基板１００と対向基板２００の間に液晶が挟持されている。ＴＦＴ基板１００の下には下偏光板１３０が貼り付けられ、対向基板２００の上側には上偏光板２３０が貼り付けられている。ＴＦＴ基板１００、対向基板２００、下偏光板１３０、上偏光板２３０の組み合わせを液晶表示パネル５００と呼ぶ。
ＴＦＴ基板１００は対向基板２００よりも大きく形成され、ＴＦＴ基板１００が１枚になっている部分が端子部１５０となっており、液晶表示装置に外部から信号や電力を供給するためのフレキシブル配線基板１３０が接続される。液晶表示パネル５００は自身では発光しないので、背面にバックライト４００が配置している。
液晶表示装置は図１に示すように、表示領域１０と周辺領域２０に分けることが出来る。表示領域には多数の画素がマトリクス状に形成され、各画素はスイッチングＴＦＴを有している。周辺領域には、走査線、映像信号線等を駆動するための、駆動回路が形成されている。
画素に使用されるＴＦＴは、リーク電流が小さいことが必要なので、ＴＡＯＳを用い、周辺駆動回路に使用されるＴＦＴは移動度が大きい必要があるので、ＬＴＰＳを使用することが合理的である。ＬＴＰＳ工程において、ＬＴＰＳとドレイン電極あるいはソース電極を接続する場合は、ＬＴＰＳを覆っている絶縁膜にスルーホールを形成し、かつ、スルーホールにおけるＬＴＰＳの表面酸化物を除去するために佛酸（ＨＦ）洗浄する必要がある。
しかし、同じプロセスを、ＴＡＯＳを用いたＴＦＴに適用するとＴＡＯＳが佛酸（ＨＦ）に溶けてしまい、ＴＦＴを形成することが出来ない。したがって、同一基板にＬＴＰＳによるＴＦＴとＴＡＯＳによるＴＦＴを形成するためには、この問題を解決しなければならない。図３はこの問題を解決する本発明の構成を示すものである。図４乃至図１２は、図３の構成を実現するためのプロセスである。
図３において、同一基板１００上にＬＴＰＳによるＴＦＴとＴＡＯＳによるＴＦＴが形成されている。ＬＴＰＳによるＴＦＴは周辺駆動回路に使用される。ＬＴＰＳによるＴＦＴはｐ−ＭＯＳとｎ−ＭＯＳを含んでいる。一方、ＴＡＯＳによるＴＦＴは表示領域の画素のスイッチングとして使用される。
本発明の特徴はＴＡＯＳによるＴＦＴの構造にある。すなわち、画素電極あるいは、映像信号線と接続するために、ＴＦＴの上に形成された層間絶縁膜１０５にスルーホール１０８を形成する必要がある。本発明においては、ＴＡＯＳ１１０で形成されたＴＦＴで、このスルーホール１０８において接続する材料は、ＴＡＯＳ１１０ではなく、ＬＴＰＳ１１２あるいはＬＴＰＳ１１３である。これによってスルーホールを佛酸（ＨＦ）洗浄する時も、佛酸（ＨＦ）は、ＴＡＯＳとは接触しないので、ＴＡＯＳによるＴＦＴが佛酸（ＨＦ）によって破壊されることは無い。
図３に示す本発明の構成を実現するプロセスを図４乃至図１２によって説明する。図４において、ガラスで形成されたＴＦＴ基板１００の上に、下地膜１０１がＳｉＮｘ（ＳｉＮｘはＳｉＮの場合もある）およびＳｉＯｘ（ＳｉＯｘはＳｉＯ２の場合もある）で形成される。下地膜１０１はガラス基板からの不純物がＴＦＴを構成する半導体層を汚染することを防止することである。ＳｉＮｘは例えば５０ｎｍ、ＳｉＯｘは例えば３００ｎｍである。下地膜１０１の上にアモルファス(非晶質)シリコン：ａ−Ｓｉ１１５が形成される。ＳｉＮｘ、ＳｉＯｘ、ａ−ＳｉはＣＶＤによって連続して形成される。ａ−Ｓｉは、厚さ５０ｎｍ程度で形成される。その後、図５に示すように、エキシマレーザを照射することによって、ａ−Ｓｉ１１５をＬＴＰＳ１０２に変換する。
その後、図６に示すように、フォトリソグラフィによって、ＬＴＰＳのアイランドを形成する。ＴＦＴは、ＬＴＰＳによるｐ−ＭＯＳ ＴＦＴ（以後ｐ−ＭＯＳ ＬＴＰＳ）、ＬＴＰＳによるｎ−ＭＯＳ ＴＦＴ（以後ｎ−ＭＯＳ ＬＴＰＳ）、ＴＡＯＳによるｎ−ＭＯＳ ＴＦＴ（以後ｎ−ＭＯＳ ＴＡＯＳ）の３種類のＴＦＴが形成される。本発明は、ＴＡＯＳ ＴＦＴのドレイン電極およびソース電極にＬＴＰＳを使用するので、ＬＴＰＳのパターニングでは、ｎ−ＭＯＳ ＴＡＯＳのドレイン電極、ソース電極も同時に形成する。
その後、ｐ−ＭＯＳ ＬＴＰＳ全体と、ｎ−ＭＯＳ ＴＡＯＳのチャネル部にレジスト５０を形成し、イオンインプランテーションによってＰ（燐）をドープし、レジストで覆われた以外の部分をｎ＋に変換する。これによってｎ−ＭＯＳ ＬＴＰＳおよびｎ−ＭＯＳ ＴＡＯＳのドレインおよびソースが形成される。
その後、図８に示すように、ｎ−ＭＯＳ ＴＡＯＳ ＴＦＴ部分にＴＡＯＳ１１０を形成する。ＴＡＯＳは例えば、１０ｎｍ〜１００ｎｍの範囲で形成される。ＴＡＯＳの材料としては、例えば、ＩＧＺＯ、ＩＴＺＯ、ＺｎＯＮ、ＩＺＯ、ＩＧＯ、ＺｎＯ等が挙げられる。その後、図９に示すように、ゲート絶縁膜１０３を形成する。ゲート絶縁膜１０３はＴＥＯＳ（テトラエトキシシラン）を原料にしてＣＶＤによって形成したＳｉＯｘ（ＳｉＯ２）である。ゲート絶縁膜１０３の上にゲート電極１０４を形成する。
その後、図１０に示すように、ゲート電極１０４をマスクにしてＰ（燐）をイオンインプランテーションによってドープする。これによってｐ−ＭＯＳ ＬＴＰＳのドレインおよびソースをｎ−で形成する。ｎ−ＭＯＳ ＬＴＰＳのドレインおよびソースはｎ＋に変換される。また、ｎ−ＭＯＳ ＬＴＰＳにおいて、レジスト５０で覆われていたが、ゲート電極１０４で覆われていない部分はｎ−となる。この層はチャネル１０２１の両側に形成される。この層はＬＤＤ１０２２（Ｌｉｇｈｔ Ｄｏｐｅｄ Ｄｒａｉｎ）とよばれ、チャネルとソースあるいはドレインとの電界強度を緩和して、この部分における絶縁破壊を防止する。図１０のｎ−ＭＯＳ ＴＡＯＳにおいて、ゲート電極１０４で覆われていない部分のＴＡＯＳは、Ｐ（燐）ドープによってｎ−ＴＡＯＳとなり、導電性が付与される。
その後、図１１に示すように、ｎ−ＭＯＳ ＬＴＰＳおよびｎ−ＭＯＳ ＴＡＯＳをレジスト５０で覆い、ｐ−ＭＯＳ ＬＴＰＳに、ゲート電極１０４をマスクとして、イオンインプランテーションによってＢ（ボロン）をドープする。これによってｐ−ＭＯＳのドレインおよびソースをｐ＋に変換し、十分な導電性を与える。
その後、レジスト５０を剥離し、図１２に示すように、各ＴＦＴを覆って層間絶縁膜１０５を形成する。層間絶縁膜１０５はＳｉＮｘをＣＶＤによって形成したものである。
図３に戻り、その後、層間絶縁膜１０５にスルーホール１０８を形成する。このスルーホールにドレイン電極１０６とソース電極１０７を形成する。ドレイン電極１０６は例えば映像信号線と接続し、ソース電極１０７は例えば画素電極と接続する。ドレイン電極１０６およびソース電極１０７は、例えば、Ｔｉ−Ａｌ合金−Ｔｉの三層で形成される。ＴｉはＡｌ合金からのヒロック等を防止するためである。Ｔｉの代わりにＭｏ、あるいはＷの合金が使用される場合もある。
スルーホール１０８を形成した後、ドレイン電極１０６およびソース電極１０７を形成する前に、ＬＴＰＳの表面酸化膜を除去するために佛酸（ＨＦ）洗浄を行う。ところが、ＴＡＯＳは佛酸（ＨＦ）に溶解するので、従来は、ＬＴＰＳのＴＦＴとＴＡＯＳのＴＦＴは並行して形成することはできなかった。これに対して本発明では、ＴＡＯＳ ＴＦＴのドレインおよびソースにそれぞれ、ＬＴＰＳ１１２およびＬＴＰＳ１１３を形成し、この部分にスルーホールを対応させているので、佛酸（ＨＦ）によってドレインおよびソースが溶解されることが無い。
このように、本発明によれば、ＬＴＰＳによるＴＦＴとＴＡＯＳによるＴＦＴを同一基板上に並行して形成することが出来るので、画素領域に適したＴＦＴ、駆動回路に適したＴＦＴを同時に形成することが出来る。
図１３は、図３に対応する各ＴＦＴの平面図である。図１３において左側から、ｐ−ＭＯＳ ＬＴＰＳ、ｎ−ＭＯＳ ＬＴＰＳ、ｎ−ＭＯＳ ＴＡＯＳである。ｎ−ＭＯＳ ＴＡＯＳにおいても、スルーホールの部分にはＬＴＰＳが形成されているので、ｐ−ＭＯＳ ＬＴＰＳ、ｎ−ＭＯＳ ＬＴＰＳと同じプロセスでスルーホールを形成することが出来る。
図１４は本発明の実施例２を示す断面図である。図１４が図１３と異なる点は、図１４のｎ−ＭＯＳ ＴＡＯＳにおけるドレイン電極１１２の部分である。ｎ−ＭＯＳ ＴＡＯＳのドレインを構成するＬＴＰＳ１１２はｐ＋となっているのに対して、ＴＡＯＳ１１０の部分はｎ−となっている。したがって、ＴＡＯＳとドレインを構成するＬＴＰＳとの間にはｐｎ接合によるダイオードが形成されている。
このダイオードによって、リーク電流を防止することが出来る。液晶表示装置の画素領域では、ＴＦＴのソースとドレインは定期的に入れ替わる。したがって、映像信号が＋のときと−のときのいずれかにおいて、リーク電流が阻止される。つまり、ｐｎ接合によってリーク電流を半分にすることが出来る。
一方、有機ＥＬ表示装置は、映像信号の符号が入れ替わることは無い。したがって、図１４のｎ−ＭＯＳ ＴＡＯＳのドレインあるいはソースのいずれかにｐｎ接合を形成して、リーク電流を大幅に低下させることができる。
図１５及び図１６は、図１４の構造を実現するためのプロセスの例である。本実施例において、ガラス基板１００の上に下地膜１０１とａ−Ｓｉ１１５を形成（図４）し、ａ−ＳｉをレーザアニールによってＰｏｌｙ−Ｓｉに変換し、ＴＡＯＳを形成し、ゲート絶縁膜１０３の上にゲート電極１０４を形成して、Ｐ（燐）をイオンインプランテーションするまでは、実施例１における図４乃至図１０と同じである。
図１５はｎ−ＭＯＳ ＬＴＰＳとｎ−ＭＯＳ ＴＡＯＳにレジスト５０をかぶせ、ｐ−ＭＯＳ ＬＴＰＳのドレインとソースにＢ（ボロン）をイオンインプランテーションするものである。図１５が実施例１の図１１と異なる点は、ｎ−ＭＯＳ ＴＡＯＳのドレインを構成するＬＴＰＳ１１２の部分はレジストで覆わず、イオンインプランテーションによってＬＴＰＳドレイン１１２をｐ＋にしている点である。これによって、ＬＴＰＳドレイン１１２とＴＡＯＳ１１０との間にｐｎ接合が形成される。
その後、図１６に示すように、各ＴＦＴを覆って層間絶縁膜１０５が形成される。その後、層間絶縁膜１０５にスルーホール１０８を形成し、スルーホール１０８を佛酸（ＨＦ）洗浄し、ドレイン電極１０６とソース電極１０７を形成することは実施例１と同様である。本実施例においても、スルーホール１０８が形成される部分には、ｎ−ＭＯＳ ＴＡＯＳにおいてもＬＴＰＳとなっているので、スルーホール１０８においてＴＡＯＳ１１０が溶解することは無い。
以上の説明では、ｎ−ＭＯＳ ＴＡＯＳにおいて、ＬＴＰＳドレイン１１２側にｐｎ接合を形成したが、逆に、ＬＴＰＳソース１１３側にｐｎ接合を形成しても良い。このように、本実施例によれば、リーク電流が小さい、かつ、信頼性の高いＴＡＯＳ ＴＦＴを形成することが出来る。
図１７は、実施例１および２で説明した、ｎ−ＭＯＳ ＴＡＯＳによるＴＦＴを表示領域に適用した場合を示す断面図である。図１７において、ＴＦＴ基板１００の上にＴＦＴアレイ層１２０が形成されている。ＴＦＴアレイ層１２０は図３あるいは図１４で示すＴＡＯＳ ＴＦＴの層構造を有しており、その上に有機パッシベーション膜が形成されている。
図１７はＩＰＳ方式の液晶表示装置の場合であり、ＴＦＴアレイ層１２０の上にコモン電極１２１が平面状に形成されている。コモン電極１２１を覆って容量絶縁膜１２２が形成され、その上に画素電極１２３が形成されている。画素電極１２３は、櫛歯状あるいはストライプ状である。画素電極１２３を覆って液晶分子３０１を初期配向させるための配向膜が形成されている。
画素電極１２３とコモン電極１２１の間に映像信号が印加されると、矢印で示すように電気力線が発生し、液晶分子３０１を回転させて液晶層３００の透過率を制御することによって、画像を形成する。
図１７において液晶層３００を挟んで対向基板２００が配置している。対向基板２００にはカラーフィルタ２０１とブラックマトリクス２０２が形成されている。カラーフィルタ２０１とブラックマトリクス２０２を覆ってオーバーコート膜２０３が形成され、その上に液晶分子３０１を初期配向させるための配向膜１２４が形成されている。
図１８は、図１７のＴＦＴアレイ層１２０の他の例である。図１８では、画素のスイッチングＴＦＴとして、ＬＴＰＳ ＴＦＴとＴＡＯＳ ＴＦＴが直列接続されたものが使用されている。図１８において、左側がＬＴＰＳ ＴＦＴであり、右側がＴＡＯＳ ＴＦＴである。
図１８において、ＴＦＴを覆って有機パッシベーション膜１０９が形成されている。有機パッシベーション膜１０９の上にコモン電極１２１が平面状に形成され、これを覆って容量絶縁膜１２２が形成されている。容量絶縁膜１２２の上に画素電極１２３が櫛歯状あるいはストライプ状に形成されている。
図１８において、画素電極１２３は有機パッシベーション膜１０９および容量絶縁膜１２２に形成されたスルーホール１４０を介してＴＡＯＳ ＴＦＴから延在したソース電極１０７と接続している。本発明によれば、ＬＴＰＳ ＴＦＴとＴＡＯＳ ＴＦＴとで、共通のプロセスを使用することが出来るので、目的に応じて、図１８に示すように、ＬＴＰＳ ＴＦＴとＴＡＯＳ ＴＦＴの様々な組み合わせを行うことが出来る。
液晶表示装置において、画素電極１２３に映像信号が書き込まれると、画素電極１２３とコモン電極１２１と容量絶縁膜１２２によって形成される保持容量によって、１フレームの間、電圧が保持される。この時ＴＦＴのリーク電流が大きいと、画素電極１２３の電圧が変化し、フリッカ等が発生して、良好な画像を形成できなくなる。本発明のＴＡＯＳ ＴＦＴを用いることによって、リーク電流が小さい、良好な画像を有する液晶表示装置を実現することが出来る。
実施例１および２で説明したＬＴＰＳ ＴＦＴとＴＡＯＳ ＴＦＴの組み合わせは、有機ＥＬ表示装置にも適用することが出来る。図１９は、有機ＥＬ表示装置２の平面図である。図１９において、表示領域１０と周辺回路領域２０が形成されている。表示領域１０には、有機ＥＬ駆動ＴＦＴやスイッチングＴＦＴが形成されている。スッチングＴＦＴには、リーク電流の小さいＴＡＯＳ ＴＦＴが好適である。周辺駆動回路はＴＦＴによって形成されるが、主に、ＬＴＰＳ ＴＦＴが用いられる。
図１９において、表示領域１０を覆って反射防止用偏光板２２０が貼り付けられている。有機ＥＬ表示装置には反射電極が形成されているので、外光反射を抑えるために偏光板２２０が使用されている。表示領域２０以外の部分に端子部１５０が形成され、端子部１５０には有機ＥＬ表示装置に電源や信号を供給するためのフレキシブル配線基板１６０が接続している。
図２０は図１９のＢ−Ｂ断面図である。図２０において、ＴＦＴ基板１００に有機ＥＬ層を含む表示素子層２１０が形成されている。表示素子層２１０は図１９の表示領域１０に対応して形成されている。有機ＥＬ材料は水分によって分解するので、外部からの水分の侵入を防止するために、表示素子層２１０を覆って保護層２１５がＳｉＮｘ等によって形成されている。保護層２１５の上に偏光板２２０が貼り付けられている。また、表示素子層２１５以外の部分には端子部１５０が形成され、端子部１５０にフレキシブル配線基板１６０が接続している。
図２１は有機ＥＬ表示装置の表示領域の断面図である。図２１において、ＴＦＴ基板１００の上にＴＦＴアレイ層１２０が形成されている。ＴＦＴアレイ層１２０は図３あるいは図１４で示すＴＡＯＳ ＴＦＴの層構造を含むものであり、その上に有機パッシベーション膜１０９が形成されている。
図２１において、ＴＦＴアレイ層１２０の上に反射電極２１１がＡｌ合金等によって形成され、その上に下部電極２１２がＩＴＯ等によって形成されている。下部電極２１２の上には、有機ＥＬ層２１３が形成されている。有機ＥＬ層２１３は、例えば電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層等で形成される。有機ＥＬ層２１３の上には、カソードとしての上部電極２１４が形成される。上部電極２１４は、透明導電膜であるＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）等によって形成されるほか、銀等の金属の薄膜で形成される場合もある。上部電極２１３を覆って保護膜２１５がＳｉＮｘ等によって形成され、保護膜２１５には反射を防止するための偏光板２２０が粘着材２１６によって接着している。
ＴＦＴアレイ層には、駆動ＴＦＴ、スイッチングＴＦＴ等の種々のＴＦＴが形成されるが、本発明を用いることによって、ＬＴＰＳ ＴＦＴとＴＡＯＳ ＴＦＴを共通のプロセスで形成できるので、ＬＴＰＳ ＴＦＴとＴＡＯＳ ＴＦＴの種々の組み合わせを用いることが出来るため、画像品質の優れた、かつ、消費電力を小さくすることができる有機ＥＬ表示装置を実現することが出来る。
実施例１及び２で説明した、本発明におけるＬＴＰＳによるＴＦＴは、ｎ−ＭＯＳ ＴＦＴとｐ−ＭＯＳ ＴＦＴのペアであるとして説明したが、これに限る必要ななく、製品仕様の要求、製造プロセスの要求等からｎ−ＭＯＳあるいはｐ−ＭＯＳのいずれかのＴＦＴでもよい。
また、以上の説明では、ＴＡＯＳ ＴＦＴを表示領域に使用し、ＬＴＰＳ ＴＦＴを周辺駆動回路に使用するとして説明したが、製品仕様に応じて、周辺回路にＴＡＯＳ ＴＦＴを加えても良いし、表示領域にＬＴＰＳ ＴＦＴを加えても良い。
また、実施例１及び２で説明した、本発明におけるＴＡＯＳによるＴＦＴは、ｎ−ＭＯＳとして説明したが、これに限らず、ｐ−ＭＯＳのＴＡＯＳとすることも出来る。いずれにせよ、ドレインあるいはソースにＬＴＰＳを用いることによって、製造プロセスをＬＴＰＳ ＴＦＴの場合と共通にすることが出来る。
１…液晶表示装置、 ２…有機ＥＬ表示装置、 １０…表示領域、 ２０…周辺回路領域、 ５０…レジスト、 １００…ＴＦＴ基板、 １０１…下地膜、 １０２…ＬＴＰＳ半導体層、 １０３…ゲート絶縁膜、 １０４…ゲート電極、 １０５…層間絶縁膜、 １０６…ドレイン電極、 １０７…ソース電極、 １０８…スルーホール、 １０９…有機パッシベーション膜、 １１０…ＴＡＯＳ層、 １１１…チャネル層、 １１２…ＬＴＰＳドレイン、 １１３…ＬＴＰＳソース、 １１５…ａ−Ｓｉ半導体、 １２０…ＴＦＴアレイ層、 １２１…コモン電極、 １２２…容量絶縁膜、 １２３…画素電極、 １２４…配向膜、 １３０…下偏光板、 １４０…スルーホール、 １５０…端子部、 １６０…フレキシブル配線基板、 ２００…対向基板、 ２０１…カラーフィルタ、 ２０２…ブラックマトリクス、 ２０３…オーバーコート膜、 ２１０…表示素子層、 ２１１…反射電極、 ２１２…下部電極、 ２１３…有機ＥＬ層、 ２１４…上部電極、 ２１５…保護層、 ２１６…粘着材、 ２２０…反射防止用偏光板、 ２３０…上偏光板、 ３００…液晶層、 ３０１…液晶分子、 ４００…バックライト、 ５００…液晶表示パネル、 １０２１…ＬＴＰＳチャネル層、 １０２２…ＬＤ層

Claims (16)

  1. 画素が形成された表示領域を有する基板を含む表示装置であって、
    前記画素は酸化物半導体を用いた第１のＴＦＴを含み、
    前記第１のＴＦＴのドレインには第１のポリシリコンが形成され、
    前記第１のＴＦＴのソースには第２のポリシリコンが形成され、
    前記第１のポリシリコンは、前記第１のＴＦＴを覆う絶縁膜に形成された第１のスルーホールを介して第１の電極と接続し、
    前記第２のポリシリコンは、前記第１のＴＦＴを覆う絶縁膜に形成された第２のスルーホールを介して第２の電極と接続していることを特徴とする表示装置。
  2. 前記基板は、前記表示領域の外側に駆動回路を含み、前記駆動回路はポリシリコンによる第２のＴＦＴを含むことを特徴とする請求項１に記載の表示装置。
  3. 前記第１のＴＦＴは、ｎ−ＭＯＳ ＴＦＴであることを特徴とする請求項１に記載の表示装置。
  4. 前記第２のＴＦＴは、ｎ−ＭＯＳ ＴＦＴとｐ−ＭＯＳ ＴＦＴを含むことを特徴とする請求項２に記載の表示装置。
  5. 前記表示領域は、さらに、第２のＴＦＴを有することを特徴とする請求項１に記載の表示装置。
  6. 前記駆動回路は、さらに、第１のＴＦＴを含むことを特徴とする請求項２に記載の表示装置。
  7. 前記表示装置は液晶表示装置であることを特徴とする請求項１乃至６のいずれか１項に記載の表示装置。
  8. 前記表示装置は有機ＥＬ表示装置であることを特徴とする請求項１乃至６のいずれか１項に記載の表示装置。
  9. 画素が形成された表示領域を有する基板を含む表示装置であって、
    前記画素は酸化物半導体を用いた第１のＴＦＴを含み、
    前記第１のＴＦＴのドレインには第１のポリシリコンが形成され、
    前記第１のＴＦＴのソースには第２のポリシリコンが形成され、
    前記第１のポリシリコンは、前記第１のＴＦＴを覆う絶縁膜に形成された第１のスルーホールを介して第１の電極と接続し、
    前記第２のポリシリコンは、前記第２のＴＦＴを覆う絶縁膜に形成された第２のスルーホールを介して第２の電極と接続しており、
    前記第１のＬＴＰＳと前記酸化物半導体はｐｎ接合をしているか、
    前記第２のＬＴＰＳと前記酸化物半導体はｐｎ接合していることを特徴とする表示領域。
  10. 前記基板は、前記表示領域の外側に駆動回路を含み、前記駆動回路はポリシリコンによる第２のＴＦＴを含むことを特徴とする請求項９に記載の表示装置。
  11. 前記第１のＴＦＴは、ｎ−ＭＯＳ ＴＦＴであることを特徴とする請求項９に記載の表示装置。
  12. 前記第２のＴＦＴは、ｎ−ＭＯＳ ＴＦＴとｐ−ＭＯＳ ＴＦＴを含むことを特徴とする請求項１０に記載の表示装置。
  13. 前記表示領域は、さらに、第２のＴＦＴを有することを特徴とする請求項９に記載の表示装置。
  14. 前記駆動回路は、さらに、第１のＴＦＴを含むことを特徴とする請求項１０に記載の表示装置。
  15. 前記表示装置は液晶表示装置であることを特徴とする請求項９乃至１４のいずれか１項に記載の表示装置。
  16. 前記表示装置は有機ＥＬ表示装置であることを特徴とする請求項９乃至１４のいずれか１項に記載の表示装置。
JP2016093071A 2016-05-06 2016-05-06 表示装置の製造方法 Active JP6668160B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016093071A JP6668160B2 (ja) 2016-05-06 2016-05-06 表示装置の製造方法
US15/479,392 US20170323906A1 (en) 2016-05-06 2017-04-05 Display device
CN201710267224.2A CN107346083B (zh) 2016-05-06 2017-04-21 显示装置
US16/004,546 US10361229B2 (en) 2016-05-06 2018-06-11 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016093071A JP6668160B2 (ja) 2016-05-06 2016-05-06 表示装置の製造方法

Publications (3)

Publication Number Publication Date
JP2017201665A true JP2017201665A (ja) 2017-11-09
JP2017201665A5 JP2017201665A5 (ja) 2019-04-25
JP6668160B2 JP6668160B2 (ja) 2020-03-18

Family

ID=60244133

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016093071A Active JP6668160B2 (ja) 2016-05-06 2016-05-06 表示装置の製造方法

Country Status (3)

Country Link
US (2) US20170323906A1 (ja)
JP (1) JP6668160B2 (ja)
CN (1) CN107346083B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020205402A (ja) * 2019-06-14 2020-12-24 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 薄膜デバイス
WO2022009017A1 (ja) * 2020-07-09 2022-01-13 株式会社半導体エネルギー研究所 表示装置および電子機器
WO2024154255A1 (ja) * 2023-01-18 2024-07-25 シャープディスプレイテクノロジー株式会社 表示装置
US12610690B2 (en) 2022-08-31 2026-04-21 Lg Display Co., Ltd. Display apparatus with a thin film transistor having resistances of source and drain regions lower than a resistance of a channel region

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105742297B (zh) * 2016-04-13 2019-09-24 深圳市华星光电技术有限公司 薄膜晶体管阵列面板及其制作方法
KR102458660B1 (ko) 2016-08-03 2022-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
TWI699892B (zh) * 2018-09-21 2020-07-21 友達光電股份有限公司 電子裝置及其製造方法
EP3907761B1 (en) * 2019-01-03 2025-11-05 BOE Technology Group Co., Ltd. Display backboard and manufacturing method therefor, display panel, and display device
CN109904173B (zh) * 2019-01-11 2021-08-06 惠科股份有限公司 一种显示面板、显示面板的制造方法和显示装置
CN110620120B (zh) * 2019-09-25 2022-07-29 福州京东方光电科技有限公司 阵列基板及其制作方法、显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0491480A (ja) * 1990-08-03 1992-03-24 Hitachi Ltd 半導体装置
JP2000312007A (ja) * 1999-02-23 2000-11-07 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2010003910A (ja) * 2008-06-20 2010-01-07 Toshiba Mobile Display Co Ltd 表示素子
WO2012176422A1 (ja) * 2011-06-24 2012-12-27 シャープ株式会社 表示装置及びその製造方法
WO2013187173A1 (ja) * 2012-06-15 2013-12-19 ソニー株式会社 表示装置、半導体装置および表示装置の製造方法
US20150108454A1 (en) * 2013-10-17 2015-04-23 Samsung Display Co., Ltd. Thin film transistor array substrate, organic light-emitting display apparatus, and method of manufacturing the thin film transistor array substrate

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105612608B (zh) * 2013-10-09 2019-12-20 夏普株式会社 半导体装置及其制造方法
US9214508B2 (en) * 2014-02-24 2015-12-15 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
US9721973B2 (en) * 2014-02-24 2017-08-01 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
EP2911199B1 (en) * 2014-02-24 2020-05-06 LG Display Co., Ltd. Thin film transistor substrate and display using the same
US20170125452A1 (en) * 2014-06-17 2017-05-04 Sharp Kabushiki Kaisha Semiconductor device
KR102298336B1 (ko) * 2014-06-20 2021-09-08 엘지디스플레이 주식회사 유기발광다이오드 표시장치
US9685469B2 (en) * 2015-04-03 2017-06-20 Apple Inc. Display with semiconducting oxide and polysilicon transistors
US9911762B2 (en) 2015-12-03 2018-03-06 Innolux Corporation Display device
JP2018125340A (ja) * 2017-01-30 2018-08-09 株式会社ジャパンディスプレイ 表示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0491480A (ja) * 1990-08-03 1992-03-24 Hitachi Ltd 半導体装置
JP2000312007A (ja) * 1999-02-23 2000-11-07 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2010003910A (ja) * 2008-06-20 2010-01-07 Toshiba Mobile Display Co Ltd 表示素子
WO2012176422A1 (ja) * 2011-06-24 2012-12-27 シャープ株式会社 表示装置及びその製造方法
WO2013187173A1 (ja) * 2012-06-15 2013-12-19 ソニー株式会社 表示装置、半導体装置および表示装置の製造方法
US20150108454A1 (en) * 2013-10-17 2015-04-23 Samsung Display Co., Ltd. Thin film transistor array substrate, organic light-emitting display apparatus, and method of manufacturing the thin film transistor array substrate

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020205402A (ja) * 2019-06-14 2020-12-24 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 薄膜デバイス
JP7464400B2 (ja) 2019-06-14 2024-04-09 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 薄膜デバイス
WO2022009017A1 (ja) * 2020-07-09 2022-01-13 株式会社半導体エネルギー研究所 表示装置および電子機器
JPWO2022009017A1 (ja) * 2020-07-09 2022-01-13
JP7682886B2 (ja) 2020-07-09 2025-05-26 株式会社半導体エネルギー研究所 表示装置
US12610690B2 (en) 2022-08-31 2026-04-21 Lg Display Co., Ltd. Display apparatus with a thin film transistor having resistances of source and drain regions lower than a resistance of a channel region
WO2024154255A1 (ja) * 2023-01-18 2024-07-25 シャープディスプレイテクノロジー株式会社 表示装置

Also Published As

Publication number Publication date
US20170323906A1 (en) 2017-11-09
JP6668160B2 (ja) 2020-03-18
CN107346083B (zh) 2020-10-30
CN107346083A (zh) 2017-11-14
US10361229B2 (en) 2019-07-23
US20180294286A1 (en) 2018-10-11

Similar Documents

Publication Publication Date Title
JP6668160B2 (ja) 表示装置の製造方法
JP6725317B2 (ja) 表示装置
US10459304B2 (en) Display device
CN111587453B (zh) 显示装置
CN207381400U (zh) 显示装置
KR101113394B1 (ko) 액정표시장치의 어레이 기판
CN207216226U (zh) 显示装置
TWI418038B (zh) 顯示裝置
US9324735B2 (en) Array substrate and manufacturing method thereof, display panel and display device
US20080083927A1 (en) Display device and method of manufacturing the same
WO2020021938A1 (ja) 表示装置
KR20130110490A (ko) 어레이 기판 및 이의 제조 방법
US20170184893A1 (en) Semiconductor apparatus, method of manufacturing same, and liquid crystal display apparatus
JP2019040026A (ja) 表示装置
JP5475250B2 (ja) 半導体装置の製造方法及び半導体装置
US9018623B2 (en) Array substrate, display panel having the same and method of manufacturing the array substrate
JP2008218626A (ja) Ｔｆｔアレイ基板及びその製造方法
JP2018064020A (ja) 表示装置
JP2020181985A (ja) 表示装置
KR102142477B1 (ko) 어레이 기판 및 이의 제조방법
JP2009158871A (ja) 表示装置
JP2008122504A (ja) 表示装置とその製造方法
JP2011108706A (ja) 表示装置
JP2008263059A (ja) 半導体装置、その製造方法、及び表示装置
KR20060117669A (ko) 박막 트랜지스터 및 박막 트랜지스터 표시판의 제조 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190311

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190311

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200226

R150 Certificate of patent or registration of utility model

Ref document number: 6668160

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250