JP2017228578A - エピ基板 - Google Patents

エピ基板 Download PDF

Info

Publication number
JP2017228578A
JP2017228578A JP2016121846A JP2016121846A JP2017228578A JP 2017228578 A JP2017228578 A JP 2017228578A JP 2016121846 A JP2016121846 A JP 2016121846A JP 2016121846 A JP2016121846 A JP 2016121846A JP 2017228578 A JP2017228578 A JP 2017228578A
Authority
JP
Japan
Prior art keywords
layer
gan
substrate
growth
type conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016121846A
Other languages
English (en)
Other versions
JP6712190B2 (ja
Inventor
佐藤　拓
Taku Sato
拓 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP2016121846A priority Critical patent/JP6712190B2/ja
Priority to TW106115076A priority patent/TWI731077B/zh
Priority to US15/591,716 priority patent/US20170365667A1/en
Publication of JP2017228578A publication Critical patent/JP2017228578A/ja
Application granted granted Critical
Publication of JP6712190B2 publication Critical patent/JP6712190B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/472—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having lower bandgap active layer formed on top of wider bandgap layer, e.g. inverted HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H10D62/364—Substrate regions of field-effect devices of FETs of IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/08—Manufacture or treatment characterised by using material-based technologies using combinations of technologies, e.g. using both Si and SiC technologies or using both Si and Group III-V technologies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D88/00—Three-dimensional [3D] integrated devices

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】Ｎ面ＧａＮ系半導体装置の製造に適したエピ基板を提供する。
【解決手段】ＧａＮエピ基板２００は、成長用基板２０２と、成長用基板２０２の上に形成されたバッファ層２０４と、バッファ層２０４の上に形成されたｎ型導電層２０６と、ｎ型導電層２０６の上に形成された第１ＧａＮ層２０８と、ＧａＮ層の上に形成された電子供給層２１０と、電子供給層２１０の上に形成された第２ＧａＮ層２１２と、を備え、Ｇａ極性方向に積層される。
【選択図】図３

Description

本発明は、エピ基板に関する。
従来のシリコン系の半導体デバイスの代替として、より高速動作が可能な窒化物系化合物半導体装置の開発が進められている。化合物半導体装置のなかで、特にＧａＮ系半導体装置の実用化に向けた研究開発が盛んである。
ＧａＮ系半導体は、結晶構造として六方晶をとる。通常、六方晶系半導体からなる半導体装置ではｃ面が用いられるが、ＧａＮ系半導体のｃ面には、Ｇａ面（Ｇａ極性、Ga-polar）とＮ面（Ｎ極性、N-polar）の二つの極性面が存在する。一般に、Ｎ極性方向への結晶成長が難しいことから、Ｇａ極性方向に成長させたエピ基板（ウェハ）が用いられている。図１（ａ）は、ＧａＮ系半導体装置の断面図である。
ＧａＮ系半導体装置２ｒは、エピ基板１０を備える。エピ基板１０は、成長用基板１２、ＧａＮ層１４、ＡｌＧａＮ層１６を備える。ＧａＮ層１４はバッファ層および電子走行層であり、ＳｉＣなどの成長用基板１２上に、Ｇａ極性方向に結晶成長され、さらにその上に、電子供給層であるＡｌＧａＮ層１６がエピタキシャル成長により形成される。このＧａＮ系半導体装置では、Ｇａ面がデバイスの表面に現れており、ＨＥＭＴ（High Electron Mobility Transistor）などの半導体素子は、Ｇａ面側に形成される。このようなＧａＮ系半導体装置２ｒは、無線通信の基地局などの用途で実用化が進められている。本明細書において、図１（ａ）のＧａＮ系半導体装置２ｒに形成されるトランジスタ（ＨＥＭＴ）を、Ｇａ面ＨＥＭＴと称する。
ＨＥＭＴを高速化するためには、アクセス抵抗の低減が重要な課題となる。アクセス抵抗は、コンタクト抵抗成分Ｒｃと半導体抵抗成分の直列接続と把握できる。ここでＧａ面ＨＥＭＴでは、チャネル１８がＧａＮ層１４に形成されるところ、電子供給層であるＡｌＧａＮ層１６が、ドレイン電極およびソース電極のチャネル１８に対するコンタクトの障害となり、コンタクト抵抗Ｒｃが大きくなる。
一方で、Ｎ面側に半導体素子を形成したＧａＮ系半導体装置２も提案されている（非特許文献１）。図１（ｂ）は、ＧａＮ系化合物半導体装置の断面図である。本明細書では図１（ｂ）のＧａＮ系半導体装置に形成されるトランジスタを、Ｎ面ＨＥＭＴと称し、図１（ａ）のＧａ面ＨＥＭＴと区別する。ＧａＮ系半導体装置２ｓはエピ基板２０を備える。エピ基板２０は、成長用基板２２、ＧａＮ層２４、ＡｌＧａＮ層２６、ＧａＮ層２８を備える。ＧａＮ層２４はバッファ層であり、ＳｉＣなどの成長用基板２２上に、Ｎ極性の方向に結晶成長され、さらにその上に、電子供給層であるＡｌＧａＮ層２６が、エピタキシャル成長される。さらにＡｌＧａＮ層２６の上には、電子走行層であるＧａＮ層２８がエピタキシャル成長により形成される。
このＧａＮ系半導体装置２ｓでは、ＨＥＭＴのチャネル３０は、ＧａＮ層２８に形成される。したがって表層側に形成されるドレイン電極およびソース電極とチャネル３０の間にエネルギー障壁となるＡｌＧａＮ層２６が介在しないため、オーミックコンタクトがとりやすく、コンタクト抵抗Ｒｃを小さくできる。さらに、ＡｌＧａＮ層２６がチャネル３０よりも成長用基板２２側に配置されるため、必然的にバックバリア構造が形成されることとなり、短チャネル効果が抑制される。これらの理由により理論上、Ｎ面ＨＥＭＴはＧａ面ＨＥＭＴよりも高周波特性に優れる。
Singisetti, Uttam, Man Hoi Wong, and Umesh K. Mishra、"High-performance N-polar GaN enhancement-mode device technology"、Semiconductor Science and Technology 28.7 (2013):074006 Zhong, Can-Tao, and Guo-Yi Zhang、"Growth of N-polar GaN on vicinal sapphire substrate by metal organic chemical vapor deposition"、Rare Metals 33.6 (2014) pp709-713
しかしながら非特許文献２に報告されるように、Ｎ極方向への結晶成長は、Ｇａ極方向への結晶成長に比べて格段に困難であり、量産には至っておらず基礎的研究段階にとどまっている。また作製される結晶の品質に問題があるため、それを用いて製造したＮ面ＨＥＭＴの特性も、理論的な期待値に遠く及ばない。
本発明は係る状況においてなされたものであり、そのある態様の例示的な目的のひとつは、高性能なＧａＮ系半導体装置の製造に好適なエピ基板の提供にある。
本発明のある態様は、エピ基板に関する。エピ基板は、成長用基板と、成長用基板の上に形成されたバッファ層と、バッファ層の上に形成されたｎ型導電層と、ｎ型導電層の上に形成された第１ＧａＮ層と、ＧａＮ層の上に形成された電子供給層と、電子供給層の上に形成された第２ＧａＮ層と、を備え、Ｇａ極性方向に積層されている。
このエピ基板から成長用基板およびバッファ層を除去することにより、ｎ型導電層のＮ面を露出することができる。そしてこのＮ面にドレイン電極およびソース電極を形成することにより、超低抵抗なコンタクトを実現できる。さらにｎ型導電層をあらかじめエピ基板に形成しておくことにより、再成長プロセスが不要となり、またオーミックアロイ処理が不要となるため、半導体装置の製造コストを下げることができる。
なお、「Ａの上に形成されたＢ」とは、ＢがＡに接して形成される場合、ＢとＡの間に別のＣが挿入して形成される場合を含む。
ｎ型導電層は、ｎ型ＩｎｘＡｌｙＧａｚＮ層（１≧ｘ，ｙ，ｚ≧０ ｘ＋ｙ＋ｚ＝１）を含んでもよい。
成長用基板は、Ｓｉ基板であってもよい。成長用基板は除去されるため、安価であり、除去が容易な材料としてＳｉが好適である。
電子供給層は、ＡｌＧａＮ層、ＩｎＡｌＮ層、ＡｌＮ層のいずれかを含んでもよい。
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置などの間で相互に置換したものもまた、本発明の態様として有効である。
本発明のある態様によれば、Ｎ面ＧａＮ系半導体装置を提供できる。
図１（ａ）、（ｂ）は、ＧａＮ系半導体装置の断面図である。 実施の形態に係るＧａＮ系化合物半導体装置の断面図である。 図３（ａ）〜（ｄ）は、実施の形態に係るＧａＮ系半導体装置の製造方法を示す図である。
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
図面に記載される各部材の寸法（厚み、長さ、幅など）は、理解の容易化のために適宜、拡大縮小されている場合がある。さらには複数の部材の寸法は、必ずしもそれらの大小関係を表しているとは限らず、図面上で、ある部材Ａが、別の部材Ｂよりも厚く描かれていても、部材Ａが部材Ｂよりも薄いこともあり得る。
図２は、実施の形態に係るＧａＮ系半導体装置１００の断面図である。ＧａＮ系半導体装置１００は、支持基板１１０およびＧａＮエピタキシャル積層構造１３０を備える。ＧａＮエピタキシャル積層構造１３０は、少なくとも電子走行層１３２と電子供給層１３４を含む。ＧａＮエピタキシャル積層構造１３０はさらに、ＧａＮ層１４２を含んでもよい。一例として電子走行層１３２はＧａＮ層であり、電子供給層１３４はＡｌＧａＮ層であるがその限りでは無い。
支持基板１１０とＧａＮエピタキシャル積層構造１３０は、ＧａＮエピタキシャル積層構造１３０のＧａ面１３６と対向して接合されている。図２では、ＧａＮエピタキシャル積層構造１３０のＧａ面１３６と、支持基板１１０とが直接的に接合されているが、その限りではなく、それらの間には別の層が挿入される態様で、間接的に接合されてもよい。接合は、熱圧着、拡散接合、超音波接合、真空中プラズマ照射により基板表面のダングリングボンドを露出させて接合する表面活性化接合法、あるいは接着剤による接着などを利用することができる。ここでの接合は、元々別々であった２つの部材を貼り合わせることを意味し、結晶成長におけるヘテロ接合などは含まない。
ＧａＮエピタキシャル積層構造１３０のＮ面１３８側には、ＨＥＭＴなどのトランジスタや、抵抗、ダイオードなどの回路素子が形成される。チャネル１４０は、電子走行層１３２に形成される。回路素子の構造については公知技術を用いればよいため説明を省略する。
図２のＧａＮ系半導体装置１００と、図１（ｂ）のＧａＮ系半導体装置２ｓには、構造および製造方法において以下の相違点がある。
第１の相違点は、図１（ｂ）では、エピ基板２０がＮ極性方向に結晶成長して製造されるのに対して、図２では、ＧａＮエピタキシャル積層構造１３０は、Ｇａ極性方向に結晶成功されている点である。すなわちＧａＮ系半導体装置１００は、Ｇａ極性方向に積層されるＧａＮエピ基板のＮ面側に半導体素子が形成されることを特徴とする。図１（ｂ）では結晶成長が難しいＮ極性方向への基板成長が必要であるのに対して、図２では、Ｇａ極性方向への結晶成長が利用されるため、Ｎ面ＧａＮ系半導体装置を簡易に、あるいは安価に製造できる。また、Ｇａ極性方向への結晶成長では、良好な結晶構造が得られるため、図１（ｂ）よりも良好なトランジスタの特性を実現できる。
より細かい構造上の相違点を説明すると、図１（ｂ）では、ＧａＮ層２４の成長用基板２２との界面には、結晶成長の最表面に現れる原子層ステップ構造が現れないのに対して、図２では、ＧａＮエピタキシャル積層構造１３０のＧａ面１３６側に、原子層ステップ構造が現れることとなる。また図２では、Ｎ面１３８に近いほど貫通転移密度が高い構造を有するのに対して、図１（ｂ）ではその逆である。
第２の相違点は、図２の支持基板１１０が、ＧａＮの結晶成長時の成長用基板とは無関係であることである。すなわち、図１（ｂ）では、成長用基板２２の上に、ＧａＮ系の半導体化合物を結晶成長させるため、成長用基板２２として、ＧａＮ結晶に対して結晶格子の不整合が小さい材料を選択する必要がある。これに対して図２の支持基板１１０の材料は、結晶格子を考慮せずに選択できる。したがって支持基板１１０は、放熱性に優れるＡｌＮ基板、ＳｉＣ基板、Ｃｕ基板、ダイアモンド基板などを用いることが可能であり、あるいは、実装上の柔軟性を提供するフレキシブル基板を用いることが可能である。そのほか、支持基板１１０としてＳｉ基板を用いることもできる。Ｓｉを支持基板１１０とした場合、Ｓｉの支持基板１１０にＳｉＣＭＯＳ回路を形成してもよく、これによりＳｉＣＭＯＳとＧａＮ系ＨＥＭＴの混載デバイスを安価に実現できる。
本発明は、図２の断面図として把握され、あるいは上述の説明から導かれるさまざまな装置、デバイス、製造方法に及ぶものであり、特定の構成に限定されるものではない。以下、本発明の範囲を狭めるためではなく、発明の本質や回路動作の理解を助け、またそれらを明確化するために、より具体的な構成例および製造方法を説明する。
図３（ａ）〜（ｄ）は、Ｎ面ＧａＮ系半導体装置の製造方法を示す図である。はじめに、図３（ａ）に示すように、結晶成長が容易なＧａ極性方向に結晶成長（エピタキシャル成長）によって、ＧａＮエピ基板２００を製造する。ＧａＮエピ基板２００は、成長用基板２０２、バッファ層２０４、ｎ型導電層２０６、第１ＧａＮ層２０８、ＡｌＧａＮ層２１０、第２ＧａＮ層２１２を含む。バッファ層２０４、ｎ型導電層２０６、第１ＧａＮ層２０８、ＡｌＧａＮ層２１０、第２ＧａＮ層２１２は、成長用基板２０２上に、Ｇａ極性方向にエピタキシャル成長によって形成される。第２ＧａＮ層２１２の表層には、Ｇａ面２１４が現れている。
第１ＧａＮ層２０８は、図２の電子走行層１３２であり、ＡｌＧａＮ層２１０は、図２の電子供給層１３４である。成長用基板２０２は、Ｇａ面ＧａＮ系半導体装置のエピ基板に用いられる材料と同じ材料、たとえばＳｉ、ＳｉＣ、サファイヤなどを用いることができるが、その限りでない。後述のように、成長用基板２０２は、後の工程で除去されるため、安価であり、および／または除去が容易な材料を選択することが好ましく、この観点からＳｉを用いるとよい。バッファ層２０４はたとえばＧａＮである。ｎ型導電層２０６は、最終的に形成されるトランジスタのドレインおよびソースのコンタクトを取るために挿入されるコンタクト層である。
続いて、図３（ｂ）に示すように、支持基板３００を、ＧａＮエピ基板２００のＧａ面２１４と対向するように基板接合する。この支持基板３００は、図２の支持基板１１０に対応する。基板接合の方法は特に限定されない。
続いて図３（ｃ）に示すように、ＧａＮエピ基板２００の成長用基板２０２およびバッファ層２０４を除去し、ｎ型導電層２０６のＮ面２１６が露出される。残ったｎ型導電層２０６、第１ＧａＮ層２０８、ＡｌＧａＮ層２１０、第２ＧａＮ層２１２を含む積層構造３０２は、図２のＧａＮエピタキシャル積層構造１３０に対応する。
たとえば成長用基板２０２は、研磨およびウェットエッチングの少なくとも一方により除去される。成長用基板２０２がＳｉの場合、研磨によって厚みを減らした後に、ウェットエッチングによって残りの部分を除去してもよい。続いてエンドポイントを利用して、ドライエッチングによってバッファ層２０４を除去してもよい。
続いて図３（ｄ）に示すように、積層構造３０２のＮ面２１６側に、ＨＥＭＴなどの回路素子が形成される。図３（ｄ）には、ＨＥＭＴが示される。具体的には、ゲート領域においてｎ型導電層２０６がエッチングされ、ゲート電極（Ｇ）が形成される。またドレイン領域、ソース領域において、ｎ型導電層２０６上にドレイン電極（Ｄ）、ソース電極（Ｓ）が形成される。ｎ型導電層２０６は、ｎ型ＧａＮ層であってもよい。
図３（ｄ）に示すように、ｎ型導電層２０６のＮ面２１６にドレイン電極（Ｄ）およびソース電極（Ｓ）のコンタクトをとることにより、コンタクト抵抗成分ひいてはアクセス抵抗を非常に小さくすることができ、これによりＨＥＭＴを高速化できる。すなわち、コンタクト層としてのｎ型導電層２０６が第１ＧａＮ層２０８上に直接堆積した構造が得られるため０．１Ωｍｍ以下の低コンタクト抵抗が実現できる。
従来の半導体装置の製造において、オーミック電極の形成には、５００℃〜９００℃の熱処理（オーミックアロイ）が必要であった。これに対して本実施の形態では、縮退半導体であるｎ型導電層２０６がコンタクト層として存在するため、電極金属とｎ型導電体の間に形成されるポテンシャル障壁は、その成長方向厚さが極端に薄くなるため、高温のアロイオーミック無しでも電子が容易にトンネルするようになり、低コンタクト抵抗が実現できる。すなわちオーミックアロイの処理を省略することが可能となる。
またｎ型導電層２０６が存在しない場合、オーミック電極の材料がＡｌ系に限定されるのに対して、ｎ型導電層２０６を設けることにより、オーミック電極の材料の制約が緩和される。
さらに図３（ａ）に示すようにｎ型導電層２０６をＧａＮエピ基板２００にあらかじめ形成しておくことにより、コンタクト層（ｎ型導電層２０６）の再成長プロセスが不要となるため、化合物半導体装置の製造コストをさらに下げることができる。
またＧａＮエピ基板２００の製造工程において、電子供給層１３４の結晶成長の後に電子走行層１３２を製法させるため、良好な結晶を得ることができる。すなわち、図１（ｂ）のエピ基板２０を用いた場合、電子供給層を結晶成長させた後に、電子走行層であるＧａＮ層を結晶成長させることとなり、電子走行層の結晶成長の温度が制約を受けることとなる。一例として電子供給層としてＩｎＡｌＮ（最適成長温度７００℃）を採用する場合、それ以降の結晶成長は７００℃程度で行う必要があり、電子走行層であるＧａＮ層の結晶性が悪化してしまう。これに対して本実施の形態では、電子走行層である第１ＧａＮ層２０８を結晶成長させた後に、電子供給層（ＩｎＡｌＮ）を結晶成長させるため、第１ＧａＮ層２０８を、ＧａＮ層に最適な温度条件（たとえば１０００℃）で結晶成長することができるため、良好な結晶構造を得ることができる。
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。
図３（ａ）〜（ｄ）の製造方法では、ＧａＮエピ基板２００と支持基板３００を接合した後に、成長用基板２０２およびバッファ層２０４を除去したがその限りではない。すなわち、先に成長用基板２０２およびバッファ層２０４を除去してＮ面２１６を露出した後に、支持基板３００と接合してもよい。
図３（ａ）のＧａＮエピ基板２００の製造工程において、バッファ層２０４とｎ型導電層２０６の間に、数原子層の厚みを有する金属層（もしくは絶縁層あるいは半導体層）などの中間層を挿入し、この中間層を利用してバッファ層２０４とｎ型導電層２０６を劈開容易とし、劈開によってＮ面２１６を露出させてもよい。
図３（ｄ）に示すように、第２ＧａＮ層２１２より下の層は、ＨＥＭＴの構造とは直接的な関係が無いため、第２ＧａＮ層２１２と支持基板３００の間に、さらに別の層が挿入されていてもよい。言い換えれば、図３（ａ）のＧａＮエピ基板２００は、第２ＧａＮ層２１２より上に、別の層を含んでもよく、その場合、第２ＧａＮ層２１２のＧａ面２１４と支持基板３００は間接的な接合状態にあってもよい。たとえば図３（ａ）において、第２ＧａＮ層２１２より上に、支持基板３００との接合時に接着剤となる層を形成しておいてもよいし、接合強度を高めるための層を形成しておいてもよい。あるいはＢＮ(ボロンナイトライド)等の犠牲層などを挿入してもよい。
実施の形態では、電子供給層１３４としてＡｌＧａＮ層を例示したが、その限りではなく、たとえばＩｎＡｌＮ層やＡｌＮ層を用いることもできる。
また図３においてコンタクト層として用いたｎ型導電層２０６は、一般化すると、ｎ型ＩｎｘＡｌｙＧａｚＮ層（１≧ｘ，ｙ，ｚ≧０ ｘ＋ｙ＋ｚ＝１）を含むことができる。さらにはｎ型導電層２０６をいわゆる３層キャップ構造としてもよく、たとえばｎ型ＧａＮ層、ｉ型ＡｌＮ層、ｎ型ＧａＮ層の積層構造であってもよい。
図３（ｄ）には、Ｄモード（デプレッション型、ノーマリオン型）のＨＥＭＴが示されるが、公知の、あるいは将来の利用可能な技術を用いて、Ｅモード化してもよい。またゲート電極に関連して、ＭＩＳ構造（Metal-Insulator-Semiconductor）構造のデバイスを形成してもよい。
図３（ａ）〜（ｄ）では、再成長が不要な製造方法を説明したがその限りでない。たとえばｎ型導電層２０６を省略したＧａＮエピ基板を製造し、成長用基板２０２、バッファ層２０４を除去して第１ＧａＮ層２０８のＮ面を露出した後に、再成長によってｎ型導電層２０６を形成し、その上にドレイン電極（Ｄ）、ソース電極（Ｓ）を形成してもよい。あるいはｎ型導電層２０６を形成せずに別のコンタクト層を介して、あるいはＧａＮ層に直接、オーミック電極を形成してもよい。
実施の形態にもとづき本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
１００…ＧａＮ系半導体装置、１１０…支持基板、１３０…ＧａＮエピタキシャル積層構造、１３２…電子走行層、１３４…電子供給層、１３６…Ｇａ面、１３８…Ｎ面、１４０…チャネル、２００…ＧａＮエピ基板、２０２…成長用基板、２０４…バッファ層、２０６…ｎ型導電層、２０８…第１ＧａＮ層、２１０…ＡｌＧａＮ層、２１２…第２ＧａＮ層、２１４…Ｇａ面、２１６…Ｎ面、３００…支持基板、３０２…積層構造。

Claims (5)

  1. 成長用基板と、
    前記成長用基板の上に形成されたバッファ層と、
    前記バッファ層の上に形成されたｎ型導電層と、
    前記ｎ型導電層の上に形成された第１ＧａＮ層と、
    前記ＧａＮ層の上に形成された電子供給層と、
    前記電子供給層の上に形成された第２ＧａＮ層と、
    を備え、Ｇａ極性方向に積層されることを特徴とするエピ基板。
  2. 前記ｎ型導電層は、ｎ型ＩｎｘＡｌｙＧａｚＮ層（１≧ｘ，ｙ，ｚ≧０ ｘ＋ｙ＋ｚ＝１）を含むことを特徴とする請求項１に記載のエピ基板。
  3. 前記ｎ型導電層は、ｎ型ＧａＮ層を含むことを特徴とする請求項１に記載のエピ基板。
  4. 前記成長用基板は、Ｓｉ基板であることを特徴とする請求項１から３のいずれかに記載のエピ基板。
  5. 前記電子供給層は、ＡｌＧａＮ層、ＩｎＡｌＮ層、ＡｌＮ層のいずれかを含むことを特徴とする請求項１から３のいずれかに記載のエピ基板。
JP2016121846A 2016-06-20 2016-06-20 エピ基板 Active JP6712190B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016121846A JP6712190B2 (ja) 2016-06-20 2016-06-20 エピ基板
TW106115076A TWI731077B (zh) 2016-06-20 2017-05-08 磊晶基板
US15/591,716 US20170365667A1 (en) 2016-06-20 2017-05-10 Epitaxial substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016121846A JP6712190B2 (ja) 2016-06-20 2016-06-20 エピ基板

Publications (2)

Publication Number Publication Date
JP2017228578A true JP2017228578A (ja) 2017-12-28
JP6712190B2 JP6712190B2 (ja) 2020-06-17

Family

ID=60660411

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016121846A Active JP6712190B2 (ja) 2016-06-20 2016-06-20 エピ基板

Country Status (3)

Country Link
US (1) US20170365667A1 (ja)
JP (1) JP6712190B2 (ja)
TW (1) TWI731077B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019216180A (ja) * 2018-06-13 2019-12-19 信越化学工業株式会社 ＧａＮ積層基板の製造方法
WO2020149186A1 (ja) * 2019-01-18 2020-07-23 日本電信電話株式会社 電界効果トランジスタの作製方法
CN114242859A (zh) * 2021-11-30 2022-03-25 福建兆元光电有限公司 一种Micro LED外延片制备方法
WO2023223375A1 (ja) * 2022-05-16 2023-11-23 日本電信電話株式会社 半導体積層構造およびその作製方法、ならびに半導体装置の製造方法
JP2024543256A (ja) * 2021-11-25 2024-11-20 華為技術有限公司 高電子移動度トランジスタ、無線周波数トランジスタ、電力増幅器および高電子移動度トランジスタの製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3723119A1 (en) 2019-04-10 2020-10-14 IMEC vzw Gan-si cointegration
CN112750690A (zh) * 2021-01-18 2021-05-04 西安电子科技大学 金刚石衬底上的N极性面GaN/InAlN异质结及制备方法
CN112750894A (zh) * 2021-01-18 2021-05-04 陕西君普新航科技有限公司 一种准垂直二极管

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006261179A (ja) * 2005-03-15 2006-09-28 Hitachi Cable Ltd 半導体ウェハー及びその製造方法
JP2013004750A (ja) * 2011-06-16 2013-01-07 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2013033829A (ja) * 2011-08-01 2013-02-14 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP2015065241A (ja) * 2013-09-24 2015-04-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090085065A1 (en) * 2007-03-29 2009-04-02 The Regents Of The University Of California Method to fabricate iii-n semiconductor devices on the n-face of layers which are grown in the iii-face direction using wafer bonding and substrate removal
US7915643B2 (en) * 2007-09-17 2011-03-29 Transphorm Inc. Enhancement mode gallium nitride power devices
JP5765147B2 (ja) * 2011-09-01 2015-08-19 富士通株式会社 半導体装置
JP5928366B2 (ja) * 2013-02-13 2016-06-01 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法
US9006791B2 (en) * 2013-03-15 2015-04-14 The Government Of The United States Of America, As Represented By The Secretary Of The Navy III-nitride P-channel field effect transistor with hole carriers in the channel

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006261179A (ja) * 2005-03-15 2006-09-28 Hitachi Cable Ltd 半導体ウェハー及びその製造方法
JP2013004750A (ja) * 2011-06-16 2013-01-07 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2013033829A (ja) * 2011-08-01 2013-02-14 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP2015065241A (ja) * 2013-09-24 2015-04-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019216180A (ja) * 2018-06-13 2019-12-19 信越化学工業株式会社 ＧａＮ積層基板の製造方法
WO2019240113A1 (ja) * 2018-06-13 2019-12-19 信越化学工業株式会社 ＧａＮ積層基板の製造方法
GB2589994A (en) * 2018-06-13 2021-06-16 Shinetsu Chemical Co Method for producing GaN layered substrate
GB2589994B (en) * 2018-06-13 2022-03-02 Shinetsu Chemical Co Method for producing GaN layered substrate
US11967530B2 (en) 2018-06-13 2024-04-23 Shin-Etsu Chemical Co., Ltd. Method for producing GaN layered substrate
WO2020149186A1 (ja) * 2019-01-18 2020-07-23 日本電信電話株式会社 電界効果トランジスタの作製方法
JP2020115525A (ja) * 2019-01-18 2020-07-30 日本電信電話株式会社 電界効果トランジスタの作製方法
JP7092051B2 (ja) 2019-01-18 2022-06-28 日本電信電話株式会社 電界効果トランジスタの作製方法
JP2024543256A (ja) * 2021-11-25 2024-11-20 華為技術有限公司 高電子移動度トランジスタ、無線周波数トランジスタ、電力増幅器および高電子移動度トランジスタの製造方法
CN114242859A (zh) * 2021-11-30 2022-03-25 福建兆元光电有限公司 一种Micro LED外延片制备方法
CN114242859B (zh) * 2021-11-30 2023-05-02 福建兆元光电有限公司 一种Micro LED外延片制备方法
WO2023223375A1 (ja) * 2022-05-16 2023-11-23 日本電信電話株式会社 半導体積層構造およびその作製方法、ならびに半導体装置の製造方法

Also Published As

Publication number Publication date
US20170365667A1 (en) 2017-12-21
JP6712190B2 (ja) 2020-06-17
TWI731077B (zh) 2021-06-21
TW201810655A (zh) 2018-03-16

Similar Documents

Publication Publication Date Title
JP7028547B2 (ja) 化合物半導体装置の製造方法
JP6712190B2 (ja) エピ基板
JP5696083B2 (ja) 窒化物半導体素子及びその製造方法
JP7092051B2 (ja) 電界効果トランジスタの作製方法
TWI647846B (zh) 半導體裝置之製造方法及半導體裝置
JP2013118360A (ja) 高電子移動度トランジスタ構造及び方法
JP2009182107A (ja) 半導体装置
JP2008166469A (ja) 窒化物半導体装置とその製造方法
JP2012074705A (ja) 窒化ガリウム系半導体素子及び窒化ガリウム系半導体素子の製造方法
JP2018041785A (ja) 半導体装置及び半導体装置の製造方法
CN109285777A (zh) 具有n-极性氮化镓的外延衬底的形成方法
WO2019194042A1 (ja) トランジスタの製造方法
CN104347696A (zh) 半导体装置以及其制造方法
JP2016139655A (ja) 半導体装置及び半導体装置の製造方法
CN103828030A (zh) 半导体元件、hemt元件、以及半导体元件的制造方法
KR101758082B1 (ko) 질화물 반도체 소자의 제조 방법
US11127743B2 (en) Transistor, semiconductor device, electronic apparatus, and method for producing transistor
JP2011108712A (ja) 窒化物半導体装置
JP5608969B2 (ja) 化合物半導体装置及びその製造方法
JP5262201B2 (ja) 半導体装置の製造方法
JP2011171639A (ja) 半導体装置、半導体ウェハ、半導体装置の製造方法及び半導体ウェハの製造方法
JP6166508B2 (ja) 半導体装置及び半導体装置の製造方法
WO2022097193A1 (ja) 半導体積層構造およびその作製方法、ならびに半導体装置の製造方法
JP5415668B2 (ja) 半導体素子
JP6360239B2 (ja) 半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200519

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200529

R150 Certificate of patent or registration of utility model

Ref document number: 6712190

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250