JP2017228759A - キャパシター部品 - Google Patents

Abstract

【課題】複数の共振周波数を有することで、広い周波数帯域でインピーダンスが効果的に制御されることができるキャパシター部品を提供する。【解決手段】複数の誘電体層の積層構造及び誘電体層を挟んで交互に配置された複数の第１及び第２内部電極を含む本体１０１と、本体において、互いに対向する第１面Ｓ１及び第２面Ｓ２に形成され、第１内部電極と連結された第１外部電極と、本体において、第１面と第２面とを連結し、且つ、互いに対向する第３面Ｓ３及び第４面Ｓ４に形成され、第２内部電極と連結された第２外部電極と、を含み、それぞれ複数の第１及び第２内部電極のうち一部を含む複数のキャパシター部に区分され、複数のキャパシター部は第１及び第２キャパシター部Ｃ１、Ｃ２を含み、第１キャパシター部は、それに属する第１内部電極が第１面及び第２面に露出したリードを介して第１外部電極と連結された貫通型キャパシターの構造を有する。【選択図】図２

Description

本発明は、キャパシター部品に関する。

キャパシター部品の一つである積層セラミックキャパシターは、液晶ディスプレイ（ＬＣＤ：Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）及びプラズマディスプレイパネル（ＰＤＰ：Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）などの映像機器、コンピューター、スマートフォン、及び携帯電話などの種々の電子製品の印刷回路基板に取り付けられ、電気を充電または放電させる役割を担うチップ形態のコンデンサーである。

かかる積層セラミックキャパシター（ＭＬＣＣ：Ｍｕｌｔｉ−Ｌａｙｅｒｅｄ Ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｏｒ）は、小型でありながら高容量が保障され、実装が容易であるという利点を有するため、種々の電子装置の部品として用いられることができる。

特に、コンピューターなどの中央処理装置（ＣＰＵ）のための電源供給装置は、低い電圧を提供する過程で、負荷電流の急激な変化による電圧ノイズが発生するという問題がある。このような電圧ノイズを抑制するためのデカップリングキャパシターの用途に、ＭＬＣＣが電源供給装置に広く用いられている。デカップリングなどの用途に用いられるＭＬＣＣにおいて、広い帯域でインピーダンスを低減しようとする試みが行われてきた。

本発明の一目的は、複数の共振周波数を有することで、広い周波数帯域でインピーダンスが効果的に制御されることができるキャパシター部品を提供することにある。また、本発明の他の目的は、かかるキャパシター部品を有することで、部品のサイズなどを減少させることにある。

上述の課題を解決するための方法として、本発明は、一実施形態により新たなキャパシター部品を提案し、具体的に、複数の誘電体層の積層構造、及び上記誘電体層を挟んで交互に配置された複数の第１及び第２内部電極を含む本体と、上記本体において、互いに対向する第１面及び第２面に形成され、上記第１内部電極と連結された第１外部電極と、上記本体において、上記第１面と第２面とを連結し且つ互いに対向する第３面及び第４面に形成され、上記第２内部電極と連結された第２外部電極と、を含み、それぞれ上記複数の第１及び第２内部電極のうち一部を含む複数のキャパシター部に区分され、上記複数のキャパシター部は第１及び第２キャパシター部を含み、上記第１キャパシター部は、それに属する第１内部電極が上記第１面及び第２面に露出したリードを介して上記第１外部電極と連結された貫通型キャパシターの構造を有する。

一実施形態において、上記複数のキャパシター部の少なくとも一部は、他のものと異なる共振周波数を発生させることができる。

一実施形態において、上記第２キャパシター部に属する第１内部電極は、上記第１面及び第２面の少なくとも何れか一つの面に露出したリードを介して上記第１外部電極と連結されることができる。

一実施形態において、上記第１キャパシター部に属する第１内部電極のリードの幅が、上記第２キャパシター部に属する第１内部電極のリードの幅より広くてもよい。

一実施形態において、上記第２キャパシター部に属する第１内部電極のリードは、上記第１内部電極の中心線を基準として一方向に偏った位置に配置されることができる。

一実施形態において、上記第２キャパシター部に属する第２内部電極のリードは、上記第２内部電極の中心線を基準として一方向に偏った位置に配置されることができる。

一実施形態において、上記第２キャパシター部に属する第２内部電極のリードは、上記第２内部電極の中心線を基準として、上記第２キャパシター部に属する第１内部電極のリードから遠くなる方向に偏った位置に配置されることができる。

一実施形態において、上記第１キャパシター部に属する第２内部電極は、上記第３面及び第４面に露出したリードを介して上記第２外部電極と連結されることができる。

一実施形態において、上記第２キャパシター部に属する第２内部電極は、上記第３面及び第４面の少なくとも何れか一つの面に露出したリードを介して上記第２外部電極と連結されることができる。

一実施形態において、上記第１キャパシター部に属する第２内部電極のリードの幅は、上記第２キャパシター部に属する第２内部電極のリードの幅より広くてもよい。

一実施形態において、上記第１キャパシター部上に上記第２キャパシター部が配置された形態であることができる。

一実施形態において、上記本体には、上記キャパシター部品の実装方向を表示するマーキング部が備えられることができる。

一実施形態において、上記マーキング部は、上記本体の他の領域とは異なる材質のセラミックからなることができる。

一方、本発明の他の実施形態は、複数の誘電体層の積層構造、及び上記誘電体層を挟んで交互に配置された複数の第１及び第２内部電極を含む本体と、上記本体において、互いに対向する第１面及び第２面に形成され、上記第１内部電極と連結された第１外部電極と、上記本体において、上記第１面と第２面とを連結し且つ互いに対向する第３面及び第４面に形成され、上記第２内部電極と連結された第２外部電極と、を含み、それぞれ上記複数の第１及び第２内部電極のうち一部を含む複数のキャパシター部に区分され、上記複数のキャパシター部は第１及び第２キャパシター部を含み、上記第１キャパシター部は、それに属する第１内部電極が上記第１面及び第２面に露出したリードを介して上記第１外部電極と連結された貫通型キャパシターであるキャパシター部品と、上記キャパシター部品が配置される実装基板と、を含むキャパシター部品の実装構造体を提供する。

一実施形態において、上記キャパシター部品は、上記第１キャパシター部が上記実装基板に向かう形態に配置されることができる。

一実施形態において、上記実装基板は、上記第１及び第２外部電極と接続された３個の回路パターンを含むことができる。

本発明の様々な効果の一効果は、広い周波数帯域でノイズを効果的に除去することができる、インピーダンス低減型キャパシター部品を得ることができる。

本発明の一実施形態によるキャパシター部品を概略的に示した斜視図である。 図１のキャパシター部品における本体の形態を概略的に示した斜視図である。 図１のキャパシター部品における第１キャパシター部に属する第１及び第２内部電極の形態を概略的に示した平面図である。 図１のキャパシター部品における第２キャパシター部に属する第１及び第２内部電極の形態を概略的に示した平面図である。 本発明のキャパシター部品が基板に実装された形態を示す。 本発明により得られたキャパシター部品のインピーダンス特性を示したグラフである。 変形例によるキャパシター部品を概略的に示した斜視図である。 変形例によるキャパシター部品における第２キャパシター部に属する第１内部電極の形態を概略的に示した平面図である。 変形例によるキャパシター部品における第２キャパシター部に属する第２内部電極の形態を概略的に示した平面図である。

以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。

また、本発明を明確に説明すべく、図面において説明と関係ない部分は省略し、様々な層及び領域を明確に表現するために厚さを拡大して示し、同一思想の範囲内において機能が同一である構成要素に対しては同一の参照符号を用いて説明する。さらに、明細書全体において、ある構成要素を「含む」というのは、特に反対である記載がない限り、他の構成要素を除外するのではなく、他の構成要素をさらに含むことができることを意味する。

図１は本発明の一実施形態によるキャパシター部品を概略的に示した斜視図である。図２は図１のキャパシター部品における本体の形態を概略的に示した斜視図である。図３は図１のキャパシター部品における第１キャパシター部に属する第１及び第２内部電極の形態を概略的に示した平面図である。図４は図１のキャパシター部品における第２キャパシター部に属する第１及び第２内部電極の形態を概略的に示した平面図である。

図１〜図４をともに参照すると、本発明の一実施形態によるキャパシター部品１００は、本体１０１と、第１内部電極１２１、１２３と、第２内部電極１２２、１２４と、第１外部電極１４１、１４２と、第２外部電極１５１、１５２と、を含み、それぞれ複数の第１及び第２内部電極１２１〜１２４のうち一部を含む複数のキャパシター部Ｃ１、Ｃ２に区分される。そして、第１キャパシター部Ｃ１は、それに属する第１内部電極１２１がリードＲ１、Ｒ２を介して第１外部電極１４１、１４２と連結された貫通型キャパシターをなす。本実施形態では、複数のキャパシター部が第１及び第２キャパシター部Ｃ１、Ｃ２を含む例を説明しているが、追加的なキャパシター部を含んでいてもよい。

第１外部電極１４１、１４２は、本体１０１において互いに対向する第１面Ｓ１及び第２面Ｓ２に形成され、第１内部電極１２１、１２３と連結される。第１外部電極１４１、１４２のうち、第１面Ｓ１に形成されたものを１４１と、第２面Ｓ２に形成されたものを１４２と示す。この際、第１面Ｓ１と第３面Ｓ３は互いに垂直に配置されることができる。これにより、本体１０１は、直方体またはこれと類似の形状を有することができる。

第２外部電極１５１、１５２は、本体１０１において、第１面Ｓ１と第２面Ｓ２とを連結し且つ互いに対向する第３面Ｓ３及び第４面Ｓ４の少なくとも何れか一つの面に形成され、第２内部電極１２２、１２４と連結される。本実施形態では、第２外部電極１５１、１５２が第３面Ｓ３と第４面Ｓ４の両方に形成された４端子構造を示している。後述のように、キャパシター部品１００は、第１キャパシター部Ｃ１が実装基板に向かうように配置されることができ、この際、第１面〜第４面Ｓ１〜Ｓ４は実装基板に垂直に配置されることができる。

本体１０１は、複数の誘電体層１１０が積層された積層構造、及び誘電体層１１０を挟んで交互に配置された第１及び第２内部電極１２１〜１２４を含む。本体１０１に含まれた誘電体層１１０としては、当業界において公知のセラミックなどの誘電物質を用いることができ、例えば、ＢａＴｉＯ_３（チタン酸バリウム）系セラミック粉末などを含むことができる。ここで、上記ＢａＴｉＯ_３系セラミック粉末は、例えば、ＢａＴｉＯ_３にＣａ（カルシウム）、Ｚｒ（ジルコニウム）などが一部固溶した（Ｂａ_１−ｘＣａ_ｘ）ＴｉＯ_３、Ｂａ（Ｔｉ_１−ｙＣａ_ｙ）Ｏ_３、（Ｂａ_１−ｘＣａ_ｘ）（Ｔｉ_１−ｙＺｒ_ｙ）Ｏ_３またはＢａ（Ｔｉ_１−ｙＺｒ_ｙ）Ｏ_３などが挙げられるが、本発明がこれに限定されるものではない。

上述のように、第１キャパシター部及び第２キャパシター部Ｃ１、Ｃ２は、共振周波数が互いに異なるため、このキャパシター部品１００をフィルターなどに適用する場合、ノイズの除去効果が改善することができる。この際、第１キャパシター部Ｃ１は３端子型の貫通型キャパシターとして実現され、第２キャパシター部Ｃ２は２端子型のキャパシターとして実現されて、第２キャパシター部Ｃ２は相対的に高い等価直列インダクタンス（ＥＳＬ）を有することができる。但し、本実施形態で例示された３端子または２端子などの外部端子の構成は、本発明の技術的思想を維持する範囲で変形され得る。以下、第１及び第２キャパシター部Ｃ１、Ｃ２の具体的な構成について説明する。

図２〜４を参照すると、第１キャパシター部Ｃ１は、それに属する第１内部電極１２１が第１面Ｓ１及び第２面Ｓ２に露出したリードＲ１、Ｒ２を介して第１外部電極１４１、１４２と連結された貫通型キャパシターを構成する。また、第１キャパシター部Ｃ１に属する第２内部電極１２２は、第３面Ｓ３及び第４面Ｓ４に露出したリードＲ３、Ｒ４を介して第２外部電極１５１、１５２と連結される。

この際、第１キャパシター部Ｃ１に属する第１内部電極１２１のリードＲ１、Ｒ２の幅Ｗ１は、第２キャパシター部Ｃ２に属する第１内部電極１２３のリードＲ５の幅Ｗ３より広い。第１及び第２キャパシター部Ｃ１、Ｃ２における第１内部電極１２１、１２３のリードの幅が互いに異なるようにする理由の一つは、第２キャパシター部Ｃ２に属する第１及び第２内部電極１２３、１２４のリードＲ５、Ｒ６の間隔が相対的に遠くなるように配置することで、ＥＳＬを大きくするためである。これにより、第２キャパシター部Ｃ２によって、低周波数側で共振周波数が発生することができる。一方、本実施形態では、第１キャパシター部Ｃ１に属する第１内部電極１２１の幅とリードＲ１、Ｒ２の幅Ｗ１とが同一である形態を示しているが、リードＲ１、Ｒ２の幅Ｗ１は、第１内部電極１２１の幅より狭くてもよい。

図４に示された形態のように、第２キャパシター部Ｃ２に属する第１内部電極１２３は、第１面Ｓ１及び第２面Ｓ２の少なくとも何れか一つの面に露出したリードＲ５を介して第１外部電極１４２と連結されており、本実施形態では第２面Ｓ２にのみリードＲ５が引き出された形態を示している。また、第２キャパシター部Ｃ２に属する第２内部電極１２４は、第３面Ｓ３及び第４面Ｓ４の少なくとも何れか一つの面に露出したリードＲ６を介して第２外部電極１５２と連結されており、本実施形態では第４面Ｓ４にのみリードＲ６が形成された形態を基準とした。

第２キャパシター部Ｃ２に属する第１内部電極１２３のリードＲ５は、第１内部電極１２３の中心線ＣＬを基準として一方向（図４を基準として上側）に偏った位置に配置される。また、第２キャパシター部Ｃ２に属する第２内部電極１２４のリードＲ６は、第２内部電極１２４の中心線ＣＬを基準として一方向に偏った位置に配置され、具体的に、第１内部電極１２３のリードＲ５から遠くなる方向に偏った位置に配置される。このような構造により、リードＲ５、Ｒ６の間の距離が遠くなって、第２キャパシター部Ｃ２のＥＳＬが相対的に増加することができ、第２キャパシター部Ｃ２が低周波数側で共振周波数を発生させるようにすることができる。

一方、図３及び図４に示された形態のように、第１キャパシター部Ｃ１に属する第２内部電極１２２のリードＲ３、Ｒ４の幅Ｗ２は、第２キャパシター部Ｃ２に属する第２内部電極１２４のリードＲ６の幅Ｗ４より広い。このような構造により、第２キャパシター部Ｃ２のＥＳＬが増加して、低周波数側での共振周波数の発生が促進されることができる。

上述の構造を有するキャパシター部品１００によると、第１キャパシター部Ｃ１は、低いＥＳＬを有する貫通型キャパシターとして実現され、高周波数側で共振周波数を発生させ、第２キャパシター部Ｃ２は、高いＥＳＬを有することで、低周波数側で共振周波数を発生させることができる。そして、第１キャパシター部Ｃ１上に第２キャパシター部Ｃ２が配置された形態である。この際、低いＥＳＬの特性をさらに効果的に発揮するために、第２キャパシター部Ｃ２に比べて第１キャパシター部Ｃ１を実装基板に近く配置することができる。

これを具体的に説明すると、キャパシター部品１００が図５に示された形態のように実装されることで、キャパシター実装構造体が得られる。キャパシター部品１００は第１キャパシター部Ｃ１が実装基板１６０に向かう形態を有し、実装基板１６０は、キャパシター部品１００の第１及び第２外部電極１４１、１４２、１５１、１５２と接続された３個の回路パターン１６１を含む。この際、キャパシター部品１００を安定して実装するために半田１６２が提供されることができる。この際、キャパシター部品１００は、水平実装方式、すなわち、第１及び第２内部電極１２１〜１２４が実装面（第３面に垂直な面）に平行に配置されることができる。図５のキャパシター実装構造体のように、低いＥＳＬの第１キャパシター部Ｃ１を実装基板１６０に近く配置することで、キャパシター部品１００の高周波数帯域の特性をさらに向上させることができる。一方、キャパシター部品１００の実装方向を表示するために、後述の図７の実施形態のように、本体１０１にはマーキング部Ｍが形成されることができる。

図６は本発明により得られたキャパシター部品のインピーダンス特性を示したグラフである。図６のインピーダンス特性グラフに示されたように、本実施形態によるキャパシター部品１００は、単一部品内で互いに異なる共振周波数を有する２種のキャパシター（第１及び第２キャパシター部）が含まれた構造であって、広い周波数帯域でインピーダンスを低く維持することができる。したがって、かかるキャパシター部品１００を用いることで、電源装置や高速ＭＰＵなどに用いられるデカップリングキャパシターの数を減少させることができ、デカップリングキャパシターの実装コストや空間を効果的に低減することができる。

図７〜図９を参照して、変形実施例を説明する。まず、図７の変形例では、キャパシター部品の実装方向を表示するマーキング部Ｍが備えられることができる。マーキング部Ｍにより、実装方向を容易に把握することができ、これを参照して第１キャパシター部Ｃ１を実装基板に近く配置することができる。かかるマーキング部Ｍは、本体１０１の他の領域とは異なる材質のセラミックからなることができる。

他の変形例として、図８及び図９はそれぞれ、変形例によるキャパシター部品における第２キャパシター部に属する第１及び第２内部電極の形態を概略的に示した平面図である。示された形態のように、第２キャパシター部Ｃ２の第１及び第２内部電極１２３'、１２４'はリードの数が上述の実施形態と異なる。すなわち、第２キャパシター部Ｃ２に属する第１内部電極１２３'は、第１面Ｓ１及び第２面Ｓ２に露出したリードＲ５'、Ｒ５を備えて第１外部電極１４１、１４２と連結される。また、第２キャパシター部Ｃ２に属する第２内部電極１２４'は第３面及び第４面Ｓ３、Ｓ４に露出したリードＲ６'、Ｒ６を備えて第２外部電極１５１、１５２と連結される。この変形例のように、第２キャパシター部Ｃ２に属する内部電極１２３'、１２４'のリードの数を増加させることで、キャパシター部品の全体的な等価直列抵抗（ＥＳＲ）を低減することができる。

以上、本発明の実施形態について詳細に説明したが、本発明の範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。

１００ キャパシター部品
１０１ 本体
１１０ 誘電体層
１２１、１２３ 第１内部電極
１２２、１２４ 第２内部電極
１４１、１４２ 第１外部電極
１５１、１５２ 第２外部電極
１６０ 実装基板
１６１ 回路パターン
１６２ 半田
Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６ リード
Ｓ１、Ｓ２、Ｓ３、Ｓ４ 第１面、第２面、第３面、第４面

Claims (16)

1. 複数の誘電体層の積層構造、及び前記誘電体層を挟んで交互に配置された複数の第１及び第２内部電極を含む本体と、
   前記本体において、互いに対向する第１面及び第２面に形成され、前記第１内部電極と連結された第１外部電極と、
   前記本体において、前記第１面と第２面とを連結し且つ互いに対向する第３面及び第４面に形成され、前記第２内部電極と連結された第２外部電極と、を含み、
   それぞれ前記複数の第１及び第２内部電極のうち一部を含む複数のキャパシター部に区分され、前記複数のキャパシター部は第１及び第２キャパシター部を含み、
   前記第１キャパシター部は、それに属する第１内部電極が前記第１面及び第２面に露出したリードを介して前記第１外部電極と連結された貫通型キャパシターである、キャパシター部品。
2. 前記複数のキャパシター部の少なくとも一部は、他のものと異なる共振周波数を発生させる、請求項１に記載のキャパシター部品。
3. 前記第２キャパシター部に属する第１内部電極は、前記第１面及び第２面の少なくとも何れか一つの面に露出したリードを介して前記第１外部電極と連結される、請求項１または２に記載のキャパシター部品。
4. 前記第１キャパシター部に属する第１内部電極のリードの幅が、前記第２キャパシター部に属する第１内部電極のリードの幅より広い、請求項３に記載のキャパシター部品。
5. 前記第２キャパシター部に属する第１内部電極のリードは、前記第１内部電極の中心線を基準として一方向に偏った位置に配置される、請求項１から４のいずれか１項に記載のキャパシター部品。
6. 前記第２キャパシター部に属する第２内部電極のリードは、前記第２内部電極の中心線を基準として一方向に偏った位置に配置される、請求項５に記載のキャパシター部品。
7. 前記第２キャパシター部に属する第２内部電極のリードは、前記第２内部電極の中心線を基準として、前記第２キャパシター部に属する第１内部電極のリードから遠くなる方向に偏った位置に配置される、請求項６に記載のキャパシター部品。
8. 前記第１キャパシター部に属する第２内部電極は、前記第３面及び第４面に露出したリードを介して前記第２外部電極と連結される、請求項１から７のいずれか１項に記載のキャパシター部品。
9. 前記第２キャパシター部に属する第２内部電極は、前記第３面及び第４面の少なくとも何れか一つの面に露出したリードを介して前記第２外部電極と連結される、請求項８に記載のキャパシター部品。
10. 前記第１キャパシター部に属する第２内部電極のリードの幅は、前記第２キャパシター部に属する第２内部電極のリードの幅より広い、請求項９に記載のキャパシター部品。
11. 前記第１キャパシター部上に前記第２キャパシター部が配置された形態である、請求項１から１０のいずれか１項に記載のキャパシター部品。
12. 前記本体には、前記キャパシター部品の実装方向を表示するマーキング部が備えられる、請求項１から１１のいずれか１項に記載のキャパシター部品。
13. 前記マーキング部は、前記本体の他の領域とは異なる材質のセラミックからなる、請求項１２に記載のキャパシター部品。
14. 複数の誘電体層の積層構造、及び前記誘電体層を挟んで交互に配置された複数の第１及び第２内部電極を含む本体と、前記本体において、互いに対向する第１面及び第２面に形成され、前記第１内部電極と連結された第１外部電極と、前記本体において、前記第１面と第２面とを連結し且つ互いに対向する第３面及び第４面に形成され、前記第２内部電極と連結された第２外部電極と、を含み、それぞれ前記複数の第１及び第２内部電極のうち一部を含む複数のキャパシター部に区分され、前記複数のキャパシター部は第１及び第２キャパシター部を含み、前記第１キャパシター部は、それに属する第１内部電極が前記第１面及び第２面に露出したリードを介して前記第１外部電極と連結された貫通型キャパシターであるキャパシター部品と、
    前記キャパシター部品が配置される実装基板と、を含む、キャパシター部品の実装構造体。
15. 前記キャパシター部品は、前記第１キャパシター部が前記実装基板に向かう形態に配置される、請求項１４に記載のキャパシター部品の実装構造体。
16. 前記実装基板は、前記第１及び第２外部電極と接続された３個の回路パターンを含む、請求項１４または１５に記載のキャパシター部品の実装構造体。

Images