JP2017510060A - シリコン・オン・インシュレータ（ｓｏｉ）基板製造方法及びｓｏｉ基板 - Google Patents

シリコン・オン・インシュレータ（ｓｏｉ）基板製造方法及びｓｏｉ基板 Download PDF

Info

Publication number
JP2017510060A
JP2017510060A JP2016547879A JP2016547879A JP2017510060A JP 2017510060 A JP2017510060 A JP 2017510060A JP 2016547879 A JP2016547879 A JP 2016547879A JP 2016547879 A JP2016547879 A JP 2016547879A JP 2017510060 A JP2017510060 A JP 2017510060A
Authority
JP
Japan
Prior art keywords
patterned
silicon substrate
layer
substrate
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016547879A
Other languages
English (en)
Other versions
JP6264675B2 (ja
Inventor
幼睿 皇甫
幼睿 皇甫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of JP2017510060A publication Critical patent/JP2017510060A/ja
Application granted granted Critical
Publication of JP6264675B2 publication Critical patent/JP6264675B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1914—Preparing SOI wafers using bonding
    • H10P90/1916—Preparing SOI wafers using bonding with separation or delamination along an ion implanted layer, e.g. Smart-cut
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/127—The active layers comprising only Group III-V materials, e.g. GaAs or InP
    • H10F71/1278—The active layers comprising only Group III-V materials, e.g. GaAs or InP comprising nitrides, e.g. GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/018—Bonding of wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3416—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3418—Phosphides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3421—Arsenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3422—Antimonides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/73—Etching of wafers, substrates or parts of devices using masks for insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1912—Preparing SOI wafers using selective deposition, e.g. epitaxial lateral overgrowth [ELO] or selective deposition of single crystal silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers

Landscapes

  • Recrystallisation Techniques (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

ＳＯＩ基板製造方法及びＳＯＩ基板が提供される。ＳＯＩ基板製造方法は、第一のシリコン基板（１１０）の酸化層（１２０）内にパターン化エッチストップ層（１３０）を形成するステップと、パターン化エッチストップ層（１３０）を有する第一のシリコン基板（１１０）の表面を第二のシリコン基板（２１０）の表面に結合させるステップと、第一のシリコン基板（１１０）の一部を剥離させてパターン化シリコン・オン・インシュレータＳＯＩ基板（３００）を形成するステップとを含む。ヘテロエピタキシャル層をＳＯＩ基板のシリコン層上に成長させる際に、シリコン層とヘテロエピタキシャル層との間に格子不整合及び熱的不整合が生じるという従来技術の問題が解決される。貫通転位を有さないヘテロエピタキシャル層をＳＯＩ基板のシリコン層上に形成することができ、シリコン基板とヘテロエピタキシャル層との間の格子不整合の割合が大幅に減り、光電デバイスの使用性能及び信頼性が改善される。

Description

本発明の実施形態は半導体デバイス技術に係り、特にＳＯＩ基板製造方法及びＳＯＩ基板に関する。
半導体集積回路の小型化及び多様化に伴い、デバイスのフィーチャサイズが減少し、デバイスの集積が改善されている一方で、信号遅延や相互接続クロストーク等の問題が生じている。電気的相互接続誘電体の共通使用によって生じる高電力消費及びエネルギーの無駄のため、デバイスに対する高性能且つ低コストという半導体業界の要求は既に満たすことができないものになっている。他方、光学的相互接続は上記問題を効果的に解決して、従来の集積回路に多数の新たな機能をもたらすことができるので、光電デバイスが、半導体デバイスの高集積開発のための主な指針となっている。
現状で一般的に使われているシリコン・オン・インシュレータ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ，ＳＯＩ）基板は、頂部層シリコン基板と底部層シリコン基板との間に埋め込まれた酸化層を導入することによって、得られる。具体的には、半導体薄膜が絶縁体上に形成されて、ＳＯＩ基板は、バルクシリコン基板とは比較にならない利点を有する。例えば、ＳＯＩ基板は、集積回路の部品間に誘電体分離を実現して、バルクシリコンの相補型金属酸化膜半導体（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ，ＣＭＯＳ）回路における寄生ラッチアップ効果を排除することができる。ＳＯＩ基板を用いて製造された集積回路は、低寄生キャパシタンス、高集積密度、高速性、簡易技術、低短絡効果等の利点を更に有し、特に、低電圧及び低電力消費回路に適用可能である。従って、ＳＯＩ基板は、ディープサブミクロン、低電圧及び低電力消費集積回路の主流技術となる可能性がある。しかしながら、ＳＯＩ基板を用いた光電デバイスや光導波デバイスの製造プロセスにおいては、ヘテロ接合をエピタキシャル成長させる必要がある。例えば、ＩＩＩ‐Ｖ族化合物を、ＳＯＩ基板のシリコン層上にエピタキシャル成長させると、良好な光電性能を有する基板物質が得られ、光電デバイスの基板物質とするのに適している。
従来技術では、ヘテロエピタキシャル層をＳＯＩ基板のシリコン層上に成長させる際に、シリコン層とヘテロエピタキシャル層との間で格子不整合及び熱的不整合が生じるので、高密度の貫通転位の問題が基板に生じて、光電デバイスの使用性能及び信頼性を低下させる。
本発明の実施形態は、ヘテロエピタキシャル層をＳＯＩ基板のシリコン層上に成長させる際に、シリコン層とヘテロエピタキシャル層との間で格子不整合及び熱的不整合が生じて、高密度の貫通転位をもたらすという従来技術の問題を解決するために、ＳＯＩ基板製造方法及びＳＯＩ基板を提供する。
第一の態様によると、本発明の一実施形態は、
第一のシリコン基板の酸化層内にパターン化エッチストップ層を形成するステップと、
パターン化エッチストップ層を有する第一のシリコン基板の表面を第二のシリコン基板の表面と結合させて、第一のシリコン基板の一部を剥離させて、パターン化シリコン・オン・インシュレータＳＯＩ基板を形成するステップと、を含むＳＯＩ基板製造方法を提供する。
第一の態様の第一の可能な実施方式では、第一のシリコン基板の酸化層内にパターン化エッチストップ層を形成するステップは、
第一のシリコン基板上に第一の酸化層を形成するステップと、
第一のシリコン基板の第一の酸化層上にパターン化エッチストップ層を形成するステップと、を含む。
第一の態様の第一の可能な実施方式に従う第二の可能な実施方式では、第一のシリコン基板の第一の酸化層上にパターン化エッチストップ層を形成するステップは、
第一のシリコン基板の第一の酸化層上にエッチストップ層を形成するステップと、
エッチストップ層上にパターン化マスクを形成して、エッチングによってパターン化エッチストップ層を得るステップと、を含み、パターン化マスクは、極紫外線リソグラフィＥＵＶ法を用いて得られるパターン化フォトレジストを含む。
第一の態様の第一の可能な実施方式に従う第三の可能な実施方式では、第一のシリコン基板の第一の酸化層上にパターン化エッチストップ層を形成するステップは、
第一のシリコン基板の第一の酸化層上にエッチストップ層を形成するステップと、
エッチストップ層上にパターン化マスクを形成して、エッチングによってパターン化エッチストップ層を得るステップと、を含み、パターン化マスクは多孔質アルミナフィルムを含む。
第一の態様の第一から第三の可能な実施方式のうちいずれか一つに従う第四の可能な実施方式では、第一のシリコン基板の第一の酸化層上にパターン化エッチストップ層を形成するステップの後に、本方法は、
パターン化エッチストップ層上に第二の酸化層を成長させて、第二の酸化層に対して平坦化処理及び化学的表面処理を行うステップを更に含む。
第一の態様の第一から第四の可能な実施方式のうちいずれか一つに従う第五の可能な実施方式では、第一のシリコン基板の第一の酸化層上にパターン化エッチストップ層を形成するステップの前に、本方法は、
第一のシリコン基板に対してイオン注入を行い、第一のシリコン基板のシリコン層内に欠陥層を形成するステップを更に含み、第一のシリコン基板の一部を剥離させることが、第一のシリコン基板内の欠陥層と、欠陥層上のシリコン層とを剥離させることを含み、
パターン化エッチストップ層を有する第一のシリコン基板の表面を第二のシリコン基板の表面と結合させて、第一のシリコン基板の一部を剥離させて、パターン化シリコン・オン・インシュレータＳＯＩ基板を形成するステップの後に、本方法は、
低温アニーリング処理を行い、第一のシリコン基板及び第二のシリコン基板の隣接した表面を強固に結合させるステップと、
パターン化ＳＯＩ基板に対して表面研磨処理を行うステップを更に含む。
第一の態様及びその第一の態様の第一から第五の可能な実施方式のうちいずれか一つに従う第六の可能な実施方式では、パターン化エッチストップ層の物質は、酸化層に対してエッチング選択性を有する物質である。
第一の態様及びその第一の態様の第一から第六の可能な実施方式のうちいずれか一つに従う第七の可能な実施方式では、パターン化エッチストップ層のパターンサイズは２０ｎｍ未満であり、パターン化エッチストップ層の厚さは５０ｎｍ未満である。
第一の態様及びその第一の態様の第一から第七の可能な実施方式のうちいずれか一つに従う第八の可能な実施方式では、本方法は、
パターン化ＳＯＩ基板上にパターン化マスクを形成して、デバイス形成領域を露出させるステップと、
パターン化ＳＯＩ基板上のデバイス形成領域をエッチングして、第二のシリコン基板上にパターン化酸化層を得るステップと、
デバイス形成領域内にＩＩＩ‐Ｖ族化合物をエピタキシャル成長させて、デバイス構造を形成するステップと、を更に含む。
第一の態様の第八の可能な実施方式に従う第九の可能な実施方式では、パターン化ＳＯＩ基板上のデバイス形成領域をエッチングして、第二のシリコン基板上にパターン化酸化層を得るステップは、
パターン化ＳＯＩ基板上のデバイス形成領域内の第一のシリコン基板のシリコン層と、第一の酸化層と、第二の酸化層の一部とをエッチングして、第二のシリコン基板上のパターン化酸化層及びパターン化エッチストップ層を得るステップであって、パターン化酸化層がパターン化エッチストップ層の下に存在する、ステップと、
パターン化ＳＯＩ基板上のデバイス形成領域内のパターン化エッチストップ層を除去して、第二のシリコン基板上にパターン化酸化層を得るステップと、を含む。
第一の態様の第八又は第九の可能な実施方式に従う第十の可能な実施方式では、デバイス形成領域内にＩＩＩ‐Ｖ族化合物をエピタキシャル成長させて、デバイス基板を形成するステップは、
パターン化酸化層が既に得られている第二のシリコン基板上に第三の酸化層を成長させるステップであって、第三の酸化層が前記デバイス形成領域外に成長する、ステップと、
第三の酸化層が既に成長している第二のシリコン基板のパターン化酸化層上にＩＩＩ‐Ｖ族化合物をエピタキシャル成長させて、デバイス構造を形成するステップと、を含み、エピタキシャル成長させたＩＩＩ‐Ｖ族化合物は、第二のシリコン基板のパターン化酸化層のパターン内において第二のシリコン基板に接続される。
第一の態様の第八から第十の可能な実施方式のうちいずれか一つに従う第十一の可能な実施方式では、ＩＩＩ‐Ｖ族化合物は、リン化アルミニウムＡｌＰ、リン化ガリウムＧａＰ、リン化インジウムＩｎＰ、ヒ化アルミニウムＡｌＡｓ、ヒ化ガリウムＧａＡｓ、ヒ化インジウムＩｎＡｓ、アンチモン化アルミニウムＡｌＳｂ、アンチモン化ガリウムＧａＳｂ、アンチモン化インジウムＩｎＳｂ、窒化アルミニウムＡｌＮ、窒化ガリウムＧａＮ、窒化インジウムＩｎＮ、又は、これらの三元化合物及び四元化合物を含む。
第一の態様の第八から第十一の可能な実施方式のうちいずれか一つに従う第十二の可能な実施方式では、デバイス形成領域内にＩＩＩ‐Ｖ族化合物をエピタキシャル成長させて、デバイス基板を形成するステップは、
分子線エピタキシＭＢＥ法、化学気相堆積ＣＶＤ法、原子層堆積ＡＬＤ法、又はこれらの変形法を用いて、デバイス形成領域内にＩＩＩ‐Ｖ族化合物を成長させて、デバイス基板を形成するステップを含む。
第一の態様の第八から第十二の可能な実施方式のうちいずれか一つに従う第十三の可能な実施方式では、本方法は、
デバイス基板が既に形成されているパターン化ＳＯＩ基板に対してアニーリング処理を行い、デバイス形成領域内におけるＩＩＩ‐Ｖ族化合物のエピタキシャル・ラテラル・オーバーグロースＥＬＯによって生じる欠陥を減らすステップを更に含む。
第一の態様の第八から第十三の可能な実施方式のうちいずれか一つに従う第十四の可能な実施方式では、本方法は、
デバイス構造内に光電デバイス構造を形成するステップを更に含み、光電デバイス構造が多層構造を有する。
第二の態様によると、本発明の一実施形態は、上記本発明の実施形態において提供されるＳＯＩ基板製造方法を用いて製造されたＳＯＩ基板を提供する。
本実施形態において提供されるＳＯＩ基板製造方法及びＳＯＩ基板によると、パターン化エッチストップ層を第一のシリコン基板の酸化層内に形成し、パターン化エッチストップ層を有する第一のシリコン基板の表面を第二のシリコン基板のシリコン表面に結合させて、第一のシリコン基板の一部を剥離させて、処理後にパターン化ＳＯＩ基板を形成するが、これは、ヘテロエピタキシャル層をＳＯＩ基板のシリコン層上に成長させる際に、シリコン層とヘテロエピタキシャル層との間に格子不整合及び熱的不整合が生じて、高密度の貫通転位をもたらすという従来技術の問題を解決する。本実施形態において提供されるパターン化ＳＯＩ基板では、貫通転位を有さないヘテロエピタキシャル層をシリコン基板上に形成することができ、光電デバイスの使用性能及び信頼性が改善される。
以下、本発明の実施形態又は従来技術における技術的解決策をより明確に説明するため、本実施形態又は従来技術を説明するのに必要な添付図面について簡単に説明する。以下説明の添付図面が本発明の一部実施形態を示すものであることは明らかであり、当業者は、創作的活動を行わずに、これらの添付図面からなおも他の図面を導き出し得るものである。
本発明の実施形態１に係るＳＯＩ基板製造方法のフローチャートである。 従来技術に係るＳＯＩ基板の概略構造図である。 図１に示される実施形態１に係るＳＯＩ基板製造方法における基板構造の概略図である。 図１に示される実施形態１に係るＳＯＩ基板製造方法における基板構造の概略図である。 本発明の実施形態２に係るＳＯＩ基板製造方法のフローチャートである。 図４に示される実施形態に係るＳＯＩ基板製造方法における基板構造の概略図である。 図４に示される実施形態に係るＳＯＩ基板製造方法における基板構造の概略図である。 図４に示される実施形態に係るＳＯＩ基板製造方法における基板構造の概略図である。 図４に示される実施形態に係るＳＯＩ基板製造方法における基板構造の概略図である。 図４に示される実施形態に係るＳＯＩ基板製造方法における基板構造の概略図である。 図４に示される実施形態に係るＳＯＩ基板製造方法における基板構造の概略図である。 図４に示される実施形態に係るＳＯＩ基板製造方法における基板構造の概略図である。 本発明の実施形態３に係るパターン化ＳＯＩ基板を用いてヘテロエピタキシャルＩＩＩ‐Ｖ族構造を成長させる方法のフローチャートである。 図６に示される実施形態に係るＳＯＩ基板製造方法における基板構造の概略図である。 図６に示される実施形態に係るＳＯＩ基板製造方法における基板構造の概略図である。 図６に示される実施形態に係るＳＯＩ基板製造方法における基板構造の概略図である。 図６に示される実施形態に係るＳＯＩ基板製造方法における基板構造の概略図である。 図６に示される実施形態に係るＳＯＩ基板製造方法における基板構造の概略図である。
以下、本発明の実施形態の目的、技術的解決策及び利点をより明らかにするため、本発明の実施形態の添付図面を参照して、本発明の実施形態の技術的解決策を明確且つ完全に説明する。説明される実施形態が本発明の実施形態の一部であって全部ではないことは明らかである。当業者が創作的活動を行わずに本発明の実施形態に基づいて得る他の全ての実施形態は、本発明の保護範囲内に含まれるものである。
［実施形態１］
図１は、本発明の実施形態１に係るＳＯＩ基板製造方法のフローチャートである。本実施形態の方法は、半導体デバイス基板の製造の場合に適用可能である。本実施形態の方法は以下のステップを含む。
Ｓ１１０：第一のシリコン基板の酸化層内にパターン化エッチストップ層を形成するステップ
現状で一般的に用いられているＳＯＩ基板の構造では、酸化層は頂部層シリコン基板と底部層シリコン基板との間に導入される。図２に示されるように、図２は、従来技術に係るＳＯＩ基板の概略構造図である。従来技術におけるＳＯＩ基板の製造は、一般的に、二つのウェーハ基板、具体的にはシリコン基板Ａ及びシリコン基板Ｂを要する。酸化層をシリコン基板Ａ上に形成して、酸化層を有するシリコン基板Ａを反転させて、シリコン基板Ｂのシリコン表面と結合させる。具体的には、シリコン基板Ａの酸化層をシリコン基板Ｂの表面上のシリコン層と結合させて、酸化層が頂部層シリコン基板と底部層シリコン基板との間に存在している基板構造を形成する。既存のＳＯＩ基板は一般的なシリコン基板よりも優れた性能を有するが、ヘテロ接合を既存のＳＯＩ基板のシリコン層上にエピタキシャル成長させる際には、エピタキシャル層になおも転移が生じる。従来技術とは異なり、本実施形態では、二つのシリコン基板の間の酸化層内にパターン化されたフィルムが存在している。図３Ａに示されるように、図３Ａは、図１に示される実施形態に係るＳＯＩ基板製造方法における基板構造の概略図である。特定の製造プロセスにおいて、パターン化エッチストップ層１３０を第一のシリコン基板１１０の酸化層１２０内に形成し得て、パターン化エッチストップ層１３０は酸化層１２０の中部及び上部に形成される。
本実施形態では、パターン化エッチストップ層１３０のパターンサイズは２０ｎｍ未満となり得て、パターン化エッチストップ層１３０の厚さは５０ｎｍ未満となり得る点に留意されたい。同様に、パターン化エッチストップ層１３０の上方の酸化層の厚さも５０ｎｍ未満となり得て、パターン化エッチストップ層１３０の上方及び下方の酸化層は全体として接続される。
Ｌｕｒｙｉ及びＳｕｈｉｒによって提案されている理論によると、以下の式（１）で示されるように、基板上のエピタキシャル層に垂直な応力場σは、成長方向ｚにおいて指数関数的に減衰する：
σ ∝ ｅ−πｚ／（２ｌ） （１）
上記式（１）において、２ｌはパターンの横寸法であり、パターンサイズが減少するにつれて、応力場σが指数関数的に減衰することが分かる。従って、パターンが十分小さい限り、転移が生じるエピタキシャル層の臨界厚さは無限と見なされ、これは、貫通転位を有さないヘテロエピタキシャル層をシリコン基板上に形成できることと同義である。
本実施形態で提供されるＳＯＩ基板製造方法によると、パターンサイズが極めて小さいパターン化エッチストップ層１３０を、第一のシリコン基板１１０の酸化層１２０内に形成する。本方法を用いて製造されたＳＯＩ基板は、シリコンに対して格子不整合を有する物質を成長させるのに適用可能であり、貫通転位を有さないヘテロエピタキシャル層をシリコン基板上に形成することができる。
Ｓ１２０：パターン化エッチストップ層を有する第一のシリコン基板の表面を第二のシリコン基板のシリコン表面と結合させて、第一のシリコン基板の一部を剥離させて、パターン化シリコン・オン・インシュレータＳＯＩ基板を形成するステップ
本実施形態では、パターン化エッチストップ層１３０は、第一のシリコン基板１１０の酸化層１２０内に既に形成されていて、第二のシリコン基板２１０の表面上に薄い酸化層が存在し得て、第二のシリコン基板２１０の表面上の酸化層は、自然酸化層であるか、又は、熱酸化法を用いて形成され得る。第一のシリコン基板１１０及び第二のシリコン基板２１０に対して結合処理を行う際には、第一のシリコン基板１１０を反転させて、パターン化エッチストップ層１３０を有する第一のシリコン基板１１０の表面を第二のシリコン基板２１０の表面と結合させて、その後、第一のシリコン基板１１０の一部を剥離させて、酸化層１２０が第一のシリコン基板１１０と第二のシリコン基板２１０との間に存在している基板構造、つまりパターン化ＳＯＩ基板３００を得る。図３Ｂに示されるように、図３Ｂは、図１に示される実施形態に係るＳＯＩ基板製造方法における基板構造の概略図である。また、パターン化エッチストップ層１３０は、本実施形態で提供されるパターン化ＳＯＩ基板３００の酸化層１２０内に存在している。
本実施形態で提供されるＳＯＩ基板製造方法によると、パターン化エッチストップ層を第一のシリコン基板の酸化層内に形成して、パターン化エッチストップ層を有する第一のシリコン基板の表面を第二のシリコン基板のシリコン表面と結合させて、第一のシリコン基板の一部を剥離させて、パターン化ＳＯＩ基板を形成する。本構造は、ヘテロエピタキシャル層をＳＯＩ基板のシリコン層上に成長させる際に、シリコン層とヘテロエピタキシャル層との間に生じる格子不整合及び熱的不整合によって、多量の貫通転位がエピタキシャル層に生じるという従来技術の問題を解決することができる。本実施形態で提供されるパターン化ＳＯＩ基板によると、貫通転位を有さないヘテロエピタキシャル層をシリコン基板上に形成することができ、光電デバイスの使用性能及び信頼性を改善する。
［実施形態２］
図４は、本発明の実施形態２に係るＳＯＩ基板製造方法のフローチャートである。図５Ａから図５Ｇは、図４に示される実施形態に係るＳＯＩ基板製造方法における基板構造の概略図である。本実施形態で提供されるＳＯＩ基板製造方法は以下のステップを含む。
Ｓ２００：第一のシリコン基板上に第一の酸化層を形成するステップ
図５Ａを参照すると、本実施形態では、まず、二つのシリコン基板、具体的には第一のシリコン基板１１０及び第二のシリコン基板２１０（図５Ａに示さず）を提供し得る。ＳＯＩ基板の基本構造において、酸化層は二つのシリコン基板の間に加えられるものであるので、本実施形態の特定の実施では、第一の酸化層１２１を第一のシリコン基板１１０上に形成し得て、一般的には、第一のシリコン基板１１０に対して熱酸化処理を行って、シリコン表面上に第一の酸化層１２１を形成し得る。
Ｓ２１０：第一のシリコン基板に対してイオン注入を行い、第一のシリコン基板のシリコン層内に欠陥層を形成するステップ
図５Ｂを参照すると、本実施形態では、第一の酸化層１２１が既に成長している第一のシリコン基板１１０に対してイオン注入を行い、一般的には、高エネルギーイオン注入を行い得て、イオンビーム１４０ａを或る量のエネルギーを用いて第一のシリコン基板１１０内に誘導して、イオンビームが、第一の酸化層１２１と、第一のシリコン基板１１０の一部とを貫通することができ、そして、更に第一のシリコン基板１１０内の或る深さにおいてシリコンと反応して、その深さに欠陥層１４０を形成する。欠陥層１４０の深さは、イオンビーム１４０ａの入射エネルギーに依存する。
Ｓ２２０：第一のシリコン基板の第一の酸化層上にパターン化エッチストップ層を形成するステップ
特に、Ｓ２２０の具体的な実施については、実施形態１のＳ１１０を参照されたい。
任意で、本実施形態のＳ２２０は、第一のシリコン基板１１０の第一の酸化層１２１上にエッチストップ層１３０を形成するステップと、エッチストップ層１３０上にパターン化マスクを形成するステップと、エッチング法を用いてパターン化エッチストップ層１３０を得るステップと、を含み得る。パターン化マスクは、極紫外線リソグラフィ（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ，略してＥＵＶ）法を用いて得られるパターン化フォトレジストを含み、フィーチャサイズが２０ｎｍ未満であるパターンをＥＵＶフォトリソグラフィ法を用いて生成され得る。
図５Ｃを参照すると、本実施形態では、フォトリソグラフィ技術を用いてパターン化エッチストップ層１３０を形成し、成長させたエッチストップ層１３０上にパターン化マスクを形成する。具体的には、パターンサイズが極めて小さいフォトレジストパターン１５０が、ＥＵＶへの露光及び現像の後で、エッチストップ層１３０上に形成され得る。図５Ｄを参照すると、フォトレジストパターン１５０をマスクとして用いて第一のシリコン基板１１０をエッチングし、フォトレジストパターン１５０によって覆われていないエッチストップ層１３０の一部をエッチングして、パターン化エッチストップ層１３０を形成する。
パターン化エッチストップ層１３０の物質は、第一の酸化層１２１に対してエッチング選択性を有する物質であり、一般的には、窒化シリコン、酸化アルミニウム、酸化チタン、シリコンの豊富な酸化シリコン、水素の豊富な窒化シリコン等の物質が挙げられ、これらの物質は第一の酸化層１２１に対して高いエッチング選択比を有し得る点に留意されたい。
本実施形態の他の可能な実施方式では、パターン化マスクは多孔質アルミナフィルムでもあり得る。この実施方式では、フォトリソグラフィ技術は必要とされず、パターン化処理のために、多孔質アルミナフィルムをエッチストップ層１３０上に直接積層させる。これまでの実施形態と同様に、本実施形態においても、パターン化マスクのパターンサイズは２０ｎｍ未満であり得て、パターン化エッチストップ層１３０のパターンサイズも２０ｎｍ未満であり得る。
Ｓ２３０：パターン化エッチストップ層上に第二の酸化層を成長させて、第二の酸化層に対して平坦化処理及び化学的表面処理を行うステップ
図５Ｅを参照すると、本実施形態では、第一のシリコン基板１１０の第一の酸化層１２１上に形成されたパターン化エッチストップ層１３０は、表面が突出している小型パターンであり、パターン化エッチストップ層１３０の表面と第二のシリコン基板２１０との間の結合プロセスを直接行うことができない。従って、第二の酸化層１２２をパターン化エッチストップ層１３０上に更に成長させ得て、更に成長させた第二の酸化層１２２に対して平坦化処理及び化学的表面処理を行って、第一のシリコン基板１１０が平滑な表面を有するようにし得る。
第一の酸化層１２１及び第二の酸化層１２２は酸化シリコン物質製であり得て、第二の酸化層１２２の厚さは５０ｎｍ未満であり得て、第二の酸化層１２２及び第一の酸化層１２１のフィルム物質は一般的に同じであり、第二の酸化層１２２は、パターン化エッチストップ層１３０の窓領域１３０ａ内において第一の酸化層１２１に接続されて、一体構造を有する酸化層を形成する。
Ｓ２４０：パターン化エッチストップ層を有する第一のシリコン基板の表面を第二のシリコン基板の表面に結合させて、第一のシリコン基板の一部を剥離させて、パターン化ＳＯＩ基板を形成するステップ
特に、Ｓ２４０の結合処理の具体的な実施については、実施形態１のＳ１２０を参照されたい。
図５Ｆを参照すると、本実施形態では、第一のシリコン基板１１０のシリコン層の或る深さに欠陥層１４０が存在していて、本実施形態で形成される半導体構造は、第一のシリコン層１１０と第二のシリコン層２１０との間に酸化層が存在している基板構造である。具体的には、第一の酸化層１２１と第二の酸化層１２２との間にパターン化エッチストップ層１３０が存在している。
図５Ｇを参照すると、本実施形態では、第一の酸化層１２１が既に成長している第一のシリコン基板１１０に対してイオン注入を行って、第一のシリコン層１１０のシリコン層内に欠陥層１４０を形成する。欠陥層１４０が既に形成されている第一のシリコン基板１１０内においては、欠陥層１４０とシリコン層１１０ａとの間の分子結合が弱まっていて、シリコン層１１０ａを欠陥層１４０から剥離させることができ、つまり、上部シリコン層１１０ａを剥離させることができ、欠陥層１４０も剥離させて、欠陥層１４０の下の第一のシリコン基板１１０の一部のみを残す。図５Ｆ及び図５Ｇに示されるように、剥離後には、第一のシリコン基板１１０のシリコン層１１０ｂが残されて、パターン化ＳＯＩ基板３００が得られる。更に、第一のシリコン基板１１０から剥離されたシリコン層１１０ａを用いて、シリコン基板を研磨法で再び製造し得て、シリコン基板を再利用して、生産コストを削減して、生産利益を改善する。
Ｓ２５０：低温アニーリング処理を行い、第一のシリコン基板及び第二のシリコン基板の隣接する表面を強固に結合させるステップ
Ｓ２６０：パターン化ＳＯＩ基板に対して表面研磨処理を行うステップ
本実施形態では、既に形成されたパターン化ＳＯＩ基板３００に対してアニーリング処理を更に行って、二つのシリコン基板の隣接する表面、つまり、第一のシリコン基板１１０の第二の酸化層１２２の表面及び第二のシリコン基板２１０の表面を強固に結合させる。更に、パターン化ＳＯＩ基板３００の第一のシリコン基板１１０のシリコン層１１０ａを剥離させるので、シリコン層１１０ａを剥離させた後に、パターン化ＳＯＩ基板３００に対して多様な表面研磨処理を行い得て、平滑な表面構造が、デバイスを形成する際に多様な処理を行うことを容易にする。
本実施形態で提供されるＳＯＩ基板製造方法によると、パターン化エッチストップ層を第一のシリコン基板の酸化層内に形成して、パターン化エッチストップ層を有する第一のシリコン基板の表面を第二のシリコン基板のシリコン表面と結合させて、第一のシリコン基板の一部を剥離させて、パターン化ＳＯＩ基板を形成するが、これは、ヘテロエピタキシャル層をＳＯＩ基板のシリコン層上に成長させる際に、シリコン層とヘテロエピタキシャル層との間に生じる格子不整合及び熱的不整合によって多量の貫通転位が生じるという従来技術の問題を解決する。本実施形態で提供されるパターン化ＳＯＩ基板によると、貫通転位を有さないヘテロエピタキシャル層をシリコン基板上に形成することができ、光電デバイスの使用性能及び信頼性を改善する。
［実施形態３］
図６は、本発明の実施形態３に係るパターン化ＳＯＩ基板を用いてヘテロエピタキシャルＩＩＩ‐Ｖ族構造を成長させる方法のフローチャートである。図７Ａから図７Ｅは、図６に示される実施形態に係る技術的工程の概略図である。本実施形態で提供される方法は、これまでの実施形態で提供されたパターン化ＳＯＩ基板上にヘテロエピタキシャル層を形成する場合に適用可能である。図６に示されるように、本実施形態で提供される方法は以下のステップを含み得る。
Ｓ３１０：パターン化ＳＯＩ基板上にパターン化マスクを形成して、デバイス形成領域を露出させるステップ
図７Ａを参照すると、これまでの実施形態に基づき本実施形態で提供されるＳＯＩ基板製造方法に従って、パターン化ＳＯＩ基板３００をヘテロエピタキシャル成長させて、光電デバイスを製造するのに適用可能な構造を得る。通常は、多数の独立したデバイスが互いに分離されてこのウェーハ上に製造される。従って、まずは、製造されるデバイスのパターンに従ったデバイス形成領域４００をパターン化ＳＯＩ基板３００に設け、製造される光電デバイスをデバイス形成領域４００を基板として用いて製造し、パターン化ＳＯＩ基板３００のデバイス形成領域４００外の部分は、デバイスを分離するのに用いられ、つまり、デバイス分離領域４１０である。パターン化ＳＯＩ基板３００をフォトリソグラフィ法を用いてパターン化マスクで処理して、デバイス形成領域４００をパターン化マスクの窓部分、つまり、フォトレジスト１６０によって覆われていない部分内に形成する。
Ｓ３２０：パターン化ＳＯＩ基板上のデバイス形成領域をエッチングして、第二のシリコン基板上にパターン化酸化層を得るステップ
図７Ｂを参照すると、本実施形態では、パターン化ＳＯＩ基板３００のデバイス形成領域４００はフォトレジスト１６０によって覆われておらず、パターン化ＳＯＩ基板３００をエッチングする際に、デバイス形成領域内４００の第一のシリコン基板１１０のシリコン層１１０ｂと、第一の酸化層１２１と、第二の酸化層１２２の一部とをまずエッチングして、第二のシリコン基板２１０上のパターン化酸化層１２３及びパターン化エッチストップ層１３０を得て、パターン化酸化層１２３はパターン化エッチストップ層１３０の下方に存在している。図７Ｃを参照すると、パターン化ＳＯＩ基板３００のデバイス形成領域４００内のパターン化エッチストップ層１３０を更に除去して、第二のシリコン基板２１０上にパターン化酸化層１２３を得る。
デバイス形成領域４００内の第一のシリコン基板１１０のエッチングされたシリコン層１１０ｂと、第一の酸化層１２１と、第二の酸化層１２２の一部との物質は酸化シリコンであり、パターン化エッチストップ層１３０の物質はエッチング選択性を有する物質であり得て、一般的に、窒化シリコン、酸化アルミニウム、酸化チタン、シリコンの豊富な酸化シリコン、水素の豊富な窒化シリコン等の物質が挙げられる。特定の実施では、酸化シリコンに対して高い選択比を有するエッチングガスを選択することによって、パターン化エッチストップ層１３０をほとんどエッチングせずに酸化シリコンをエッチングすることを実現し得る。エッチングガスは、一般的に、高炭素含有量のフッ素系ガス（Ｃ２Ｆ２やＣＨＦ３等）が添加され得て、又は、エッチングガス中の水素含有量を増大させ得る。従って、酸化シリコンをエッチングした後に、第二のシリコン基板２１０上のパターン化酸化層１２３及びパターン化エッチストップ層１３０を形成することができ、パターン化酸化層１２３は、第二の酸化層１２２の一部であり、具体的には、パターン化エッチストップ層１３０によって覆われている第二の酸化層１２２の一部である。パターン化エッチストップ層１３０の物質が窒化シリコンである例について説明すると、同様に、窒化シリコンに対して高い選択比を有するエッチングガスを選択して、パターン化酸化層１２３をほとんどエッチングせずにパターン化エッチストップ層１３０をエッチングすることを実現する。従って、最終的には、小型パターンを有するパターン化酸化層１２３が、パターン化ＳＯＩ基板３００のデバイス形成領域４００内に得られ、そのパターンは、これまでの実施形態のパターン化エッチストップ層１３０のパターンサイズと同じサイズを有し、一般的には２０ｎｍ未満である。エッチングによって形成されるパターン化酸化層１２３の窓の下部開口は、窓の上部開口よりも一般的に小さいか又は等しく、つまり、窓は垂直な又は傾斜した側壁を有する点に更に留意されたい。
Ｓ３３０：デバイス形成領域内にＩＩＩ‐Ｖ族化合物をエピタキシャル成長させて、デバイス構造を形成するステップ
図７Ｄを参照すると、本実施形態では、パターン化ＳＯＩ基板３００のデバイス形成領域４００内において第二のシリコン基板２１０上に極めて小さなパターンを有するパターン化酸化層１２３が存在しているので、ヘテロエピタキシャル層をデバイス形成領域４００内に成長し得る。本実施形態では、ＩＩＩ‐Ｖ族化合物をエピタキシャル成長させる例を用いて説明する。特定の実施では、パターン化酸化層１２３が既に得られている第二のシリコン基板２１０上に、第三の酸化層１２４を成長させ得る。第三の酸化層１２４をデバイス形成領域４００外に成長させて、第三の酸化層１２４は、ＩＩＩ‐Ｖ族化合物をエピタキシャル成長させる際にデバイス分離領域４１０用のマスク機能を提供するのに用いられ、つまり、ＩＩＩ‐Ｖ族化合物をデバイス形成領域４００外の領域に成長させない。図７Ｅを参照すると、第三の酸化層１２４が既に成長している第二のシリコン基板２１０上のパターン化酸化層１２３上に、ＩＩＩ‐Ｖ族化合物をエピタキシャル成長させて、デバイス構造１７０を形成し、第二のシリコン基板２１０上のパターン化酸化層１２３のパターン内において、エピタキシャル成長させたＩＩＩ‐Ｖ化合物が第二のシリコン基板２１０に接続される。具体的には、パターン化酸化層１２３が第二のシリコン基板２１０上に存在しているので、貫通転位を有さないＩＩＩ‐Ｖ族化合物エピタキシャル層をデバイス形成領域４００内に形成することができる。
本実施形態のＩＩＩ‐Ｖ族化合物として、例えば、リン化アルミニウムＡｌＰ、リン化ガリウムＧａＰ、リン化インジウムＩｎＰ、ヒ化アルミニウムＡｌＡｓ、ヒ化ガリウムＧａＡｓ、ヒ化インジウムＩｎＡｓ、アンチモン化アルミニウムＡｌＳｂ、アンチモン化ガリウムＧａＳｂ、アンチモン化インジウムＩｎＳｂ、窒化アルミニウムＡｌＮ、窒化ガリウムＧａＮ、窒化インジウムＩｎＮ、これらの三元化合物及び四元化合物が挙げられる点に留意されたい。デバイス形成領域４００内にＩＩＩ‐Ｖ族化合物をエピタキシャル成長させる方法として、例えば、分子線エピタキシ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ，略してＭＢＥ）法、化学気相堆積（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ，略してＣＶＤ）法、原子層堆積（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ，略してＡＬＤ）法、又はこれらの変形法が挙げられる。例えば、ＣＶＤの変形法として、有機金属化学気相堆積（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ，略してＭＯＣＶＤ）、プラズマ増強化学気相堆積（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ，略してＰＥＣＶＤ）、低圧化学気相堆積（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ，略してＬＰＣＶＤ）、超高真空化学気相堆積（Ｕｌｔｒａ Ｈｉｇｈ Ｖａｃｕｕｍ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ，略してＵＨＶＣＶＤ）、減圧化学気相堆積（Ｒｅｄｕｃｅｄ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ，略してＲＰＣＶＤ）が挙げられる。
本実施形態で提供されるＳＯＩ基板製造方法によると、パターン化エッチストップ層を第一のシリコン基板の酸化層内に形成して、パターン化エッチストップ層を有する第一のシリコン基板の表面を第二のシリコン基板の表面と結合させて、第一のシリコン基板の一部を剥離させて、パターン化ＳＯＩ基板を形成し、更に、第二のシリコン基板上に小型パターンを有する酸化層を、パターン化エッチストップ層のエッチストップ機能によってパターン化ＳＯＩ基板上のデバイス形成領域内に形成し、貫通転位を有さないヘテロエピタキシャル層を、第二のシリコン基板上のパターン化酸化層を用いてデバイス形成領域内に成長させることができるが、これは、ヘテロエピタキシャル層をＳＯＩ基板のシリコン層上に成長させる際に、シリコン層とヘテロエピタキシャル層との間に生じる格子不整合及び熱的不整合によって多量の貫通転位が生じるという従来技術の問題を解決し、光電デバイスの使用性能及び信頼性を改善する。更に、本実施形態で提供される方法によると、貫通転位を有さないヘテロエピタキシャル層を、デバイス形成領域内でフォトリソグラフィを一回行うだけで成長させることができ、ＣＭＯＳ技術との相性を改善する。
更に、本実施形態では、デバイス基板１７０が既に形成されているパターン化ＳＯＩ基板３００に対してアニーリングプロセスを更に行い得て、デバイス形成領域４００内のＩＩＩ‐Ｖ族化合物のエピタキシャル・ラテラル・オーバーグロース（Ｅｐｉｔａｘｉａｌ Ｌａｔｅｒａｌ Ｏｖｅｒｇｒｏｗｔｈ，略してＥＬＯ）プロセスにおいて生じる欠陥を減らす。
本実施形態では、貫通転位を有さないヘテロエピタキシャル層をパターン化ＳＯＩ基板３００のデバイス形成領域４００内に形成するので、光電デバイス構造をデバイス形成領域４００内、つまりはデバイス基板１７０上に形成することができ、光電デバイス構造は一般的に多層構造を有する。
図３Ｂを参照すると、図３Ｂは本発明の一実施形態に係るＳＯＩ基板の概略構造図でもある。そのＳＯＩ基板は、図１に示される実施形態で提供されるＳＯＩ基板製造方法を用いて製造され得るものであり、実施プロセス及び利点は同じであるので、ここでは再び説明しない。
図５Ｇを参照すると、図５Ｇは本発明の一実施形態に係る他のＳＯＩ基板の概略構造図である。そのＳＯＩ基板は、図４に示される実施形態で提供されるＳＯＩ基板製造方法を用いて製造され得るものであり、実施プロセス及び利点は同じであるので、ここでは再び説明しない。
図７Ｅを参照すると、図７Ｅは本発明の一実施形態に係る更に他のＳＯＩ基板の概略構造図である。そのＳＯＩ基板は、図６に示される実施形態で提供されるＳＯＩ基板製造方法を用いて製造され得るものであり、実施プロセス及び利点は同じであるので、ここでは再び説明しない。
最後に、以上の実施形態は単に本発明の技術的解決策を説明するためだけのものであり、本発明を限定するものではない点に留意されたい。以上の実施形態を参照して本発明を詳細に説明してきたが、当業者は、本発明の実施形態の技術的解決策の範囲から逸脱せずに、以上の実施形態で説明された技術的解決策を更に修正し得て、また、その技術的特徴の一部又は全部を均等物に置換し得るものである。
第一の態様の第一の可能な実施方式に従う第二の可能な実施方式では、第一のシリコン基板の第一の酸化層上にパターン化エッチストップ層を形成するステップは、
第一のシリコン基板の第一の酸化層上にエッチストップ層を形成するステップと、
エッチストップ層上にパターン化マスクを形成して、エッチングによってパターン化エッチストップ層を得るステップと、を含み、パターン化マスクは、極紫外線（Ｅｘｔｒｅｍｅ ＵｌｔｒａＶｉｏｌｅｔ，ＥＵＶ）リソグラフィ法を用いて得られるパターン化フォトレジストを含む。
第一の態様の第八又は第九の可能な実施方式に従う第十の可能な実施方式では、デバイス形成領域内にＩＩＩ‐Ｖ族化合物をエピタキシャル成長させて、デバイス構造を形成するステップは、
パターン化酸化層が既に得られている第二のシリコン基板上に第三の酸化層を成長させるステップであって、第三の酸化層が前記デバイス形成領域外に成長する、ステップと、
第三の酸化層が既に成長している第二のシリコン基板のパターン化酸化層上にＩＩＩ‐Ｖ族化合物をエピタキシャル成長させて、デバイス構造を形成するステップと、を含み、エピタキシャル成長させたＩＩＩ‐Ｖ族化合物は、第二のシリコン基板のパターン化酸化層のパターン内において第二のシリコン基板に接続される。
第一の態様の第八から第十の可能な実施方式のうちいずれか一つに従う第十一の可能な実施方式では、ＩＩＩ‐Ｖ族化合物は、リン化アルミニウム（ａｌｕｍｉｎｉｕｍ ｐｈｏｓｐｈｉｄｅ，ＡｌＰ）、リン化ガリウム（ｇａｌｌｉｕｍ ｐｈｏｓｐｈｉｄｅ，ＧａＰ）、リン化インジウム（ｉｎｄｉｕｍ ｐｈｏｓｐｈｉｄｅ，ＩｎＰ）、ヒ化アルミニウム（ａｌｕｍｉｎｉｕｍ ａｒｓｅｎｉｄｅ，ＡｌＡｓ）、ヒ化ガリウム（ｇａｌｌｉｕｍ ａｒｓｅｎｉｄｅ，ＧａＡｓ）、ヒ化インジウム（ｉｎｄｉｕｍ ａｒｓｅｎｉｄｅ，ＩｎＡｓ）、アンチモン化アルミニウム（ａｌｕｍｉｎｉｕｍ ａｎｔｉｍｏｎｉｄｅ，ＡｌＳｂ）、アンチモン化ガリウム（ｇａｌｌｉｕｍ ａｎｔｉｍｏｎｉｄｅ，ＧａＳｂ）、アンチモン化インジウム（ｉｎｄｉｕｍ ａｎｔｉｍｏｎｉｄｅ，ＩｎＳｂ）、窒化アルミニウム（ａｌｕｍｉｎｉｕｍ ｎｉｔｒｉｄｅ，ＡｌＮ）、窒化ガリウム（ｇａｌｌｉｕｍ ｎｉｔｒｉｄｅ，ＧａＮ）、窒化インジウム（ｉｎｄｉｕｍ ｎｉｔｒｉｄｅ，ＩｎＮ）、又は、これらの三元化合物及び四元化合物を含む。
第一の態様の第八から第十一の可能な実施方式のうちいずれか一つに従う第十二の可能な実施方式では、デバイス形成領域内にＩＩＩ‐Ｖ族化合物をエピタキシャル成長させて、デバイス構造を形成するステップは、
分子線エピタキシ（ｍｏｌｅｃｕｌａｒ ｂｅａｍ ｅｐｉｔａｘｙ，ＭＢＥ）法、化学気相堆積（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ，ＣＶＤ）法、原子層堆積ＡＬＤ法、又はこれらの変形法を用いて、デバイス形成領域内にＩＩＩ‐Ｖ族化合物を成長させて、デバイス構造を形成するステップを含む。
第一の態様の第八から第十二の可能な実施方式のうちいずれか一つに従う第十三の可能な実施方式では、本方法は、
デバイス構造が既に形成されているパターン化ＳＯＩ基板に対してアニーリング処理を行い、デバイス形成領域内におけるＩＩＩ‐Ｖ族化合物のエピタキシャル・ラテラル・オーバーグロースＥＬＯによって生じる欠陥を減らすステップを更に含む。
以下、本実施形態又は従来技術を説明するのに必要な添付図面について簡単に説明する。
以下、本発明の実施形態の添付図面を参照して、本発明の実施形態の技術的解決策を説明する。
［実施形態１］
図１は、本発明の実施形態１に係るＳＯＩ基板製造方法のフローチャートである。本実施形態の方法は、半導体デバイス構造の製造の場合に適用可能である。本実施形態の方法は以下のステップを含む。
Ｓ１２０：パターン化エッチストップ層を有する第一のシリコン基板の表面を第二のシリコン基板のシリコン表面と結合させて、第一のシリコン基板の一部を剥離させて、パターン化ＳＯＩ基板を形成するステップ
任意で、本実施形態のＳ２２０は、第一のシリコン基板１１０の第一の酸化層１２１上にエッチストップ層１３０を形成するステップと、エッチストップ層１３０上にパターン化マスクを形成するステップと、エッチング法を用いてパターン化エッチストップ層１３０を得るステップと、を含み得る。パターン化マスクは、極紫外線（ＥＵＶ）リソグラフィ（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ，略してＥＵＶ）法を用いて得られるパターン化フォトレジストを含み、フィーチャサイズが２０ｎｍ未満であるパターンをＥＵＶフォトリソグラフィ法を用いて生成され得る。
図７Ａを参照すると、これまでの実施形態に基づき本実施形態で提供される方法に従って、パターン化ＳＯＩ基板３００をヘテロエピタキシャル成長させて、光電デバイスを製造するのに適用可能な構造を得る。通常は、多数の独立したデバイスが互いに分離されてこのウェーハ上に製造される。従って、まずは、製造されるデバイスのパターンに従ったデバイス形成領域４００をパターン化ＳＯＩ基板３００に設け、製造される光電デバイスをデバイス形成領域４００を基板として用いて製造し、パターン化ＳＯＩ基板３００のデバイス形成領域４００外の部分は、デバイスを分離するのに用いられ、つまり、デバイス分離領域４１０である。パターン化ＳＯＩ基板３００をフォトリソグラフィ法を用いてパターン化マスクで処理して、デバイス形成領域４００をパターン化マスクの窓部分、つまり、フォトレジスト１６０によって覆われていない部分内に形成する。
本実施形態のＩＩＩ‐Ｖ族化合物として、例えば、ＡｌＰ、ＧａＰ、ＩｎＰ、ＡｌＡｓ、ＧａＡｓ、ＩｎＡｓ、ＡｌＳｂ、ＧａＳｂ、ＩｎＳｂ、ＡｌＮ、ＧａＮ、ＩｎＮ、これらの三元化合物及び四元化合物が挙げられる点に留意されたい。デバイス形成領域４００内にＩＩＩ‐Ｖ族化合物をエピタキシャル成長させる方法として、例えば、分子線エピタキシ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ，ＭＢＥ）法、化学気相堆積（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ，ＣＶＤ）法、原子層堆積（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ，ＡＬＤ）法、又はこれらの変形法が挙げられる。例えば、ＣＶＤの変形法として、有機金属化学気相堆積（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ，ＭＯＣＶＤ）、プラズマ増強化学気相堆積（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ，ＰＥＣＶＤ）、低圧化学気相堆積（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ，ＬＰＣＶＤ）、超高真空化学気相堆積（Ｕｌｔｒａ Ｈｉｇｈ Ｖａｃｕｕｍ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ，ＵＨＶＣＶＤ）、減圧化学気相堆積（Ｒｅｄｕｃｅｄ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ，ＲＰＣＶＤ）が挙げられる。
本実施形態で提供される方法によると、パターン化エッチストップ層を第一のシリコン基板の酸化層内に形成して、パターン化エッチストップ層を有する第一のシリコン基板の表面を第二のシリコン基板の表面と結合させて、第一のシリコン基板の一部を剥離させて、パターン化ＳＯＩ基板を形成し、更に、第二のシリコン基板上に小型パターンを有する酸化層を、パターン化エッチストップ層のエッチストップ機能によってパターン化ＳＯＩ基板上のデバイス形成領域内に形成し、貫通転位を有さないヘテロエピタキシャル層を、第二のシリコン基板上のパターン化酸化層を用いてデバイス形成領域内に成長させることができるが、これは、ヘテロエピタキシャル層をＳＯＩ基板のシリコン層上に成長させる際に、シリコン層とヘテロエピタキシャル層との間に生じる格子不整合及び熱的不整合によって多量の貫通転位が生じるという従来技術の問題を解決し、光電デバイスの使用性能及び信頼性を改善する。更に、本実施形態で提供される方法によると、貫通転位を有さないヘテロエピタキシャル層を、デバイス形成領域内でフォトリソグラフィを一回行うだけで成長させることができ、ＣＭＯＳ技術との相性を改善する。
更に、本実施形態では、デバイス構造１７０が既に形成されているパターン化ＳＯＩ基板３００に対してアニーリングプロセスを更に行い得て、デバイス形成領域４００内のＩＩＩ‐Ｖ族化合物のエピタキシャル・ラテラル・オーバーグロース（Ｅｐｉｔａｘｉａｌ Ｌａｔｅｒａｌ Ｏｖｅｒｇｒｏｗｔｈ，略してＥＬＯ）プロセスにおいて生じる欠陥を減らす。
本実施形態では、貫通転位を有さないヘテロエピタキシャル層をパターン化ＳＯＩ基板３００のデバイス形成領域４００内に形成するので、光電デバイス構造をデバイス形成領域４００内、つまりはデバイス構造１７０上に形成することができ、光電デバイス構造は一般的に多層構造を有する。

Claims (16)

  1. ＳＯＩ基板製造方法であって、
    第一のシリコン基板の酸化層内にパターン化エッチストップ層を形成するステップと、
    前記パターン化エッチストップ層を有する前記第一のシリコン基板の表面を第二のシリコン基板の表面と結合させて、前記第一のシリコン基板の一部を剥離させて、パターン化シリコン・オン・インシュレータＳＯＩ基板を形成するステップと、を備える方法。
  2. 前記第一のシリコン基板の酸化層内にパターン化エッチストップ層を形成するステップが、
    前記第一のシリコン基板上に第一の酸化層を形成するステップと、
    前記第一のシリコン基板の前記第一の酸化層上に前記パターン化エッチストップ層を形成するステップと、を備える、請求項１に記載の方法。
  3. 前記第一のシリコン基板の前記第一の酸化層上に前記パターン化エッチストップ層を形成するステップが、
    前記第一のシリコン基板の前記第一の酸化層上にエッチストップ層を形成するステップと、
    前記エッチストップ層上にパターン化マスクを形成し、エッチングによって前記パターン化エッチストップ層を得るステップと、を備え、前記パターン化マスクが、極紫外線リソグラフィＥＵＶ法を用いて得られるパターン化フォトレジストを備える、請求項２に記載の方法。
  4. 前記第一のシリコン基板の前記第一の酸化層上に前記パターン化エッチストップ層を形成するステップが、
    前記第一のシリコン基板の前記第一の酸化層上にエッチストップ層を形成するステップと、
    前記エッチストップ層上にパターン化マスクを形成し、エッチングによって前記パターン化エッチストップ層を得るステップと、を備え、前記パターン化マスクが多孔質アルミナフィルムを備える、請求項２に記載の方法。
  5. 前記第一のシリコン基板の前記第一の酸化物層上に前記パターン化エッチストップ層を形成するステップの後に、
    前記パターン化エッチストップ層上に第二の酸化層を成長させ、前記第二の酸化層に対して平坦化処理及び化学的表面処理を行うステップを更に備える請求項２から４のいずれか一項に記載の方法。
  6. 前記第一のシリコン基板の前記第一の酸化物層上に前記パターン化エッチストップ層を形成するステップの前に、
    前記第一のシリコン基板に対してイオン注入を行い、前記第一のシリコン基板のシリコン層内に欠陥層を形成するステップを更に備え、前記第一のシリコン基板の一部を剥離させることが、前記第一のシリコン基板内の前記欠陥層と、前記欠陥層上のシリコン層とを剥離させることを備え、
    前記パターン化エッチストップ層を有する前記第一のシリコン基板の表面を第二のシリコン基板のシリコン表面と結合させて、前記第一のシリコン基板の一部を剥離させて、パターン化シリコン・オン・インシュレータＳＯＩ基板を形成するステップの後に、
    低温アニーリング処理を行い、前記第一のシリコン基板及び前記第二のシリコン基板の隣接した表面を強固に結合させるステップと、
    前記パターン化ＳＯＩ基板に対して表面研磨処理を行うステップと、を更に備える請求項２から５のいずれか一項に記載の方法。
  7. 前記パターン化エッチストップ層の物質が、前記酸化層に対してエッチング選択性を有する物質である、請求項１から６のいずれか一項に記載の方法。
  8. 前記パターン化エッチストップ層のパターンサイズが２０ｎｍ未満であり、前記パターン化エッチストップ層の厚さが５０ｎｍ未満である、請求項１から７のいずれか一項に記載の方法。
  9. 前記パターン化ＳＯＩ基板上にパターン化マスクを形成して、デバイス形成領域を露出させるステップと、
    前記パターン化ＳＯＩ基板上の前記デバイス形成領域をエッチングして、前記第二のシリコン基板上にパターン化酸化層を得るステップと、
    前記デバイス形成領域内にＩＩＩ‐Ｖ族化合物をエピタキシャル成長させて、デバイス構造を形成するステップと、を更に備える請求項１から８のいずれか一項に記載の方法。
  10. 前記パターン化ＳＯＩ基板上の前記デバイス形成領域をエッチングして、前記第二のシリコン基板上にパターン化酸化層を得るステップが、
    前記パターン化ＳＯＩ基板上の前記デバイス形成領域内の前記第一のシリコン基板のシリコン層と、前記第一の酸化層と、前記第二の酸化層の一部とをエッチングして、前記第二のシリコン基板上の前記パターン化酸化層及び前記パターン化エッチストップ層を得るステップであって、前記パターン化酸化層が前記パターン化エッチストップ層の下に存在する、ステップと、
    前記パターン化ＳＯＩ基板上の前記デバイス形成領域内の前記パターン化エッチストップ層を除去して、前記第二のシリコン基板上に前記パターン化酸化層を得るステップと、を備える、請求項９に記載の方法。
  11. 前記デバイス形成領域内にＩＩＩ‐Ｖ族化合物をエピタキシャル成長させて、デバイス基板を形成するステップが、
    前記パターン化酸化層が既に得られている前記第二のシリコン基板上に第三の酸化層を成長させるステップであって、前記第三の酸化層が前記デバイス形成領域外に成長する、ステップと、
    前記第三の酸化層が既に成長している前記第二のシリコン基板の前記パターン化酸化層上に前記ＩＩＩ‐Ｖ族化合物をエピタキシャル成長させて、前記デバイス構造を形成するステップと、を備え、エピタキシャル成長させた前記ＩＩＩ‐Ｖ族化合物が前記第二のシリコン基板の前記パターン化酸化層のパターン内において前記第二のシリコン基板に接続される、請求項９又は１０に記載の方法。
  12. 前記ＩＩＩ‐Ｖ族化合物が、リン化アルミニウムＡｌＰ、リン化ガリウムＧａＰ、リン化インジウムＩｎＰ、ヒ化アルミニウムＡｌＡｓ、ヒ化ガリウムＧａＡｓ、ヒ化インジウムＩｎＡｓ、アンチモン化アルミニウムＡｌＳｂ、アンチモン化ガリウムＧａＳｂ、アンチモン化インジウムＩｎＳｂ、窒化アルミニウムＡｌＮ、窒化ガリウムＧａＮ、窒化インジウムＩｎＮ、又は、これらの三元化合物及び四元化合物を備える、請求項９から１１のいずれか一項に記載の方法。
  13. 前記デバイス形成領域内にＩＩＩ‐Ｖ族化合物をエピタキシャル成長させて、デバイス基板を形成するステップが、
    分子線エピタキシＭＢＥ法、化学気相堆積ＣＶＤ法、原子層堆積ＡＬＤ法、又はこれらの変形法を用いて、前記デバイス形成領域内に前記ＩＩＩ‐Ｖ族化合物を成長させて、前記デバイス基板を形成するステップを備える、請求項９から１２のいずれか一項に記載の方法。
  14. 前記デバイス基板が既に形成されている前記パターン化ＳＯＩ基板に対してアニーリング処理を行い、前記デバイス形成領域内における前記ＩＩＩ‐Ｖ族化合物のエピタキシャル・ラテラル・オーバーグロースＥＬＯによって生じる欠陥を減らすステップを更に備える請求項９から１３のいずれか一項に記載の方法。
  15. 前記デバイス構造内に光電デバイス構造を形成するステップを更に備え、前記光電デバイス構造が多層構造を有する、請求項９から１４のいずれか一項に記載の方法。
  16. 請求項１から１５のいずれか一項に記載の方法を用いて製造されたＳＯＩ基板。
JP2016547879A 2014-01-22 2014-01-22 シリコン・オン・インシュレータ（ｓｏｉ）基板製造方法及びｓｏｉ基板 Active JP6264675B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2014/071108 WO2015109456A1 (zh) 2014-01-22 2014-01-22 Soi衬底制备方法和soi衬底

Publications (2)

Publication Number Publication Date
JP2017510060A true JP2017510060A (ja) 2017-04-06
JP6264675B2 JP6264675B2 (ja) 2018-01-24

Family

ID=53680571

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016547879A Active JP6264675B2 (ja) 2014-01-22 2014-01-22 シリコン・オン・インシュレータ（ｓｏｉ）基板製造方法及びｓｏｉ基板

Country Status (6)

Country Link
US (1) US10804137B2 (ja)
EP (1) EP3089205B1 (ja)
JP (1) JP6264675B2 (ja)
CN (1) CN105340074B (ja)
RU (1) RU2639612C1 (ja)
WO (1) WO2015109456A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105392093B (zh) * 2015-12-03 2018-09-11 瑞声声学科技(深圳)有限公司 麦克风芯片的制造方法
CN105392089A (zh) * 2015-12-03 2016-03-09 瑞声声学科技(深圳)有限公司 复合层结构及其制造方法
US10304749B2 (en) * 2017-06-20 2019-05-28 Intel Corporation Method and apparatus for improved etch stop layer or hard mask layer of a memory device
KR102374206B1 (ko) 2017-12-05 2022-03-14 삼성전자주식회사 반도체 장치 제조 방법
CN113512697A (zh) * 2020-04-10 2021-10-19 中国科学技术大学 一种高精度硅基掩模版及其加工方法
CN111880124B (zh) * 2020-07-10 2021-11-19 中国科学院上海微系统与信息技术研究所 一种高频可调节磁场探测器的制备方法
RU2745297C1 (ru) * 2020-08-05 2021-03-23 Обществом с ограниченной ответственностью "Маппер" Устройство для ручного выравнивания кремниевых пластин перед их временным сращиванием
US20240194670A1 (en) * 2022-12-09 2024-06-13 International Business Machines Corporation Asymmetrically bonded integrated circuit devices

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0484418A (ja) * 1990-07-27 1992-03-17 Nec Corp 異種基板上への３―ｖ族化合物半導体のヘテロエピタキシャル成長法
JPH11111839A (ja) * 1997-10-01 1999-04-23 Denso Corp 半導体基板およびその製造方法
JP2000030996A (ja) * 1998-07-07 2000-01-28 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
US6191007B1 (en) * 1997-04-28 2001-02-20 Denso Corporation Method for manufacturing a semiconductor substrate
US20030048395A1 (en) * 2001-08-27 2003-03-13 Seiko Epson Corporation Electric optical apparatus and manufacturing method of the same, projection display, and electronic instrument
US20120028444A1 (en) * 2010-07-29 2012-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. Defect-free hetero-epitaxy of lattice mismatched semiconductors

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5935762A (en) * 1997-10-14 1999-08-10 Industrial Technology Research Institute Two-layered TSI process for dual damascene patterning
KR100318467B1 (ko) * 1998-06-30 2002-02-19 박종섭 본딩형실리콘이중막웨이퍼제조방법
US6881645B2 (en) * 2000-08-17 2005-04-19 Samsung Electronics Co., Ltd. Method of preventing semiconductor layers from bending and semiconductor device formed thereby
CN1315155C (zh) * 2004-03-19 2007-05-09 中国科学院上海微系统与信息技术研究所 一种绝缘层上硅结构的制备方法
US7138309B2 (en) * 2005-01-19 2006-11-21 Sharp Laboratories Of America, Inc. Integration of biaxial tensile strained NMOS and uniaxial compressive strained PMOS on the same wafer
US8324660B2 (en) * 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
KR100705225B1 (ko) 2005-12-15 2007-04-06 엘지전자 주식회사 수직형 발광소자의 제조방법
TWI334164B (en) * 2006-06-07 2010-12-01 Ind Tech Res Inst Method of manufacturing nitride semiconductor substrate and composite material substrate
FR2906078B1 (fr) * 2006-09-19 2009-02-13 Commissariat Energie Atomique Procede de fabrication d'une structure micro-technologique mixte et une structure ainsi obtenue
KR20080093624A (ko) * 2007-04-17 2008-10-22 삼성전자주식회사 반도체 소자용 다층 유전막 및 그 제조 방법
US7795132B2 (en) * 2007-07-31 2010-09-14 Molecular Imprints, Inc. Self-aligned cross-point memory fabrication
CN100592533C (zh) * 2007-10-15 2010-02-24 天钰科技股份有限公司 横向扩散金属氧化物晶体管
US7883956B2 (en) * 2008-02-15 2011-02-08 International Business Machines Corporation Method of forming coplanar active and isolation regions and structures thereof
RU2368034C1 (ru) * 2008-05-13 2009-09-20 Институт физики полупроводников Сибирского отделения Российской академии наук Способ изготовления структуры кремний на изоляторе
US8088672B2 (en) * 2008-06-20 2012-01-03 Tien-Hsi Lee Producing a transferred layer by implanting ions through a sacrificial layer and an etching stop layer
CN100585805C (zh) * 2008-10-10 2010-01-27 上海新傲科技有限公司 绝缘体上的硅衬底的制备方法
US7767546B1 (en) * 2009-01-12 2010-08-03 International Business Machines Corporation Low cost fabrication of double box back gate silicon-on-insulator wafers with built-in shallow trench isolation in back gate layer
US7994550B2 (en) * 2009-05-22 2011-08-09 Raytheon Company Semiconductor structures having both elemental and compound semiconductor devices on a common substrate
DE102009051520B4 (de) * 2009-10-31 2016-11-03 X-Fab Semiconductor Foundries Ag Verfahren zur Herstellung von Siliziumhalbleiterscheiben mit Schichtstrukturen zur Integration von III-V Halbleiterbauelementen
US20120168823A1 (en) * 2010-12-31 2012-07-05 Zhijiong Luo Semiconductor device and method for manufacturing the same
CN102332423B (zh) * 2011-05-25 2013-11-06 湖南红太阳光电科技有限公司 一种减少埋层空洞型soi晶片化学机械研磨破裂的工艺
RU2497231C1 (ru) * 2012-04-19 2013-10-27 Федеральное государственное бюджетное учреждение науки Институт физики полупроводников им. А.В. Ржанова Сибирского отделения Российской академии наук (ИФП СО РАН) Способ изготовления структуры кремний-на-изоляторе
KR102284657B1 (ko) * 2015-01-05 2021-08-02 삼성전자 주식회사 포토 다이오드 및 이를 포함하는 광통신 시스템

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0484418A (ja) * 1990-07-27 1992-03-17 Nec Corp 異種基板上への３―ｖ族化合物半導体のヘテロエピタキシャル成長法
US6191007B1 (en) * 1997-04-28 2001-02-20 Denso Corporation Method for manufacturing a semiconductor substrate
JPH11111839A (ja) * 1997-10-01 1999-04-23 Denso Corp 半導体基板およびその製造方法
JP2000030996A (ja) * 1998-07-07 2000-01-28 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
US6245645B1 (en) * 1998-07-07 2001-06-12 Shin-Etsu Handotai Co., Ltd. Method of fabricating an SOI wafer
US20030048395A1 (en) * 2001-08-27 2003-03-13 Seiko Epson Corporation Electric optical apparatus and manufacturing method of the same, projection display, and electronic instrument
JP2003152193A (ja) * 2001-08-27 2003-05-23 Seiko Epson Corp 電気光学装置および電気光学装置の製造方法、並びに投射型表示装置、電子機器
US20120028444A1 (en) * 2010-07-29 2012-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. Defect-free hetero-epitaxy of lattice mismatched semiconductors

Also Published As

Publication number Publication date
CN105340074A (zh) 2016-02-17
EP3089205A1 (en) 2016-11-02
CN105340074B (zh) 2019-07-19
EP3089205B1 (en) 2020-03-18
WO2015109456A1 (zh) 2015-07-30
US10804137B2 (en) 2020-10-13
JP6264675B2 (ja) 2018-01-24
US20160329239A1 (en) 2016-11-10
RU2639612C1 (ru) 2017-12-21
EP3089205A4 (en) 2017-01-11

Similar Documents

Publication Publication Date Title
JP6264675B2 (ja) シリコン・オン・インシュレータ（ｓｏｉ）基板製造方法及びｓｏｉ基板
CN101300663B (zh) 具有降低了的位错缺陷密度的晶格失配的半导体结构和相关的器件制造方法
KR102110858B1 (ko) 결함 이동 및 격자 불일치된 에피택셜 막
EP2423951B1 (en) Antiphase domain boundary-free III-V compound semiconductor material on semiconductor substrate and method for manufacturing thereof
KR102106348B1 (ko) 선택적 에피텍시 및 컨포멀 에피텍시의 조합에 의한 ｃｍｏｓ용의 패터닝된 실리콘 기판 상의 비실리콘 디바이스 이종층들
CN102790084B (zh) 锗和iii-v混合共平面的soi半导体结构及其制备方法
US9355889B2 (en) Semiconductor-on-insulator device and method of fabricating the same
KR20160111364A (ko) Si 트렌치들 내의 iii-n 디바이스들
CN102790054A (zh) 锗和iii-v混合共平面的半导体结构及其制备方法
US10204781B1 (en) Methods for bottom up fin structure formation
CN102593037B (zh) 半导体结构及其制作方法
CN101944538B (zh) 半导体结构及其制造方法
US9917153B2 (en) Method for producing a microelectronic device
CN103280425B (zh) 一种具有隔离层的复合衬底及其制造方法
TW201729355A (zh) 製造混合式基材的方法
EP2924722A1 (en) Method for manufacturing a semiconductor-on-insulator device
CN105745737B (zh) 平面异质器件
KR101566224B1 (ko) Ge 및/또는 III-V족 화합물 반도체를 이용한 반도체 소자 및 그 제조방법
US11088244B2 (en) Devices having substrates with selective airgap regions
CN103855005B (zh) 双应力异质soi半导体结构及其制造方法
Huangfu et al. Monolithic integration of III–V devices with silicon photonics on a modified SOI platform
CN102543746A (zh) 半导体器件及其制作方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160901

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160901

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170808

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171207

R150 Certificate of patent or registration of utility model

Ref document number: 6264675

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250