JP2017526224A

JP2017526224A - しきい値ベースの信号コーディングのための非同期パルス変調

Info

Publication number: JP2017526224A
Application number: JP2016574409A
Authority: JP
Inventors: ヨン、ユン・チュル
Original assignee: Qualcomm Inc
Current assignee: Qualcomm Inc
Priority date: 2014-06-23
Filing date: 2015-05-19
Publication date: 2017-09-07
Also published as: CN106663220A; KR20170021258A; WO2015199844A1; BR112016030050A2; US20150372805A1; EP3158697A1; TW201618509A

Abstract

信号処理の方法は、入力信号を１つまたは複数の正しきい値および１つまたは複数の負しきい値と比較することを含む。本方法は、入力信号と（１つまたは複数の）正しきい値および（１つまたは複数の）負しきい値との比較に基づいて出力信号を生成することをも含む。本方法は、再構成された信号を作成するために出力信号を減衰再構成フィルタにフィードバックすることと、再構成された信号を入力信号と合成することとをさらに含む。

Description

関連出願の相互参照
[0001]本出願は、その開示全体が参照により本明細書に明確に組み込まれる、２０１４年６月２３日に出願された、「ASYNCHRONOUS PULSE MODULATION FOR THRESHOLD-BASED SIGNAL CODING」と題する米国仮特許出願第６２／０１５，７３９号の利益を主張する。

[0002]本開示のいくつかの態様は、一般に信号処理に関し、より詳細には、しきい値ベースの信号コーディングのための非同期パルス変調方式に関する。

[0003]信号符号化は、電気通信、センサー、信号処理チップおよびネットワーク設計を含む、様々なシステムにおいて採用される。たとえば、信号符号化は、分散型ネットワーク中のノード間の、またはニューラルネットワーク中で相互接続された人工ニューロン（すなわち、ニューロンモデル）間のオーディオおよび視覚プロセッサにおいて採用され得る。ニューラルネットワークは、計算デバイスであるか、または計算デバイスによって実行されるべき方法を表す。人工ニューラルネットワークは、生物学的ニューラルネットワークにおける対応する構造および／または機能を有し得る。しかしながら、人工ニューラルネットワークは、従来の計算技法が煩雑、実行不可能、または不適切であるいくつかの適用例に革新的で有用な計算技法を提供し得る。

[0004]多くのシステムが、データをサンプリングするためにクロックまたはタイミングデバイスを採用する。そのようなシステムは、データがクロックパルスまたはクロック速度に「同期される」ので、「同期」システムと呼ばれることがある。他のシステムはクロックなしに動作し得、そのようなシステムは、データが、周期的にそのようなシステムを通って移動（move）しないので、「非同期」と呼ばれることがある。人工ニューラルネットワークなど、いくつかのネットワークは、観測から機能を推論することができ、それらが非同期方式で設計され得る場合、より計算効率が良いか、またはより低電力のシステムを使用し得る。

[0005]本開示の一態様では、信号処理の方法が提示される。本方法は、入力信号を１つまたは複数の正しきい値および１つまたは複数の負しきい値と比較することを含む。本方法は、入力信号と（１つまたは複数の）正しきい値および（１つまたは複数の）負しきい値との比較に基づいて出力信号を生成することをも含む。本方法は、再構成された信号を作成するために出力信号を減衰再構成フィルタ（decaying reconstruction filter）にフィードバックすることをさらに含む。さらに、本方法は、再構成された信号を入力信号と合成（combine）することを含む。

[0006]本開示の別の態様では、信号処理のための装置が提示される。本装置は、メモリと、メモリに結合された１つまたは複数のプロセッサとを含む。（１つまたは複数の）プロセッサは、入力信号を１つまたは複数の正しきい値および１つまたは複数の負しきい値と比較するように構成される。（１つまたは複数の）プロセッサはまた、入力信号と（１つまたは複数の）正しきい値および（１つまたは複数の）負しきい値との比較に基づいて出力信号を生成するように構成される。（１つまたは複数の）プロセッサは、再構成された信号を作成するために出力信号を減衰再構成フィルタにフィードバックするようにさらに構成される。さらに、（１つまたは複数の）プロセッサは、再構成された信号を入力信号と合成するように構成される。

[0007]本開示のまた別の態様では、信号処理のための装置が提示される。本装置は、入力信号を１つまたは複数の正しきい値および１つまたは複数の負しきい値と比較するための手段を含む。本装置は、入力信号と（１つまたは複数の）正しきい値および（１つまたは複数の）負しきい値との比較に基づいて出力信号を生成するための手段をも含む。本装置は、再構成された信号を作成するために出力信号を減衰再構成フィルタにフィードバックするための手段をさらに含む。さらに、本装置は、再構成された信号を入力信号と合成するための手段を含む。

[0008]本開示のさらに別の態様では、信号処理のためのコンピュータプログラム製品が提示される。本コンピュータプログラム製品は、プログラムコードをその上に符号化した非一時的コンピュータ可読媒体を含む。プログラムコードは、入力信号を１つまたは複数の正しきい値および１つまたは複数の負しきい値と比較するためのプログラムコードを含む。プログラムコードは、入力信号と（１つまたは複数の）正しきい値および（１つまたは複数の）負しきい値との比較に基づいて出力信号を生成するためのプログラムコードをも含む。プログラムコードは、再構成された信号を作成するために出力信号を減衰再構成フィルタにフィードバックするためのプログラムコードをさらに含む。さらに、プログラムコードは、再構成された信号を入力信号と合成するためのプログラムコードを含む。

[0009]本開示の一態様では、信号処理の方法が提示される。本方法は、入力信号を１つまたは複数のしきい値と比較することを含む。本方法は、入力信号と（１つまたは複数の）しきい値との比較に基づいて出力信号を生成することをも含む。本方法は、再構成された信号を作成するために出力信号を減衰再構成フィルタにフィードバックすることをさらに含む。減衰再構成フィルタは単一減衰指数関数以外である。さらに、本方法は、再構成された信号を入力信号と合成することを含む。

[0010]本開示の別の態様では、信号処理のための装置が提示される。本装置は、メモリと、メモリに結合された１つまたは複数のプロセッサとを含む。（１つまたは複数の）プロセッサは、入力信号を１つまたは複数のしきい値と比較するように構成される。（１つまたは複数の）プロセッサはまた、入力信号と（１つまたは複数の）しきい値との比較に基づいて出力信号を生成するように構成される。（１つまたは複数の）プロセッサは、再構成された信号を作成するために出力信号を減衰再構成フィルタにフィードバックするようにさらに構成される。減衰再構成フィルタは単一減衰指数関数以外である。さらに、（１つまたは複数の）プロセッサは、再構成された信号を入力信号と合成するように構成される。

[0011]本開示のまた別の態様では、信号処理のための装置が提示される。本装置は、入力信号を１つまたは複数のしきい値と比較するための手段を含む。本装置は、入力信号と（１つまたは複数の）しきい値との比較に基づいて出力信号を生成するための手段をも含む。本装置は、再構成された信号を作成するために出力信号を減衰再構成フィルタにフィードバックするための手段をさらに含む。減衰再構成フィルタは単一減衰指数関数以外である。さらに、本装置は、再構成された信号を入力信号と合成するための手段を含む。

[0012]本開示のさらに別の態様では、信号処理のためのコンピュータプログラム製品が提示される。本コンピュータプログラム製品は、プログラムコードをその上に符号化した非一時的コンピュータ可読媒体を含む。プログラムコードは、入力信号を１つまたは複数のしきい値と比較するためのプログラムコードを含む。プログラムコードは、入力信号と（１つまたは複数の）しきい値との比較に基づいて出力信号を生成するためのプログラムコードをも含む。プログラムコードは、再構成された信号を作成するために出力信号を減衰再構成フィルタにフィードバックするためのプログラムコードをさらに含む。減衰再構成フィルタは単一減衰指数関数以外である。さらに、プログラムコードは、再構成された信号を入力信号と合成するためのプログラムコードを含む。

[0013]ここでは、以下の発明を実施するための形態がより良く理解され得るように、本開示の特徴および技術的利点についてやや広く概説した。以下で、本開示の追加の特徴および利点について説明する。本開示は、本開示の同じ目的を実行するための他の構造を変更または設計するための基礎として容易に利用され得ることを、当業者は諒解されたい。また、そのような等価な構成は、添付の特許請求の範囲に記載の本開示の教示から逸脱しないことを、当業者は了解されたい。さらなる目的および利点とともに、本開示の編成と動作の方法の両方に関して、本開示を特徴づけると考えられる新規の特徴は、添付の図に関連して以下の説明を検討するとより良く理解されよう。ただし、図の各々は、例示および説明のみの目的で与えたものであり、本開示の限界を定めるものではないことを明確に理解されたい。

[0014]本開示の特徴、特性、および利点は、全体を通じて同様の参照符号が同様のものを指す図面とともに、以下に記載する発明を実施するための形態を読めばより明らかになろう。

[0015]本開示のいくつかの態様による、例示的なネットワークを示す図。 [0016]本開示のいくつかの態様による、ニューロンの例示的なネットワークを示す図。 [0017]本開示のいくつかの態様による、計算ネットワーク（ニューラルシステムまたはニューラルネットワーク）の処理ユニット（ニューロン）の一例を示す図。 [0018]本開示の一態様による、非同期パルス変調器（ＡＰＭ：Asynchronous Pulse Modulator）を示す図。 [0019]本開示の態様による、減衰がない例示的な複数しきい値量子化手法を示すグラフ。 [0020]本開示の一態様による、例示的なＡＰＭを示すブロック図。 [0021]本開示の態様による、上限しきい値量子化器をもつ例示的なＡＰＭの動作を示すグラフを示す図。 [0022]本開示の態様による、例示的なＡＰＭを示すブロック図。 [0023]本開示の態様による、下限しきい値量子化器をもつ例示的なＡＰＭの動作を示すグラフを示す図。 [0024]本開示の態様による、例示的なＡＰＭを示すブロック図。 [0025]本開示の態様による、両側量子化器をもつ例示的なＡＰＭの動作を示すグラフを示す図。 [0026]本開示の態様による、簡略化されたＡＰＭを示すブロック図。 [0027]本開示の態様による、リセット機構を含む例示的なＡＰＭを示すブロック図。 [0028]本開示の一態様による、信号符号化のための方法を示す流れ図。本開示の一態様による、信号符号化のための方法を示す流れ図。

[0029]添付の図面に関して以下に記載する発明を実施するための形態は、様々な構成を説明するものであり、本明細書で説明する概念が実施され得る構成のみを表すものではない。発明を実施するための形態は、様々な概念の完全な理解を与えるための具体的な詳細を含む。ただし、これらの概念はこれらの具体的な詳細なしに実施され得ることが当業者には明らかであろう。いくつかの例では、そのような概念を不明瞭にしないように、よく知られている構造および構成要素をブロック図の形式で示す。

[0030]これらの教示に基づいて、本開示の範囲は、本開示の他の態様とは無関係に実装されるにせよ、本開示の他の態様と組み合わせて実装されるにせよ、本開示のいかなる態様をもカバーするものであることを、当業者なら諒解されたい。たとえば、記載する態様をいくつ使用しても、本開示は実装され得、または方法は実施され得る。さらに、本開示の範囲は、記載する本開示の様々な態様に加えてまたはそれらの態様以外に、他の構造、機能、または構造および機能を使用して実施されるそのような装置または方法をカバーするものとする。開示する本開示のいずれの態様も、請求項の１つまたは複数の要素によって実施され得ることを理解されたい。

[0031]「例示的」という単語は、本明細書では「例、事例、または例示の働きをすること」を意味するために使用する。「例示的」として本明細書で説明するいかなる態様も、必ずしも他の態様よりも好適または有利であると解釈されるべきであるとは限らない。

[0032]本明細書では特定の態様について説明するが、これらの態様の多くの変形および置換は本開示の範囲内に入る。好適な態様のいくつかの利益および利点が説明されるが、本開示の範囲は特定の利益、使用、または目的に限定されるものではない。むしろ、本開示の態様は、様々な技術、システム構成、ネットワーク、およびプロトコルに広く適用可能であるものとし、それらのいくつかを例として、図および好適な態様についての以下の説明において示す。発明を実施するための形態および図面は、本開示を限定するものではなく説明するものにすぎず、本開示の範囲は添付の特許請求の範囲およびそれの均等物によって定義される。
非同期パルス変調
[0033]ニューラルネットワーク、ならびに他のネットワークへの入力データストリームが、事実上連続的であり得る。クロックベースのシステムが、定期的に（周期的に）連続時間信号をサンプリングし、それにより、信号の変化がない場合でさえ信号のサンプリングが生じ得る。そのような手法は、追加の電力を使用するか、またはそのようなシステムの全体的な速度を制限し得る。

[0034]本開示の態様は、非同期パルス変調を用いた信号処理を対象とする。いくつかの態様では、信号処理は、クロック信号を使用せずに行われ得る。

[0035]図１に、本開示のいくつかの態様による、例示的なネットワークを示す。

[0036]コンピュータ、セルラー電話、ネットワークなどを含む、通信システムでは、符号化は、入力信号またはシーケンスを送信または記憶のための異なるフォーマットに入れる（place）プロセスである。たとえば、システム１０は、エンコーダ１４を通して入力１２（たとえば、ｘ（ｔ））を処理し得る。入力１２は、アナログ信号、デジタル信号、位相変調信号またはパルス変調信号（a phase or pulse modulated signal）、あるいは他のタイプの信号であり得る。一例として、アナログオーディオ信号が、アナログデジタル変換器を通してデジタル信号に符号化され得る。エンコーダ１４からの出力１６は、ワイヤレスであるか、あるいはワイヤ、光ファイバー、または他の伝送媒体を介し得る、チャネル１８を通して送信される。

[0037]次いで、チャネル１８の出力２０は、デコーダ２２に与えられ得、デコーダ２２は、出力２０を変換して元の（original）入力１２に戻す。デコーダ２２は、入力１２の再生（reproduction）である出力２４を有する。エンコーダ１４の精度、チャネル１８の損失または雑音、およびエンコーダ１４とのデコーダ２２の一致に応じて、出力２４は入力１２とは異なり得る。たとえば、チャネル１８が雑音の多い場合、出力２４は入力１２の正確な再生でないことがある。

[0038]多くの異なる符号化／復号方式が使用され得る。エンコーダ１４とデコーダ２２とによって、直交パルスシフトキーイング（ＱＰＳＫ）コード、差動信号、擬似ランダム（ＰＮ）コーディング、時分割、および他の信号符号化方式が採用され得る。データ通信では、２進数字（ビット）が高論理状態と低論理状態との間の遷移を表す、マンチェスタ符号化が使用され得る。

[0039]本開示は、連続時間信号をイベントに符号化し、および／またはイベントを復号して連続時間信号の推定値に戻すためにパルス変調を採用する非同期システムを実装または実現する問題に対処する。本開示は、一態様では、クロックオプションおよび効率的な信号符号化のための非同期パルス変調（ＡＰＭ）設計について説明する。クロックフリー設計が連続時間で動作する。クロックが存在するか、または利用可能である設計が、離散時間で動作し得る。

[0040]本開示の態様による設計が、一般化されたフレームワークにおける新しいエンコーダの実現を可能にする。たとえば、正単極性、負単極性、双極性および多値シグナリング、減衰再構成（デルタ）フィルタ、信号整形のための前置（シグマ）フィルタ、ならびにデコーダにおいてアンチエイリアシングフィルタのみが使用される簡略化された設計がすべて、本開示内で可能である。

[0041]本開示は、チャネル上での連続時間信号のより効率的な符号化を提供する。たとえば、雑音または信号減衰のない理想的なチャネルでは、連続時間信号は直接送信され得る（ニューロンにおけるギャップジャンクションに似ていることがある）。しかしながら、実際には、この直接手法の忠実度は、非理想性に左右される所与のチャネルを経験し、受信信号はひずみ得る。
例示的なニューラルシステム、トレーニングおよび動作
[0042]図２に、本開示のいくつかの態様による、複数のレベルのニューロンをもつ例示的な人工ニューラルシステム２００を示す。図１に示されているシステム１０のタイプが、「レベル」または「ティア」で構成された、いくつかの入力と、いくつかのチャネルと、いくつかの出力とを有するニューラルシステムであり得る。ニューラルシステム２００は、ニューロンのあるレベル２０２がシナプス結合のネットワーク２０４（すなわち、フィードフォワード結合）を通してニューロンの別のレベル２０６に結合され得る。簡単のために、図２には２つのレベルのニューロンのみが示されているが、ニューラルシステムには、より少ないまたはより多くのレベルのニューロンが存在し得る。ニューロンのうちのいくつかは、ラテラル結合を通して同じ層の他のニューロンに結合し得ることに留意されたい。さらに、ニューロンのうちのいくつかは、フィードバック結合を通して前の層のニューロンに結合し得る。

[0043]図２に示されているように、レベル２０２における各ニューロンは、前のレベル（図２に図示せず）のニューロンによって生成され得る入力信号２０８を受信し得る。入力信号２０８は、レベル２０２のニューロンの入力電流を表し得る。この電流は、膜電位を充電するために、ニューロン膜に蓄積され得る。膜電位がそれのしきい値に達すると、ニューロンは、発火し、ニューロンの次のレベル（たとえば、レベル２０６）に転送されるべき出力スパイクを生成し得る。いくつかのモデリング手法では、ニューロンは、ニューロンの次のレベルに信号を連続的に転送し得る。この信号は、一般に膜電位の関数である。そのような挙動は、以下で説明する実装形態などのアナログおよびデジタル実装形態を含む、ハードウェアおよび／またはソフトウェアでエミュレートまたはシミュレートされ得る。

[0044]生物学的ニューロンでは、ニューロンが発火するときに生成される出力スパイクは、活動電位と呼ばれる。この電気信号は、ほぼ１００ｍＶの振幅と約１ｍｓの持続時間とを有する比較的急速な、過渡、神経インパルスである。一連の結合されたニューロンを有するニューラルシステムの特定の実施形態（たとえば、図２におけるあるレベルのニューロンから別のレベルのニューロンへのスパイクの転送）では、あらゆる活動電位が基本的に同じ振幅と持続時間とを有し、したがって、信号における情報は、振幅によってではなく、スパイクの周波数および数、またはスパイクの時間によってのみ表され得る。活動電位によって搬送される情報は、スパイク、スパイクしたニューロン、および１つまたは複数の他のスパイクに対するスパイクの時間によって決定され得る。以下で説明するように、スパイクの重要性は、ニューロン間の結合に適用される荷重によって決定され得る。

[0045]図２に示されていように、あるレベルのニューロンから別のレベルのニューロンへのスパイクの転送は、シナプス結合のネットワーク（または単に「シナプス」）２０４によって達成され得る。シナプス２０４に対して、レベル２０２のニューロンがシナプス前ニューロンと見なされ得、レベル２０６のニューロンがシナプス後ニューロンと見なされ得る。シナプス２０４は、レベル２０２のニューロンから出力信号（すなわち、スパイク）を受信し、調整可能なシナプス荷重

、．．．、

に従ってそれらの信号をスケーリングし得、ここで、Ｐは、レベル２０２のニューロンとレベル２０６のニューロンとの間のシナプス結合の総数であり、「ｉ」はニューロンレベルのインジケータである。図２の例では、ｉはニューロンレベル２０２を表し、ｉ＋１はニューロンレベル２０６を表す。さらに、スケーリングされた信号は、レベル２０６における各ニューロンの入力信号として合成され得る。レベル２０６におけるあらゆるニューロンは、対応する合成された入力信号に基づいて、出力スパイク２１０を生成し得る。出力スパイク２１０は、シナプス結合の別のネットワークを使用して、別のレベルのニューロンに転送され得る（図１に図示せず）。

[0046]生物学的シナプスは、シナプス後ニューロンにおける興奮性活動または抑制性（過分極）活動のいずれかを調停することができ、ニューロン信号を増幅するように働くこともできる。興奮性信号は、膜電位を脱分極する（すなわち、静止電位に対して膜電位を増加させる）。しきい値を超えて膜電位を脱分極するために十分な興奮性信号がある時間期間内に受信された場合、シナプス後ニューロンに活動電位が生じる。対照的に、抑制性信号は、一般に、膜電位を過分極する（すなわち、低下させる）。抑制性信号は、十分に強い場合、興奮性信号のすべてを相殺し、膜電位がしきい値に達するのを防止することができる。シナプス興奮を相殺することに加えて、シナプス抑制は、自発的活性ニューロン（spontaneously active neurons）に対して強力な制御を加えることができる。自発的活性ニューロンは、たとえば、それのダイナミクスまたはフィードバックによるさらなる入力なしにスパイクするニューロンを指す。これらのニューロンにおける活動電位の自発的生成を抑圧することによって、シナプス抑制は、一般にスカルプチャリング（sculpturing）と呼ばれる、ニューロンの発火のパターンを整形することができる。様々なシナプス１０４は、望まれる挙動に応じて、興奮性シナプスまたは抑制性シナプスの任意の組合せとして働き得る。

[0047]ニューラルシステム２００は、汎用プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）または他のプログラマブル論理デバイス（ＰＬＤ）、個別ゲートまたはトランジスタ論理、個別ハードウェア構成要素、プロセッサによって実行されるソフトウェアモジュール、あるいはそれらの任意の組合せによってエミュレートされ得る。ニューラルシステム２００は、画像およびパターン認識、機械学習、モータ制御など、広い範囲の適用例において利用され得る。ニューラルシステム２００における各ニューロンは、ニューロン回路として実装され得る。出力スパイクを開始するしきい値まで充電されるニューロン膜は、たとえば、そこを通って流れる電流を積分するキャパシタとして実装され得る。

[0048]一態様では、キャパシタは、ニューロン回路の電流積分デバイスとして除去され得、その代わりにより小さいメモリスタ（memristor）要素が使用され得る。この手法は、ニューロン回路において、ならびにかさばるキャパシタが電流積分器として利用される様々な他の適用例において適用され得る。さらに、シナプス２０４の各々は、メモリスタ要素に基づいて実装され得、ここで、シナプス荷重の変化は、メモリスタ抵抗の変化に関係し得る。ナノメートルの特徴サイズのメモリスタを用いると、ニューロン回路およびシナプスの面積が大幅に低減され得、それにより、大規模なニューラルシステムハードウェア実装形態の実装がより実用的になり得る。

[0049]ニューラルシステム２００をエミュレートするニューラルプロセッサの機能は、ニューロン間の結合の強さを制御し得る、シナプス結合の荷重に依存し得る。シナプス荷重は、電源を切断された後にプロセッサの機能を維持するために、不揮発性メモリに記憶され得る。一態様では、シナプス荷重メモリは、主要なニューラルプロセッサチップとは別個の外部チップ上に実装され得る。シナプス荷重メモリは、交換可能メモリカードとしてニューラルプロセッサチップとは別個にパッケージングされ得る。これは、ニューラルプロセッサに多様な機能を与え得、ここで、特定の機能は、ニューラルプロセッサに現在取り付けられているメモリカードに記憶されたシナプス荷重に基づき得る。

[0050]図３に、本開示のいくつかの態様による、計算ネットワーク（たとえば、ニューラルシステムまたはニューラルネットワーク）の処理ユニット（たとえば、ニューロンまたはニューロン回路）３０２の例示的な図３００を示す。たとえば、ニューロン３０２は、図２からのレベル２０２および２０６のニューロンのいずれかに対応し得る。ニューロン３０２は、ニューラルシステムの外部の信号、または同じニューラルシステムの他のニューロンによって生成された信号、またはその両方であり得る、複数の入力信号３０４₁〜３０４_Nを受信し得る。入力信号は、電流、コンダクタンス、電圧、実数値、および／または複素数値であり得る。入力信号は、固定小数点表現または浮動小数点表現をもつ数値を備え得る。これらの入力信号は、調整可能なシナプス荷重３０６₁〜３０６_N（Ｗ₁〜Ｗ_N）に従って信号をスケーリングするシナプス結合を通してニューロン３０２に伝えられ得、ここで、Ｎはニューロン３０２の入力結合の総数であり得る。

[0051]ニューロン３０２は、スケーリングされた入力信号を合成し、出力信号３０８（すなわち、信号Ｙ）を生成するために、合成された、スケーリングされた入力を使用し得る。出力信号３０８は、電流、コンダクタンス、電圧、実数値および／または複素数値であり得る。出力信号は、固定小数点表現または浮動小数点表現をもつ数値であり得る。出力信号３０８は、次いで、同じニューラルシステムの他のニューロンへの入力信号として、または同じニューロン３０２への入力信号として、またはニューラルシステムの出力として転送され得る。

[0052]処理ユニット（ニューロン）３０２は電気回路によってエミュレートされ得、それの入力および出力結合は、シナプス回路をもつ電気的結合によってエミュレートされ得る。処理ユニット３０２ならびにそれの入力および出力結合はまた、ソフトウェアコードによってエミュレートされ得る。処理ユニット３０２はまた、電気回路によってエミュレートされ得るが、それの入力および出力結合はソフトウェアコードによってエミュレートされ得る。一態様では、計算ネットワーク中の処理ユニット３０２はアナログ電気回路であり得る。別の態様では、処理ユニット３０２はデジタル電気回路であり得る。また別の態様では、処理ユニット３０２は、アナログ構成要素とデジタル構成要素の両方をもつ混合信号電気回路であり得る。計算ネットワークは、上述の形態のいずれかにおける処理ユニットを含み得る。そのような処理ユニットを使用した計算ネットワーク（ニューラルシステムまたはニューラルネットワーク）は、画像およびパターン認識、機械学習、モータ制御など、広い範囲の適用例において利用され得る。

[0053]ニューラルネットワークをトレーニングする過程で、シナプス荷重（たとえば、図２からの荷重

、．．．、

および／または図３からの荷重３０６₁〜３０６_N）は、ランダム値で初期化され、学習則に従って増加または減少され得る。学習則の例としては、限定はしないが、スパイクタイミング依存可塑性（ＳＴＤＰ：spike-timing-dependent plasticity）学習則、へブ則、Ｏｊａ則、Ｂｉｅｎｅｎｓｔｏｃｋ−Ｃｏｐｐｅｒ−Ｍｕｎｒｏ（ＢＣＭ）則などがあることを、当業者は諒解されよう。いくつかの態様では、荷重は、２つの値のうちの１つに安定または収束し得る（すなわち、荷重の双峰分布）。この効果は、各シナプス荷重のためのビット数を低減し、シナプス荷重を記憶するメモリとの間での読取りおよび書込みの速度を増加させ、シナプスメモリの電力および／またはプロセッサ消費量を低減するために、利用され得る。
シナプスタイプ
[0054]ニューラルネットワークのハードウェアおよびソフトウェアモデルでは、シナプス関係機能の処理がシナプスタイプに基づき得る。シナプスタイプは、非塑性シナプス（non-plastic synapse）（荷重および遅延の変化がない）と、可塑性シナプス（荷重が変化し得る）と、構造遅延可塑性シナプス（荷重および遅延が変化し得る）と、完全可塑性シナプス（fully plastic synapse）（荷重、遅延および結合性が変化し得る）と、それの変形（たとえば、遅延は変化し得るが、荷重または結合性の変化はない）とであり得る。複数のタイプの利点は、処理が再分割され得ることである。たとえば、非塑性シナプスは、実行されるべき可塑性機能を使用しない（またはそのような機能が完了するのを待たない）ことがある。同様に、遅延および荷重可塑性は、一緒にまたは別々に、順にまたは並列に動作し得る動作に再分割され得る。異なるタイプのシナプスは、適用される異なる可塑性タイプの各々のための異なるルックアップテーブルまたは式およびパラメータを有し得る。したがって、本方法は、シナプスのタイプのための関連するテーブル、式、またはパラメータにアクセスすることになる。

[0055]スパイクタイミング依存構造可塑性がシナプス可塑性とは無関係に実行され得るという事実のさらなる含意がある。構造可塑性は、荷重の大きさに変化がない場合（たとえば、荷重が最小値または最大値に達したか、あるいはそれが何らかの他の理由により変更されない場合）でも実行され得、ｓ構造可塑性（すなわち、遅延量の変化）は前後スパイク時間差（pre-post spike time difference）の直接関数であり得る。代替的に、構造可塑性は、荷重変化量に応じて、あるいは荷重または荷重変化の限界に関係する条件に基づいて設定され得る。たとえば、荷重変化が生じたとき、または荷重が最大値にあるのではなく、荷重がゼロに達した場合のみ、シナプス遅延が変化し得る。しかしながら、これらのプロセスが並列化され、メモリアクセスの数および重複を低減し得るように、独立した機能を有することが有利であり得る。

[0056]図４に、本開示の一態様による、非同期パルス変調器（ＡＰＭ）を示す。図４は、入力信号ｚ（ｔ）４０４を送信信号ｓ（ｔ）４０６に符号化するためにエンコーダ４０２を採用するＡＰＭ４００を示しており、デコーダ４１２においてチャネル４１０にわたる入力信号４０４の推定値

４０８を再構成する。チャネル４１０は、チャネル雑音およびひずみ（たとえば、マルチパスチャネル、時間変動減衰）が導入され、システム設計に影響を及ぼすことがあるという理解とともに、デコーダ４１２における受信信号４１４ｒ（ｔ）＝ｓ（ｔ）であるように、説明を簡単にするために理想的なチャネルと仮定され得る。

[0057]いくつかの態様では、エンコーダ４０２は、入力信号４０４ｚ（ｔ）を事前整形し、フィルタ処理された信号４１８を生成するための線形時不変（ＬＴＩ：linear time-invariant）前置フィルタ４１６ｇ（ｔ）を含み得る。

[0058]ＬＴＩ前置フィルタ４１６は「シグマ」または積分フィルタと呼ばれることがある。ＬＴＩ前置フィルタ４１６が存在する場合、ＡＰＭ４００は非同期パルスシグマデルタ変調器（ＡＰＳＤＭ：asynchronous pulse sigma-delta modulator）と呼ばれることがある。ＬＴＩ前置フィルタ４１６が不在である場合、ｙ（ｔ）＝ｚ（ｔ）であり、ＡＰＭは非同期パルスデルタ変調器（ＡＰＤＭ：asynchronous pulse delta modulator）と呼ばれることがある。

[0059]エンコーダ４０２は、量子化器４２０と、（パルス生成器であり得る）信号生成器４２２と、再構成フィルタ４２４とをも含む。量子化器４２０と、信号生成器４２２と、再構成フィルタ４２４との組合せは、フィルタ処理された信号４１８ｙ（ｔ）の変化または「デルタ」を符号化する、一般化された非同期パルスデルタ変調器（ＡＰＤＭ）エンコーダと呼ばれることがある。フィルタ処理された信号４１８ｙ（ｔ）は、加算器４２８に供給され、差分信号を生成するために局所再構成信号４２６

だけ減算される。

[0060]差分信号の振幅は、信号４３０を与える（yield）量子化器４２０によって量子化される。

[0061]信号ｅ（ｔ）は連続値であり得るが、いくつかの態様では、それは１つまたは複数の離散値をとり得る。量子化器４２０はまた、いくつかの形態をとることができる。たとえば、後でより詳細に説明するように、量子化器は、１つ、２つまたは複数のしきい値を有することができる。次いで、量子化された差分信号４３０

は、送信信号４０６を生成するために信号生成器４２２を通過する。

ここで、Ｍは、エンコーダによって生成された出力パルスの総数を表し、ｐ（ｔ）は、単位エネルギーをもつ送信パルス形状を表し、Ｔ_mは、

の（上限しきい値に達するかまたはそれを超える）正変化および／または（下限しきい値に達するかまたはそれを超える）負変化のｍ番目の発生に関連付けられた時刻（time instant）であり、ここで、ｍ∈［１，Ｍ］であり、Ｔ₁＜Ｔ₂＜．．．＜Ｔ_Mであり、ａ（ｍ）は、ｍ番目のパルスに関連付けられたスケーリング値またはファクタである。たとえば、ａ（ｍ）は、１あるいは値の任意の正または負のセット（たとえば、±１、±２）を表し得る。

[0062]一態様では、パルスは、インパルス関数δ（ｔ）に似ている大きい帯域幅を有し得る。これらは、Ｂ＞＞１であるｓｉｎｃ（Ｂｔ）のようなパルスと、（Ｂ_m＞＞１およびβのロールファクタをもつ）後で説明する２乗余弦パルスと、Ｔ^(P)＜＜１であり、ｕ_s（ｔ）が単位ステップ関数である薄い矩形パルス

とを含む。

[0063]いくつかの態様では、送信信号４０６は、しきい値がパルスの列に達したとき、時刻シーケンス｛Ｔ₁、Ｔ₂、．．．、Ｔ_M｝の変換と見なされ得る。送信信号４０６はパルス時間変調とも見なされ得、ここで、各時刻は、パルスが生成される時点（instant）を決定する。

[0064]送信信号４０６は、次いで、再構成信号４２６を与えるために（デルタフィルタとも呼ばれる）再構成フィルタ４２４ｈ（ｔ）にフィードバックされ得る。

[0065]連続時間システムでは、クロックは使用されず、シグナリング時刻｛Ｔ_m｜ｍ∈［１，Ｍ］｝は連続値である。一方、クロックを使用し得る離散時間システムでは、信号時刻｛Ｔ_m｜ｍ∈［１，Ｍ］｝は（たとえば、最も近い１ｍｓに）量子化され得る。これはＡＰＭ４００の離散時間バージョンを与える。

[0066]いくつかの態様では、量子化器４２０と信号生成器４２２とは、所望される場合、組み合わせられ得る。さらに、帯域外雑音を除去するために、平滑化フィルタ４３２（たとえば、アンチエイリアシングフィルタ（ＡＡＦ：anti-aliasing filter））が、前置フィルタより前に挿入され得る。平滑化フィルタ４３２は、たとえば、ローパスフィルタ（ＬＰＦ：low-pass filter）またはバンドパスフィルタ（ＢＰＦ：band-pass filter）であり得る。いくつかの態様では、平滑化フィルタ４３２の帯域幅は、ｚ（ｔ）の帯域幅に近づくように設定され得る。

[0067]量子化器４２０は様々な構成で提供され得る。たとえば、量子化器４２０は片側または両側であり得る。片側量子化器は、たとえば、（図６に示されている）上限しきい値量子化器または（図８に示されている）下限しきい値量子化器を含み得る。

[0068]上限しきい値量子化器は、たとえば、０であり得る、最小値をもつ信号を符号化し得る。上限しきい値量子化器は、入力信号の量子化のための単一のしきい値または複数のしきい値を有し得る。

[0069]差分信号は、以下を介して、量子化された差分信号にマッピングされる。

その結果、

であり、ｅ（ｔ）≧Δ／２である場合、

であり、他の場合、

であり、ここで、ａ＞０は、量子化された値を表す。説明を簡単にするために、および限定はしないが、スケーリングファクタａは１に設定され得る。したがって、量子化器４２０は、単極性シグナリングまたはポイントプロセスと呼ばれることもある、（たとえば、スパイキングニューラルネットワークにおけるスパイクと同様に）ａのファクタによってスケーリングされた単一正値パルス列の形態の送信信号を生成し得る。送信信号は、以下によって与えられ得る。

[0070]いくつかの態様では、しきい値の設計は再構成フィルタ設計に影響を及ぼす。一例では、Δ／２のしきい値および後で定義されるｈ（ｔ）∈［０，Δ］が

を生成し得る。別の例では、Δのしきい値およびｈ（ｔ）∈［０，Δ］がｅ（ｔ）∈［０，Δ］を生成し得る。第１の手法は、差分信号のより小さい絶対値を生じる。このコメントは、上限しきい値量子化器にだけでなく、本明細書で説明するすべての量子化器にも適用される。

[0071]時刻｛Ｔ_m｜ｍ＝１、．．．、Ｍ｝は、

がしきい値を上回るかまたはそれに等しい時点に対応する。

[0072]高速正値変化をもつ入力信号を処理するために、複数の正しきい値が導入され得、ここで、ｅ（ｔ）＞＞Δ／２であり、これは、（たとえば、電力リソースの再充電により）エンコーダが送信しないことがあるダウンタイムまたは不応期中にｅ（ｔ）が急速に変化する場合に生じることがある。二重しきい値片側量子化器の一例について以下で説明する。

[0073]差分信号は、以下を介して、量子化された差分信号にマッピングされる。

その結果、

である。この量子化器は、２つの離散値パルス列の形態の送信信号を生じる。これらは、以下の形態の送信信号を生じる。

ここで、ａ（ｍ）∈｛ａ，２ａ｝である。時刻｛Ｔ_m｜ｍ＝１、．．．、Ｍ｝は、

がしきい値を上回る時点に対応する。

[0074]下限しきい値量子化器は、最大値を下回る信号を符号化することを対象とする。説明を簡単にするために、符号化が非正信号のためのものであるように、０の最大値を仮定する。下限しきい値量子化器は、また、入力信号を量子化するための１つまたは複数のしきい値を有し得る。

[0075]差分信号は、以下を介して、量子化された差分信号にマッピングされ得る。

その結果、

であり、ｅ（ｔ）≦−Δ／２である場合、

であり、他の場合、

である。値ａは、量子化された値を表す（たとえば、ａ＝１）。この量子化器は、以下によって与えられ得る単一負値パルス列の形態の送信信号を生じる。

ここで、時刻｛Ｔ_m｜ｍ＝１、．．．、Ｍ｝は、

がしきい値を下回るかまたはそれに等しい時点に対応する。

[0076]上限しきい値しきい値量子化器の場合と同様に、高速負値変化をもつ入力信号を処理するために、複数の下限しきい値しきい値が導入され得、ここで、ｅ（ｔ）＜＜−Δ／２である。

[0077]差分信号は、以下を介して、量子化された差分信号にマッピングされる。

[0078]これは、以下の形態の送信信号を生じる。

ここで、ａ（ｍ）∈｛−ａ，−２ａ｝である。時刻｛Ｔ_m｜ｍ＝１、．．．、Ｍ｝は、

[0079]（たとえば、図１０に示されている）両側量子化器が、最小値または最大値を有しないことがある信号を符号化し得る。両側量子化器は、増加値しきい値と減少値しきい値の両方を有し得る。そのような量子化器は、非有界であり、所望される場合、上限しきい値および／または下限しきい値である、信号の量子化をサポートすることができる。両側単一しきい値ペア量子化器が図１０に示されている。

[0080]差分信号は、以下を介して、量子化された差分信号にマッピングされる。

その結果、

である。この量子化器は、双極性パルス列の形態の送信信号を生じる。

ここで、ａ（ｍ）∈｛−ａ，ａ｝である。時刻｛Ｔ_m｜ｍ＝１、．．．，Ｍ｝は、

が、正値しきい値を上回るかまたはそれに等しいか、あるいは負値しきい値を下回るかまたはそれに等しいかのいずれかである、時点に対応する。

[0081]｜ｅ（ｔ）｜＞＞Δ／２である高速に変化する入力信号を処理するために、複数のしきい値ペアが導入され得る。両側二重しきい値ペア量子化器の一例について以下で説明する。

[0082]差分信号は、以下を介して、量子化された差分信号にマッピングされる。

その結果、

ここで、ａ（ｍ）∈｛−２ａ，−ａ，ａ，２ａ｝である。時刻｛Ｔ_m｜ｍ＝１、．．．、Ｍ｝は、

[0083]量子化器４２０が片側である場合、再構成フィルタ４２４は減衰フィルタであり得る。非減衰再構成フィルタが、上限しきい値量子化器の場合に単調に増加するか、または下限しきい値量子化器の場合に単調に減少するかのいずれかである、再構成信号４２６を生じ得る。量子化器４２０が両側である場合、減衰再構成フィルタ４２４または非減衰再構成フィルタ４２４のいずれかが使用され得る。減衰再構成フィルタ４２４は連続値または離散値を有し得る。

[0084]非減衰再構成フィルタはインパルス応答をとり得る。

ここで、スケーリングファクタ１／ａは、送信（または受信）信号中のファクタａを除去するために適用され得、スケーリングファクタΔは、量子化器によって定義される量に一致する量だけ入力信号を追跡するために使用され得る。いくつかの態様では、Δ＝ａ＝１であり、その結果、ｈ（ｔ）＝μ_s（ｔ）である。

[0085]いくつかの構成では、連続値インパルス応答をもつ任意の減衰フィルタが使用され得る。たとえば、信号（たとえば、入力信号）が０まで次第に弱まるとき、任意の減衰フィルタが使用され得る。いくつかの態様では、再構成フィルタは、入力信号タイプの減衰挙動に基づいて選択され得る。たとえば、高速減衰入力信号の場合、０への高速減衰をもつ再構成フィルタが使用され得る。他の場合、低速減衰をもつ再構成フィルタが使用され得る。高速上昇をもつ信号の場合、高速上昇をもつ再構成フィルタが採用され得る。他の場合、低速上昇をもつ再構成フィルタが使用され得る。

[0086]単純な減衰再構成フィルタは減衰指数関数である。

ここで、τ_dは減衰時定数を表し、ここで、ｕ_s（ｔ）は、ｔ≧０である場合、ｕ_s（ｔ）＝１であり、他の場合、ｕ_s（ｔ）＝０であるような、単位ステップ関数を表す。

[0087]いくつかの態様では、二重指数関数をもつ再構成フィルタが使用され得る。たとえば、急激な上昇ではなく、滑らかな上昇の場合、二重指数フィルタは、以下によって与えられ得る。

ここで、τ_rは上昇時定数を表し、スケーリング係数Ａ_2expは、以下である。

ここで、Ａ_2exp,peakは二重指数関数のピーク振幅を表し（たとえば、Ａ_2exp,peak＝１）、以下である。

[0088]いくつかの態様では、離散値をもつ減衰フィルタが採用され得る。一例では、再構成フィルタは、一様に離間した離散値をもつ線形減衰階段関数の形態を有する。

[0089]再構成フィルタは、非一様に離間した離散値および各離散値のための非一様持続時間をも有し得る。一例では、減衰指数関数の離散値バージョンにたとえられ得るテレスコーピング様式で調整された減少するステップサイズ（１／２のファクタ）をもつ再構成フィルタが使用され得る。

[0090]さらに別の態様では、再構成フィルタは、最初の上昇と後続の減衰とを有し得る。たとえば、再構成フィルタは、最初に上昇し、次いで、二重指数関数の離散値バージョンにたとえられ得る減衰階段関数を有し得る。

[0091]チャネル４１０が理想的である（すなわち、損失または雑音を有しない）場合、デコーダ４１２は、ｒ（ｔ）＝ｓ（ｔ）であるように、受信信号４１４を送信信号４０６と等価と見なす。

[0092]有界信号を符号化するためのＡＰＤＭおよび片側量子化器では、再構成信号（またはフィルタインパルス応答）は、概して、０に向かい得る。場合によっては、信号符号化は可能でないことがある。たとえば、上限しきい値量子化器と単位ステップ関数に設定された再構成フィルタとをもつＡＰＤＭは、時間とともに増加する信号を符号化するにすぎないことがあり、また、時間とともに減少する信号を符号化しないことがある。一方、十分に速く０に向かう応答をもつ再構成フィルタは、減衰する信号をも符号化し得る。

[0093]デコーダ４１２は、（再構成フィルタ４２４と同様の）再構成フィルタと、逆フィルタと、平滑化フィルタ４３２（たとえば、アンチエイリアシングフィルタ（ＡＡＦ））とを含み得、それらは、いくつかの態様では、異なる順序で構成され、および／または組み合せられ得る。

[0094]本開示のＡＰＭ４００では、インパルス応答のための推定された数値解法ではなく、デコーダ４１２のための明示的解法がある。

[0095]図５は、本開示の態様による、単位ステップ関数インパルス応答をもつ再構成フィルタを用いた例示的な複数しきい値量子化手法を示すグラフ５００である。図５を参照すると、変動する入力信号ｙ（ｔ）が、異なる時間インスタンスにおいて様々なしきい値（たとえば、５０２ａ、５０２ｂ、５０２ｃ、および５０２ｄ）を超える。入力信号ｙ（ｔ）がしきい値を超えるとき、超過の時間インスタンス（たとえば、Ｔ_n［１］〜Ｔ_n［６］）において入力信号のサンプリングをトリガするレベル超過イベントが発生する。すなわち、入力信号ｙ（ｔ）は、入力信号が時間Ｔ_n［１］〜Ｔ_n［６］において様々なしきい値を超えるとき、量子化された信号

になる。しきい値超過（threshold crossings）のうちの１つが検出されない場合、量子化された信号は誤っており、誤りは、非減衰再構成フィルタ４２４が、量子化された信号を入力信号に戻さないので、訂正可能でない。

[0096]図６は、本開示の一態様による、例示的なＡＰＭ６００を示すブロック図である。例示的なＡＰＭ６００はエンコーダ６０２とデコーダ６０４とを含み得る。エンコーダ６０２は前置フィルタ６０８（たとえば、シグマフィルタ）と非同期デルタ変調器（ＡＤＭ）６１０とを含む。ＡＤＭ６１０は、上限しきい値量子化器６１２と、パルス生成器６２２と、再構成フィルタ６１６とを含む。

[0097]エンコーダ６０２は入力信号ｚ（ｔ）を受信する。入力信号は、前置フィルタ６０８を介してフィルタ処理され、ＡＤＭ６１０に供給され得る。フィルタ処理された入力信号ｙ（ｔ）は加算器４２８に供給される。加算器は、上限しきい値量子化器６１２に与えられる差分信号ｅ（ｔ）を生成する。図６の例では、上限しきい値量子化器６１２は単一のしきい値で構成される。ただし、上記で説明したように、追加のしきい値も含まれ得る。

[0098]差分信号（ｅ（ｔ））が単一のしきい値レベルを超えるとき、量子化器は、量子化された信号をパルス生成器に供給し、次に、パルス生成器はパルス（ｓ（ｔ））（たとえば、スパイク）を生成する。生成されたパルス（ｓ（ｔ））は、チャネル６０６を介してデコーダ６０４に送信され得る。いくつかの態様では、送信されたパルスは正値変化であり得る。特に、パルスは、イベントベースで（たとえば、差分信号がしきい値レベルに達したときに）送信され、したがって、ＡＰＭは、クロックを使用せずに動作され得る。したがって、ＡＰＭは、有益には、計算複雑さおよび電力消費の低減を与え得る。

[0099]生成されたパルスはまた、再構成された入力信号

を生成する再構成フィルタ６１６（ｈ（ｔ））に与えられる。再構成された入力信号は、今度は、ＡＤＭ６１０へのフィードバックとして供給され、差分信号ｅ（ｔ）を計算するために使用される。

[00100]デコーダ６０４は、再構成フィルタ６１６と、逆フィルタ６１８と、平滑化フィルタ６２０とを含む。平滑化フィルタ６２０は、たとえば、アンチエイリアシングフィルタであり得る。平滑化フィルタ６２０は、入力信号の量子化中に量子化器６１２によって導入される高調波を低減し得る。

[00101]図７に、本開示の態様による、上限しきい値量子化器をもつ例示的なＡＰＭの動作を示すグラフを示す。図７の上グラフ７００では、正弦波入力信号７０２が再構成信号７０４と重畳される。入力信号ｙ（ｔ）は、たとえば、以下によって与えられる正値正弦曲線の形態をとり得る。

[00102]再構成信号

７０４は、たとえば、式（２２）中で与えられたような二重指数再構成フィルタを介して生成され得る。

[00103]中グラフ７１０は、入力信号７０２と再構成信号７０４とに基づいて計算された差分信号ｅ（ｔ）７１２を示している。この例では、上限しきい値量子化器は、線７１４として示されている、単一のしきい値

を含む。差分信号７１２がしきい値７１４に達したとき、量子化された差分信号が生成され、パルス生成器（たとえば、６２２）に与えられる。下グラフ７２０では、パルス生成器によって生成されたパルスが示されている。したがって、差分信号７１２がしきい値に達したとき、パルス生成器は、パルス７２２の形態の対応する送信信号を生成する。

[00104]図８は、本開示の態様による、例示的なＡＰＭ８００を示すブロック図である。ＡＰＭ８００は、図６に示されている要素および構成要素と同様の要素および構成要素を含む。特に、ＡＰＭ８００は下限しきい値量子化器８２０を含む。量子化器８２０は単一のしきい値を含む。もちろん、上記で説明したように、追加のしきい値も使用され得る。

[00105]この例示的なＡＰＭ８００では、量子化器８２０は、負値である送信パルスを生成するために差分信号ｅ（ｔ）の負変化を符号化する。いくつかの態様では、正値送信パルスは、しきい値を負値に設定することによって生成され得、再構成フィルタｈ（ｔ）は、下方から０まで次第に弱まる負値インパルス関数に設定され得る。

[00106]図９に、本開示の態様による、下限しきい値量子化器をもつ例示的なＡＰＭの動作を示すグラフを示す。図９の上グラフ９００では、正弦波入力信号９０２が再構成信号９０４と重畳される。入力信号ｙ（ｔ）は、たとえば、以下によって与えられる負値正弦曲線の形態をとり得る。

[00107]再構成信号

９０４は、たとえば、式（２２）中で与えられた二重指数再構成フィルタなど、二重指数再構成フィルタを介して生成され得る。

[00108]中グラフ９１０は、入力信号９０２と再構成信号９０４とに基づいて計算された差分信号ｅ（ｔ）９１２を示している。この例では、下限しきい値量子化器は、線９１４として示されている、単一のしきい値

を含む。差分信号９１２がしきい値線９１４に達したとき、量子化された差分信号が生成され、パルス生成器（たとえば、６２２）に与えられる。下グラフ９２０では、パルス生成器によって生成されたインパルスの出力列が示されている。したがって、差分信号９１２がしきい値に達したとき、パルス生成器は、パルス９２２の形態の対応する送信信号を生成する。この例では、再構成された信号

（９０４）およびインパルス関数の出力列（たとえば、９２２）は負値であり、それにより、負値入力信号ｙ（ｔ）（９０２）の追跡が可能になる。

[00109]図１０は、本開示の態様による、例示的なＡＰＭ１０００を示すブロック図である。ＡＰＭ１０００は、図６に示されている要素および構成要素と同様の要素および構成要素を含む。図１０の例では、ＡＰＭ１０００は両側量子化器１０２０を含む。両側量子化器では、送信パルスは、双極性送信信号を生じる正値また負値のいずれかであり得る。いくつかの態様では、減衰再構成フィルタの追加の特徴は、（入力信号が正であり、減衰しているときは）上方または（入力信号が負であり、０に向かって減衰しているときは）下方のいずれかから０に向かう減衰を可能にすることができる。したがって、そのようなＡＰＭ１０００の１つの潜在的な適用例は、正値領域と負値領域の両方における超音波信号振幅の指数関数的減衰をもつ超音波適用例におけるものである。

[00110]（単位ステップ関数の代わりに）減衰タイプ再構成フィルタを使用することの追加の利益が、誤検出または消失した送信に関して提供される。これらの場合、デコーダにおける検出誤りの影響は、再構成フィルタ応答の持続時間の間のみ持続する。単位ステップ関数の場合は、誤りは、無期限に（またはシステムのリセットが行われるまで）持続するが、有限持続時間フィルタ応答の場合は、または無限持続時間をもつフィルタ応答であり、ただし、エネルギーの大部分（たとえば９９％）が有限持続時間を有する場合は（減衰指数関数など）、誤りは、有限時間の間効果的に持続する。

[00111]たとえば、入力信号が正領域中にある場合、減衰フィルタと負値送信パルスとの組合せが、再構成された信号の値を０に向かって減少させる。対照的に、非減衰再構成フィルタでは、負信送パルスのみが再構成信号を低下させることが可能であろう。正値送信パルスのみが、再構成された信号を上向きに押す（push）。同様に、入力信号が負領域中にある場合、減衰フィルタと正値送信パルスとの組合せが、再構成された信号の値を０に向かって増加させる。負値送信パルスのみが、再構成された信号を０から離して（away from）下向きに押す。

[00112]図１１に、本開示の態様による、両側量子化器をもつ例示的なＡＰＭの動作を示すグラフを示す。図１１の上グラフ１１００では、正弦波入力信号１１０２が再構成信号１１０４と重畳される。入力信号ｙ（ｔ）は、たとえば、以下によって与えられる正値正弦曲線の形態をとり得る。

[00113]再構成信号

１１０４は、たとえば、式（２２）中で与えられた二重指数再構成フィルタなど、二重指数再構成フィルタを介して生成され得る。特に、再構成された信号は０に向かって減衰する。

[00114]中グラフ１１１０は、入力信号１１０２と再構成信号１１０４とに基づいて計算された差分信号ｅ（ｔ）１１１２を示している。この例では、両側量子化器は、それぞれ、線１１１４および１１１６として示されている、第１のしきい値

および第２のしきい値

を含む。同じ絶対値を有するものとして示されているが、しきい値は−Δ／２およびΔ／２に限定されない。たとえば、しきい値は、別個に設定され得る（たとえば、−Δ／２、Δ）か、または異なる値に設定され得る（たとえば、−Δ、Δ）。さらに、片側または両側も、所望される場合、複数のしきい値で構成され得る。差分信号１１１２がしきい値１１１４に達したとき、量子化された差分信号が生成され、パルス生成器（たとえば、６２２）に与えられる。同様に、差分信号１１１２が第２のしきい値１１１６に達したとき、量子化された差分信号が生成され、パルス生成器（たとえば、６２２）に与えられる。

[00115]下グラフ１１２０では、パルス生成器によって生成された双極性インパルスの出力列が示されている。したがって、差分信号１１１２がしきい値（たとえば、１１１４および１１１６）に達したとき、パルス生成器は、パルス１１２２の形態の対応する送信信号を生成する。この例では、再構成された信号

（１１０４）とインパルス関数の出力列（たとえば、１１２２）とは双極性である。すなわち、下限しきい値（図６）手法または上限しきい値量子化（図８）手法のいずれかとは対照的に、この例示的な構成では、ＡＰＭは、正送信信号と負送信信号の両方を生成する。したがって、信号レベルの変化は、再構成フィルタの減衰特徴と正および負送信信号との両方によって管理される。

[00116]図１２は、本開示の態様による、簡略化されたＡＰＭ１２００を示すブロック図である。図４に示されているＡＰＭ４００とは対照的に、前置フィルタｇ（ｔ）および再構成フィルタｈ（ｔ）は、ｈ（ｔ）＝ｇ（ｔ）であるとき、線形性により加算器の後に移動され得る。さらに、デコーダにおいて、ｈ（ｔ）はｇ（ｔ）に等しいので、再構成フィルタと逆フィルタとは互いを相殺し（たとえば、

）、平滑化フィルタのみが残る。したがって、入力信号ｚ（ｔ）と出力信号ｓ（ｔ）との比較のための時間は、ＡＰＭが、入力信号を再構成することなしに動作されるので、低減され得る。

[00117]図１３は、本開示の態様による、リセット機構を含む例示的なＡＰＭ１３００を示すブロック図である。図１３に示されているように、図４に示されているのと同様の要素および構成要素を含む、ＡＰＭ１３００は、リセット入力（たとえば、ｓ_resetおよびｒ_reset）を受信するようにさらに構成される。ｓ_reset入力は、アクティブにされた（たとえば、一定の時間期間の間１に設定された）とき、エンコーダにおける前置フィルタ（たとえば、４１６）と、局所再構成フィルタ（たとえば、４２４）と、パルス生成器（たとえば、４２２）とのコンテンツおよび／またはメモリをクリアする。たとえば、再構成フィルタが抵抗器キャパシタ（ＲＣ）回路の形態の単一減衰指数関数である場合、キャパシタは、それから電荷をクリアするために短絡させられ得る。ｒ_reset入力は、アクティブにされたとき、デコーダ４１２における再構成フィルタ（ｈ（ｔ））と、逆前置フィルタと、平滑化フィルタとのコンテンツおよび／またはメモリをクリアする。

[00118]図１４に、本開示の一態様による、信号処理のための方法１４００を示す。ブロック１４０２において、入力信号が１つまたは複数の正しきい値および１つまたは複数の負しきい値と比較される。いくつかの態様では、入力信号は、しきい値と比較される前に、前置フィルタ（たとえば、シグマフィルタ）にかけられ（be subjected to）得る。

[00119]ブロック１４０４において、比較することに基づいて出力信号が生成される。ブロック１４０６において、再構成信号を作成するために出力信号が再構成フィルタにフィードバックされる。いくつかの態様では、再構成フィルタは減衰再構成フィルタであり得る。ブロック１４０８において、再構成信号が入力信号と合成される。

[00120]図１５に、本開示の一態様による、信号処理のための方法１５００を示す。ブロック１５０２において、入力信号が１つまたは複数のしきい値と比較される。いくつかの態様では、入力信号は、しきい値と比較される前に、前置フィルタ（たとえば、シグマフィルタ）にかけられ得る。

[00121]ブロック１５０４において、比較することに基づいて出力信号が生成される。ブロック１５０６において、再構成信号を作成するために出力信号が減衰再構成フィルタにフィードバックされる。再構成フィルタは単一減衰指数関数以外である。ブロック１５０８において、再構成信号が入力信号と合成される。

[00122]上記で説明した方法の様々な動作は、対応する機能を実行することが可能な任意の好適な手段によって実施され得る。本開示の一態様によるデバイスは、入力信号を１つまたは複数の正しきい値および１つまたは複数の負しきい値と比較するための手段を含む。比較手段は、たとえば、エンコーダ１４、量子化器４２０、量子化器１０２０、および量子化器１３２０であり得る。そのようなデバイスは、比較することに基づいて出力信号を生成するための手段をも含む。生成手段は、たとえば、図４に示されている信号生成器４２２であり得る。そのようなデバイスは、減衰再構成された信号を作成するために出力信号を減衰再構成フィルタにフィードバックする手段をも含む。フィードバック手段は、たとえば、図４に示されている再構成フィルタ４２４を含み得る。デバイスは、減衰再構成された信号を入力信号と合成するための手段をも含む。合成手段は、図４に示されている加算ブロック（加算器４２８）であり得る。他のデバイスが、説明した手段の機能を実行し得る。それらの手段は、限定はしないが、回路、特定用途向け集積回路（ＡＳＩＣ）、またはプロセッサを含む、様々な（１つまたは複数の）ハードウェアおよび／またはソフトウェア構成要素および／またはモジュールを含み得る。概して、図に示されている動作がある場合、それらの動作は、同様の番号をもつ対応するカウンターパートのミーンズプラスファンクション構成要素を有し得る。

[00123]別の構成では、本開示の一態様によるデバイスは、入力信号を１つまたは複数のしきい値と比較するための手段を含む。比較手段は、たとえば、エンコーダ１４、量子化器４２０、量子化器６１２、量子化器８２０、量子化器１０２０、および量子化器１３２０であり得る。そのようなデバイスは、比較することに基づいて出力信号を生成するための手段をも含む。生成手段は、たとえば、図４に示されている信号生成器４２２であり得る。そのようなデバイスは、減衰再構成された信号を作成するために出力信号を減衰再構成フィルタにフィードバックする手段をも含む。フィードバック手段は、たとえば、図４に示されている再構成フィルタ４２４を含み得る。デバイスは、減衰再構成された信号を入力信号と合成するための手段をも含む。合成手段は、図４に示されている加算ブロック（加算器）であり得る。他のデバイスが、説明した手段の機能を実行し得る。それらの手段は、限定はしないが、回路、特定用途向け集積回路（ＡＳＩＣ）、またはプロセッサを含む、様々な（１つまたは複数の）ハードウェアおよび／またはソフトウェア構成要素および／またはモジュールを含み得る。概して、図に示されている動作がある場合、それらの動作は、同様の番号をもつ対応するカウンターパートのミーンズプラスファンクション構成要素を有し得る。

[00124]場合によっては、デコーダ４１２は、それが受信信号４１４を受信したとき、エンコーダ４０２に信号、たとえば、逆方向チャネル上の「確認応答」をエコーし得るかまたは場合によっては返し得る。確認応答は、所定のまたは周期的時間量（たとえば＞２秒）の間信号を受信しない（すなわち、無音）期間の後に、第１の受信信号４１４に対してのみ動作するように構成され得る。確認応答信号はまた、エンコーダ４０２によって要求され得る。

[00125]しきい値Δは、（「再構成誤差」とも呼ばれる）所望のレベルの精度に合わせて調整するためにエンコーダ４０２とデコーダ４１２とによって変更され得る。しきい値がより大きい値に設定された場合、入力信号４０４と出力信号４０８との間のより小さい相関があるだろう。しきい値はまた、オーバーヘッドシグナリングメッセージを介してエンコーダ４０２とデコーダ４１２との間で交換され得る。

[00126]出力信号はまた、イベント（しきい値超過）のタイムスタンプ情報、および／またはどちらのしきい値が入力信号によって超えられたかを含み得る、アドレスイベント表現（ＡＥＲ）パケットの形態であり得る。たとえば、双極性量子化器では、正しきい値が超えられたのか負しきい値が超えられたのかが示され得る。

[00127]本明細書で使用する「決定すること」という用語は、多種多様なアクションを包含する。たとえば、「決定すること」は、計算すること、算出すること、処理すること、導出すること、調査すること、探索すること（たとえば、テーブル、データベース、または別のデータ構造の中で探索すること）、確認することなどを含み得る。さらに、「決定すること」は、受信すること（たとえば、情報を受信すること）、アクセスすること（たとえば、メモリ中のデータにアクセスすること）などを含み得る。さらに、「決定すること」は、解決すること、選択すること、選定すること、確立することなどを含み得る。

[00128]本明細書で使用する、項目のリスト「のうちの少なくとも１つ」を指す句は、単一のメンバーを含む、それらの項目の任意の組合せを指す。一例として、「ａ、ｂ、またはｃのうちの少なくとも１つ」は、ａ、ｂ、ｃ、ａ−ｂ、ａ−ｃ、ｂ−ｃ、およびａ−ｂ−ｃを包含するものとする。

[00129]本開示に関連して説明した様々な例示的な論理ブロック、モジュール、および回路は、汎用プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ信号（ＦＰＧＡ）または他のプログラマブル論理デバイス（ＰＬＤ）、個別ゲートまたはトランジスタ論理、個別ハードウェア構成要素、あるいは本明細書で説明した機能を実行するように設計されたそれらの任意の組合せを用いて実装または実行され得る。汎用プロセッサはマイクロプロセッサであり得るが、代替として、プロセッサは、任意の市販のプロセッサ、コントローラ、マイクロコントローラ、または状態機械であり得る。プロセッサはまた、コンピューティングデバイスの組合せ（たとえば、ＤＳＰとマイクロプロセッサとの組合せ、複数のマイクロプロセッサ、ＤＳＰコアと連携する１つまたは複数のマイクロプロセッサ、あるいは任意の他のそのような構成）として実装され得る。

[00130]本開示に関連して説明した方法またはアルゴリズムのステップは、ハードウェアで直接実施されるか、プロセッサによって実行されるソフトウェアモジュールで実施されるか、またはその２つの組合せで実施され得る。ソフトウェアモジュールは、当技術分野で知られている任意の形態の記憶媒体中に常駐し得る。使用され得る記憶媒体のいくつかの例としては、ランダムアクセスメモリ（ＲＡＭ）、読取り専用メモリ（ＲＯＭ）、フラッシュメモリ、消去可能プログラマブル読取り専用メモリ（ＥＰＲＯＭ）、電気消去可能プログラマブル読取り専用メモリ（ＥＥＰＲＯＭ（登録商標））、レジスタ、ハードディスク、リムーバブルディスク、ＣＤ−ＲＯＭなどがある。ソフトウェアモジュールは、単一の命令、または多数の命令を備え得、いくつかの異なるコードセグメント上で、異なるプログラム間で、および複数の記憶媒体にわたって分散され得る。記憶媒体は、プロセッサがその記憶媒体から情報を読み取ることができ、その記憶媒体に情報を書き込むことができるように、プロセッサに結合され得る。代替として、記憶媒体はプロセッサに一体化され得る。

[00131]本明細書で開示する方法は、説明した方法を達成するための１つまたは複数のステップまたはアクションを備える。本方法のステップおよび／またはアクションは、特許請求の範囲から逸脱することなく互いに交換され得る。言い換えれば、ステップまたはアクションの特定の順序が指定されない限り、特定のステップおよび／またはアクションの順序および／または使用は特許請求の範囲から逸脱することなく変更され得る。

[00132]説明した機能は、ハードウェア、ソフトウェア、ファームウェア、またはそれらの任意の組合せで実装され得る。ハードウェアで実装される場合、例示的なハードウェア構成はデバイス中に処理システムを備え得る。処理システムは、バスアーキテクチャを用いて実装され得る。バスは、処理システムの特定の適用例および全体的な設計制約に応じて、任意の数の相互接続バスおよびブリッジを含み得る。バスは、プロセッサと、機械可読媒体と、バスインターフェースとを含む様々な回路を互いにリンクし得る。バスインターフェースは、ネットワークアダプタを、特に、バスを介して処理システムに接続するために使用され得る。ネットワークアダプタは、信号処理機能を実装するために使用され得る。いくつかの態様では、ユーザインターフェース（たとえば、キーパッド、ディスプレイ、マウス、ジョイスティックなど）もバスに接続され得る。バスはまた、タイミングソース、周辺機器、電圧調整器、電力管理回路など、様々な他の回路をリンクし得るが、これらの回路は当技術分野でよく知られており、したがって、これ以上説明しない。

[00133]プロセッサは、機械可読媒体に記憶されたソフトウェアの実行を含む、バスおよび一般的な処理を管理することを担当し得る。プロセッサは、１つまたは複数の汎用および／または専用プロセッサを用いて実装され得る。例としては、マイクロプロセッサ、マイクロコントローラ、ＤＳＰプロセッサ、およびソフトウェアを実行することができる他の回路がある。ソフトウェアは、ソフトウェア、ファームウェア、ミドルウェア、マイクロコード、ハードウェア記述言語などの名称にかかわらず、命令、データ、またはそれらの任意の組合せを意味すると広く解釈されたい。機械可読媒体は、例として、ランダムアクセスメモリ（ＲＡＭ）、フラッシュメモリ、読取り専用メモリ（ＲＯＭ）、プログラマブル読取り専用メモリ（ＰＲＯＭ）、消去可能プログラマブル読取り専用メモリ（ＥＰＲＯＭ）、電気消去可能プログラマブル読取り専用メモリ（ＥＥＰＲＯＭ）、レジスタ、磁気ディスク、光ディスク、ハードドライブ、または他の好適な記憶媒体、あるいはそれらの任意の組合せを含み得る。機械可読媒体はコンピュータプログラム製品において実施され得る。コンピュータプログラム製品はパッケージング材料を備え得る。

[00134]ハードウェア実装形態では、機械可読媒体は、プロセッサとは別個の処理システムの一部であり得る。しかしながら、当業者なら容易に理解するように、機械可読媒体またはその任意の部分は処理システムの外部にあり得る。例として、機械可読媒体は、すべてバスインターフェースを介してプロセッサによってアクセスされ得る、伝送線路、データによって変調された搬送波、および／またはデバイスとは別個のコンピュータ製品を含み得る。代替的に、または追加として、機械可読媒体またはその任意の部分は、キャッシュおよび／または汎用レジスタファイルがそうであり得るように、プロセッサに統合され得る。局所構成要素など、説明した様々な構成要素は、特定のロケーションを有するものとして説明され得るが、それらはまた、分散コンピューティングシステムの一部として構成されているいくつかの構成要素など、様々な方法で構成され得る。

[00135]処理システムは、すべて外部バスアーキテクチャを介して他のサポート回路と互いにリンクされる、プロセッサ機能を提供する１つまたは複数のマイクロプロセッサと、機械可読媒体の少なくとも一部を提供する外部メモリとをもつ汎用処理システムとして構成され得る。代替的に、処理システムは、本明細書で説明したニューロンモデルとニューラルシステムのモデルとを実装するための１つまたは複数の神経形態学的プロセッサを備え得る。別の代替として、処理システムは、プロセッサをもつ特定用途向け集積回路（ＡＳＩＣ）と、バスインターフェースと、ユーザインターフェースと、サポート回路と、単一のチップに統合された機械可読媒体の少なくとも一部分とを用いて、あるいは１つまたは複数のフィールドプログラマブルゲートアレイ（ＦＰＧＡ）、プログラマブル論理デバイス（ＰＬＤ）、コントローラ、状態機械、ゲート論理、個別ハードウェア構成要素、もしくは他の好適な回路、または本開示全体にわたって説明した様々な機能を実行し得る回路の任意の組合せを用いて、実装され得る。当業者なら、特定の適用例と、全体的なシステムに課される全体的な設計制約とに応じて、どのようにしたら処理システムについて説明した機能を最も良く実装し得るかを理解されよう。

[00136]機械可読媒体はいくつかのソフトウェアモジュールを備え得る。ソフトウェアモジュールは、プロセッサによって実行されたときに、処理システムに様々な機能を実行させる命令を含む。ソフトウェアモジュールは、送信モジュールと受信モジュールとを含み得る。各ソフトウェアモジュールは、単一の記憶デバイス中に常駐するか、または複数の記憶デバイスにわたって分散され得る。例として、トリガイベントが発生したとき、ソフトウェアモジュールがハードドライブからＲＡＭにロードされ得る。ソフトウェアモジュールの実行中、プロセッサは、アクセス速度を高めるために、命令のいくつかをキャッシュにロードし得る。次いで、１つまたは複数のキャッシュラインが、プロセッサによる実行のために汎用レジスタファイルにロードされ得る。以下でソフトウェアモジュールの機能に言及する場合、そのような機能は、そのソフトウェアモジュールからの命令を実行したときにプロセッサによって実装されることが理解されよう。

[00137]ソフトウェアで実装される場合、機能は、１つまたは複数の命令またはコードとしてコンピュータ可読媒体上に記憶されるか、あるいはコンピュータ可読媒体を介して送信され得る。コンピュータ可読媒体は、ある場所から別の場所へのコンピュータプログラムの転送を可能にする任意の媒体を含む、コンピュータ記憶媒体と通信媒体の両方を含む。記憶媒体は、コンピュータによってアクセスされ得る任意の利用可能な媒体であり得る。限定ではなく例として、そのようなコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭまたは他の光ディスクストレージ、磁気ディスクストレージまたは他の磁気ストレージデバイス、あるいは命令またはデータ構造の形態の所望のプログラムコードを搬送または記憶するために使用され得、コンピュータによってアクセスされ得る、任意の他の媒体を備えることができる。さらに、いかなる接続もコンピュータ可読媒体と適切に呼ばれる。たとえば、ソフトウェアが、同軸ケーブル、光ファイバーケーブル、ツイストペア、デジタル加入者回線（ＤＳＬ）、または赤外線（ＩＲ）、無線、およびマイクロ波などのワイヤレス技術を使用して、ウェブサイト、サーバ、または他のリモートソースから送信される場合、同軸ケーブル、光ファイバーケーブル、ツイストペア、ＤＳＬ、または赤外線、無線、およびマイクロ波などのワイヤレス技術は、媒体の定義に含まれる。本明細書で使用するディスク（disk）およびディスク（disc）は、コンパクトディスク（disc）（ＣＤ）、レーザーディスク（登録商標）（disc）、光ディスク（disc）、デジタル多用途ディスク（disc）（ＤＶＤ）、フロッピー（登録商標）ディスク（disk）、およびＢｌｕ−ｒａｙ（登録商標）ディスク（disc）を含み、ディスク（disk）は、通常、データを磁気的に再生し、ディスク（disc）は、データをレーザーで光学的に再生する。したがって、いくつかの態様では、コンピュータ可読媒体は非一時的コンピュータ可読媒体（たとえば、有形媒体）を備え得る。さらに、他の態様では、コンピュータ可読媒体は一時的コンピュータ可読媒体（たとえば、信号）を備え得る。上記の組合せもコンピュータ可読媒体の範囲内に含まれるべきである。

[00138]したがって、いくつかの態様は、本明細書で提示した動作を実行するためのコンピュータプログラム製品を備え得る。たとえば、そのようなコンピュータプログラム製品は、本明細書で説明した動作を実行するために１つまたは複数のプロセッサによって実行可能である命令をその上に記憶した（および／または符号化した）コンピュータ可読媒体を備え得る。いくつかの態様では、コンピュータプログラム製品はパッケージング材料を含み得る。

[00139]さらに、本明細書で説明した方法および技法を実行するためのモジュールおよび／または他の適切な手段は、適用可能な場合にユーザ端末および／または基地局によってダウンロードされ、および／または他の方法で取得され得ることを諒解されたい。たとえば、そのようなデバイスは、本明細書で説明した方法を実行するための手段の転送を可能にするためにサーバに結合され得る。代替的に、本明細書で説明した様々な方法は、ユーザ端末および／または基地局が記憶手段をデバイスに結合するかまたは与えると様々な方法を得ることができるように、記憶手段（たとえば、ＲＡＭ、ＲＯＭ、コンパクトディスク（ＣＤ）またはフロッピーディスクなどの物理記憶媒体など）によって提供され得る。その上、本明細書で説明した方法および技法をデバイスに与えるための任意の他の好適な技法が利用され得る。

[00140]特許請求の範囲は、上記で示した厳密な構成および構成要素に限定されないことを理解されたい。上記で説明した方法および装置の構成、動作および詳細において、特許請求の範囲から逸脱することなく、様々な改変、変更および変形が行われ得る。

[00140]特許請求の範囲は、上記で示した厳密な構成および構成要素に限定されないことを理解されたい。上記で説明した方法および装置の構成、動作および詳細において、特許請求の範囲から逸脱することなく、様々な改変、変更および変形が行われ得る。
以下に本願発明の当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
入力信号を少なくとも１つの正しきい値および少なくとも１つの負しきい値と比較することと、
前記比較することに少なくとも部分的に基づいて出力信号を生成することと、
再構成された信号を作成するために前記出力信号を減衰再構成フィルタにフィードバックすることと、
前記再構成された信号を前記入力信号と合成することとを備える、信号処理の方法。
［Ｃ２］
前記出力信号を生成することは、前記入力信号が前記少なくとも１つの正しきい値または前記少なくとも１つの負しきい値を超えるとき、前記出力信号を生成することを備える、Ｃ１に記載の方法。
［Ｃ３］
前記生成することがニューラルネットワーク中で実行される、Ｃ１に記載の方法。
［Ｃ４］
前記出力信号を復号することをさらに備える、Ｃ１に記載の方法。
［Ｃ５］
前記出力信号を復号することが、復号された信号を作成するために前記出力信号を減衰フィルタに入力することと、
前記入力信号と少なくとも同じくらい広い帯域幅を有するフィルタを用いて前記復号された信号をフィルタ処理することとを備える、Ｃ４に記載の方法。
［Ｃ６］
エンコーダにおいて前記入力信号を事前フィルタ処理することと、反対に、デコーダにおいて前記出力信号を事前フィルタ処理することとをさらに備える、Ｃ５に記載の方法。
［Ｃ７］
前記出力信号がアドレスイベント表現（ＡＥＲ）パケットをさらに備える、Ｃ１に記載の方法。
［Ｃ８］
前記ＡＥＲパケットが、タイムスタンプ情報と、前記入力信号によって超えられたしきい値の指示（indication）とのうちの少なくとも１つを備える、Ｃ７に記載の方法。
［Ｃ９］
入力信号を少なくとも１つのしきい値と比較することと、
前記比較することに少なくとも部分的に基づいて出力信号を生成することと、
再構成された信号を作成するために前記出力信号を減衰再構成フィルタにフィードバックすることと、前記減衰再構成フィルタが単一減衰指数関数以外である、
前記再構成された信号を前記入力信号と合成することとを備える、信号処理の方法。
［Ｃ１０］
前記出力信号を生成することは、前記入力信号が前記少なくとも１つのしきい値を超えるとき、前記出力信号を生成することを備える、Ｃ９に記載の方法。
［Ｃ１１］
前記生成することがニューラルネットワーク中で実行される、Ｃ９に記載の方法。
［Ｃ１２］
前記出力信号を復号することをさらに備える、Ｃ９に記載の方法。
［Ｃ１３］
前記出力信号を復号することが、復号された信号を作成するために前記出力信号を減衰フィルタに入力することと、
前記入力信号と少なくとも同じくらい広い帯域幅を有するフィルタを用いて前記復号された信号をフィルタ処理することとを備える、Ｃ１２に記載の方法。
［Ｃ１４］
エンコーダにおいて前記入力信号を事前フィルタ処理することと、反対に、デコーダにおいて前記出力信号を事前フィルタ処理することとをさらに備える、Ｃ１３に記載の方法。
［Ｃ１５］
前記出力信号がアドレスイベント表現（ＡＥＲ）パケットをさらに備える、Ｃ９に記載の方法。
［Ｃ１６］
前記ＡＥＲパケットが、タイムスタンプ情報と、前記入力信号によって超えられたしきい値の指示とのうちの少なくとも１つを備える、Ｃ１５に記載の方法。
［Ｃ１７］
メモリと、
前記メモリに結合された少なくとも１つのプロセッサとを備える、信号処理のための装置であって、前記少なくとも１つのプロセッサが、
入力信号を少なくとも１つの正しきい値および少なくとも１つの負しきい値と比較することと、
前記比較することに少なくとも部分的に基づいて出力信号を生成することと、
再構成された信号を作成するために前記出力信号を減衰再構成フィルタにフィードバックすることと、
前記再構成された信号を前記入力信号と合成することと
を行うように構成された、装置。
［Ｃ１８］
前記少なくとも１つのプロセッサは、前記入力信号が前記少なくとも１つの正しきい値または前記少なくとも１つの負しきい値を超えるとき、前記出力信号を生成するようにさらに構成された、Ｃ１７に記載の装置。
［Ｃ１９］
前記少なくとも１つのプロセッサが、ニューラルネットワーク中で前記出力信号を生成するようにさらに構成された、Ｃ１７に記載の装置。
［Ｃ２０］
前記少なくとも１つのプロセッサが、前記出力信号を復号するようにさらに構成された、Ｃ１７に記載の装置。
［Ｃ２１］
前記少なくとも１つのプロセッサが、
復号された信号を作成するために前記出力信号を減衰フィルタに入力することと、
前記入力信号と少なくとも同じくらい広い帯域幅を有するフィルタを用いて前記復号された信号をフィルタ処理することとを行うようにさらに構成された、Ｃ２０に記載の装置。
［Ｃ２２］
前記少なくとも１つのプロセッサが、エンコーダにおいて前記入力信号を事前フィルタ処理することと、反対に、デコーダにおいて前記出力信号を事前フィルタ処理することとを行うようにさらに構成された、Ｃ２１に記載の装置。
［Ｃ２３］
前記出力信号がアドレスイベント表現（ＡＥＲ）パケットをさらに備える、Ｃ１７に記載の装置。
［Ｃ２４］
前記ＡＥＲパケットが、タイムスタンプ情報と、前記入力信号によって超えられたしきい値の指示とのうちの少なくとも１つを備える、Ｃ２３に記載の装置。
［Ｃ２５］
メモリと、
前記メモリに結合された少なくとも１つのプロセッサとを備える、信号処理のための装置であって、前記少なくとも１つのプロセッサは、
入力信号を少なくとも１つのしきい値と比較することと、
前記比較することに少なくとも部分的に基づいて出力信号を生成することと、
再構成された信号を作成するために前記出力信号を減衰再構成フィルタにフィードバックすることと、前記減衰再構成フィルタが単一減衰指数関数以外である、
前記再構成された信号を前記入力信号と合成することとを行うように構成された、装置。
［Ｃ２６］
前記少なくとも１つのプロセッサは、前記入力信号が前記少なくとも１つのしきい値を超えるとき、前記出力信号を生成するようにさらに構成された、Ｃ２５に記載の装置。
［Ｃ２７］
前記少なくとも１つのプロセッサが、ニューラルネットワーク中で前記出力信号を生成するようにさらに構成された、Ｃ２５に記載の装置。
［Ｃ２８］
前記少なくとも１つのプロセッサが、前記出力信号を復号するようにさらに構成された、Ｃ２５に記載の装置。
［Ｃ２９］
前記少なくとも１つのプロセッサが、
復号された信号を作成するために前記出力信号を減衰フィルタに入力することと、
前記入力信号と少なくとも同じくらい広い帯域幅を有するフィルタを用いて前記復号された信号をフィルタ処理することとを行うようにさらに構成された、Ｃ２８に記載の装置。
［Ｃ３０］
前記少なくとも１つプロセッサが、エンコーダにおいて前記入力信号を事前フィルタ処理することと、反対に、デコーダにおいて前記出力信号を事前フィルタ処理することとを行うようにさらに構成された、Ｃ２９に記載の装置。
［Ｃ３１］
前記出力信号がアドレスイベント表現（ＡＥＲ）パケットをさらに備える、Ｃ２５に記載の装置。
［Ｃ３２］
前記ＡＥＲパケットが、タイムスタンプ情報と、前記入力信号によって超えられたしきい値の指示とのうちの少なくとも１つを備える、Ｃ３１に記載の装置。
［Ｃ３３］
入力信号を少なくとも１つの正しきい値および少なくとも１つの負しきい値と比較するための手段と、
前記比較することに少なくとも部分的に基づいて出力信号を生成するための手段と、
再構成された信号を作成するために前記出力信号を減衰再構成フィルタにフィードバックするための手段と、
前記再構成された信号を前記入力信号と合成するための手段とを備える、信号処理のための装置。
［Ｃ３４］
入力信号を少なくとも１つのしきい値と比較するための手段と、
前記比較することに少なくとも部分的に基づいて出力信号を生成するための手段と、
再構成された信号を作成するために前記出力信号を減衰再構成フィルタにフィードバックするための手段と、前記減衰再構成フィルタが単一減衰指数関数以外である、
前記再構成された信号を前記入力信号と合成するための手段とを備える、信号処理のための装置。
［Ｃ３５］
プログラムコードをその上に符号化した非一時的コンピュータ可読媒体を備え、前記プログラムコードが、
入力信号を少なくとも１つの正しきい値および少なくとも１つの負しきい値と比較するためのプログラムコードと、
前記比較することに少なくとも部分的に基づいて出力信号を生成するためのプログラムコードと、
再構成された信号を作成するために前記出力信号を減衰再構成フィルタにフィードバックするためのプログラムコードと、
前記再構成された信号を前記入力信号と合成することのためのプログラムコードと
を備える、信号処理のためのコンピュータプログラム製品。
［Ｃ３６］
プログラムコードをその上に符号化した非一時的コンピュータ可読媒体を備え、前記プログラムコードは、
入力信号を少なくとも１つのしきい値と比較するためのプログラムコードと、
前記比較することに少なくとも部分的に基づいて出力信号を生成するためのプログラムコードと、
再構成された信号を作成するために前記出力信号を減衰再構成フィルタにフィードバックするためのプログラムコードと、前記減衰再構成フィルタが単一減衰指数関数以外である、
前記再構成された信号を前記入力信号と合成するためのプログラムコードとを備える、信号処理のためのコンピュータプログラム製品。

Claims

入力信号を少なくとも１つの正しきい値および少なくとも１つの負しきい値と比較することと、
前記比較することに少なくとも部分的に基づいて出力信号を生成することと、
再構成された信号を作成するために前記出力信号を減衰再構成フィルタにフィードバックすることと、
前記再構成された信号を前記入力信号と合成することと
を備える、信号処理の方法。
前記出力信号を生成することは、前記入力信号が前記少なくとも１つの正しきい値または前記少なくとも１つの負しきい値を超えるとき、前記出力信号を生成することを備える、請求項１に記載の方法。
前記生成することがニューラルネットワーク中で実行される、請求項１に記載の方法。
前記出力信号を復号することをさらに備える、請求項１に記載の方法。
前記出力信号を復号することが、復号された信号を作成するために前記出力信号を減衰フィルタに入力することと、
前記入力信号と少なくとも同じくらい広い帯域幅を有するフィルタを用いて前記復号された信号をフィルタ処理することとを備える、請求項４に記載の方法。
エンコーダにおいて前記入力信号を事前フィルタ処理することと、反対に、デコーダにおいて前記出力信号を事前フィルタ処理することとをさらに備える、請求項５に記載の方法。
前記出力信号がアドレスイベント表現（ＡＥＲ）パケットをさらに備える、請求項１に記載の方法。
前記ＡＥＲパケットが、タイムスタンプ情報と、前記入力信号によって超えられたしきい値の指示（indication）とのうちの少なくとも１つを備える、請求項７に記載の方法。
入力信号を少なくとも１つのしきい値と比較することと、
前記比較することに少なくとも部分的に基づいて出力信号を生成することと、
再構成された信号を作成するために前記出力信号を減衰再構成フィルタにフィードバックすることと、前記減衰再構成フィルタが単一減衰指数関数以外である、
前記再構成された信号を前記入力信号と合成することと
を備える、信号処理の方法。
前記出力信号を生成することは、前記入力信号が前記少なくとも１つのしきい値を超えるとき、前記出力信号を生成することを備える、請求項９に記載の方法。
前記生成することがニューラルネットワーク中で実行される、請求項９に記載の方法。
前記出力信号を復号することをさらに備える、請求項９に記載の方法。
前記出力信号を復号することが、復号された信号を作成するために前記出力信号を減衰フィルタに入力することと、
前記入力信号と少なくとも同じくらい広い帯域幅を有するフィルタを用いて前記復号された信号をフィルタ処理することとを備える、請求項１２に記載の方法。
エンコーダにおいて前記入力信号を事前フィルタ処理することと、反対に、デコーダにおいて前記出力信号を事前フィルタ処理することとをさらに備える、請求項１３に記載の方法。
前記出力信号がアドレスイベント表現（ＡＥＲ）パケットをさらに備える、請求項９に記載の方法。
前記ＡＥＲパケットが、タイムスタンプ情報と、前記入力信号によって超えられたしきい値の指示とのうちの少なくとも１つを備える、請求項１５に記載の方法。
メモリと、
前記メモリに結合された少なくとも１つのプロセッサと
を備える、信号処理のための装置であって、前記少なくとも１つのプロセッサが、
入力信号を少なくとも１つの正しきい値および少なくとも１つの負しきい値と比較することと、
前記比較することに少なくとも部分的に基づいて出力信号を生成することと、
再構成された信号を作成するために前記出力信号を減衰再構成フィルタにフィードバックすることと、
前記再構成された信号を前記入力信号と合成することと
を行うように構成された、装置。
前記少なくとも１つのプロセッサは、前記入力信号が前記少なくとも１つの正しきい値または前記少なくとも１つの負しきい値を超えるとき、前記出力信号を生成するようにさらに構成された、請求項１７に記載の装置。
前記少なくとも１つのプロセッサが、ニューラルネットワーク中で前記出力信号を生成するようにさらに構成された、請求項１７に記載の装置。
前記少なくとも１つのプロセッサが、前記出力信号を復号するようにさらに構成された、請求項１７に記載の装置。
前記少なくとも１つのプロセッサが、
復号された信号を作成するために前記出力信号を減衰フィルタに入力することと、
前記入力信号と少なくとも同じくらい広い帯域幅を有するフィルタを用いて前記復号された信号をフィルタ処理することと
を行うようにさらに構成された、請求項２０に記載の装置。
前記少なくとも１つのプロセッサが、エンコーダにおいて前記入力信号を事前フィルタ処理することと、反対に、デコーダにおいて前記出力信号を事前フィルタ処理することとを行うようにさらに構成された、請求項２１に記載の装置。
前記出力信号がアドレスイベント表現（ＡＥＲ）パケットをさらに備える、請求項１７に記載の装置。
前記ＡＥＲパケットが、タイムスタンプ情報と、前記入力信号によって超えられたしきい値の指示とのうちの少なくとも１つを備える、請求項２３に記載の装置。
メモリと、
前記メモリに結合された少なくとも１つのプロセッサと
を備える、信号処理のための装置であって、前記少なくとも１つのプロセッサは、
入力信号を少なくとも１つのしきい値と比較することと、
前記比較することに少なくとも部分的に基づいて出力信号を生成することと、
再構成された信号を作成するために前記出力信号を減衰再構成フィルタにフィードバックすることと、前記減衰再構成フィルタが単一減衰指数関数以外である、
前記再構成された信号を前記入力信号と合成することと
を行うように構成された、装置。
前記少なくとも１つのプロセッサは、前記入力信号が前記少なくとも１つのしきい値を超えるとき、前記出力信号を生成するようにさらに構成された、請求項２５に記載の装置。
前記少なくとも１つのプロセッサが、ニューラルネットワーク中で前記出力信号を生成するようにさらに構成された、請求項２５に記載の装置。
前記少なくとも１つのプロセッサが、前記出力信号を復号するようにさらに構成された、請求項２５に記載の装置。
前記少なくとも１つのプロセッサが、
復号された信号を作成するために前記出力信号を減衰フィルタに入力することと、
前記入力信号と少なくとも同じくらい広い帯域幅を有するフィルタを用いて前記復号された信号をフィルタ処理することと
を行うようにさらに構成された、請求項２８に記載の装置。
前記少なくとも１つプロセッサが、エンコーダにおいて前記入力信号を事前フィルタ処理することと、反対に、デコーダにおいて前記出力信号を事前フィルタ処理することとを行うようにさらに構成された、請求項２９に記載の装置。
前記出力信号がアドレスイベント表現（ＡＥＲ）パケットをさらに備える、請求項２５に記載の装置。
前記ＡＥＲパケットが、タイムスタンプ情報と、前記入力信号によって超えられたしきい値の指示とのうちの少なくとも１つを備える、請求項３１に記載の装置。
入力信号を少なくとも１つの正しきい値および少なくとも１つの負しきい値と比較するための手段と、
前記比較することに少なくとも部分的に基づいて出力信号を生成するための手段と、
再構成された信号を作成するために前記出力信号を減衰再構成フィルタにフィードバックするための手段と、
前記再構成された信号を前記入力信号と合成するための手段と
を備える、信号処理のための装置。
入力信号を少なくとも１つのしきい値と比較するための手段と、
前記比較することに少なくとも部分的に基づいて出力信号を生成するための手段と、
再構成された信号を作成するために前記出力信号を減衰再構成フィルタにフィードバックするための手段と、前記減衰再構成フィルタが単一減衰指数関数以外である、
前記再構成された信号を前記入力信号と合成するための手段と
を備える、信号処理のための装置。
プログラムコードをその上に符号化した非一時的コンピュータ可読媒体を備え、前記プログラムコードが、
入力信号を少なくとも１つの正しきい値および少なくとも１つの負しきい値と比較するためのプログラムコードと、
前記比較することに少なくとも部分的に基づいて出力信号を生成するためのプログラムコードと、
再構成された信号を作成するために前記出力信号を減衰再構成フィルタにフィードバックするためのプログラムコードと、
前記再構成された信号を前記入力信号と合成することのためのプログラムコードと
を備える、信号処理のためのコンピュータプログラム製品。
プログラムコードをその上に符号化した非一時的コンピュータ可読媒体を備え、前記プログラムコードは、
入力信号を少なくとも１つのしきい値と比較するためのプログラムコードと、
前記比較することに少なくとも部分的に基づいて出力信号を生成するためのプログラムコードと、
再構成された信号を作成するために前記出力信号を減衰再構成フィルタにフィードバックするためのプログラムコードと、前記減衰再構成フィルタが単一減衰指数関数以外である、
前記再構成された信号を前記入力信号と合成するためのプログラムコードと
を備える、信号処理のためのコンピュータプログラム製品。