JP2017529700A - レーザチップの製造方法 - Google Patents

レーザチップの製造方法 Download PDF

Info

Publication number
JP2017529700A
JP2017529700A JP2017513105A JP2017513105A JP2017529700A JP 2017529700 A JP2017529700 A JP 2017529700A JP 2017513105 A JP2017513105 A JP 2017513105A JP 2017513105 A JP2017513105 A JP 2017513105A JP 2017529700 A JP2017529700 A JP 2017529700A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
cleaving
recess
range
laser diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017513105A
Other languages
English (en)
Inventor
スヴェン ゲルハルト
スヴェン ゲルハルト
トーマス アドルホッホ
トーマス アドルホッホ
トーマス ファイト
トーマス ファイト
アルフレド レル
アルフレド レル
ヨアヒム プファイファー
ヨアヒム プファイファー
イェンス ミュラー
イェンス ミュラー
クリストフ アイヒラー
クリストフ アイヒラー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2017529700A publication Critical patent/JP2017529700A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/0201Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0202Cleaving
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/0201Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0203Etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2201Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure in a specific crystallographic orientation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • Semiconductor Lasers (AREA)

Abstract

本発明は、レーザチップ(140)を製造する方法に関し、本方法は、上面(101)および下面(102)を有する半導体ウェハ(100)を形成するステップであって、半導体ウェハが、定義された割断方向(10)に沿って互いに前後に並んだ状態に配置され、集積化された複数のレーザダイオード構造(141)を有する、ステップと、半導体ウェハの上面に複数の凹部(200)を形成するステップであって、これらの凹部が割断方向に沿って互いに前後に並んだ状態に配置され、凹部それぞれが、割断方向において連続する前側境界面(210)および後側境界面(220)を有し、少なくとも1つの凹部において、後側境界面が半導体ウェハの上面に対して95゜〜170゜の範囲内の角度だけ傾斜している、ステップと、半導体ウェハの上面に垂直な向きにありかつ凹部を貫いて延びる割断平面において、半導体ウェハを割断方向に割断するステップと、を含む。【選択図】図2

Description

本発明は、レーザチップを製造する方法に関する。
集積化されたレーザダイオードを備えた半導体レーザチップは、従来技術から公知である。複数のこのようなレーザチップを、一般的な語「工程」において同時に製造することが知られており、大きな半導体ウェハにおいて複数のレーザダイオード構造を規則的な行列配置状態に形成し、処理工程の終了後にはじめて半導体ウェハを分割することによって個片化する手順による。半導体ウェハは、半導体ウェハを制御式に割断することによって分割する。このようにして形成されるレーザチップの2つの向かい合う割断面それぞれが、レーザチップの鏡面を形成する。
割断平面(半導体ウェハをこの面に沿って割断する)を定義する目的で、半導体ウェハを割断する前に、半導体ウェハの表面に凹部(スキップ(skip))を形成することが知られている。しかしながら、半導体ウェハを割断するときに、この凹部を起点として半導体ウェハの結晶内に転位およびその他の結晶欠陥が広がることがあり、これらはレーザダイオード構造の活性領域の中まで達することがあり、最終的な鏡面の品質を低下させることが判明している。このことは、高いしきい値電流、低いスロープ効率、撮像品質の不良、低い効率、短い部品寿命につながりうる。
本発明の目的は、レーザチップを製造する方法を開示することである。この目的は、請求項1の特徴を備えた方法によって達成される。さまざまな発展形態は、従属請求項に開示されている。
レーザチップを製造する方法は、上面および下面を備えた半導体ウェハを形成するステップであって、半導体ウェハが、定義された割断方向に沿って互いに前後に並んだ状態に配置され、集積化された複数のレーザダイオード構造を備えている、ステップと、半導体ウェハの上面に、割断方向に沿って互いに前後に並んだ状態に配置される複数の凹部を形成するステップであって、凹部それぞれが、割断方向において連続する前側境界面および後側境界面を備えており、少なくとも1つの凹部において、後側境界面が半導体ウェハの上面に対して95゜〜170゜の範囲内の角度だけ傾斜しており、少なくとも1つの凹部が、後側境界面に隣接する肩部を備えており、肩部が、半導体ウェハの上面に平行でありかつ後側境界面に隣接する肩面、を備えている、ステップと、半導体ウェハの上面に垂直な向きにありかつ凹部を貫いて延びる割断平面において、半導体ウェハを割断方向に割断するステップと、を含む。
この方法においては、半導体ウェハの上面に配置される凹部のうちの少なくとも1つの凹部の後側境界面が、半導体ウェハの上面に対してある角度だけ傾斜している効果として、凹部の後側境界面を起点とする転位およびその他の結晶欠陥が、半導体ウェハの結晶内で半導体ウェハの下面に向かって伝搬し、結果として、本方法によって得られるレーザチップの品質にとって重要である半導体ウェハの領域内には達せず、これは有利である。これにより、本方法によって得られるレーザチップの特性が、半導体ウェハを割断するときに形成される結晶欠陥によって損なわれる危険性が減少し、これは有利である。
半導体ウェハの上面に互いに前後に並んだ状態に配置される凹部のうちのできる限り多くの凹部またはすべての凹部の後側境界面が、半導体ウェハの上面に対して95゜〜170゜の範囲内の角度だけ傾斜していることが好ましい。この結果として達成されることとして、半導体ウェハの上面における凹部すべてがこのように形成されている場合、半導体ウェハの重要な領域内に伝搬する結晶欠陥が形成される危険性が減少する。
本方法の一実施形態においては、2つの隣り合うレーザダイオード構造の間に、それぞれの凹部が配置される。結果として、過剰に多数の凹部によって本工程において半導体ウェハが過度に損傷することなく、半導体ウェハが割断される割断平面を高い信頼性で定義することが可能であることが判明した。
本方法の一実施形態においては、少なくとも1つの凹部は、割断方向においてその凹部の下流における最も近くに位置するレーザダイオード構造よりも、割断方向においてその凹部の上流における最も近くに位置するレーザダイオード構造、の近くに配置される。すなわち、割断方向において凹部の上流における最も近くに位置するレーザダイオード構造とその凹部との間の距離が、その凹部と、割断方向においてその凹部の下流における最も近くに位置するレーザダイオード構造との間の距離より小さい。結果として、凹部の後側境界面を起点とする結晶欠陥については、これらの欠陥が、割断方向においてその凹部の下流における最も近くに位置するレーザダイオード構造の品質にとって重要である半導体ウェハの領域内に達することなく、半導体ウェハの下面の方向に半導体ウェハの基板内に達するのに十分な空間が残り、これは有利である。これにより、割断方向において凹部の下流における最も近くに位置するレーザダイオード構造が、半導体ウェハを割断するときにその凹部を起点とする結晶欠陥によって損傷する危険性が減少し、これは有利である。
本方法の好ましい一実施形態においては、半導体ウェハの上面における複数の凹部またはすべての凹部は、割断方向においてそれぞれの凹部の下流における最も近くに位置するレーザダイオード構造よりも、割断方向においてそれぞれの凹部の上流における最も近くに位置するレーザダイオード構造、の近くに配置される。
本方法の一実施形態においては、凹部と、割断方向においてその凹部の下流における最も近くに位置するレーザダイオード構造との間の距離は、その凹部と、割断方向においてその凹部の上流における最も近くに位置するレーザダイオード構造との間の距離の大きさの少なくとも4倍であり、好ましくは後者の距離の大きさの少なくとも8倍である。凹部と、割断方向においてその凹部の下流における最も近くに位置するレーザダイオード構造との間の距離がこのように大きいことによって、半導体ウェハを割断するときに凹部の後側境界面から結晶欠陥が進行する結果として凹部の下流における最も近くに位置するレーザダイオード構造に対する損傷が発生する危険性が、効果的に減少することが判明しており、これは有利である。
本方法の一実施形態においては、レーザダイオード構造それぞれは、割断方向に垂直な向きにある共振器を備えている。結果として、このようにして個片化されるレーザチップの鏡面またはレーザ面は、半導体ウェハを割断平面において割断するときに形成される。これらの面は高い品質を有することができ、これは有利である。半導体ウェハの上面に配置される凹部の構造として、半導体ウェハの上面に対してある角度だけ傾斜している後側境界面を備えている結果として、半導体ウェハを割断するときに凹部から進行する結晶欠陥によって鏡面が損傷する危険性がわずかである。
本方法の一実施形態においては、凹部は、スクライビングによって、またはレーザによって形成される。いずれの方法でも、最終的な凹部の形状を正確に制御する(特に、凹部の後側境界面の傾きを正確に制御する)ことができ、これは有利である。
本方法の一実施形態においては、本方法は、割断方向において前側に位置する半導体ウェハの縁部に、割断平面内に配置される縁部切欠き部を形成するさらなるステップ、を含む。この縁部切欠き部は、半導体ウェハを割断するときに、半導体ウェハの中を割断方向に割断平面に沿って伝搬する割断の起点としての役割を果たすことができ、これは有利である。縁部切欠き部は、例えば同様にスクライビングによって、またはレーザによって形成することができる。
本方法の一実施形態においては、本方法は、半導体ウェハの下面に、割断方向に延びかつ割断平面内に配置される溝を形成するさらなるステップ、を含む。半導体ウェハの下面に溝を形成することによって、半導体ウェハの割断を容易にすることができ、これは有利である。
本方法の一実施形態においては、溝は、ソーイングによって、またはレーザによって、またはエッチング工程によって、形成される。これらの方法では、溝を、高い費用効果で正確かつ短時間で形成することができ、これは有利である。
本方法の一実施形態においては、本方法は、半導体ウェハの下面に、割断平面内に割断方向に沿って互いに前後に並んだ状態に配置される複数の凹部、を形成するさらなるステップ、を含む。半導体ウェハの下面に配置されるこのような凹部も、割断平面における半導体ウェハの割断を容易にすることができ、これは有利である。
本方法の一実施形態においては、半導体ウェハの下面における凹部は、半導体ウェハの上面における凹部に対して鏡面反転された状態に形成される。すなわち、半導体ウェハの下面における凹部のうちの少なくとも1つの凹部において、ただし好ましくは多数またはすべての凹部において、割断方向において後側の境界面が半導体ウェハの下面に対して95゜〜170゜の範囲内の角度だけ傾斜している。この結果として、半導体ウェハの下面にこのようにして形成される凹部の後側境界面を起点とする結晶欠陥は、半導体ウェハの下面に実質的に垂直な方向に半導体ウェハ内を進み、本工程において、半導体ウェハの上面に配置されている凹部から進行する結晶欠陥を遮ることができる。この場合、半導体ウェハの下面に配置される凹部は、半導体ウェハの上面に配置される凹部の、割断方向において正確に直下に配置することができる。しかしながら、半導体ウェハの上面に配置される凹部と、半導体ウェハの下面に配置される凹部とが、割断方向において互いにずれた位置にあってもよい。
本方法の一実施形態においては、少なくとも1つの凹部において、後側境界面は、半導体ウェハの上面に対して100゜〜160゜の範囲内の角度だけ、好ましくは120゜〜145゜の範囲内の角度だけ、傾斜している。実験によると、後側境界面が半導体ウェハの上面に対してこのように傾斜していることによって、凹部の後側境界面から進行する結晶欠陥の向きを、半導体ウェハの下面に向かう方向に特に効果的に逸らせることが可能になることが判明した。
本方法の一実施形態においては、少なくとも1つの凹部は、半導体ウェハの上面に垂直な方向に、5μm〜80μmの範囲内の深さ、好ましくは15μm〜70μmの範囲内の深さ、特に好ましくは25μm〜55μmの範囲内の深さを備える。半導体ウェハの上面における複数の凹部またはすべての凹部が、このように形成されることが好ましい。実験によると、この深さの凹部においては、凹部を形成することによって半導体ウェハの結晶に対する過度に重大な損傷が引き起こされることなく、割断平面を特に効果的に定義することが可能になることが判明した。
本方法の一実施形態においては、少なくとも1つの凹部において、前側境界面は、半導体ウェハの上面に対して75゜〜95゜の範囲内の角度だけ、好ましくは85゜〜95゜の範囲内の角度だけ、傾斜している。すなわち、凹部の前側境界面は、半導体ウェハの上面に実質的に垂直に配置される。半導体ウェハの上面における複数の凹部またはすべての凹部がこのように形成されることが好ましい。半導体ウェハを割断するとき、凹部の前側境界面からは実質的にまったく結晶欠陥が進行せず、したがって前側境界面は半導体ウェハの上面に対して傾斜している必要がないことが判明した。前側境界面を半導体ウェハの上面に対して実質的に垂直に配置することは、特に簡単かつ高い費用効果で実施することができ、これは有利である。
本方法の一実施形態においては、少なくとも1つの凹部は、その底部において、割断方向に5μm〜100μmの範囲内の長さ、好ましくは15μm〜80μmの範囲内の長さ、特に好ましくは20μm〜50μmの範囲内の長さを備える。半導体ウェハの上面における複数の凹部またはすべての凹部がこのように形成されることが好ましい。実験によると、半導体ウェハの上面に上記の長さの凹部を形成することによって、凹部の形成に伴って半導体ウェハの結晶構造に対する過度に重大な損傷が引き起こされることなく、半導体ウェハを割断するための割断平面を特に効果的に定義できることが判明した。
少なくとも1つの凹部は、後側境界面に隣接する肩部を備えている。この場合、肩部は、半導体ウェハの上面に平行でありかつ後側境界面に隣接する肩面、を備えている。本方法の好ましい一実施形態においては、半導体ウェハの上面における複数の凹部またはすべての凹部が、このように形成される。半導体ウェハを割断平面において割断するとき、凹部の肩部の肩面から結晶欠陥が進行し、この結晶欠陥は、肩面に実質的に垂直な方向に(すなわち半導体ウェハの上面にも垂直な方向に)半導体ウェハの結晶内を伝搬する。したがって、肩面から進行する結晶欠陥は、本方法によって得られるレーザチップの品質にとって重要である半導体ウェハの領域内に達することなく、半導体ウェハの下面に向かう方向に伝搬する。むしろ、凹部の肩部の肩面から進行する結晶欠陥は、凹部の後側境界面から進行する結晶欠陥を遮ることができ、この結果として、凹部の後側境界面から進行する結晶欠陥が、本方法によって得られるレーザチップの品質にとって重要である半導体ウェハの領域内に達する危険性が、さらに減少する。
本方法の一実施形態においては、肩面は、割断方向に5μm〜100μmの範囲内の長さ、好ましくは15μm〜80μmの範囲内の長さ、特に好ましくは20μm〜50μmの範囲内の長さを備える。このような長さの肩面を形成することが、特に効果的であることが判明した。
本発明の上述した特性、特徴、および利点と、これらを達成する方法は、それぞれ概略的に示した図面を参照しながら以下にさらに詳しく説明する例示的な実施形態に基づいて、さらに明らかとなり明確に理解されるであろう。
半導体ウェハの一部分の斜視図を示している。 第1の上側凹部を有する半導体ウェハの断面図を示している。 第2の上側凹部を有する半導体ウェハの断面図を示している。 追加の下側凹部を有する半導体ウェハの断面図を示している。
図1は、半導体ウェハ100の一部分の概略的な斜視図を示している。半導体ウェハ100は、上面101と、上面101とは反対側の下面102とを備えた実質的に平坦なウェハとして形成されている。半導体ウェハ100は、半導体ウェハ100の下面102から上面101に延びる成長方向12に、互いに重なるようにエピタキシャルに成長させた複数の異なる層を備えていることができる。半導体ウェハ100は、図1の説明図と比較して、横方向にさらに大きい寸法を備えることができる。半導体ウェハ100は、例えばウェハ全体によって、またはウェハの一部分によって、形成することができる。
半導体ウェハ100を分割することによって、半導体ウェハ100から複数のレーザチップ140を形成するように意図されている。この目的のため、半導体ウェハ100は、集積化された複数のレーザダイオード構造141を備えている。個々のレーザダイオード構造141は、連続的に配置されており、これら一連のレーザダイオード構造141は、半導体ウェハ100の割断方向10(成長方向12に垂直である)に互いに並んで配置されており、割断方向10と成長方向12とに垂直である長手方向11に延在する。
一連のレーザダイオード構造141それぞれは、半導体ウェハ100の上面101に、長手方向11に延在するリブ110を備えている。リブ110は、リッジとも称する。リブ110は、半導体ウェハ100の上面101において、リブ110の外側の領域における半導体ウェハ100の部分を、例えばエッチング工程によって除去することによって形成される。この場合、半導体ウェハ100の上面101において除去される半導体ウェハ100の部分は、例えば上側クラッド層を備えていることができ、この結果として、リブ110の領域にのみ上側クラッド層が残る。リブ110は、割断方向10に例えば1.8μm〜40μmの範囲内の幅を備えることができる。長手方向11と成長方向12とに平行に延在するリブ110の側面は、例えば窒化ケイ素によって不動態化することができる。割断方向10と長手方向11とに平行であるリブ110の上面には、メタライゼーションを配置することができ、このメタライゼーションは、半導体ウェハ100から形成されるレーザチップ140を電気的に接触させる役割を果たし、例えば約1μmの厚さを有することができる。
半導体ウェハ100の上面101における、割断方向10に互いに横に位置する2本のリブ110の間に、長手方向11に延びるそれぞれのメサ溝120が配置されている。メサ溝120は、半導体ウェハ100の上面101に水路状の凹部として形成され、成長方向12とは反対の方向に、例えば半導体ウェハ100のpn接合部の下方まで達していてよい。メサ溝120は、例えば実質的に矩形断面を備えることができる。メサ溝120は、割断方向10に例えば約50μmの幅を備えることができる。
半導体ウェハ100を個々のレーザチップ140に細分する目的で、半導体ウェハ100を、長手方向11に垂直な割断平面20と、割断方向10に垂直なさらなる割断平面30とにおいて、分割しなければならない。この場合、さらなる割断平面30は、メサ溝120を貫いて延びる。半導体ウェハ100を割断平面20において分割することによって、割断方向10に互いに並んで配置されている複数のレーザダイオード構造141をそれぞれが備えるレーザバー(laser bar)が形成される。次いで、レーザバーをさらなる割断平面30において分割し、この結果として個々のレーザチップ140が形成される。
半導体ウェハ100を割断平面20において分割することによって、個々のレーザダイオード構造141の共振器142の鏡面が形成される。高い品質の鏡面を形成する目的で、半導体ウェハを割断することによって半導体ウェハ100を割断平面20において分割する。この場合、理想的には原子レベルで滑らかな割断縁を形成することができ、このことは共振器142の高品質の鏡面につながる。
半導体ウェハ100は、割断方向10において前側に位置しておりかつ割断方向10に垂直である半導体ウェハ100の側面から、割断方向10において後側に位置しておりかつ割断方向10に垂直である半導体ウェハ100の側面まで、割断平面20それぞれにおいて割断方向10に割断される。したがって図1の概略図においては、例えば半導体ウェハ100の、見えている前側の側面から、半導体ウェハ100の、隠れている後側の側面まで、半導体ウェハ100が割断される。
半導体ウェハ100は、割断方向10において前側に位置する半導体ウェハ100の側面に、規定の方法で形成される所定の割断位置を起点として、割断平面20それぞれにおいて割断される。それぞれの所望の割断平面20における半導体ウェハ100の割断の進行を、その所望の割断平面20に沿ってガイドする目的で、半導体ウェハ100の上面101にさらなる弱体部(weakenings)を設ける。
図2は、半導体ウェハ100の一部分の概略的な側面断面図を示している。この場合、半導体ウェハ100は、割断平面20の1つに沿って切断されている。半導体ウェハ100を割断平面20において割断するための所望の割断方向10は、図2の概略図において左から右に延びており、したがって図2の説明図において左側における半導体ウェハ100の側面が、割断方向10において前側に位置する半導体ウェハ100の側面を形成している。
半導体ウェハ100の割断の開始点として、割断方向10において前側に位置する半導体ウェハ100の側面と半導体ウェハ100の上面101との間の遷移領域における、割断方向10において前側の縁部160に、縁部切欠き部170が形成されている。縁部切欠き部170は、割断方向10において前側に位置する半導体ウェハ100の側面と半導体ウェハ100の下面102との間の遷移領域に配置する、あるいは、半導体ウェハ100の前側の側面全体にわたり延在させることも可能である。
これに加えて、割断方向10において後側に位置する半導体ウェハ100の側面にも縁部切欠き部を配置することができ、ただしこれは必須ではない。いずれの場合にも、半導体ウェハ100は、割断方向10に半導体ウェハ100の前側の側面から後側の側面まで割断される。
割断平面20における半導体ウェハ100の割断をガイドする目的で、半導体ウェハ100は、その上面101に、割断方向10において割断平面20に沿って互いに前後に並んだ状態に配置される複数の第1の上側凹部200をさらに備える。これらの凹部200は、スキップとも称する。
縁部切欠き部170および第1の上側凹部200は、例えばスクライビングによって(例えばダイヤモンドスクライバを使用する)、またはレーザによって、形成することができる。
縁部切欠き部170および第1の上側凹部200は、各割断平面20に、長手方向11に互いに前後に並んだ状態に設けられることが好ましい。
各割断平面20において、割断方向10において互いに連続する2つのレーザダイオード構造の間、したがって割断方向10において互いに連続する2本のリブ110の間に、それぞれの第1の上側凹部200が配置されることが好ましい。この場合、第1の上側凹部200それぞれは、割断方向10においてそれぞれの第1の上側凹部200の上流に配置されているレーザダイオード構造141のリブ110と、それぞれの第1の上側凹部200に隣接する2つのレーザダイオード構造141の間に位置するメサ溝120との間に配置されることが好ましい。したがって、第1の上側凹部200それぞれは、割断方向10においてそれぞれの第1の上側凹部200の下流における最も近くに位置するレーザダイオード構造141よりも、割断方向においてそれぞれの第1の上側凹部200の上流における最も近くに位置するレーザダイオード構造141の近くに配置される。第1の上側凹部200それぞれにおいて、第1の上側凹部200と、割断方向10において第1の上側凹部200の下流における最も近くに位置するレーザダイオード構造141との間の後側距離245は、第1の上側凹部200と、割断方向10において第1の上側凹部200の上流における最も近くに位置するレーザダイオード構造141との間の前側距離240の大きさの少なくとも4倍、特に好ましくは後者の大きさの少なくとも8倍、であることが好ましい。第1の上側凹部200の上流に配置されているレーザダイオード構造141の共振器142と、第1の上側凹部200との間の前側距離240は、例えば約20μmとすることができる。第1の上側凹部200と、割断方向10において第1の上側凹部200の下流における最も近いレーザダイオード構造141の共振器142との間の後側距離245は、例えば約200μmとすることができる。
割断方向10において互いに連続する2つのレーザダイオード構造の間に、2つ以上の凹部200を設けることも可能である。
第1の上側凹部200それぞれは、割断方向10において前側の境界面210と、割断方向10において後側の境界面220とを備えている。第1の上側凹部200それぞれの前側境界面210および後側境界面220は、半導体ウェハ100の長手方向11に平行な向きにある。
第1の上側凹部200それぞれは、その底部に、前側境界面210を後側境界面220に結合する底面230を備えており、この底面230は、半導体ウェハ100の上面101に実質的に平行な(すなわち割断方向10と長手方向11とに平行な)向きにある。
第1の上側凹部200それぞれにおいて、前側境界面210は、底面230に対する前側角度212を形成している。前側角度212は、好ましくは75゜〜95゜の範囲内、特に好ましくは85゜〜95゜の範囲内である。すなわち、前側境界面210は、半導体ウェハ100の上面101を起点として、好ましくは実質的に垂直に半導体ウェハ100の中に延在している。
第1の上側凹部200それぞれにおいて、割断方向10において後側の境界面220は、底面230に対する後側角度221を形成している。後側角度221は、95゜〜170゜の範囲内である。すなわち後側境界面220は、底面230および半導体ウェハ100の上面101に対して、傾斜している。この結果として、第1の上側凹部200それぞれは、その底面230から半導体ウェハ100の上面101に向かって広がっている。第1の上側凹部200それぞれにおける後側角度221は、好ましくは100゜〜160゜の範囲内の大きさ、特に好ましくは120゜〜145゜の範囲内の大きさを備える。
第1の上側凹部200それぞれは、成長方向12における深さ211を備える。第1の上側凹部200それぞれにおける深さ211は、好ましくは5μm〜80μmの範囲内、特に好ましくは15μm〜70μmの範囲内、極めて好ましくは25μm〜55μmの範囲内である。
第1の上側凹部200それぞれの底面230は、割断方向10における長さ231を備える。第1の上側凹部200それぞれにおける長さ231は、好ましくは5μm〜100μmの範囲内、特に好ましくは15μm〜80μmの範囲内、極めて好ましくは20μm〜50μmの範囲内である。
半導体ウェハ100を割断平面20の1つにおいて割断方向10に割断するとき、第1の上側凹部200に結晶欠陥150が形成されることがあり、この結晶欠陥は、半導体ウェハ100の中を伝搬する。この結晶欠陥150は、例えば階段状の転位(stepped dislocations)である。半導体ウェハ100を割断平面20の1つにおいて割断するときにこのような結晶欠陥150が発生する結果として、半導体ウェハ100を割断平面20において割断することによって形成される鏡面の品質が低下する。結晶欠陥150が半導体ウェハ100の中を1つのレーザダイオード構造141の活性領域まで伝搬するならば、半導体ウェハ100の割断によって形成されるレーザチップ140の共振器142の最終的な鏡面の品質にとって、結晶欠陥150は特に有害である。
半導体ウェハ100を割断平面20の1つにおいて割断方向10に割断するときに発生する結晶欠陥150は、主として第1の上側凹部200の後側境界面220に形成され、そこから後側境界面220に垂直な方向に伝搬する。第1の上側凹部200の後側境界面220は、半導体ウェハ100の上面101に対して後側角度221(直角より大きい)だけ傾斜しているため、結晶欠陥150は、第1の上側凹部200の後側境界面220から、半導体ウェハ100の下面102に向かう方向に移動する。これによって、第1の上側凹部200の後側境界面220に形成される結晶欠陥150が、割断方向10においてそれぞれの第1の上側凹部200の後方に位置するレーザダイオード構造141の活性領域まで、割断方向10に伝搬する危険性が減少する。これに加えて、この危険性は、それぞれの第1の上側凹部200と、割断方向10においてそれぞれの第1の上側凹部200の下流における最も近くに位置するレーザダイオード構造141との間の後側距離245が、前側距離240よりも大きいことによっても減少する。
半導体ウェハ100の長手方向11に互いに前後に並んで配置されているすべての割断平面20における、すべての第1の上側凹部200(割断方向10に前後に並んだ状態に配置されている)が、上述したように形成されることが好ましい。しかしながら、複数の第1の上側凹部200のうちの第1の部分のみを上述したように形成および配置し、その一方で、複数の第1の上側凹部200のうちの第2の部分を、異なる形状に形成する、もしくは前側距離240および後側距離245に関して異なる位置関係に配置する、またはその両方であるようにすることも可能である。
図3は、代替実施形態による半導体ウェハ100の一部分の概略的な側面断面図を示している。図3の説明図においても、半導体ウェハ100は、割断平面20の1つに沿って切断されている。図3の実施形態は、図2の実施形態と異なる点として、第1の上側凹部200が第2の上側凹部300に置き換わっている。
第2の上側凹部300は、第1の上側凹部200に類似する位置に配置されている。第2の上側凹部300は、第1の上側凹部200に類似する形状を有するが、前側境界面210と、底面230と、後側境界面220に加えて肩部310を有し、この肩部310は、それぞれの第2の上側凹部300の(割断方向10において)後側の端部において、それぞれの後側境界面220に隣接している。第2の上側凹部300それぞれの肩部310は、半導体ウェハ100の上面101に平行でありかつそれぞれの後側境界面220に隣接する肩面320、を備えている。この肩面320は、割断方向10における長さ321を備える。第2の上側凹部300の肩部310の肩面320の長さ321は、好ましくは5μm〜100μmの範囲内、特に好ましくは15μm〜80μmの範囲内、極めて好ましくは20μm〜50μmの範囲内である。
半導体ウェハ100を割断平面20の1つにおいて割断方向10に割断するとき、第2の上側凹部300の肩部310の肩面320にも結晶欠陥150が発生し、この結晶欠陥150は、それぞれの肩面320を起点として、それぞれの肩面320に垂直な方向に半導体ウェハ100の中に伝搬する。第2の上側凹部300の肩部310の肩面320は、半導体ウェハ100の上面101に平行な向きにあるため、第2の上側凹部300の肩部310の肩面320を起点とする結晶欠陥150は、成長方向12とは実質的に反対方向に、半導体ウェハ100の下面102に伝搬する。したがって、肩面320を起点とする結晶欠陥150が半導体ウェハ100のレーザ構造141の活性領域に達する危険性は、わずかである。
これに加えて、第2の上側凹部300の肩部310の肩面320を起点とする結晶欠陥150は、第2の上側凹部300の後側境界面220を起点としてそれぞれの後側境界面220に垂直な向きの方向に伝搬する結晶欠陥150とぶつかり、したがって後側境界面220を起点とする後者の結晶欠陥150を遮ることができる。結果として、第2の上側凹部300の後側境界面220を起点とする結晶欠陥150が半導体ウェハ100のレーザダイオード構造141の活性領域まで達する危険性を、第2の上側凹部300の肩部310の肩面320を起点とする結晶欠陥150によって低減することができる。
図1の概略的な斜視図において明らかであるように、半導体ウェハ100の下面102において、各割断平面20の領域に、割断方向10に延びておりかつそれぞれの割断平面20に配置されているそれぞれの下側溝130が形成されている。これらの下側溝130は、半導体ウェハ100を割断平面20において割断するステップを容易にすることができる。下側溝130は、例えばソーイングによって、またはレーザによって、または湿式あるいは乾式化学エッチングによって、形成することができる。この場合、上側凹部200,300を形成する前、かつ縁部切欠き部170を形成する前に、下側溝130がすでに形成されていることが好ましい。しかしながら、下側溝130を省くこともできる。
図4は、さらなる代替実施形態による半導体ウェハ100の一部分の概略的な側面断面図を示している。図4に示した実施形態においては、半導体ウェハ100は、その下面102に、割断平面20に位置合わせされている下側溝130を備えていない。代わりに、割断平面20それぞれに位置合わせされておりかつ割断方向10に互いに前後に並んだ状態に配置される下側凹部400が、半導体ウェハ100の下面102に設けられている。
図4に示した例においては、下側凹部400は、半導体ウェハ100の上面101に配置されている第2の上側凹部300に対して鏡面対称に配置および形成されている。半導体ウェハ100が第2の上側凹部300の代わりに図2における第1の上側凹部200を備えている場合、下側凹部400を、第1の上側凹部200に対して鏡面反転された状態に形成することができる。しかしながら、半導体ウェハ100の上面101に第1の上側凹部200を形成し、半導体ウェハ100の下面102に、第2の上側凹部300に類似する下側凹部400を形成することも可能である。当然ながら逆のケースも可能である。
図4の説明図においては、下側凹部400それぞれは、成長方向12とは反対方向において第2の上側凹部300の正確に直下に配置されている。しかしながら、第2の上側凹部300および下側凹部400を、割断方向10において互いにずれた状態に配置することも可能である。一例として、下側凹部400それぞれを、対応する第2の上側凹部300よりも割断方向10において後方に配置することができる。
半導体ウェハ100を割断平面20の1つにおいて割断方向10に割断するとき、下側凹部400の後側境界面にも結晶欠陥150が形成されうる。下側凹部400の後側境界面に形成されるこれらの結晶欠陥150は、それぞれの下側凹部400の後側境界面に垂直な方向に半導体ウェハ100の中を伝搬し、したがって半導体ウェハ100の上面101に向かう方向に進む。この場合、これらの結晶欠陥150は、反対側の上側凹部300の後側境界面220を起点とする結晶欠陥150とぶつかる。この場合、ぶつかった結晶欠陥150は、互いに相手を遮り、したがって結晶欠陥150が半導体ウェハ100の中をそれ以上伝搬することが阻止される。これにより、凹部300,400を起点とする結晶欠陥150が半導体ウェハ100のレーザダイオード構造141の活性領域に達する危険性が減少する。
ここまで、本発明について、好ましい例示的な実施形態に基づいて詳しく説明してきた。しかしながら本発明は、開示した例に制約されない。むしろ当業者には、本発明の保護範囲から逸脱することなく、これらの例から別の変形形態を導くことができるであろう。
本特許出願は、独国特許出願第102014112902.4号の優先権を主張し、この文書の開示内容は参照によって本明細書に組み込まれている。
10 割断方向
11 長手方向
12 成長方向
20 割断平面
30 さらなる割断平面
100 半導体ウェハ
101 上面
102 下面
110 リブ
120 メサ溝
130 下側溝
140 レーザチップ
141 レーザダイオード構造
142 共振器
150 結晶欠陥
160 前側縁部
170 縁部切欠き部
200 第1の上側凹部
210 前側境界面
211 深さ
212 前側角度
220 後側境界面
221 後側角度
230 底面
231 長さ
240 前側距離
245 後側距離
300 第2の上側凹部
310 肩部
320 肩面
321 長さ
400 下側凹部

Claims (16)

  1. レーザチップ(140)を製造する方法であって、
    − 上面(101)および下面(102)を備えた半導体ウェハ(100)を形成するステップであって、
    前記半導体ウェハ(100)が、定義された割断方向(10)に沿って互いに前後に並んだ状態に配置され、集積化された複数のレーザダイオード構造(141)を備えている、
    ステップと、
    − 前記半導体ウェハ(100)の前記上面(101)に、前記割断方向(10)に沿って互いに前後に並んだ状態に配置される複数の凹部(300)を形成するステップであって、
    凹部(300)それぞれが、前記割断方向(10)において連続する前側境界面(210)および後側境界面(220)を備えており、
    少なくとも1つの凹部(300)において、前記後側境界面(220)が前記半導体ウェハ(100)の前記上面(101)に対して95゜〜170゜の範囲内の角度(221)だけ傾斜しており、
    少なくとも1つの凹部(300)が、前記後側境界面(220)に隣接する肩部(310)を備えており、前記肩部(310)が、前記半導体ウェハ(100)の前記上面(101)に平行でありかつ前記後側境界面(220)に隣接する肩面(320)、を備えている、
    ステップと、
    − 前記半導体ウェハ(100)の前記上面(101)に垂直な向きにありかつ前記凹部(300)を貫いて延びる割断平面(20)において、前記半導体ウェハ(100)を前記割断方向(10)に割断するステップと、
    を含む、方法。
  2. 2つの隣り合うレーザダイオード構造(141)の間に、それぞれの凹部(300)が配置される、
    請求項1に記載の方法。
  3. 少なくとも1つの凹部(300)が、前記割断方向(10)において前記凹部(300)の下流における最も近くに位置するレーザダイオード構造(141)よりも、前記割断方向(10)において前記凹部(300)の上流における最も近くに位置するレーザダイオード構造(141)、の近くに配置される、
    請求項2に記載の方法。
  4. 前記凹部(300)と、前記割断方向(10)において前記凹部(300)の下流における最も近くに位置する前記レーザダイオード構造(141)との間の距離(245)が、前記凹部(300)と、前記割断方向(10)において前記凹部(300)の上流における最も近くに位置する前記レーザダイオード構造(141)との間の距離(240)の大きさの少なくとも4倍であり、好ましくは前記距離(240)の大きさの少なくとも8倍である、
    請求項3に記載の方法。
  5. 前記レーザダイオード構造(141)それぞれが、前記割断方向(10)に垂直な向きにある共振器(142)、を備えている、
    請求項1から請求項4の何れか1項に記載の方法。
  6. 前記凹部(300)が、スクライビングまたはレーザによって形成される、
    請求項1から請求項5の何れか1項に記載の方法。
  7. 前記方法が、次のさらなるステップ、すなわち、
    − 前記割断方向(10)において前側に位置する前記半導体ウェハ(100)の縁部(160)に、前記割断平面(20)内に配置される縁部切欠き部(170)を形成するステップ、
    を含む、
    請求項1から請求項6の何れか1項に記載の方法。
  8. 前記方法が、次のさらなるステップ、すなわち、
    − 前記半導体ウェハ(100)の前記下面(102)に、前記割断方向(10)に延びかつ前記割断平面(20)内に配置される溝(130)を形成するステップ、
    を含む、
    請求項1から請求項7の何れか1項に記載の方法。
  9. 前記溝(130)が、ソーイング、レーザ、またはエッチング工程によって形成される、
    請求項8に記載の方法。
  10. 前記方法が、次のさらなるステップ、すなわち、
    − 前記半導体ウェハ(100)の前記下面(102)に、前記割断平面(20)内に前記割断方向(10)に沿って互いに前後に並んだ状態に配置される複数の凹部(400)、を形成するステップ、
    を含む、
    請求項1から請求項7の何れか1項に記載の方法。
  11. 前記半導体ウェハ(100)の前記下面(102)における前記凹部(400)が、前記半導体ウェハ(100)の前記上面(101)における前記凹部(300)に対して鏡面反転された状態に形成される、
    請求項10に記載の方法。
  12. 少なくとも1つの凹部(300)において、前記後側境界面(220)が、前記半導体ウェハ(100)の前記上面(101)に対して100゜〜160゜の範囲内の角度(221)だけ、好ましくは120゜〜145゜の範囲内の角度(221)だけ、傾斜している、
    請求項1から請求項11の何れか1項に記載の方法。
  13. 少なくとも1つの凹部(300)が、前記半導体ウェハ(100)の前記上面(101)に垂直な方向(12)に、5μm〜80μmの範囲内の深さ(211)、好ましくは15μm〜70μmの範囲内の深さ(211)、特に好ましくは25μm〜55μmの範囲内の深さ(211)を備える、
    請求項1から請求項12の何れか1項に記載の方法。
  14. 少なくとも1つの凹部(300)において、前記前側境界面(210)が、前記半導体ウェハ(100)の前記上面(101)に対して75゜〜95゜の範囲内の角度(212)だけ、好ましくは85゜〜95゜の範囲内の角度(212)だけ、傾斜している、
    請求項1から請求項13の何れか1項に記載の方法。
  15. 少なくとも1つの凹部(300)が、その底部において、前記割断方向(10)に5μm〜100μmの範囲内の長さ(231)、好ましくは15μm〜80μmの範囲内の長さ(231)、特に好ましくは20μm〜50μmの範囲内の長さ(231)を備える、
    請求項1から請求項14の何れか1項に記載の方法。
  16. 前記肩面(320)が、前記割断方向(10)に5μm〜100μmの範囲内の長さ(321)、好ましくは15μm〜80μmの範囲内の長さ(321)、特に好ましくは20μm〜50μmの範囲内の長さ(321)を備える、
    請求項1から請求項15の何れか1項に記載の方法。
JP2017513105A 2014-09-08 2015-08-27 レーザチップの製造方法 Pending JP2017529700A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102014112902.4A DE102014112902B4 (de) 2014-09-08 2014-09-08 Verfahren zum Herstellen eines Laserchips
DE102014112902.4 2014-09-08
PCT/EP2015/069698 WO2016037863A1 (de) 2014-09-08 2015-08-27 Verfahren zum herstellen eines laserchips

Publications (1)

Publication Number Publication Date
JP2017529700A true JP2017529700A (ja) 2017-10-05

Family

ID=54065336

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017513105A Pending JP2017529700A (ja) 2014-09-08 2015-08-27 レーザチップの製造方法

Country Status (6)

Country Link
US (1) US9972967B2 (ja)
EP (1) EP3192135B1 (ja)
JP (1) JP2017529700A (ja)
CN (1) CN107078455B (ja)
DE (1) DE102014112902B4 (ja)
WO (1) WO2016037863A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017209590B4 (de) * 2017-06-07 2026-01-29 Robert Bosch Gmbh Halbleiterdiode
DE102017117136B4 (de) * 2017-07-28 2022-09-22 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer Mehrzahl von Laserdioden und Laserdiode

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017791A (ja) * 2001-07-03 2003-01-17 Sharp Corp 窒化物半導体素子及びこの窒化物半導体素子の製造方法
JP2008060555A (ja) * 2006-07-31 2008-03-13 Sanyo Electric Co Ltd 半導体レーザ素子およびその製造方法
JP2009117494A (ja) * 2007-11-04 2009-05-28 Nichia Corp 半導体素子の製造方法
JP2011249556A (ja) * 2010-05-27 2011-12-08 Panasonic Corp 半導体レーザ装置及びその製造方法
WO2012113648A1 (de) * 2011-02-21 2012-08-30 Osram Opto Semiconductors Gmbh Verfahren zur herstellung einer vielzahl optoelektronischer halbleiterchips
JP2012243866A (ja) * 2011-05-17 2012-12-10 Sharp Corp 半導体発光素子及びその製造方法
JP2013118250A (ja) * 2011-12-02 2013-06-13 Nichia Chem Ind Ltd 半導体レーザ素子及びその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009200478A (ja) * 2008-01-21 2009-09-03 Sanyo Electric Co Ltd 半導体レーザ素子およびその製造方法
JP4927121B2 (ja) 2009-05-29 2012-05-09 シャープ株式会社 窒化物半導体ウェハ、窒化物半導体素子および窒化物半導体素子の製造方法
JP4793489B2 (ja) * 2009-12-01 2011-10-12 住友電気工業株式会社 Iii族窒化物半導体レーザ素子を作製する方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017791A (ja) * 2001-07-03 2003-01-17 Sharp Corp 窒化物半導体素子及びこの窒化物半導体素子の製造方法
JP2008060555A (ja) * 2006-07-31 2008-03-13 Sanyo Electric Co Ltd 半導体レーザ素子およびその製造方法
JP2009117494A (ja) * 2007-11-04 2009-05-28 Nichia Corp 半導体素子の製造方法
JP2011249556A (ja) * 2010-05-27 2011-12-08 Panasonic Corp 半導体レーザ装置及びその製造方法
WO2012113648A1 (de) * 2011-02-21 2012-08-30 Osram Opto Semiconductors Gmbh Verfahren zur herstellung einer vielzahl optoelektronischer halbleiterchips
JP2012243866A (ja) * 2011-05-17 2012-12-10 Sharp Corp 半導体発光素子及びその製造方法
JP2013118250A (ja) * 2011-12-02 2013-06-13 Nichia Chem Ind Ltd 半導体レーザ素子及びその製造方法

Also Published As

Publication number Publication date
CN107078455A (zh) 2017-08-18
DE102014112902A1 (de) 2016-03-10
US9972967B2 (en) 2018-05-15
CN107078455B (zh) 2019-12-24
DE102014112902B4 (de) 2025-09-04
EP3192135A1 (de) 2017-07-19
WO2016037863A1 (de) 2016-03-17
EP3192135B1 (de) 2021-11-24
US20170264073A1 (en) 2017-09-14

Similar Documents

Publication Publication Date Title
JP4385746B2 (ja) 窒化物系半導体素子の製造方法
JP5119463B2 (ja) 発光素子及びその製造方法
US7718454B2 (en) Method for manufacturing a semiconductor laser
JP2006190980A (ja) 窒化物半導体発光素子およびその製造方法
US8435869B2 (en) Method for manufacturing semiconductor device
CN103138155B (zh) 半导体激光元件及其制造方法
TW201301557A (zh) 發光元件結構及其製造方法
CN105637721A (zh) 具有一侧上加宽的脊结构的半导体激光器
JP4386142B2 (ja) 窒化物系半導体素子の製造方法
JP2014183120A (ja) 半導体装置およびその製造方法並びに半導体ウェハ
US7968430B2 (en) Compound semiconductor device and method for manufacturing same
CN101529674B (zh) 氮化物类半导体激光元件及其制造方法
JP6450842B2 (ja) オプトエレクトロニクス部品およびオプトエレクトロニクス部品の製造方法
TW201835989A (zh) 氮化物半導體雷射元件及其製造方法
JP2008244121A (ja) 窒化物半導体素子の製造方法
JP2008227461A (ja) 半導体レーザの製造方法
JP2017529700A (ja) レーザチップの製造方法
US8889445B2 (en) Method for manufacturing semiconductor optical device and semiconductor optical device
JP5545648B2 (ja) 半導体ウエハの劈開方法
KR20130128745A (ko) 기판 내에 보이드를 갖는 발광다이오드 및 그의 제조방법
JP2009059773A (ja) 半導体レーザ装置の製造方法
KR101752408B1 (ko) 질화물 반도체 소자 및 그의 벽개면 형성 방법
JP2006286785A (ja) 半導体発光素子およびその製造方法
JP2011018912A (ja) 窒化物半導体素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170323

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180130

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180828