JP2018190875A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2018190875A JP2018190875A JP2017093698A JP2017093698A JP2018190875A JP 2018190875 A JP2018190875 A JP 2018190875A JP 2017093698 A JP2017093698 A JP 2017093698A JP 2017093698 A JP2017093698 A JP 2017093698A JP 2018190875 A JP2018190875 A JP 2018190875A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- terminal
- back surface
- semiconductor device
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
- H10W72/5473—Dispositions of multiple bond wires multiple bond wires connected to a common bond pad
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
図1〜図11に基づき、本発明の第1実施形態にかかる半導体装置A10について説明する。半導体装置A10は、ダイパッド1、半導体素子2、複数の端子3および封止樹脂5を備える。本実施形態では、半導体装置A10は、ワイヤ4をさらに備える。
図12〜図16に基づき、本発明の第2実施形態にかかる半導体装置A20について説明する。これらの図において、先述した半導体装置A10と同一または類似の要素には同一の符号を付して、重複する説明を省略することとする。
図17〜図22に基づき、本発明の第3実施形態にかかる半導体装置A30について説明する。これらの図において、先述した半導体装置A10と同一または類似の要素には同一の符号を付して、重複する説明を省略することとする。
1:ダイパッド
11:搭載面
111:搭載面凹部
12:パッド裏面
121:パッド中央部
122:パッド外周部
122a:第1領域
122b:第2領域
13:パッド側面
14:パッド凹部
141:環状溝
142:溝
15:パッド突出部
151:パッド端面
152:パッド中間面
16:パッド斜材
161:斜材上面
162:斜材下面
163:斜材端面
2:半導体素子
21:素子主面
211:電極パッド
22:素子裏面
29:接合層
3:端子
3a:第1端子
3b:第2端子
301:外部端子
302:内部端子
31:端子主面
311:端子第1主面
312:端子第2主面
32:端子裏面
321:端子第1裏面
322:端子第2裏面
33:端子外側面
331:外部端子外側面
34:端子内側面
341:外部端子内側面
342:内部端子内側面
35:端子突出部
351:端子端面
352:端子中間面
36:外部端子突出部
361:外部端子端面
362:外部端子中間面
37:内部端子突出部
371:内部端子端面
372:内部端子中間面
4:ワイヤ
41:外部ワイヤ
42:内部ワイヤ
5:封止樹脂
51:樹脂主面
52:樹脂裏面
53:樹脂側面
54:溝部
55:絶縁体
61:内装めっき層
62:外装めっき層
81:刃
C:中心位置
z:厚さ方向
x:第1方向
y:第2方向
Claims (16)
- 厚さ方向において互いに反対側を向く搭載面およびパッド裏面を有するダイパッドと、
前記搭載面に搭載された半導体素子と、
各々が前記パッド裏面と同方向を向く端子裏面を有するとともに、前記ダイパッドの厚さ方向視において前記ダイパッドを囲むように配置され、かつ前記半導体素子に導通する複数の端子と、
前記パッド裏面と同方向を向く樹脂裏面を有し、かつ前記半導体素子と、前記ダイパッドおよび複数の前記端子のそれぞれ一部ずつとを覆う封止樹脂と、を備える半導体装置であって、
前記パッド裏面および前記端子裏面は、ともに前記樹脂裏面から露出し、
前記ダイパッドには、前記パッド裏面から凹むパッド凹部が形成されていることを特徴とする、半導体装置。 - 前記パッド凹部は、前記樹脂裏面から露出している、請求項1に記載の半導体装置。
- 前記パッド凹部は、前記パッド裏面の中央を囲む複数の環状溝から構成され、
前記パッド裏面において各々の前記環状溝によって囲まれた領域の中心位置は、いずれも同一である、請求項2に記載の半導体装置。 - 前記パッド凹部は、前記厚さ方向に対して直角である方向に沿って延びる複数の溝から構成される、請求項2に記載の半導体装置。
- 前記ダイパッドは、前記パッド裏面に交差し、かつ複数の前記端子に対向するパッド側面をさらに有し、
前記ダイパッドには、前記搭載面と面一であり、かつ前記パッド側面から複数の前記端子に向けて突出するパッド突出部が形成されている、請求項2ないし4のいずれかに記載の半導体装置。 - 前記パッド凹部には、前記封止樹脂が充填され、
前記パッド裏面は、パッド中央部と、前記パッド中央部の周囲に位置するパッド外周部と、を有し、
前記パッド中央部および前記パッド外周部は、前記厚さ方向視において前記パッド凹部により互いに隔てられている、請求項1に記載の半導体装置。 - 前記パッド外周部は、前記厚さ方向に対して直角である一方向において互いに離間した一対の第1領域を有する、請求項6に記載の半導体装置。
- 前記パッド外周部は、前記厚さ方向および前記一方向の双方に対して直角である方向において互いに離間した一対の第2領域を有する、請求項7に記載の半導体装置。
- 前記搭載面の端縁には、前記厚さ方向視において前記搭載面の四隅から前記ダイパッドの内側に向かって凹む搭載面凹部が形成され、
前記厚さ方向視において前記半導体素子の一部が前記搭載面凹部に重なっている、請求項6ないし8のいずれかに記載の半導体装置。 - 前記厚さ方向視において前記半導体素子の一部が前記パッド外周部に重なっている、請求項9に記載の半導体装置。
- 前記厚さ方向において、前記パッド外周部の位置は、前記パッド中央部の位置に等しい、請求項10に記載の半導体装置。
- 前記端子は、前記搭載面と同方向を向く端子主面をさらに有し、
前記半導体素子と前記端子主面とを接続するワイヤをさらに備える、請求項1ないし11のいずれかに記載の半導体装置。 - 前記ダイパッドおよび前記端子には、前記搭載面および前記端子主面のいずれか一方に接する内装めっき層が設けられている、請求項12に記載の半導体装置。
- 前記端子は、前記端子主面および前記端子裏面の双方に交差し、かつ外側を向く端子外側面をさらに有し、
前記封止樹脂は、前記樹脂裏面に交差する樹脂側面をさらに有し、
前記端子外側面は、前記樹脂側面から露出している、請求項12または13に記載の半導体装置。 - 前記端子は、前記端子裏面に交差し、かつ前記端子外側面とは反対側を向く端子内側面をさらに有し、
前記端子には、前記端子主面と面一であり、かつ前記端子内側面から前記ダイパッドに向けて突出する端子突出部が形成されている、請求項14に記載の半導体装置。 - 複数の前記端子は、前記厚さ方向に対して直角である第1方向に沿って配列された複数の第1端子と、前記厚さ方向および前記第1方向の双方に対して直角である第2方向に沿って配列された複数の第2端子と、を含み、
前記端子外側面は、前記樹脂側面と面一である、請求項14または15に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017093698A JP6909629B2 (ja) | 2017-05-10 | 2017-05-10 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017093698A JP6909629B2 (ja) | 2017-05-10 | 2017-05-10 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018190875A true JP2018190875A (ja) | 2018-11-29 |
| JP6909629B2 JP6909629B2 (ja) | 2021-07-28 |
Family
ID=64478892
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017093698A Expired - Fee Related JP6909629B2 (ja) | 2017-05-10 | 2017-05-10 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6909629B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114080674A (zh) * | 2019-09-11 | 2022-02-22 | Ngk电子器件株式会社 | 端子构造、封装体以及端子构造的制造方法 |
| DE112022005438T5 (de) | 2021-12-13 | 2024-08-29 | Rohm Co., Ltd. | Halbleiterbauteil und Verfahren zur Herstellung des Halbleiterbauteils |
| WO2024247739A1 (ja) * | 2023-05-29 | 2024-12-05 | 住友電気工業株式会社 | 半導体装置 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01204460A (ja) * | 1988-02-10 | 1989-08-17 | Hitachi Ltd | 半導体装置用リードフレーム |
| JP2001077278A (ja) * | 1999-10-15 | 2001-03-23 | Amkor Technology Korea Inc | 半導体パッケージと、このためのリードフレーム及び、半導体パッケージの製造方法とそのモールド |
| WO2002061835A1 (en) * | 2001-01-31 | 2002-08-08 | Hitachi, Ltd | Semiconductor device and its manufacturing method |
| US20070052070A1 (en) * | 2005-09-06 | 2007-03-08 | Shafidul Islam | Die pad for semiconductor packages and methods of making and using same |
| JP2009071154A (ja) * | 2007-09-14 | 2009-04-02 | Renesas Technology Corp | 半導体装置 |
| JP2011091145A (ja) * | 2009-10-21 | 2011-05-06 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2013239740A (ja) * | 2013-08-02 | 2013-11-28 | Rohm Co Ltd | 半導体装置 |
| JP2017028200A (ja) * | 2015-07-27 | 2017-02-02 | 新光電気工業株式会社 | 半導体装置及び半導体装置の製造方法 |
-
2017
- 2017-05-10 JP JP2017093698A patent/JP6909629B2/ja not_active Expired - Fee Related
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01204460A (ja) * | 1988-02-10 | 1989-08-17 | Hitachi Ltd | 半導体装置用リードフレーム |
| JP2001077278A (ja) * | 1999-10-15 | 2001-03-23 | Amkor Technology Korea Inc | 半導体パッケージと、このためのリードフレーム及び、半導体パッケージの製造方法とそのモールド |
| WO2002061835A1 (en) * | 2001-01-31 | 2002-08-08 | Hitachi, Ltd | Semiconductor device and its manufacturing method |
| US20070052070A1 (en) * | 2005-09-06 | 2007-03-08 | Shafidul Islam | Die pad for semiconductor packages and methods of making and using same |
| JP2009507394A (ja) * | 2005-09-06 | 2009-02-19 | ユニセム (モーリシャス) ホールディングス リミテッド | 半導体パッケージのダイパッド |
| JP2009071154A (ja) * | 2007-09-14 | 2009-04-02 | Renesas Technology Corp | 半導体装置 |
| JP2011091145A (ja) * | 2009-10-21 | 2011-05-06 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2013239740A (ja) * | 2013-08-02 | 2013-11-28 | Rohm Co Ltd | 半導体装置 |
| JP2017028200A (ja) * | 2015-07-27 | 2017-02-02 | 新光電気工業株式会社 | 半導体装置及び半導体装置の製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114080674A (zh) * | 2019-09-11 | 2022-02-22 | Ngk电子器件株式会社 | 端子构造、封装体以及端子构造的制造方法 |
| DE112022005438T5 (de) | 2021-12-13 | 2024-08-29 | Rohm Co., Ltd. | Halbleiterbauteil und Verfahren zur Herstellung des Halbleiterbauteils |
| WO2024247739A1 (ja) * | 2023-05-29 | 2024-12-05 | 住友電気工業株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6909629B2 (ja) | 2021-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7253508B2 (en) | Semiconductor package with a flip chip on a solder-resist leadframe | |
| JP5802695B2 (ja) | 半導体装置、半導体装置の製造方法 | |
| US20030006055A1 (en) | Semiconductor package for fixed surface mounting | |
| KR101563911B1 (ko) | 반도체 패키지 | |
| KR20060121823A (ko) | 가역 리드리스 패키지, 및 이를 제조 및 사용하기 위한방법 | |
| TW429567B (en) | Stack package and method of fabricating the same | |
| JPH11312764A (ja) | エリアアレイ型半導体パッケージ及びその製造方法 | |
| JP2006318996A (ja) | リードフレームおよび樹脂封止型半導体装置 | |
| JP6909630B2 (ja) | 半導体装置 | |
| JP2001156251A (ja) | 半導体装置 | |
| JP6909629B2 (ja) | 半導体装置 | |
| JP2006294809A (ja) | 半導体装置 | |
| KR20010056618A (ko) | 반도체패키지 | |
| JP4566799B2 (ja) | 樹脂封止型電子部品内蔵半導体装置および電子部品内蔵リードフレーム | |
| JP2005311099A (ja) | 半導体装置及びその製造方法 | |
| JPH0582582A (ja) | 半導体装置 | |
| JP2005197604A (ja) | 半導体装置 | |
| JP2000183275A (ja) | 半導体装置 | |
| JP4435074B2 (ja) | 半導体装置およびその製造方法 | |
| CN100382311C (zh) | 堆叠式双芯片封装结构 | |
| KR19990056764A (ko) | 볼 그리드 어레이 패키지 | |
| JP2522182B2 (ja) | 半導体装置 | |
| KR100668932B1 (ko) | 리드프레임 및 이를 이용한 반도체패키지 | |
| JP2005150693A (ja) | チップパッケージ構造 | |
| JP2005223005A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200416 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210309 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210423 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210622 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210705 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6909629 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |