JPH0582582A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0582582A JPH0582582A JP3242258A JP24225891A JPH0582582A JP H0582582 A JPH0582582 A JP H0582582A JP 3242258 A JP3242258 A JP 3242258A JP 24225891 A JP24225891 A JP 24225891A JP H0582582 A JPH0582582 A JP H0582582A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- semiconductor device
- lead terminal
- lead
- bonding pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】従来の半導体装置の外径寸法の同一のＩＣチッ
プで製造した場合に、より小さくすることと、ＩＣチッ
プ上のボンディングパッドの配置し自由度を持たせ、さ
らに集積度を向上させることを目的とする。 【構成】ＩＣチップ１のボンディングパッド１１の鉛直
上に外部回路のプリント配線９と接続する為のリード端
子である金属ボールリード１２を形成し、その金属ボー
ルリード１２の一部が露出する用に封止樹脂５によって
封止される。 【効果】ＩＣチップの外周部に外部回路と接続する為の
リード端子を保持する空間が無くなるので半導体装置の
外径寸法を小さくすることができる。又、リード端子と
なる部分をＩＣチップのボンディングパッドの鉛直上に
形成したことで、ボンディングパッド形成面内であれ
ば、任意に配置できるので配線の引き回しが少なくなり
集積度を向上できる。
プで製造した場合に、より小さくすることと、ＩＣチッ
プ上のボンディングパッドの配置し自由度を持たせ、さ
らに集積度を向上させることを目的とする。 【構成】ＩＣチップ１のボンディングパッド１１の鉛直
上に外部回路のプリント配線９と接続する為のリード端
子である金属ボールリード１２を形成し、その金属ボー
ルリード１２の一部が露出する用に封止樹脂５によって
封止される。 【効果】ＩＣチップの外周部に外部回路と接続する為の
リード端子を保持する空間が無くなるので半導体装置の
外径寸法を小さくすることができる。又、リード端子と
なる部分をＩＣチップのボンディングパッドの鉛直上に
形成したことで、ボンディングパッド形成面内であれ
ば、任意に配置できるので配線の引き回しが少なくなり
集積度を向上できる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置にかかり、特
に表面実装型半導体装置に関する。
に表面実装型半導体装置に関する。
【０００２】
【従来の技術】従来の半導体装置は、図４に示すよう
に、ＩＣチップ１と外部回路とを接続する為のリード端
子２が、ＩＣチップ１の水平方向に位置し、ＩＣチップ
１の電極であるボンディングパッド１１とリード端子２
とを接続する為にボンディングワイヤ３を介する構造と
なっている。又、リード端子２、ダイパッド４に保持さ
れたＩＣチップ１及びボンディングワイヤ３を保持する
為に封止樹脂５で固定された構造となっている（ａ）。
そしてこの半導体装置はそのリード端子２を実装用基板
１０のプリント配線９に半田８で固定される（ｂ）。
に、ＩＣチップ１と外部回路とを接続する為のリード端
子２が、ＩＣチップ１の水平方向に位置し、ＩＣチップ
１の電極であるボンディングパッド１１とリード端子２
とを接続する為にボンディングワイヤ３を介する構造と
なっている。又、リード端子２、ダイパッド４に保持さ
れたＩＣチップ１及びボンディングワイヤ３を保持する
為に封止樹脂５で固定された構造となっている（ａ）。
そしてこの半導体装置はそのリード端子２を実装用基板
１０のプリント配線９に半田８で固定される（ｂ）。
【０００３】又は、従来の半導体装置は図５に示すよう
に、ダイパッド４に保持されたＩＣチップ１と、外部回
路を接続する為のリード端子２と、ＩＣチップ１の電極
であるボンディングパッドとリード端子２を接続する為
の接続用金属６を有しており、これらを封止樹脂５で固
定された構造となっている。
に、ダイパッド４に保持されたＩＣチップ１と、外部回
路を接続する為のリード端子２と、ＩＣチップ１の電極
であるボンディングパッドとリード端子２を接続する為
の接続用金属６を有しており、これらを封止樹脂５で固
定された構造となっている。
【０００４】
【発明が解決しようとする課題】この従来の半導体装置
では、外部回路との接続用のリード端子がＩＣチップの
水平方向に設けられている為、ＩＣチップの大きさに関
係なくリード端子分が加算されて、半導体装置の外径が
決まったり、又、同じチップサイズでもリード端子が多
く必要な場合は半導体装置の外径は、リード端子数が半
分以下のものよりも大きくなってしまい、外径を小さく
できないという問題があった。
では、外部回路との接続用のリード端子がＩＣチップの
水平方向に設けられている為、ＩＣチップの大きさに関
係なくリード端子分が加算されて、半導体装置の外径が
決まったり、又、同じチップサイズでもリード端子が多
く必要な場合は半導体装置の外径は、リード端子数が半
分以下のものよりも大きくなってしまい、外径を小さく
できないという問題があった。
【０００５】又、リード端子がＩＣチップ水平方向に位
置する為、ＩＣチップの大きさが大きくなってくると、
ＩＣチップの電極であるボンディングパッドの配置が、
リード端子との接続上、任意に設定できないという問題
があった。
置する為、ＩＣチップの大きさが大きくなってくると、
ＩＣチップの電極であるボンディングパッドの配置が、
リード端子との接続上、任意に設定できないという問題
があった。
【０００６】
【課題を解決するための手段】本発明の半導体装置は、
外部回路と接続する為のリード端子をＩＣチップの電極
であるボンディングパッドの鉛直上に設けている。又、
ボンディングパッドの鉛直上に設けるリード端子は、ボ
ンディングパッド部へ直接形成し、その一部が露出する
様に樹脂封止をする構造としている。
外部回路と接続する為のリード端子をＩＣチップの電極
であるボンディングパッドの鉛直上に設けている。又、
ボンディングパッドの鉛直上に設けるリード端子は、ボ
ンディングパッド部へ直接形成し、その一部が露出する
様に樹脂封止をする構造としている。
【０００７】
【実施例】次に本発明について図面を参照して説明す
る。図１の（ａ）は本発明の第１の実施例の半導体装置
の断面図である。ダイパッド４に保持されたＩＣチップ
１のボンディングパッド１１の上に、外部回路と接続す
るリード端子となる金属ボールリード１２を形成し、こ
の金属ボールリード１２の一部が露出する様に封止樹脂
５で封止した構造とする。図１の（ｂ）は本発明の第１
の実施例の半導体装置の使用例の断面図である。金属ボ
ールリード１２の配置に合わせた実装用基板１０のプリ
ント配線９と、金属ボールリード１２を接合させる。図
１の（ｃ）は、本発明の第１の実施例の半導体装置の斜
視透視図である。
る。図１の（ａ）は本発明の第１の実施例の半導体装置
の断面図である。ダイパッド４に保持されたＩＣチップ
１のボンディングパッド１１の上に、外部回路と接続す
るリード端子となる金属ボールリード１２を形成し、こ
の金属ボールリード１２の一部が露出する様に封止樹脂
５で封止した構造とする。図１の（ｂ）は本発明の第１
の実施例の半導体装置の使用例の断面図である。金属ボ
ールリード１２の配置に合わせた実装用基板１０のプリ
ント配線９と、金属ボールリード１２を接合させる。図
１の（ｃ）は、本発明の第１の実施例の半導体装置の斜
視透視図である。
【０００８】次に本発明の第２の実施例について説明す
る。図２は本発明の第２の実施例の半導体装置の断面図
である。ＩＣチップ１のボンディングパッド１１の鉛直
上に形成するリード端子を金属円錐リード１３としてい
る。このことにより、リード端子を封止樹脂５でＩチッ
プ１側へ押え付ける効果を有する。
る。図２は本発明の第２の実施例の半導体装置の断面図
である。ＩＣチップ１のボンディングパッド１１の鉛直
上に形成するリード端子を金属円錐リード１３としてい
る。このことにより、リード端子を封止樹脂５でＩチッ
プ１側へ押え付ける効果を有する。
【０００９】図３に本発明の第３の実施例を示す。第３
の実施例は、ＩＣチップ１を保持するダイパッドを有し
ない構造としているので、半導体装置の外径寸法をより
小さくする効果を有する。
の実施例は、ＩＣチップ１を保持するダイパッドを有し
ない構造としているので、半導体装置の外径寸法をより
小さくする効果を有する。
【００１０】
【発明の効果】以上説明したように本発明は、外部回路
と接続するリード端子をＩＣチップのボンディングパッ
ド鉛直上に配置し、さらに小型にしたので、半導体装置
の外径寸法をＩＣチップの寸法程度まで小さくすること
ができプリント基板上への半導体装置の実装密度を大幅
に向上させる効果を有する。又、ＩＣチップのボンディ
ングパッド鉛直上にリード端子を配置したことで、ＩＣ
チップのボンディングパッドの配置が表面上であればど
こでもよく、ＩＣチップ上の集積回路形成時における配
線配置の自由度向上の効果がある。
と接続するリード端子をＩＣチップのボンディングパッ
ド鉛直上に配置し、さらに小型にしたので、半導体装置
の外径寸法をＩＣチップの寸法程度まで小さくすること
ができプリント基板上への半導体装置の実装密度を大幅
に向上させる効果を有する。又、ＩＣチップのボンディ
ングパッド鉛直上にリード端子を配置したことで、ＩＣ
チップのボンディングパッドの配置が表面上であればど
こでもよく、ＩＣチップ上の集積回路形成時における配
線配置の自由度向上の効果がある。
【００１１】さらに、上部に露出しているリード端子が
短かい為、リード端子曲りやリード端子折れによる不具
合を無くせる効果を有する。
短かい為、リード端子曲りやリード端子折れによる不具
合を無くせる効果を有する。
【００１２】半導体装置の外径寸法が小さくなることで
輸送時に容積も減少でき、輸送コストを下げる効果も有
する。
輸送時に容積も減少でき、輸送コストを下げる効果も有
する。
【図１】本発明の第１実施例を示す断面図、および斜視
透視図である。
透視図である。
【図２】本発明の第２の実施例を示す断面図である。
【図３】本発明の第３の実施例を示す断面図である。
【図４】従来技術を示す断面図である。
【図５】他の従来技術を示す断面図である。
【符号の説明】 １ ＩＣチップ ２ リード端子 ３ ボンディングワイヤー ４ ダイパッド ５ 封止樹脂 ８ 半田 ９ プリント配線 １０ 実装用基板 １１ ボンディングパッド １２ 金属ボールリード １３ 金属円錐リード
Claims (3)
- 【請求項１】 前記ＩＣチップを樹脂にて封止した半導
体装置において、前記ＩＣチップの電極であるボンディ
ングパッドの鉛直上に外部回路と接続するリード端子を
設け、該鉛直上に設けられたリード端子の上部が前記封
止樹脂より露出していることを特徴とする半導体装置。 - 【請求項２】 前記リード端子は半球状の金属である請
求項１の半導体装置。 - 【請求項３】 前記リード端子は円錐状の金属である請
求項１の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3242258A JPH0582582A (ja) | 1991-09-24 | 1991-09-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3242258A JPH0582582A (ja) | 1991-09-24 | 1991-09-24 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0582582A true JPH0582582A (ja) | 1993-04-02 |
Family
ID=17086596
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3242258A Pending JPH0582582A (ja) | 1991-09-24 | 1991-09-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0582582A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5409865A (en) * | 1993-09-03 | 1995-04-25 | Advanced Semiconductor Assembly Technology | Process for assembling a TAB grid array package for an integrated circuit |
| US5455456A (en) * | 1993-09-15 | 1995-10-03 | Lsi Logic Corporation | Integrated circuit package lid |
| US5925934A (en) * | 1995-10-28 | 1999-07-20 | Institute Of Microelectronics | Low cost and highly reliable chip-sized package |
| US5949135A (en) * | 1997-07-15 | 1999-09-07 | Mitsubishi Denki Kabushiki Kaisha | Module mounted with semiconductor device |
| US6133633A (en) * | 1996-10-31 | 2000-10-17 | International Business Machines Corporation | Method for building interconnect structures by injection molded solder and structures built |
| US7038315B2 (en) * | 1995-05-08 | 2006-05-02 | Micron Technology, Inc. | Semiconductor chip package |
| US7245008B2 (en) | 2003-08-20 | 2007-07-17 | Samsung Electronics Co., Ltd. | Ball grid array package, stacked semiconductor package and method for manufacturing the same |
| CN100390949C (zh) * | 2004-01-22 | 2008-05-28 | 株式会社村田制作所 | 制造电子部件的方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS647638A (en) * | 1987-06-30 | 1989-01-11 | Oki Electric Ind Co Ltd | Semiconductor device |
| JPH0274041A (ja) * | 1988-09-09 | 1990-03-14 | Toshiba Corp | 電子部品の電極形成方法 |
| JPH03154344A (ja) * | 1989-11-13 | 1991-07-02 | Toshiba Corp | 樹脂封止型半導体素子 |
-
1991
- 1991-09-24 JP JP3242258A patent/JPH0582582A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS647638A (en) * | 1987-06-30 | 1989-01-11 | Oki Electric Ind Co Ltd | Semiconductor device |
| JPH0274041A (ja) * | 1988-09-09 | 1990-03-14 | Toshiba Corp | 電子部品の電極形成方法 |
| JPH03154344A (ja) * | 1989-11-13 | 1991-07-02 | Toshiba Corp | 樹脂封止型半導体素子 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5409865A (en) * | 1993-09-03 | 1995-04-25 | Advanced Semiconductor Assembly Technology | Process for assembling a TAB grid array package for an integrated circuit |
| US5455456A (en) * | 1993-09-15 | 1995-10-03 | Lsi Logic Corporation | Integrated circuit package lid |
| US7038315B2 (en) * | 1995-05-08 | 2006-05-02 | Micron Technology, Inc. | Semiconductor chip package |
| US5925934A (en) * | 1995-10-28 | 1999-07-20 | Institute Of Microelectronics | Low cost and highly reliable chip-sized package |
| US6133633A (en) * | 1996-10-31 | 2000-10-17 | International Business Machines Corporation | Method for building interconnect structures by injection molded solder and structures built |
| US5949135A (en) * | 1997-07-15 | 1999-09-07 | Mitsubishi Denki Kabushiki Kaisha | Module mounted with semiconductor device |
| US7245008B2 (en) | 2003-08-20 | 2007-07-17 | Samsung Electronics Co., Ltd. | Ball grid array package, stacked semiconductor package and method for manufacturing the same |
| CN100390949C (zh) * | 2004-01-22 | 2008-05-28 | 株式会社村田制作所 | 制造电子部件的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8053278B2 (en) | Multi-chip package type semiconductor device | |
| US6476500B2 (en) | Semiconductor device | |
| KR100214561B1 (ko) | 버틈 리드 패키지 | |
| US5770888A (en) | Integrated chip package with reduced dimensions and leads exposed from the top and bottom of the package | |
| JP2000133767A (ja) | 積層化半導体パッケ―ジ及びその製造方法 | |
| JPH03169062A (ja) | 半導体装置 | |
| JPH10256470A (ja) | 半導体装置 | |
| JP2001156251A (ja) | 半導体装置 | |
| JPH0582582A (ja) | 半導体装置 | |
| JPH0730059A (ja) | マルチチップモジュール | |
| JPH10335366A (ja) | 半導体装置 | |
| JP3942495B2 (ja) | 半導体装置 | |
| KR100207902B1 (ko) | 리드 프레임을 이용한 멀티 칩 패키지 | |
| JPH0817960A (ja) | Ｑｆｐ構造半導体装置 | |
| JPH03109760A (ja) | 半導体装置 | |
| JPH02216839A (ja) | 半導体装置 | |
| JP2507855B2 (ja) | 半導体装置 | |
| JP2890795B2 (ja) | 混成集積回路 | |
| KR100352115B1 (ko) | 반도체패키지 | |
| JPH07106462A (ja) | 半導体装置 | |
| JPS63147354A (ja) | 半導体集積回路用パツケ−ジ | |
| JPH10214934A (ja) | 半導体装置及びその製造方法 | |
| JP3439890B2 (ja) | 半導体装置及びその製造方法 | |
| JP2629461B2 (ja) | 樹脂封止形半導体装置 | |
| JPH03236245A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970916 |