JP2018509062A - 放送信号送信装置、放送信号受信装置、放送信号送信方法、及び放送信号受信方法 - Google Patents

Abstract

【課題】各サービス又はサービスコンポーネントに対するＱｏＳを制御することによって様々な放送サービスを提供する。【解決手段】本発明の一実施例に係る放送信号受信装置は、放送信号を受信する受信部、受信した放送信号をＯＦＤＭ（Ｏｒｔｈｏｇｏｎａｌ Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘ）方式でデモジュレートするデモジュレータ、デモジュレートされた放送信号をインタリービングシーケンスを用いて周波数デインタリーブする周波数デインタリーバ、デモジュレートされた放送信号から少なくとも一つの信号フレームをパース（ｐａｒｓｉｎｇ）するフレームパーサー、及びパースされた少なくとも一つの信号フレーム内のサービスデータをデコードするデコーダを含むことができる。【選択図】 図１

Description

本発明は、放送信号送信装置、放送信号受信装置、及び放送信号送受信方法に関する。

アナログ放送信号送信が終了するに伴って、デジタル放送信号を送受信するための様々な技術が開発されている。デジタル放送信号は、アナログ放送信号に比べて多量のビデオ／オーディオデータを含むことができ、ビデオ／オーディオデータに加えて多様な付加データを含むことができる。

すなわち、デジタル放送システムはＨＤ（Ｈｉｇｈ Ｄｅｆｉｎｉｔｉｏｎ）イメージ、マルチチャネル（ｍｕｌｔｉ ｃｈａｎｎｅｌ；多チャネル）オーディオ、及び様々な付加サービスを提供することができる。しかし、デジタル放送のためには、多量のデータ伝送に対するデータ伝送効率、送受信ネットワークのロバスト性（ｒｏｂｕｓｔｎｅｓｓ）、及びモバイル受信装置を考慮したネットワーク柔軟性（ｆｌｅｘｉｂｉｌｉｔｙ）が向上する必要がある。

上述した目的及び他の利点を達成するために、本発明の一実施例に係る放送信号受信方法は、放送信号を受信するステップと、受信した放送信号をＯＦＤＭ（Ｏｒｔｈｏｇｏｎａｌ Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘ）方式でデモジュレートするステップと、デモジュレートされた放送信号をインタリービングシーケンスを用いて周波数デインタリーブするステップと、デモジュレートされた放送信号から少なくとも一つの信号フレームをパース（ｐａｒｓｉｎｇ）するステップと、パースされた少なくとも一つの信号フレーム内のサービスデータをデコードするステップと、を含むことができる。

本発明は、サービス特性によってデータを処理して各サービス又はサービスコンポーネントに対するＱｏＳ（Ｑｕａｌｉｔｙ ｏｆ Ｓｅｒｖｉｃｅ）を制御することによって様々な放送サービスを提供することができる。

本発明は、同一のＲＦ（ｒａｄｉｏ ｆｒｅｑｕｅｎｃｙ）信号帯域幅で様々な放送サービスを伝送することによって伝送柔軟性（ｆｌｅｘｉｂｉｌｉｔｙ）を達成することができる。

本発明は、ＭＩＭＯ（Ｍｕｌｔｉｐｌｅ−Ｉｎｐｕｔ Ｍｕｌｔｉｐｌｅ−Ｏｕｔｐｕｔ）システムを用いてデータ伝送効率及び放送信号の送受信ロバスト性（Ｒｏｂｕｓｔｎｅｓｓ）を向上させることができる。

本発明によれば、モバイル受信装置を使用していたり室内環境にいたりする場合にも、エラー無しでデジタル放送信号を受信できる放送信号送信及び受信方法及び装置を提供することができる。

本発明をさらに理解させるために含まれ、本出願に含まれてその一部を構成する添付の図面は、本発明の原理を説明する詳細な説明と共に本発明の実施例を示す。

本発明の一実施例に係る次世代放送サービスに対する放送信号送信装置の構造を示す図である。 本発明の一実施例に係る入力フォーマッティング（Ｉｎｐｕｔ ｆｏｒｍａｔｔｉｎｇ）ブロックを示す図である。 本発明の他の実施例に係る入力フォーマッティングブロックを示す図である。 本発明の他の実施例に係る入力フォーマッティングブロックを示す図である。 本発明の一実施例に係るＢＩＣＭ（ｂｉｔ ｉｎｔｅｒｌｅａｖｅｄ ｃｏｄｉｎｇ ＆ ｍｏｄｕｌａｔｉｏｎ）ブロックを示す図である。 本発明の他の実施例に係るＢＩＣＭブロックを示す図である。 本発明の一実施例に係るフレームビルディング（Ｆｒａｍｅ Ｂｕｉｌｄｉｎｇ；フレーム生成）ブロックを示す図である。 本発明の一実施例に係るＯＦＤＭ（ｏｒｔｈｏｇｏｎａｌ ｆｒｅｑｕｅｎｃｙ ｄｉｖｉｓｉｏｎ ｍｕｌｔｉｐｌｅｘｉｎｇ）生成（ｇｅｎｅｒａｔｉｏｎ）ブロックを示す図である。 本発明の一実施例に係る次世代放送サービスに対する放送信号受信装置の構造を示す図である。 本発明の一実施例に係るフレーム構造を示す図である。 本発明の一実施例に係るフレームのシグナリング層構造を示す図である。 本発明の一実施例に係るプリアンブルシグナリングデータを示す図である。 本発明の一実施例に係るＰＬＳ１データを示す図である。 本発明の一実施例に係るＰＬＳ２データを示す図である。 本発明の他の実施例に係るＰＬＳ２データを示す図である。 本発明の一実施例に係るフレームの論理（ｌｏｇｉｃａｌ）構造を示す図である。 本発明の一実施例に係るＰＬＳ（ｐｈｙｓｉｃａｌ ｌａｙｅｒ ｓｉｇｎａｌｌｉｎｇ）マッピングを示す図である。 本発明の一実施例に係るＥＡＣ（ｅｍｅｒｇｅｎｃｙ ａｌｅｒｔ ｃｈａｎｎｅｌ）マッピングを示す図である。 本発明の一実施例に係るＦＩＣ（ｆａｓｔ ｉｎｆｏｒｍａｔｉｏｎ ｃｈａｎｎｅｌ）マッピングを示す図である。 本発明の一実施例に係るＤＰ（ｄａｔａ ｐｉｐｅ；データパイプ）のタイプを示す図である。 本発明の一実施例に係るＤＰマッピングを示す図である。 本発明の一実施例に係るＦＥＣ（ｆｏｒｗａｒｄ ｅｒｒｏｒ ｃｏｒｒｅｃｔｉｏｎ）構造を示す図である。 本発明の一実施例に係るビットインタリービングを示す図である。 本発明の一実施例に係るセル−ワードデマルチプレクシングを示す図である。 本発明の一実施例に係る時間インタリービングを示す図である。 本発明の一実施例に係るツイスト行−列ブロックインタリーバの基本動作を示す図である。 本発明の他の実施例に係るツイスト行−列ブロックインタリーバの動作を示す図である。 本発明の一実施例に係るツイスト行−列ブロックインタリーバの対角線方向読み取りパターンを示す図である。 本発明の一実施例に係る各インタリービングアレイ（ａｒｒａｙ）からインタリーブされたＸＦＥＣＢＬＯＣＫを示す図である。 本発明の一実施例に係る周波数インタリーバの動作を示す図である。 本発明の一実施例に係る周波数デインタリービング過程を示す図である。 入力ＯＦＤＭシンボルに対応するデータに対するシングルメモリデインタリービングを示す図である。 本発明の一実施例に係る各メモリバンク内でインタリービングシーケンスの変更過程を説明する数式を示す図である。 本発明の一実施例に係る８Ｋ ＦＦＴモードのシンボルオフセットジェネレータ及びシンボルオフセットジェネレータの動作を表す数式である。 本発明の他の実施例に係る８Ｋ ＦＦＴモードのシンボルオフセットジェネレータ及びシンボルオフセットジェネレータの動作を表す数式である。 本発明の一実施例に係る８Ｋ ＦＦＴモードの周波数インタリーバを示す図である。 本発明の一実施例に係る８Ｋ ＦＦＴモードの周波数インタリーバの動作を表現する数式である。 本発明の一実施例に係る８Ｋ ＦＦＴモードの周波数インタリーバの論理（ｌｏｇｉｃａｌ）構造図である。 本発明の他の実施例に係る８Ｋ ＦＦＴモードの周波数インタリーバを示す図である。 本発明の一実施例に係る８Ｋ ＦＦＴモードの周波数インタリーバのビットシャッフリング及び周波数インタリーバの動作を表現する数式である。 本発明の一実施例に係る１６Ｋ ＦＦＴモードのシンボルオフセットジェネレータ及びシンボルオフセットジェネレータの動作を表す数式である。 本発明の他の実施例に係る１６Ｋ ＦＦＴモードのシンボルオフセットジェネレータ及びシンボルオフセットジェネレータの動作を表す数式である。 本発明の一実施例に係る１６Ｋ ＦＦＴモードの周波数インタリーバを示す図である。 本発明の一実施例に係る１６Ｋ ＦＦＴモードの周波数インタリーバの動作を表現する数式である。 本発明の一実施例に係る１６Ｋ ＦＦＴモードの周波数インタリーバの論理構造図である。 本発明の他の実施例に係る１６Ｋ ＦＦＴモードの周波数インタリーバを示す図である。 本発明の一実施例に係る１６Ｋ ＦＦＴモードの周波数インタリーバのビットシャッフリング及び周波数インタリーバの動作を表現する数式である。 本発明の一実施例に係る３２Ｋ ＦＦＴモードのシンボルオフセットジェネレータ及びシンボルオフセットジェネレータの動作を表す数式である。 本発明の他の実施例に係る３２Ｋ ＦＦＴモードのシンボルオフセットジェネレータ及びシンボルオフセットジェネレータの動作を表す数式である。 本発明の一実施例に係る３２Ｋ ＦＦＴモードの周波数インタリーバを示す図である。 本発明の一実施例に係る３２Ｋ ＦＦＴモードの周波数インタリーバの動作を表現する数式である。 本発明の一実施例に係る３２Ｋ ＦＦＴモードの周波数インタリーバの論理構造図である。 本発明の他の実施例に係る３２Ｋ ＦＦＴモードの周波数インタリーバを示す図である。 本発明の一実施例に係る３２Ｋ ＦＦＴモードの周波数インタリーバのビットシャッフリング及び周波数インタリーバの動作を表現する数式である。 本発明の３２Ｋ ＦＦＴモードの周波数インタリーバの動作を表す数式である。 本発明の１６Ｋ ＦＦＴモードの周波数インタリーバの動作を表す数式である。 本発明の８Ｋ ＦＦＴモードの周波数インタリーバの動作を表す数式である。 各ＦＦＴモードによる周波数インタリーバの入力及び出力を表す数式である。 本発明の他の実施例に係る３２Ｋ ＦＦＴモードの周波数インタリーバを示す図である。 本発明の他の実施例に係る１６Ｋ ＦＦＴモードの周波数インタリーバを示す図である。 本発明の他の実施例に係る８Ｋ ＦＦＴモードの周波数インタリーバを示す図である。 本発明の一実施例に係るワイヤパーミュテーションテーブルを示す図である。 本発明の一実施例に係る基本インタリービングシーケンスジェネレータの動作を表す数式である。 本発明の一実施例に係るシンボルオフセットジェネレータの動作を表す数式である。 本発明の一実施例に係るインタリービングアドレスを表す数式である。 本発明の他の実施例に係る１６Ｋ ＦＦＴモードの周波数インタリーバの動作を表す数式である。 本発明の他の実施例に係る８Ｋ ＦＦＴモードの周波数インタリーバの動作を表す数式である。 各ＦＦＴモードによる周波数インタリーバの入力及び出力を表す数式である。 本発明の一実施例に係るＦＦＴモードによる周波数インタリーバの動作を表す数式である。 本発明の他の実施例に係るインタリービングアドレスを表す数式である。 本発明の一実施例に係る周波数デインタリービング過程を示す図である。 本発明の一実施例に係る信号フレームの論理構造を示す図である。 本発明の一実施例に係るプリアンブルシンボルの構造を示す図である。 本発明の一実施例に係るプリアンブルシンボルに対する周波数インタリービング過程を示す図である。 本発明の他の実施例に係るプリアンブルシンボルに対する周波数インタリービング過程を示す図である。 本発明の一実施例に係る信号フレームの論理構造におけるシグナリング構造を示す図である。 本発明の一実施例に係る信号フレームのペイロードデータ構造を示す図である。 本発明の一実施例に係る放送信号受信装置においてシングルＦＦＴモードの信号フレームを処理する過程を示す図である。 本発明の他の実施例に係る放送信号受信装置においてシングルＦＦＴモードの信号フレームを処理する過程を示す図である。 本発明の一実施例に係る放送信号受信装置においてミックスドＦＦＴモードの信号フレームを処理する過程を示す図である。 本発明の他の実施例に係る放送信号受信装置においてミックスドＦＦＴモードの信号フレームを処理する過程を示す図である。 本発明の一実施例に係る放送信号送信方法のフローチャートである。

本発明の好ましい実施例について具体的に説明し、その例は添付の図面に示す。添付の図面を参照している以下の詳細な説明は、本発明の実施例によって具現可能な実施例を限定するためのものではなく、本発明の好ましい実施例を説明するためのものである。次の詳細な説明は、本発明の徹底した理解を提供するために細部事項を含む。しかし、本発明がこのような細部事項無しにも実行可能であることは当業者にとって明らかである。

本発明で使用されるほとんどの用語は、本技術で広く使用されるものから選ばれたが、一部の用語は、出願人によって任意に選ばれたものであって、その意味は、必要に応じて次の説明で詳細に説明する。よって、本発明は、単純な名前又は意味よりは、用語の意図された意味に基づいて理解しなければならない。

本発明は、次世代放送サービスのための放送信号を送受信する装置及び方法を提供する。本発明の実施例に係る次世代放送サービスは、地上波放送サービス、モバイル放送サービス、ＵＨＤＴＶサービスなどを含む。本発明は、一実施例によって、非―ＭＩＭＯ（ｍｕｌｔｉｐｌｅ ｉｎｐｕｔ ｍｕｌｔｉｐｌｅ ｏｕｔｐｕｔ）又はＭＩＭＯを通じて次世代放送サービスのための放送信号を処理することができる。本発明の実施例に係る非―ＭＩＭＯ方式は、ＭＩＳＯ（ｍｕｌｔｉｐｌｅ ｉｎｐｕｔ ｓｉｎｇｌｅ ｏｕｔｐｕｔ）方式、ＳＩＳＯ（ｓｉｎｇｌｅ ｉｎｐｕｔ ｓｉｎｇｌｅ ｏｕｔｐｕｔ）方式などを含むことができる。

ＭＩＳＯ又はＭＩＭＯは、説明の便宜上、以下で２個のアンテナを使用するが、本発明は、２個以上のアンテナを用いるシステムに適用することができる。本発明は、特定の使用ケースのために要求される性能を獲得しながら、受信機の複雑度を最小化するのにそれぞれ最適化された３個の物理層（ＰＬ）プロファイル（ベース、ハンドヘルド及びアドバンスドプロファイル）を定義することができる。物理層（ＰＨＹ）プロファイルは、該当受信機が具現しなければならないすべての構成のサブセットである。

３個のＰＨＹプロファイルは、機能ブロックのほとんどを共有するが、特定のブロック及び／又はパラメータにおいて少し異なる。追加のＰＨＹプロファイルを将来に定義することができる。また、システム進化のために、将来のプロファイルは、ＦＥＦ（ｆｕｔｕｒｅ ｅｘｔｅｎｓｉｏｎ ｆｒａｍｅ）を通じて単一ＲＦチャネル内の既存のプロファイルとマルチプレクスされ得る。以下では、それぞれのＰＨＹプロファイルの細部事項について説明する。

１．ベースプロファイル

ベースプロファイルは、通常、ルーフトップ（ｒｏｏｆ―ｔｏｐ）アンテナに接続する固定受信装置に対する主要な使用ケースを示す。また、ベースプロファイルは、いずれかの場所に搬送可能であるが、比較的停止した受信カテゴリーに属するポータブル装置を含む。ベースプロファイルの使用は、任意の改善された具現例によってハンドヘルド装置又は車両装置に拡張可能であるが、これら使用ケースは、ベースプロファイル受信機の動作に対しては期待されない。

受信のターゲットＳＮＲ範囲は約１０ｄＢ〜２０ｄＢであって、これは、既存の放送システム（例えば、ＡＴＳＣ Ａ／５３）の１５ｄＢ ＳＮＲ受信能力を含む。受信機の複雑度及び消費電力は、ハンドヘルドプロファイルを使用するバッテリ動作ハンドヘルド装置の場合のように重要ではない。以下では、ベースプロファイルに対する重要なシステムパラメータを表１に列挙する。

２．ハンドヘルドプロファイル

２．ハンドヘルドプロファイル

ハンドヘルドプロファイルは、バッテリ電力で動作するハンドヘルド及び車両装置に使用されるように設計された。装置は、歩行者又は車両速度で移動することができる。受信機の複雑度のみならず、消費電力はハンドヘルドプロファイルの装置の具現において非常に重要である。ハンドヘルドプロファイルのターゲットＳＮＲ範囲は約０ｄＢ〜１０ｄＢであるが、より深い室内受信を対象にすると、０ｄＢ未満に到逹するように構成することができる。

低いＳＮＲ能力に加えて、受信機の移動度によって誘発されたドップラー効果に対する弾力性は、ハンドヘルドプロファイルの最も重要な性能属性である。以下では、ハンドヘルドプロファイルに対する重要なパラメータを表２に列挙する。

３．アドバンスドプロファイル

アドバンスドプロファイルは、より多くの具現複雑度を犠牲し、最も高いチャネル容量を提供する。このプロファイルは、ＭＩＭＯ送信及び受信の利用を要求し、ＵＨＤＴＶサービスは、このプロファイルが特別に設計されたターゲット使用ケースである。また、増加した容量は、与えられた帯域幅内で増加した数のサービス、例えば、ＳＤＴＶ又はＨＤＴＶサービスを許容するように使用することができる。

アドバンスドプロファイルのターゲットＳＮＲ範囲は、約２０ｄＢ〜３０ｄＢである。ＭＩＭＯ送信は、初期に既存の楕円偏波（ｅｌｌｉｐｔｉｃａｌｌｙ―ｐｏｌａｒｉｚｅｄ）送信装置を利用できるが、将来にフル電力交差偏波送信（ｆｕｌｌ―ｐｏｗｅｒ ｃｒｏｓｓ―ｐｏｌａｒｉｚｅｄ ｔｒａｎｓｍｉｓｓｉｏｎ）に拡張される。以下では、アドバンスドプロファイルに対する重要なシステムパラメータを表３に列挙する。

この場合、ベースプロファイルは、地上波放送サービス及びモバイル放送サービスのすべてのためのプロファイルとして使用することができる。すなわち、ベースプロファイルは、モバイルプロファイルを含むプロファイルの概念を定義するのに使用することができる。また、アドバンスドプロファイルは、ＭＩＭＯを有するベースプロファイルのためのアドバンスドプロファイル、及びＭＩＭＯを有するハンドヘルドプロファイルのためのアドバンスドプロファイルに分離することができる。また、３個のプロファイルは、設計者の意図によって変更可能である。

次の用語及び定義を本発明に適用することができる。次の用語及び定義は、設計によって変更可能である。

補助ストリーム：未だに定義されていない変調及びコーディングのデータを伝達するセルのシーケンスであって、将来拡張のために、又は、ブロードキャスタ又はネットワークオペレータによる要求通りに使用することができる。

ベースデータパイプ：サービスシグナリングデータを伝達するデータパイプ

ベースバンドフレーム（又はＢＢＦＲＡＭＥ）：一つのＦＥＣエンコーディングプロセス（ＢＣＨ及びＬＤＰＣエンコーディング）への入力を形成するＫｂｃｈビットのセット

セル：ＯＦＤＭ送信の一つのキャリアによって伝達される変調値

コーディングブロック：ＰＬＳ１データのＬＤＰＣエンコーディングブロック及びＰＬＳ２データのＬＤＰＣエンコーディングブロックのうち一つ

データパイプ：サービスデータ又は関連メタデータを伝達する物理層内の論理チャネルであって、一つ又は多数のサービス又はサービスコンポーネントを伝達することができる。

データパイプ単位：フレーム内のＤＰにデータセルを割り当てる基本単位

データシンボル：プリアンブルシンボルでないフレーム内のＯＦＤＭシンボル（フレームシグナリングシンボル及びフレームエッジシンボルはデータシンボルに含まれる。）

ＤＰ＿ＩＤ：この８ビットフィールドは、ＳＹＳＴＥＭ＿ＩＤによって識別されたシステム内のＤＰを固有に識別する。

ダミーセル：ＰＬＳシグナリング、ＤＰ又は補助ストリームに使用されない残りの容量を充填するのに使用される擬似ランダム値を伝達するセル

非常警戒チャネル（ｅｍｅｒｇｅｎｃｙ ａｌｅｒｔ ｃｈａｎｎｅｌ；ＥＡＳ）：ＥＡＳ情報データを伝達するフレームの一部

フレーム：プリアンブルから開始し、フレームエッジシンボルで終了する物理層時間スロット

フレーム反復単位：ＦＥＴを含む同一又は異なる物理層プロファイルに属するフレームセットであって、スーパーフレーム内で８回繰り返される。

高速情報チャネル：サービスと対応ベースＤＰとの間のマッピング情報を伝達するフレーム内の論理チャネル

ＦＥＣＢＬＯＣＫ：ＤＰデータのＬＤＰＣエンコーディングビットのセット

ＦＦＴサイズ：特定のモードに使用される公称ＦＦＴサイズであって、基本期間（ｅｌｅｍｅｎｔａｒｙ ｐｅｒｉｏｄ）Ｔの周期で表現されるアクティブシンボル期間Ｔｓと同一である。

フレームシグナリングシンボル：ＦＦＴサイズ、保護区間（ｇｕａｒｄ ｉｎｔｅｒｖａｌ）及び分散型パイロットパターンの所定の組み合わせでフレームの開始時に使用されるより高いパイロット密度を有するＯＦＤＭシンボルであって、ＰＬＳデータの一部を伝達する。

フレームエッジシンボル：ＦＦＴサイズ、保護区間及び分散型パイロットパターンの所定の組み合わせでフレームの終了時に使用されるより高いパイロット密度を有するＯＦＤＭシンボル

フレームグループ：スーパーフレーム内の同一のＰＨＹプロファイルタイプを有するすべてのフレームのセット

将来拡張フレーム：将来拡張のために使用可能なスーパーフレーム内の物理層時間スロットであって、プリアンブルから開始する。

フューチャーキャスト（ｆｕｔｕｒｅｃａｓｔ）ＵＴＢシステム：入力が一つ以上のＭＰＥＧ２―ＴＳ又はＩＰ又は一般ストリームであって、出力がＲＦ信号である提案された物理層放送システム

入力ストリーム：システムによってエンドユーザに伝達されるサービスのアンサンブルのためのデータのストリーム

正常データシンボル：フレームシグナリングシンボル及びフレームエッジシンボルを除いたデータシンボル

ＰＨＹプロファイル：該当受信機が具現しなければならないすべての構成のサブセット

ＰＬＳ：ＰＬＳ１及びＰＬＳ２で構成された物理層シグナリングデータ

ＰＬＳ１：固定サイズ、コーディング及び変調を有するＦＳＳシンボルで伝達されるＰＬＳデータの第１セットであって、ＰＬＳ２をデコードするのに必要なパラメータのみならず、システムに関する基本情報を伝達する。

注（ｎｏｔｅ）：フレームグループのデュレーションのために、ＰＬＳ１データは一定に維持される。

ＰＬＳ２：ＦＳＳシンボルで送信されるＰＬＳデータの第２セットであって、システム及びＤＰに対するより細部的なＰＬＳデータを伝達する。

ＰＬＳ２動的データ：フレーム別に動的に変化可能なＰＬＳ２データ

ＰＬＳ２静的データ：フレームグループのデュレーションの間に静的に維持されるＰＬＳ２データ

プリアンブルシグナリングデータ：プリアンブルシンボルによって伝達され、システムの基本モードを識別するのに使用されるシグナリングデータ

プリアンブルシンボル：基本ＰＬＳデータを伝達し、フレームの初期に位置する固定長さパイロットシンボル

注：プリアンブルシンボルは、主に高速初期帯域スキャンのために使用され、システム信号、そのタイミング、周波数オフセット及びＦＦＴサイズを検出する。

将来の使用のために予約：現在の文書では定義されないが、将来に定義可能である。

スーパーフレーム：８個のフレーム反復単位のセット

時間インタリービングブロック（ＴＩブロック）：時間インタリーバメモリの一つの用途に対応する時間インタリービングが行われるセルのセット

ＴＩグループ：特定のＤＰのための動的容量割り当てが行われる単位であって、整数、すなわち、動的に変わる数のＸＦＥＣＢＬＯＣＫで構成される。

注：ＴＩグループは、一つのフレームに直接マップされたり、多数のフレームにマップされ得る。これは、一つ以上のＴＩブロックを含むことができる。

タイプ１ ＤＰ：すべてのＤＰがＴＤＭ方式でマップされるフレームのＤＰ

タイプ２ ＤＰ：すべてのＤＰがＦＤＭ方式でマップされるフレームのＤＰ

ＸＦＥＣＢＬＯＣＫ：一つのＬＤＰＣ ＦＥＣＢＬＯＣＫのすべてのビットを伝達するＮｃｅｌｌｓセルのセット

図１は、本発明の実施例によって次世代放送サービスのための放送信号を送信する装置の構造を示す図である。

本発明の実施例によって次世代放送サービスのための放送信号を送信する装置は、入力フォーマッティングブロック１０００、ＢＩＣＭ（ｂｉｔ ｉｎｔｅｒｌｅａｖｅｄ ｃｏｄｉｎｇ ＆ ｍｏｄｕｌａｔｉｏｎ）ブロック１０１０、フレーム構造ブロック１０２０、ＯＦＤＭ（ｏｒｔｈｏｇｏｎａｌ ｆｒｅｑｕｅｎｃｙ ｄｉｖｉｓｉｏｎ ｍｕｌｔｉｐｌｅｘｉｎｇ）生成ブロック１０３０、及びシグナリング生成ブロック１０４０を含むことができる。以下では、放送信号を送信する装置の各モジュールの動作を説明する。

ＩＰストリーム／パケット及びＭＰＥＧ２―ＴＳはメイン入力フォーマットで、他のストリームタイプは一般ストリームとして処理される。これらデータ入力に加えて、管理情報が入力され、各入力ストリームに対する該当帯域幅のスケジューリング及び割り当てを制御する。一つ又は多数のＴＳストリーム、ＩＰストリーム及び／又は一般ストリームの入力が同時に許容される。

入力フォーマッティングブロック１０００は、各入力ストリームを一つ又は多数のデータパイプにデマルチプレクスし、独立コーディング及び変調がデータパイプに適用される。データパイプ（ＤＰ）は、ロバスト性制御のための基本単位であって、ＱｏＳに影響を与える。一つ又は多数のサービス又はサービスコンポーネントは単一のＤＰによって伝達され得る。入力フォーマッティングブロック１０００の動作の細部事項については後で説明する。

データパイプは、サービスデータ又は関連メタデータを伝達する物理層内の論理チャネルであって、一つ又は多数のサービス又はサービスコンポーネントを伝達することができる。

また、データパイプ単位は、フレーム内のＤＰにデータセルを割り当てる基本ユニットである。

ＢＩＣＭブロック１０１０において、パリティデータが誤り訂正のために追加され、エンコードされたビットストリームは複素数値の星状シンボルにマップされる。シンボルは、該当ＤＰに使用される特定のインタリービング深さを横切ってインタリーブされる。アドバンスドプロファイルに対して、ＭＩＭＯエンコーディングがＢＩＣＭブロック１０１０で行われ、追加のデータ経路はＭＩＭＯ送信のための出力で追加される。ＢＩＣＭブロック１０１０の細部事項については後で説明する。

フレームビルディングブロック１０２０は、入力ＤＰのデータセルをフレーム内のＯＦＤＭシンボルにマップすることができる。マップした後、周波数インタリービングは、周波数領域多様性に使用され、特に、周波数選択フェーディングチャネルを防止する。フレームビルディングブロック１０２０の動作の細部事項については後で説明する。

各フレームの初期にプリアンブルを挿入した後、ＯＦＤＭ生成ブロック１０３０は、保護区間として循環前置（ｃｙｃｌｉｃ ｐｒｅｆｉｘ）を有する従来のＯＦＤＭ変調を適用することができる。アンテナ空間ダイバーシチのために、分散型ＭＩＳＯ方式が送信機に適用される。また、ＰＡＰＲ（ｐｅａｋ―ｔｏ―ａｖｅｒａｇｅ ｐｏｗｅｒ ｒｅｄｕｃｔｉｏｎ）方式が時間領域で行われる。柔軟なネットワーク計画のために、この提案は、多様なＦＦＴサイズ、保護区間長さ及び該当パイロットパターンのセットを提供する。ＯＦＤＭ生成ブロック１０３０の動作に対する詳細な内容は後で説明する。

シグナリング生成ブロック１０４０は、各機能ブロックの動作に使用される物理層シグナリング情報を生成することができる。また、このシグナリング情報は、関心のあるサービスが受信側で適切に回復されるように送信される。シグナリング生成ブロック１０４０の動作の細部事項については後で説明する。

図２、図３及び図４は、本発明の実施例に係る入力フォーマッティングブロック１０００を示す。以下では、各図面に対して説明する。

図２は、本発明の一実施例に係る入力フォーマッティングブロックを示す図である。図２は、入力信号が単一入力ストリームであるときの入力フォーマッティングブロックを示す。

図２に示した入力フォーマッティングブロックは、図１を参照して説明した入力フォーマッティングブロック１０００の実施例に該当する。

物理層への入力は、一つ又は多数のデータストリームで構成することができる。各データストリームは一つのＤＰによって伝達される。モード適応モジュールは、入り込むデータストリームをベースバンドフレーム（ＢＢＦ）のデータフィールドにスライスする。システムは、３つのタイプの入力データストリーム、すなわち、ＭＰＥＧ２―ＴＳ、インターネットプロトコル（ＩＰ）及びＧＳ（ｇｅｎｅｒｉｃ ｓｔｒｅａｍ）をサポートする。ＭＰＥＧ２―ＴＳは、固定長さ（１８８バイト）パケットで特性化され、第１バイトはシンク（ｓｙｎｃ）バイト（０ｘ４７）である。ＩＰストリームは、ＩＰパケットヘッダ内でシグナルされる可変長さＩＰデータグラムパケットで構成される。システムは、ＩＰストリームのためのＩＰｖ４及びＩＰｖ６をサポートする。ＧＳは、カプセル化パケットヘッダ内でシグナルされる可変長さパケット又は固定長さパケットで構成することができる。

（ａ）は、信号ＤＰのためのモード適応ブロック２０００及びストリーム適応ブロック２０１０を示し、（ｂ）は、ＰＬＳ信号を生成して処理するＰＬＳ生成ブロック２０２０及びＰＬＳスクランブラ２０３０を示す。以下では、各ブロックの動作を説明する。

入力ストリームスプリッタは、入力ＴＳ、ＩＰ、ＧＳストリームを多数のサービス又はサービスコンポーネント（オーディオ、ビデオなど）ストリームに分離する。モード適応モジュール２０１０は、ＣＲＣエンコーダ、ＢＢ（ｂａｓｅｂａｎｄ）フレームスライサ及びＢＢフレームヘッダ挿入ブロックで構成される。

ＣＲＣエンコーダは、ユーザパケット（ＵＰ）レベル、すなわち、ＣＲＣ―８、ＣＲＣ―１６及びＣＲＣ―３２で誤り訂正のための３つのタイプのＣＲＣエンコーディングを提供する。計算されたＣＲＣバイトはＵＰの後に添付される。ＣＲＣ―８はＴＳストリームに使用され、ＣＲＣ―３２はＩＰストリームに使用される。ＧＳストリームがＣＲＣエンコーディングを提供しない場合、提案されたＣＲＣエンコーディングが適用されなければならない。

ＢＢフレームスライサは、入力を内部論理ビットフォーマットにマップする。最初に受信されたビットはＭＢＳであると定義される。ＢＢフレームスライサは、利用可能なデータフィールド容量と同一の多数の入力ビットを割り当てる。ＢＢＦペイロードと同一の多数の入力ビットを割り当てるために、ＵＰパケットストリームはＢＢＦのデータフィールドに合わせてスライスされる。

ＢＢフレームヘッダ挿入ブロックは、２バイトの固定長さＢＢＦヘッダをＢＢフレームの前に挿入することができる。ＢＢＦヘッダは、ＳＴＵＦＦＩ（１ビット）、ＳＹＮＣＤ（１３ビット）及びＲＦＵ（２ビット）で構成される。固定２バイトＢＢＦヘッダに加えて、ＢＢＦは、２バイトＢＢＦヘッダの端に拡張フィールド（１バイト又は３バイト）を有することができる。

ストリーム適応ブロック２０１０は、スタッフィング（ｓｔｕｆｆｉｎｇ）挿入ブロック及びＢＢスクランブラで構成される。スタッフィング挿入ブロックは、スタッフィングフィールドをＢＢフレームのペイロードに挿入することができる。ストリーム適応への入力データがＢＢフレームを充填するのに十分である場合、ＳＴＵＦＦＩは「０」に設定され、ＢＢＦはスタッフィングフィールドを有さない。そうでない場合、ＳＴＵＦＦＩが「１」に設定され、スタッフィングフィールドがＢＢＦヘッダの直後に挿入される。スタッフィングフィールドは、２バイトのスタッフィングフィールドヘッダ及び可変サイズのスタッフィングデータを含む。

ＢＢスクランブラは、エネルギー分散（ｅｎｅｒｇｙ ｄｉｓｐｅｒｓａｌ）のために完全なＢＢＦをスクランブルする。スクランブリングシーケンスはＢＢＦと同時に発生する。スクランブリングシーケンスは、フィードバックされたシフトレジスタによって生成される。

ＰＬＳ生成ブロック２０２０は、物理層シグナリング（ＰＬＳ）データを生成することができる。ＰＬＳは、受信機に物理層ＤＰにアクセスする手段を提供する。ＰＬＳデータは、ＰＬＳ１データ及びＰＬＳ２データで構成される。

ＰＬＳ１データは、固定サイズ、コーディング及び変調を有するフレーム内のＦＳＳシンボルで伝達されるＰＬＳデータの第１セットであって、ＰＬＳ２データをデコードするのに必要なパラメータのみならず、システムに関する基本情報を伝達する。ＰＬＳ１データは、ＰＬＳ２データの受信及びデコーディングを可能にするのに要求されるパラメータを含む基本送信パラメータを提供する。また、ＰＬＳ１データは、フレームグループのデュレーションの間に一定に維持される。

ＰＬＳ２データは、ＦＳＳシンボルで送信されるＰＬＳデータの第２セットであって、システム及びＤＰに対するより詳細なＰＬＳデータを伝達する。ＰＬＳ２は、受信機に十分なデータを提供し、所望のＤＰをデコードするパラメータを含む。また、ＰＬＳ２シグナリングは、２つのタイプのパラメータ、すなわち、ＰＬＳ２静的データ（ＰＬＳ２―ＳＴＡＴデータ）及びＰＬＳ２動的データ（ＰＬＳ２―ＤＹＮデータ）で構成される。ＰＬＳ２静的データは、フレームグループのデュレーションの間に静的に残っているＰＬＳ２データであり、ＰＬＳ２動的データは、フレーム別に動的に変わり得るＰＬＳ２データである。

ＰＬＳデータの細部事項については後で説明する。

ＰＬＳスクランブラ２０３０は、エネルギー分散のために生成されたＰＬＳデータをスクランブルすることができる。

上述したブロックは、省略したり、類似又は同一の機能を有するブロックに取り替えることができる。

図３は、本発明の他の実施例に係る入力フォーマッティングブロックを示す図である。

図３に示した入力フォーマッティングブロックは、図１を参照して説明した入力フォーマッティングブロック１０００の実施例に該当する。

図３は、入力信号が多数の入力ストリームに対応するときの入力フォーマッティングブロックのモード適応ブロックを示す。

多数の入力ストリームを処理する入力フォーマッティングブロックのモード適応ブロックは、独立的に多数の入力ストリームを処理することができる。

図３を参照すると、多数の入力ストリームをそれぞれ処理するモード適応ブロックは、入力ストリームスプリッタ３０００、入力ストリーム同期化器３０１０、補償遅延ブロック３０２０、ヌル（ｎｕｌｌ）パケット削除ブロック３０３０、ヘッド圧縮ブロック３０４０、ＣＲＣエンコーダ３０５０、ＢＢフレームスライサ３０６０及びＢＢヘッダ挿入ブロック３０７０を含むことができる。以下では、モード適応ブロックの各ブロックを説明する。

ＣＲＣエンコーダ３０５０、ＢＢフレームスライサ３０６０及びＢＢヘッダ挿入ブロック３０７０の動作は、図２を参照して説明したＣＲＣエンコーダ、ＢＢフレームスライサ及びＢＢヘッダ挿入ブロックに対応するので、それに対する説明は省略する。

入力ストリームスプリッタ３０００は、入力ＴＳ、ＩＰ ＧＳストリームを多数のサービス又はサービスコンポーネント（オーディオ、ビデオなど）ストリームに分離することができる。

入力ストリーム同期化器３０１０はＩＳＳＹと称することができる。ＩＳＳＹは、任意の入力データフォーマットに対する一定のエンド―ツー―エンド送信遅延及びＣＢＲ（ｃｏｎｓｔａｎｔ ｂｉｔ ｒａｔｅ）を保証する適切な手段を提供することができる。ＩＳＳＹは、常にＴＳを伝達する多数のＤＰの場合に使用され、選択的に、ＧＳストリームを伝達するＤＰに使用される。

補償遅延ブロック３０２０は、ＩＳＳＹ情報の挿入後に分離されたＴＳパケットストリームを遅延させ、受信機内の追加のメモリを要求せずにＴＳパケット再結合メカニズムを許容することができる。

ヌルパケット削除ブロック３０３０は、ＴＳ入力ストリームケースにのみ使用される。任意のＴＳ入力ストリーム又は分離されたＴＳストリームは、ＣＢＲ ＴＳストリームにＶＢＲ（ｖａｒｉａｂｌｅ ｂｉｔ―ｒａｔｅ）サービスを収容するために存在する多数のヌルパケットを有することができる。この場合、不要な送信オーバーヘッドを避けるために、ヌルパケットが識別され、送信されない。受信機において、除去されたヌルパケットは、送信時に挿入されたＤＮＰ（ｄｅｌｅｔｅｄ ｎｕｌｌ―ｐａｃｋｅｔ）カウンタを参照し、本来にあった正確な場所に再挿入され、一定のビットレートを保証し、タイムスタンプ（ＰＣＲ）アップデートに対する必要性を避けることができる。

ヘッド圧縮ブロック３０４０は、パケットヘッダ圧縮を提供し、ＴＳ又はＩＰ入力ストリームに対する送信効率を増加させることができる。受信機がヘッダの所定部分に対する先験的情報（ａ ｐｒｉｏｒｉ ｉｎｆｏｒｍａｔｉｏｎ）を有し得るので、この既知の情報は送信機で削除され得る。

送信ストリームに対して、受信機は、シンク―バイト構成（０ｘ４７）及びパケット長さ（１８８バイト）に関する先験的情報を有する。入力ＴＳストリームが一つのＰＩＤを有するコンテンツを伝達すると、すなわち、一つのサービスコンポーネント（ビデオ、オーディオなど）又はサービスサブコンポーネント（ＳＶＣベース層、ＳＶＣインヘンスメント層、ＭＶＣベースビュー又はＭＶＣ従属ビュー）に対してのみ、ＴＳパケットヘッダ圧縮を（選択的に）送信ストリームに適用することができる。入力ストリームがＩＰストリームであると、ＩＰパケットヘッダ圧縮が選択的に使用される。上述したブロックは、省略したり、類似又は同一の機能を有するブロックに取り替えることができる。

図４は、本発明の他の実施例に係る入力フォーマッティングブロックを示す図である。

図４に示した入力フォーマッティングブロックは、図１を参照して説明した入力フォーマッティングブロック１０００の実施例に該当する。

図４は、入力信号が多数の入力ストリームに対応するときの入力フォーマッティングモジュールのストリーム適応ブロックを示す。

図４を参照すると、多数の入力ストリームをそれぞれ処理するモード適応ブロックは、スケジューラ４０００、１フレーム遅延ブロック４０１０、スタッフィング挿入ブロック４０２０、帯域内（ｉｎ―ｂａｎｄ）シグナリング４０３０、ＢＢフレームスクランブラ４０４０、ＰＬＳ生成ブロック４０５０及びＰＬＳスクランブラ４０６０を含むことができる。以下では、ストリーム適応ブロックのそれぞれのブロックを説明する。

スタッフィング挿入ブロック４０２０、ＢＢフレームスクランブラ４０４０、ＰＬＳ生成ブロック４０５０及びＰＬＳスクランブラ４０６０の動作は、図２を参照して説明したスタッフィング挿入ブロック、ＢＢスクランブラ、ＰＬＳ生成ブロック及びＰＬＳスクランブラに対応するので、それに対する説明は省略する。

スケジューラ４０００は、それぞれのＤＰのＦＥＣＢＬＯＣＫの量から全体のフレームにわたった全体のセル割り当てを決定することができる。ＰＬＳ、ＥＡＣ及びＦＩＣに対する割り当てを含めて、スケジューラはＰＬＳ２―ＤＹＮデータの値を生成し、これは、フレームのＦＳＳ内の帯域内シグナリング又はＰＬＳセルとして送信される。ＦＥＣＢＬＯＣＫ、ＥＡＣ及びＦＩＣの細部事項については後で説明する。

１フレーム遅延ブロック４０１０は、入力データを１送信フレームだけ遅延させ、次のフレームに関するスケジューリング情報を、ＤＰに挿入される帯域内シグナリング情報に対する現在のフレームを通じて送信させることができる。

帯域内シグナリング４０３０は、ＰＬＳ２データの遅延されていない部分をフレームのＤＰに挿入することができる。

上述したブロックは、省略したり、類似又は同一の機能を有するブロックに取り替えることができる。

図５は、本発明の実施例に係るＢＩＣＭブロックを示す図である。

図５に示したＢＩＣＭブロックは、図１を参照して説明したＢＩＣＭブロック１０１０の実施例に該当する。

上述したように、本発明の実施例によって次世代放送サービスのための放送信号を送信する装置は、地上波放送サービス、モバイル放送サービス、ＵＨＤＴＶサービスなどを提供することができる。

ＱｏＳは、本発明の実施例によって次世代放送サービスのための放送信号を送信する装置によって提供されるサービスの特性に依存するので、各サービスに対応するデータは、異なる方式を通じて処理される必要がある。よって、本発明の実施例に係るＢＩＣＭブロックは、ＳＩＳＯ、ＭＩＳＯ及びＭＩＭＯ方式をデータ経路にそれぞれ対応するデータパイプに独立的に適用することによって、それに入力されたＤＰを独立的に処理することができる。結果的に、本発明の実施例によって次世代放送サービスのための放送信号を送信する装置は、それぞれのＤＰを通じて送信されるそれぞれのサービス又はサービスコンポーネントに対するＱｏＳを制御することができる。

（ａ）は、ベースプロファイル及びハンドヘルドプロファイルによって共有されたＢＩＣＭブロックを示し、（ｂ）は、アドバンスドプロファイルのＢＩＣＭブロックを示す。

ベースプロファイル及びハンドヘルドプロファイルによって共有されたＢＩＣＭブロック及びアドバンスドプロファイルによって共有されたＢＩＣＭブロックは、各ＤＰを処理する複数の処理ブロックを含むことができる。

以下では、ベースプロファイル及びハンドヘルドプロファイルのためのＢＩＣＭブロック、及びアドバンスドプロファイルのためのＢＩＣＭブロックのそれぞれの処理ブロックを説明する。

ベースプロファイル及びハンドヘルドプロファイルのためのＢＩＣＭブロックの処理ブロック５０００は、データＦＥＣエンコーダ５０１０、ビットインタリーバ５０２０、星状マッパ５０３０、ＳＳＤ（ｓｉｇｎａｌ ｓｐａｃｅ ｄｉｖｅｒｓｉｔｙ）エンコーディングブロック５０４０及び時間インタリーバ５０５０を含むことができる。

データＦＥＣエンコーダ５０１０は、入力ＢＢＦに対してＦＥＣエンコーディングを行い、アウターコーディング（ＢＣＨ）及びインナーコーディング（ＬＤＰＣ）を用いてＦＥＣＢＬＯＣＫ手続を生成することができる。アウターコーディング（ＢＣＨ）は選択的なコーディング方法である。データＦＥＣエンコーダ５０１０の動作の細部事項については後で説明する。

ビットインタリーバ５０２０は、データＦＥＣＴエンコーダ５０１０の出力をインタリーブし、効率的に具現可能な構造を提供しながらＬＤＰＣコード及び変調方式の組み合わせで最適化された性能を達成することができる。ビットインタリーバ５０２０の動作の細部事項については後で説明する。

星状マッパ５０３０は、ＱＰＳＫ、ＱＡＭ―１６、不均一ＱＡＭ（ＮＵＱ―６４、ＮＵＱ―２５６、ＮＵＱ―１０２４）又は不均一星状（ＮＵＣ―１６、ＮＵＣ―６４、ＮＵＣ―２５６、ＮＵＣ―１０２４）を用いてベース及びハンドヘルドプロファイル内のビットインタリーバ５０２０からの各セルワード及びアドバンスドプロファイル内のセル―ワードデマルチプレクサ５０１０―１からのセルワードを変調し、電力正規化星状ポイントを提供することができる。この星状マッピングはＤＰに対してのみ適用される。ＱＡＭ―１６及びＮＵＱが方形（ｓｑｕａｒｅ ｓｈａｐｅｄ）であるが、ＮＵＣは任意の形状を有する。それぞれの星状が９０度の任意の倍数で回転すると、回転した星状は正確に本来の星状と重畳する。この「回転―感覚（ｒｏｔａｔｉｏｎ―ｓｅｎｓｅ）対称特性は、実数成分及び虚数成分の平均電力及び容量を互いに同一にする。ＮＵＱ及びＮＵＣは、各コードレートに対して特別に定義され、使用される特定の一つがＰＬＳ２データで提出されたパラメータ（ＤＰ＿ＭＯＤ）によってシグナルされる。

ＳＳＤエンコーディングブロック５０４０は、２（２Ｄ）、３（３Ｄ）及び４（４Ｄ）次元でセルをプリコードし、異なるフェーディング条件下で受信ロバスト性を増加させることができる。

時間インタリーバ５０５０はＤＰレベルで動作し得る。時間インタリービング（ＴＩ）のパラメータは、各ＤＰに対して異なる形に設定することができる。時間インタリーバ５０５０の動作の細部事項については後で説明する。

アドバンスドプロファイルのためのＢＩＣＭブロックの処理ブロック５０００―１は、データＦＥＣエンコーダ、ビットインタリーバ、星状マッパ及び時間インタリーバを含むことができる。

しかし、処理ブロック５０００―１は処理ブロック５０００と区別され、セル―ワードデマルチプレクサ５０１０―１及びＭＩＭＯエンコーディングブロック５０２０―１をさらに含む。

また、処理ブロック５０００―１のデータＦＥＣエンコーダ、ビットインタリーバ、星状マッパ及び時間インタリーバの動作は、上述したデータＦＥＣエンコーダ５０１０、ビットインタリーバ５０２０、星状マッパ５０３０及び時間インタリーバ５０５０に対応するので、それに対する説明は省略する。

セル―ワードデマルチプレクサ５０１０―１は、アドバンスドプロファイルのＤＰに使用され、単一セル―ワードストリームをＭＩＭＯ処理のためのデュアルセル―ワードストリームに分離する。セル―ワードデマルチプレクサ５０１０―１の動作の細部事項については後で説明する。

ＭＩＭＯエンコーディングブロック５０２０―１は、ＭＩＭＯエンコーディング方式を用いてセル―ワードデマルチプレクサ５０１０―１の出力を処理することができる。ＭＩＭＯエンコーディング方式は、放送信号の送信のために最適化された。ＭＩＭＯ技術は、容量を増加させる優れた方式であるが、チャネル特性に依存する。特に、ブロードキャスティングに対して、異なる信号伝播特性によって誘発された２個のアンテナ間の受信された信号電力の差又はチャネルの強いＬＯＳ成分は、ＭＩＭＯから容量利得を得ることを困難にし得る。提案されたＭＩＭＯエンコーディング方式は、ＭＩＭＯ出力信号のうち一つの回転基盤プリコーディング及び位相ランダム化を用いてこの問題を克服する。

ＭＩＭＯエンコーディングは、送信機及び受信機で少なくとも２個のアンテナを必要とする２ｘ２ ＭＩＭＯシステムを目的とすることができる。この提案において、２個のＭＩＭＯエンコーディングモード、すなわち、ＦＲ―ＳＭ（ｆｕｌｌ―ｒａｔｅ ｓｐａｔｉａｌ ｍｕｌｔｉｐｌｅｘｉｎｇ）及びＦＲＦＤ―ＳＭ（ｆｕｌｌ―ｒａｔｅ ｆｕｌｌ―ｄｉｖｅｒｓｉｔｙ ｓｐａｔｉａｌ ｍｕｌｔｉｐｌｅｘｉｎｇ）が定義される。ＦＲ―ＳＭエンコーディングは、受信機側で比較的小さい複雑度の増加と共に容量の増加を提供するが、ＦＲＦＤ―ＳＭエンコーディングは、受信機側で大きい複雑度の増加と共に、容量の増加及び追加の多様性利得を提供する。提案されたＭＩＭＯエンコーディング方式は、アンテナ極性構成に対する制限を有さない。

ＭＩＭＯ処理は、アドバンスドプロファイルフレームのために要求することができ、これは、アドバンスドプロファイルフレーム内のすべてのＤＰがＭＩＭＯエンコーダによって処理されることを意味する。ＭＩＭＯ処理はＤＰレベルで適用することができる。星状マッパ出力（ｃｏｎｓｔｅｌｌａｔｉｏｎ ｍａｐｐｅｒ ｏｕｔｐｕｔ）（ＮＵＱ）のペア（ｅ１，ｉ及びｅ２，ｉ）は、ＭＩＭＯエンコーダの入力に供給することができる。ＭＩＭＯエンコーダ出力のペア（ｇ１，ｉ及びｇ２，ｉ）は、それぞれのＴＸアンテナのＯＦＤＭシンボル（ｌ）及び同一のキャリア（ｋ）によって送信され得る。

上述したブロックは、省略したり、類似又は同一の機能を有するブロックに取り替えることができる。

図６は、本発明の他の実施例に係るＢＩＣＭブロックを示す図である。

図６に示したＢＩＣＭブロックは、図１を参照して説明したＢＩＣＭブロック１０１０の実施例に該当する。

図６は、物理層シグナリング（ＰＬＳ）、非常警戒チャネル（ＥＡＣ）及び高速情報チャネル（ＦＩＣ）の保護のためのＢＩＣＭブロックを示す。ＥＡＣは、ＥＡＳ情報を伝達するフレームの一部であって、ＦＩＣは、サービスと該当ベースＤＰとの間のマッピング情報を伝達するフレーム内の論理チャネルである。ＥＡＣ及びＦＩＣの細部事項については後で説明する。

図６を参照すると、ＰＬＳ、ＥＡＣ及びＦＩＣの保護のためのＢＩＣＭブロックは、ＰＬＳ ＦＥＣエンコーダ６０００、ビットインタリーバ６０１０、星状マッパ６０２０及びタイムインタリーバ６０３０を含むことができる。

また、ＰＬＳ ＦＥＣエンコーダ６０００は、スクランブラ、ＢＣＨエンコーディング／ゼロ挿入ブロック、ＬＤＰＣエンコーディングブロック及びＬＤＰＣパリティパンクチャリングブロックを含むことができる。以下では、ＢＩＣＭブロックの各ブロックを説明する。

ＰＬＳ ＦＥＣエンコーダ６０００は、スクランブルされたＰＬＳ １／２データ、ＥＡＣ及びＦＩＣセクションをエンコードすることができる。

スクランブラは、ＢＣＨエンコーディング及び短縮及びパンクチャされたＬＤＰＣエンコーディング前にＰＬＳ１データ及びＰＬＳ２データをスクランブルすることができる。

ＢＣＨエンコーディング／ゼロ挿入ブロックは、ＰＬＳ保護のために短縮されたＢＣＨコードを用いてスクランブルされたＰＬＳ １／２データに対してアウターエンコーディングを行い、ＢＣＨエンコーディング後にゼロビットを挿入することができる。ＰＬＳ１データに対してのみ、ＬＤＰＣエンコーディング前にゼロ挿入の出力ビットがパーミュート（ｐｅｒｍｕｔｅ）され得る。

ＬＤＰＣエンコーディングブロックは、ＬＤＰＣコードを用いてＢＣＨエンコーディング／ゼロ挿入ブロックの出力をエンコードすることができる。完全なコーディングブロック（Ｃｌｄｐｃ）を生成するために、パリティビット（Ｐｌｄｐｃ）がそれぞれのゼロ挿入ＰＬＳ情報ブロック（Ｉｌｄｐｃ）から組織的にエンコードされ、その後に添付される。

ＰＬＳ１及びＰＬＳ２に対するＬＤＰＣコードパラメータは、次の表４の通りである。

ＬＤＰＣパリティパンクチャリングブロックは、ＰＬＳ１データ及びＰＬＳ２データに対してパンクチャリングを行うことができる。

ＰＬＳ１データ保護に短縮が適用されると、任意のＬＤＰＣパリティビットは、ＬＤＰＣエンコーディング後にパンクチャされる。また、ＰＬＳ２データの保護のために、ＰＬＳ２のＬＤＰＣパリティビットはＬＤＰＣエンコーディング後にパンクチャされる。これらパンクチャされたビットは送信されない。

ビットインタリーバ６０１０は、それぞれ短縮及びパンクチャされたＰＬＳ１データ及びＰＬＳ２データをインタリーブする。

星状マッパ６０２０は、ビットインタリーブされたＰＬＳ１データ及びＰＬＳ２データを星状にマップすることができる。

上述したブロックは、省略したり、類似又は同一の機能を有するブロックに取り替えることができる。

図７は、本発明の一実施例に係るフレームビルディングブロックを示す図である。

図７に示したフレームビルディングブロックは、図１を参照して説明したフレームビルディングブロック１０２０の実施例に該当する。

図７を参照すると、フレームビルディングブロックは、遅延補償ブロック７０００、セルマッパ７０１０及び周波数インタリーバ７０２０を含むことができる。以下では、フレームビルディングブロックのそれぞれのブロックを説明する。

遅延補償ブロック７０００は、データパイプと対応ＰＬＳデータとの間のタイミングを調節し、送信端で時間が共に合わせられるように保証することができる。ＰＬＳデータは、入力フォーマッティングブロック及びＢＩＣＭブロックによって誘発されたデータパイプの遅延を処理することによって、データパイプと同一の量だけ遅延される。ＢＩＣＭブロックの遅延は、主に時間インタリーバ５０５０による。帯域内シグナリングデータは、次のＴＩグループの情報を伝達し、シグナルされるＤＰより一つのフレームだけ速く伝達される。よって、遅延補償ブロックは、帯域内シグナリングデータを遅延させる。

セルマッパ７０１０は、ＰＬＳ、ＥＡＣ、ＦＩＣ、ＤＰ、補助ストリーム及びダミーセルをフレーム内のＯＦＤＭシンボルのアクティブキャリアにマップすることができる。セルマッパ７０１０の基本機能は、もしあれば、ＤＰ、ＰＬＳセル及びＥＡＣ／ＦＩＣセルのそれぞれに対してＴＩによって生成されたデータセルをフレーム内のＯＦＤＭシンボルのそれぞれに対応するアクティブＯＦＤＭセルのアレイにマップすることである。サービスシグナリングデータ（ＰＳＩ（ｐｒｏｇｒａｍ ｓｐｅｃｉｆｉｃ ｉｎｆｏｒｍａｔｉｏｎ）／ＳＩ））は、データパイプによって個別的に集めて送信することができる。セルマッパは、スケジューラによって生成された動的情報及びフレーム構造の構成によって動作する。フレームの細部事項については後で説明する。

周波数インタリーバ７０２０は、セルマッパ７０１０から受信されたデータセルをランダムにインタリーブし、周波数多様性を提供することができる。また、周波数インタリーバ７０２０は、異なるインタリービングシード（ｉｎｔｅｒｌｅａｖｉｎｇ―ｓｅｅｄ）順序を用いて２個の順次的なＯＦＤＭシンボルで構成されるＯＦＤＭシンボルペアに対して動作し、単一フレーム内の最大のインタリービング利得を得ることができる。周波数インタリーバ７０２０の動作の細部事項については後で説明する。

上述したブロックは、省略したり、類似又は同一の機能を有するブロックに取り替えることができる。

図８は、本発明の実施例に係るＯＦＤＭ生成ブロックを示す図である。

図８に示したＯＦＤＭ生成ブロックは、図１を参照して説明したＯＦＤＭ生成ブロック１０３０の実施例に該当する。

ＯＦＤＭ生成ブロックは、フレームビルディングブロックによって生成されたセルによってＯＦＤＭキャリアを変調し、パイロットを挿入し、送信される時間領域信号を生成する。また、このブロックは、保護区間を順次挿入し、ＰＡＰＲ（ｐｅａｋ―ｔｏ―ａｖｅｒａｇｅ ｐｏｗｅｒ ｒａｔｉｏ）減少処理を適用して最終ＲＦ信号を生成する。

図８を参照すると、フレームビルディングブロックは、パイロット及び予約トーン挿入ブロック８０００、２Ｄ―ｅＳＦＮエンコーディングブロック８０１０、ＩＦＦＴ（ｉｎｖｅｒｓｅ ｆａｓｔ Ｆｏｕｒｉｅｒ ｔｒａｎｓｆｏｒｍ）ブロック８０２０、ＰＡＰＲ減少ブロック８０３０、保護区間挿入ブロック８０４０、プリアンブル挿入ブロック８０５０、他のシステム挿入ブロック８０６０及びＤＡＣブロック８０７０を含むことができる。以下では、フレームビルディングブロックのそれぞれのブロックを説明する。

パイロット及び予約トーン挿入ブロック８０００は、パイロット及び予約トーンを挿入することができる。

ＯＦＤＭシンボル内の多様なセルは、パイロットとして知られた基準情報で変調され、パイロットは、受信機で先験的に知られた送信値を有する。パイロットセルの情報は、分散されたパイロット、反復パイロット（ｃｏｎｔｉｎｕａｌ ｐｉｌｏｔ）、エッジパイロット、ＦＳＳ（ｆｒａｍｅ ｓｉｇｎａｌｉｎｇ ｓｙｍｂｏｌ）パイロット及びＦＥＳ（ｆｒａｍｅ ｅｄｇｅ ｓｙｍｂｏｌ）パイロットで構成される。それぞれのパイロットは、パイロットタイプ及びパイロットパターンによって特定のブースティング電力レベルで送信される。パイロット情報の値は、任意の与えられたシンボル上のそれぞれの送信されたキャリアに対して一連の値である基準シーケンスから導出される。パイロットは、フレーム同期化、周波数同期化、時間同期化、チャネル推定及び送信モード識別に使用することができ、また、位相雑音をフォローする（ｆｏｌｌｏｗｉｎｇ）のに使用することができる。

基準シーケンスから取得された基準情報は、フレームのプリアンブル、ＦＳＳ及びＦＥＳを除いたすべてのシンボルで分散されたパイロットセルで送信される。反復パイロットは、フレームのすべてのシンボルに挿入される。反復パイロットの数と位置は、ＦＦＴサイズ及び分散されたパイロットパターンに依存する。エッジキャリアは、プリアンブルシンボルを除いたすべてのシンボル内のエッジパイロットである。これらは、スペクトルのエッジまで周波数補間を許容するために挿入される。ＦＳＳパイロットはＦＳＳに挿入され、ＦＥＳパイロットはＦＥＳに挿入される。これらは、フレームのエッジまで時間補間を許容するために挿入される。

本発明の実施例に係るシステムは、ＳＦＮネットワークをサポートし、分散型ＭＩＳＯ方式は、選択的に非常にロバストな送信モードをサポートするのに使用される。２Ｄ―ｅＳＦＮは、多数のＴＸアンテナを用いる分散型ＭＩＳＯ方式であって、それぞれのＴＸアンテナはＳＦＮネットワーク内の異なる送信側に配置される。

２Ｄ―ｅＳＦＮエンコーディングブロック８０１０は、ＳＦＮ構成で時間及び周波数多様性を生成するために２Ｄ―ｅＳＦＮ処理を行い、多数の送信機から送信された信号の位相を歪曲することができる。そのため、長い時間の間の低いフラットフェーディング又は深いフェーディングによるバーストエラーを緩和することができる。

ＩＦＦＴブロック８０２０は、ＯＦＤＭ変調方式を用いて２Ｄ―ｅＳＦＮエンコーディングブロック８０１０からの出力を変調することができる。パイロットとして（又は予約トーンとして）指定されていないデータシンボル内の任意のセルは、周波数インタリーバからのデータセルのうち一つを伝達する。セルはＯＦＤＭキャリアにマップされる。

ＰＡＰＲ減少ブロック８０３０は、時間領域内の多様なＰＡＰＲ減少アルゴリズムを用いて入力信号に対するＰＡＰＲ減少を行うことができる。

保護区間挿入ブロック８０４０は保護区間を挿入することができ、プリアンブル挿入ブロック８０５０は信号の前にプリアンブルを挿入することができる。プリアンブルの構造の細部事項については後で説明する。

他のシステム挿入ブロック８０６０は、時間領域で複数の放送送受信システムの信号をマルチプレクスし、放送サービスを提供する２個以上の異なる放送送信／受信システムのデータが同一のＲＦ信号帯域幅で同時に送信され得る。この場合、２個以上の異なる放送送受信システムは、異なる放送サービスを提供するシステムを称する。異なる放送サービスは、地上波放送サービス、モバイル放送サービスなどを称する。それぞれの放送サービスと関連するデータは、異なるフレームを通じて送信され得る。

ＤＡＣブロック８０７０は、入力デジタル信号をアナログ信号に変換し、アナログ信号を出力することができる。ＤＡＣブロック８０７０から出力された信号は、物理層プロファイルによって多数の出力アンテナを介して送信され得る。本発明の実施例に係るＴＸアンテナは、垂直又は水平極性（ｐｏｌａｒｉｔｙ）を有することができる。

上述したブロックは、省略したり、類似又は同一の機能を有するブロックに取り替えることができる。

図９は、本発明の実施例によって次世代放送サービスのための放送信号を受信する装置の構造を示す図である。

本発明の実施例によって次世代放送サービスのための放送信号を受信する装置は、図１を参照して説明した次世代放送サービスのために放送信号を送信する装置に対応し得る。

本発明の実施例によって次世代放送サービスのための放送信号を受信する装置は、同期化及び復調モジュール９０００、フレームパーシングモジュール９０１０、デマッピング及びデコーディングモジュール９０２０、出力プロセッサ９０３０及びシグナリングデコーディングモジュール９０４０を含むことができる。以下では、放送信号を受信する装置の各モジュールの動作を説明する。

同期化及び復調モジュール９０００は、ｍ個のＲｘアンテナを介して入力信号を受信し、放送信号を受信する装置に対応するシステムに対して信号検出及び同期化を行い、放送信号を送信する装置によって行われる手続の逆の手続に対応する復調を行うことができる。

フレームパーシングモジュール９１００は、入力信号フレームをパースし、ユーザによって選択されたサービスが送信されるデータを抽出することができる。放送信号を送信する装置がインタリービングを行うと、フレームパーシングモジュール９１００は、インタリービングの逆の手続に対応するデインタリービングを行うことができる。この場合、抽出される必要がある信号及びデータの位置は、シグナリングデコーディングモジュール９４００から出力されたデータをデコードし、放送信号を送信する装置によって生成されたシグナリング情報を回復することによって得ることができる。

デマッピング及びデコーディングモジュール９２００は、入力信号をビット領域データに変換した後、必要に応じてデインタリーブすることができる。デマッピング及びデコーディングモジュール９２００は、送信効率のために適用されたマッピングに対してデマッピングを行い、デコーディングを通じて送信チャネルに対して生成された誤りを訂正することができる。この場合、デマッピング及びデコーディングモジュール９２００は、シグナリングデコーディングモジュール９４００から出力されたデータをデコードすることによって、デマッピング及びデコーディングに必要な送信パラメータを得ることができる。

出力プロセッサ９３００は、放送信号を送信し、送信効率を改善する装置によって適用される多様な圧縮／信号処理手続の逆の手続を行うことができる。この場合、出力プロセッサ９３００は、シグナリングデコーディングモジュール９４００から出力されたデータから必要な制御情報を得ることができる。出力プロセッサ８３００の出力は、放送信号を送信する装置に入力される信号に対応し、ＭＰＥＧ―ＴＳ、ＩＰストリーム（ｖ４又はｖ６）及び一般ストリームであり得る。

シグナリングデコーディングモジュール９４００は、同期化及び復調モジュール９０００によって復調された信号からＰＬＳ情報を得ることができる。上述したように、フレームパーシングモジュール９１００、デマッピング及びデコーディングモジュール９２００及び出力プロセッサ９３００は、シグナリングデコーディングモジュール９４００から出力されたデータを用いてその機能を実行することができる。

図１０は、本発明の実施例に係るフレーム構造を示す図である。

図１０は、スーパーフレーム内のフレームタイプ及びＦＲＵの例示的な構成を示す。（ａ）は、本発明の実施例に係るスーパーフレームを示し、（ｂ）は、本発明の実施例に係るＦＲＵ（ｆｒａｍｅ ｒｅｐｅｔｉｔｉｏｎ ｕｎｉｔ）を示し、（ｃ）は、ＦＲＵ内の可変ＰＨＹプロファイルのフレームを示し、（ｄ）はフレームの構造を示す。

スーパーフレームは８個のＦＲＵで構成することができる。ＦＲＵは、フレームのＴＤＭのための基本マルチプレクシング単位であって、スーパーフレーム内で８回繰り返される。

ＦＲＵ内の各フレームは、ＰＨＹプロファイル（ベース、ハンドヘルド、アドバンスド）及びＦＥＴのうち一つに属する。ＦＲＵ内のフレームの最大許容数は４であり、与えられたＰＨＹプロファイルは、ＦＲＵ（例えば、ベース、ベース、ハンドヘルド、アドバンスド）で０倍から４倍までの任意の回数だけ表れる。ＰＨＹプロファイルの定義は、必要であれば、プリアンブル内のＰＨＹ＿ＰＲＯＦＩＬＥの予約値を用いて拡張することができる。

ＦＥＴ部分は、含まれるならば、ＦＲＵの端に挿入される。ＦＥＴがＦＲＵに含まれると、スーパーフレームでＦＥＴの最小数は８である。ＦＥＴ部分が互いに隣接することは推薦されない。

また、一つのフレームは、多数のＯＦＤＭシンボル及びプリアンブルに分離される。（ｄ）に示したように、フレームは、プリアンブル、一つ以上のフレームシグナリングシンボル（ＦＳＳ）、正常データシンボル及びフレームエッジシンボル（ＦＥＳ）を含む。

プリアンブルは、高速フューチャーキャストＵＴＢシステム信号の検出が可能であり、信号の効率的な送受信のための基本送信パラメータのセットを提供する特殊シンボルである。プリアンブルの細部説明については後で説明する。

ＦＳＳの主要目的はＰＬＳデータを伝達することにある。高速同期化及びチャネル推定、及びＰＬＳデータの高速デコーディングのために、ＦＳＳは、正常データシンボルより密集したパイロットパターンを有する。ＦＥＳは、正確にＦＳＳと同一のパイロットを有し、これは、ＦＥＳの直前のシンボルに対して外挿せず、ＦＥＳ内の周波数専用補間及び時間補間を可能にする。

図１１は、本発明の実施例に係るフレームのシグナリング層構造を示す図である。

図１１は、３個の主要部分、すなわち、プリアンブルシグナリングデータ１１０００、ＰＬＳ１データ１１０１０及びＰＬＳ２データ１１０２０に分離されたシグナリング層構造を示す。すべてのフレームでプリアンブルシンボルによって伝達されるプリアンブルの目的は、そのフレームの送信タイプ及び基本送信パラメータを指示することにある。ＰＬＳ１は、受信機がＰＬＳ２データにアクセスし、ＰＬＳ２データをデコードするようにし、これは、関心のあるＤＰにアクセスするパラメータを含む。ＰＬＳ２は、すべてのフレームで伝達され、２個の主要部分、すなわち、ＰＬＳ２―ＳＴＡＴデータ及びＰＬＳ２―ＤＹＮデータに分離される。ＰＬＳ２データの静的及び動的部分には、必要であればパディングが後に来る。

図１２は、本発明の実施例に係るプリアンブルシグナリングデータを示す図である。

プリアンブルシグナリングデータは、フレーム構造内で受信機がＰＬＳデータにアクセスし、ＤＰをトレースさせるのに必要な情報の２１ビットを伝達する。プリアンブルシグナリングの細部事項は次の通りである。

ＰＨＹ＿ＰＲＯＦＩＬＥ：この３ビットフィールドは、現在のフレームのＰＨＹプロファイルタイプを示す。異なるＰＨＹプロファイルタイプのマッピングは、以下の表５に与えられる。

ＦＦＴ＿ＳＩＺＥ：この２ビットフィールドは、以下の表６に記載したように、フレームグループ内の現在のフレームのＦＦＴサイズを示す。

ＧＩ＿ＦＲＡＣＴＩＯＮ：この３ビットフィールドは、以下の表７に記載したように、現在のスーパーフレーム内の保護区間分数（ｆｒａｃｔｉｏｎ）値を示す。

ＥＡＣ＿ＦＬＡＧ：この１ビットフィールドは、ＥＡＣが現在のフレームに提供されるか否かを示す。このフィールドが「１」に設定されると、ＥＡＳ（ｅｍｅｒｇｅｎｃｙ ａｌｅｒｔ ｓｅｒｖｉｃｅ）が現在のフレームで提供される。このフィールドが「０」に設定されると、ＥＡＳが現在のフレームで伝達されない。このフィールドは、スーパーフレーム内で動的にスイッチされ得る。

ＰＩＬＯＴ＿ＭＯＤＥ：この１ビットフィールドは、プロファイルモードが現在のフレームグループ内の現在のフレームに対してモバイルモードであるのか、それとも固定モードであるのかを指示する。このフィールドが「０」に設定されると、モバイルパイロットモードが使用される。このフィールドが「１」に設定されると、固定パイロットモードが使用される。

ＰＡＰＲ＿ＦＬＡＧ：この１ビットフィールドは、ＰＡＰＲ減少が現在のフレームグループ内の現在のフレームに使用されるか否かを指示する。このフィールドが「１」に設定されると、ＰＡＰＲ減少にトーン予約（ｔｏｎｅ ｒｅｓｅｒｖａｔｉｏｎ）が使用される。このフィールドが「０」に設定されると、ＰＡＰＲ減少が使用されない。

ＦＲＵ＿ＣＯＮＦＩＧＵＲＥ：この３ビットフィールドは、現在のスーパーフレーム内に存在するＦＲＵ（ｆｒａｍｅ ｒｅｐｅｔｉｔｉｏｎ ｕｎｉｔ）のＰＨＹプロファイルタイプ構成を示す。現在のスーパーフレームで伝達されるすべてのプロファイルタイプは、現在のスーパーフレーム内のすべてのフレーム内のこのフィールドで識別される。３ビットフィールドは、以下の表８に示したように、各プロファイルに対する異なる定義を有する。

ＲＥＳＥＲＶＥＤ：この７ビットフィールドが将来の使用のために予約される。

図１３は、本発明の実施例に係るＰＬＳ１データを示す図である。

ＰＬＳ１データは、ＰＬＳ２の受信及びデコーディングを可能にするのに必要なパラメータを含む基本送信パラメータを提供する。上述したように、ＰＬＳ１データは、一つのフレームグループの全体のデュレーションの間に変更されない。ＰＬＳ１データのシグナリングフィールドの詳細な定義は次の通りである。

ＰＲＥＡＭＢＬＥ＿ＤＡＴＡ：この２０ビットフィールドは、ＥＡＣ＿ＦＬＡＧを除いたプリアンブルシグナリングデータの写本である。

ＮＵＭ＿ＦＲＡＭＥ＿ＦＲＵ：この２ビットフィールドは、ＦＲＵ当たりのフレームの数を示す。

ＰＡＹＬＯＡＤ＿ＴＹＰＥ：この３ビットフィールドは、フレームグループで伝達されるペイロードデータのフォーマットを指示する。ＰＡＹＬＯＡＤ＿ＴＹＰＥは、表９に示したようにシグナルされる。

ＮＵＭ＿ＦＳＳ：この２ビットフィールドは、現在のフレーム内のＦＳＳシンボルの数を示す。

ＳＹＳＴＥＭ＿ＶＥＲＳＩＯＮ：この８ビットフィールドは、送信された信号フォーマットのバージョンを示す。ＳＹＳＴＥＭ＿ＶＥＲＳＩＯＮは、２個の４ビットフィールド、すなわち、メジャーバージョン及びマイナーバージョンに分離される。

メジャーバージョン：ＳＹＳＴＥＭ＿ＶＥＲＳＩＯＮフィールドのＭＳＢ４ビットは、メジャーバージョン情報を示す。メジャーバージョンフィールドの変化は、非―下位―互換（ｎｏｎ―ｂａｃｋｗａｒｄ―ｃｏｍｐａｔｉｂｌｅ）変化を示す。デフォルト値は「００００」である。この標準に記載したバージョンにおいて、値は「００００」に設定される。

マイナーバージョン：ＳＹＳＴＥＭ＿ＶＥＲＳＩＯＮのＬＳＢ４ビットは、マイナーバージョン情報を示す。マイナーバージョンフィールドの変化は下位互換性である。

ＣＥＬＬ＿ＩＤ：これは、ＡＴＳＣネットワークで地理的なセルを固有に識別する１６ビットフィールドである。ＡＴＳＣセルカバレッジ領域は、フューチャーキャストＵＴＢシステムに使用される周波数の数に依存し、一つ以上の周波数で構成することができる。ＣＥＬＬ＿ＩＤの値が知られていないか、特定されていない場合、このフィールドは「０」に設定される。

ＮＥＴＷＯＲＫ＿ＩＤ：これは、現在のＡＴＳＣネットワークを固有に識別する１６ビットフィールドである。

ＳＹＳＴＥＭ＿ＩＤ：この１６ビットフィールドは、ＡＴＳＣネットワーク内のフューチャーキャストＵＴＢシステムを固有に識別する。フューチャーキャストＵＴＢシステムは、入力が一つ以上の入力ストリーム（ＴＳ、ＩＰ、ＧＳ）であって、出力がＲＦ信号である地上波放送システムである。フューチャーキャストＵＴＢシステムは、もしあれば、一つ以上のＰＨＹプロファイル及びＦＥＴを伝達する。同一のフューチャーキャストＵＴＢシステムは、異なる入力ストリームを伝達することができ、異なる地理的領域で異なるＲＦ周波数を使用してローカルサービス挿入を許容する。フレーム構造及びスケジューリングは、一つの場所で制御され、フューチャーキャストＵＴＢシステム内ですべての送信に対して同一である。一つ以上のフューチャーキャストＵＴＢシステムは、すべて同一の物理層構造及び構成を有することを意味する同一のＳＹＳＴＥＭ＿ＩＤを有することができる。

次のループは、各フレームタイプのＦＲＵ構成及び長さを指示するのに使用されるＦＲＵ＿ＰＨＹ＿ＰＲＯＦＩＬＥ、ＦＲＵ＿ＦＲＡＭＥ＿ＬＥＮＧＴＨ、ＦＲＵ＿ＧＩ＿ＦＲＡＣＴＩＯＮ及びＲＥＳＥＲＶＥＤで構成される。ループサイズは固定され、４個のＰＨＹプロファイル（ＦＥＴを含む）がＦＲＵ内でシグナルされる。ＮＵＭ＿ＦＲＡＭＥ＿ＦＲＵが４より小さいと、使用されないフィールドはゼロで充填される。

ＦＲＵ＿ＰＨＹ＿ＰＲＯＦＩＬＥ：この３ビットフィールドは、連関したＦＲＵの（ｉ＋１）番目（ｉは、ループインデックスである）のフレームのＰＨＹプロファイルタイプを示す。このフィールドは、表８に示したように、同一のシグナリングフォーマットを使用する。

ＦＲＵ＿ＦＲＡＭＥ＿ＬＥＮＧＴＨ：この２ビットフィールドは、連関したＦＲＵの（ｉ＋１）番目のフレームの長さを示す。ＦＲＵ＿ＧＩ＿ＦＲＡＣＴＩＯＮと共にＦＲＵ＿ＦＲＡＭＥ＿ＬＥＮＧＴＨを用いて、フレームデュレーションの正確な値を得ることができる。

ＦＲＵ＿ＧＩ＿ＦＲＡＣＴＩＯＮ：この３ビットフィールドは、連関したＦＲＵの（ｉ＋１）番目のフレームの保護区間分数値を示す。ＦＲＵ＿ＧＩ＿ＦＲＡＣＴＩＯＮは、表７によってシグナルされる。

ＲＥＳＥＲＶＥＤ：この４ビットフィールドが将来の使用のために予約される。

次のフィールドは、ＰＬＳ２データをデコードするパラメータを提供する。

ＰＬＳ２＿ＦＥＣ＿ＴＹＰＥ：この２ビットフィールドは、ＰＬＳ２保護によって使用されるＦＥＣタイプを示す。ＦＥＣタイプは、表１０によってシグナルされる。ＬＤＰＣコードの細部事項については後で説明する。

ＰＬＳ２＿ＭＯＤ：この３ビットフィールドは、ＰＬＳ２によって使用される変調タイプを示す。変調タイプは、表１１によってシグナルされる。

ＰＬＳ２＿ＳＩＺＥ＿ＣＥＬＬ：この１５ビットフィールドは、現在のフレームグループで伝達されるＰＬＳ２に対するフルコーディングブロック（ｆｕｌｌ ｃｏｄｅｄ ｂｌｏｃｋｓ）の集合（ｃｏｌｌｅｃｔｉｏｎ）のサイズ（ＱＡＭセルの数として特定される）（Ｃｔｏｔａｌ＿ｐａｒｔｉａｌ＿ｂｌｏｃｋ）を示す。この値は、現在のフレームグループの全体のデュレーションの間に一定である。

ＰＬＳ２＿ＳＴＡＴ＿ＳＩＺＥ＿ＢＩＴ：この１４ビットフィールドは、現在のフレームグループに対するＰＬＳ２―ＳＴＡＴのビットサイズを示す。この値は、現在のフレームグループの全体のデュレーションの間に一定である。

ＰＬＳ２＿ＤＹＮ＿ＳＩＺＥ＿ＢＩＴ：この１４ビットフィールドは、現在のフレームグループに対するＰＬＳ２―ＤＹＮのビットサイズを示す。この値は、現在のフレームグループの全体のデュレーションの間に一定である。

ＰＬＳ２＿ＲＥＰ＿ＦＬＡＧ：この１ビットフラグは、現在のフレームグループでＰＬＳ２反復モードが使用されるか否かを示す。このフィールドが値「１」に設定されると、ＰＬＳ２反復モードが活性化される。このフィールドが値「０」に設定されると、ＰＬＳ２反復モードが非活性化される。

ＰＬＳ２＿ＲＥＰ＿ＳＩＺＥ＿ＣＥＬＬ：この１５ビットフィールドは、ＰＬＳ２反復が使用されるとき、現在のフレームグループのすべてのフレームで伝達されるＰＬＳ２に対する部分コーディングブロック（ｐａｒｔｉａｌ ｃｏｄｅｄ ｂｌｏｃｋｓ）の集合（ｃｏｌｌｅｃｔｉｏｎ）のサイズ（ＱＡＭセルの数として特定される）（Ｃｔｏｔａｌ＿ｐａｒｔｉａｌ＿ｂｌｏｃｋ）を示す。反復が使用されない場合、このフィールドの値は０と同一である。この値は、現在のフレームグループの全体のデュレーションの間に一定である。

ＰＬＳ２＿ＮＥＸＴ＿ＦＥＣ＿ＴＹＰＥ：この２ビットフィールドは、次のフレームグループのすべてのフレームで伝達されるＰＬＳ２に使用されるＦＥＣタイプを示す。ＦＥＣタイプは、表１０によってシグナルされる。

ＰＬＳ２＿ＮＥＸＴ＿ＭＯＤ：この３ビットフィールドは、次のフレームグループのすべてのフレームで伝達されるＰＬＳ２に使用される変調タイプを示す。変調タイプは、表１１によってシグナルされる。

ＰＬＳ２＿ＮＥＸＴ＿ＲＥＰ＿ＦＬＡＧ：この１ビットフィールドは、次のフレームグループでＰＬＳ２反復モードが使用されるか否かを示す。このフィールドが値「１」に設定されると、ＰＬＳ２反復モードが活性化される。このフィールドが値「０」に設定されると、ＰＬＳ２反復モードが非活性化される。

ＰＬＳ２＿ＮＥＸＴ＿ＲＥＰ＿ＳＩＺＥ＿ＣＥＬＬ：この１５ビットフィールドは、ＰＬＳ２反復が使用されるとき、次のフレームグループのすべてのフレームで伝達されるＰＬＳ２に対するフルコーディングブロック（ｆｕｌｌ ｃｏｄｅｄ ｂｌｏｃｋｓ）の集合（ｃｏｌｌｅｃｔｉｏｎ）のサイズ（ＱＡＭセルの数として特定される）（Ｃｔｏｔａｌ＿ｐａｒｔｉａｌ＿ｂｌｏｃｋ）を示す。次のフレームグループで反復が使用されない場合、このフィールドの値は０と同一である。この値は、現在のフレームグループで一定である。

ＰＬＳ２＿ＮＥＸＴ＿ＲＥＰ＿ＳＴＡＴ＿ＳＩＺＥ＿ＢＩＴ：この１４ビットフィールドは、次のフレームグループに対するＰＬＳ２―ＳＴＡＴのビットサイズを示す。この値は、現在のフレームグループで一定である。

ＰＬＳ２＿ＮＥＸＴ＿ＲＥＰ＿ＤＹＮ＿ＳＩＺＥ＿ＢＩＴ：この１４ビットフィールドは、次のフレームグループに対するＰＬＳ２―ＤＹＮのビットサイズを示す。この値は、現在のフレームグループの全体のデュレーションの間に一定である。

ＰＬＳ２＿ＡＰ＿ＭＯＤＥ：この２ビットフィールドは、現在のフレームグループ内のＰＬＳ２に追加のパリティが提供されるか否かを示す。この値は、現在のフレームグループの全体のデュレーションの間に一定である。下記の表１２は、このフィールドの値を示す。このフィールドが「００」に設定されると、現在のフレームでＰＬＳ２に対して追加のパリティが使用されない。

ＰＬＳ２＿ＡＰ＿ＳＩＺＥ＿ＣＥＬＬ：この１５ビットフィールドは、ＰＬＳ２の追加のパリティビットのサイズ（ＱＡＭセルの数として特定される）を示す。この値は、現在のフレームグループの全体のデュレーションの間に一定である。

ＰＬＳ２＿ＮＥＸＴ＿ＡＰ＿ＭＯＤＥ：この２ビットフィールドは、次のフレームグループでＰＬＳ２に追加のパリティが提供されるか否かを示す。この値は、現在のフレームグループの全体のデュレーションの間に一定である。表１２は、このフィールドの値を定義する。

ＰＬＳ２＿ＮＥＸＴ＿ＡＰ＿ＳＩＺＥ＿ＣＥＬＬ：この１５ビットフィールドは、次のフレームグループのすべてのフレームでのＰＬＳ２の追加のパリティビットのサイズ（ＱＡＭセルの数として特定される）を示す。この値は、現在のフレームグループの全体のデュレーションの間に一定である。

ＲＥＳＥＲＶＥＤ：この３２ビットフィールドが将来の使用のために予約される。

ＣＲＣ＿３２：全体のＰＬＳ１シグナリングに適用される３２ビットエラー検出コード

図１４は、本発明の実施例に係るＰＬＳ２データを示す図である。

図１４は、ＰＬＳ２データのＰＬＳ２―ＳＴＡＴデータを示す。ＰＬＳ２―ＳＴＡＴデータは、フレームグループ内で同一であるが、ＰＬＳ２―ＤＹＮデータは現在のフレームに特定された情報を提供する。

ＰＬＳ２―ＳＴＡＴデータのフィールドの細部事項は次の通りである。

ＦＩＣ＿ＦＬＡＧ：この１ビットフィールドは、ＦＩＣが現在のフレームグループに使用されるか否かを示す。このフィールドが「１」に設定されると、ＦＩＣが現在のフレームで提供される。このフィールドが「０」に設定されると、ＦＩＣが現在のフレームで伝達されない。この値は、現在のフレームグループの全体のデュレーションの間に一定である。

ＡＵＸ＿ＦＬＡＧ：この１ビットフィールドは、現在のフレームグループで補助ストリームが使用されるか否かを示す。このフィールドが「１」に設定されると、補助ストリームが現在のフレームで提供される。このフィールドが「０」に設定されると、補助ストリームが現在のフレームで伝達されない。この値は、現在のフレームグループの全体のデュレーションの間に一定である。

ＮＵＭ＿ＤＰ：この６ビットフィールドは、現在のフレームで伝達されるＤＰの数を示す。このフィールドの値は、１〜６４の範囲内にあり、ＤＰの数はＮＵＭ＿ＤＰ＋１である。

ＤＰ＿ＩＤ：この６ビットフィールドは、ＰＨＹプロファイル内でＤＰを固有に識別する。

ＤＰ＿ＴＹＰＥ：この３ビットフィールドはＤＰのタイプを示す。これは、以下の表１３によってシグナルされる。

ＤＰ＿ＧＲＯＵＰ＿ＩＤ：この８ビットフィールドは、現在のＤＰが連関したＤＰグループを識別する。これは、受信機が特定のサービスと連関したサービスコンポーネントのＤＰにアクセスするのに使用することができ、これらＤＰは同一のＤＰ＿ＧＲＯＵＰ＿ＩＤを有する。

ＢＡＳＥ＿ＤＰ＿ＩＤ：この６ビットフィールドは、管理層で使用されるサービスシグナリングデータ（ＰＳＩ／ＳＩ）を伝達するＤＰを示す。ＢＡＳＥ＿ＤＰ＿ＩＤで指示されたＤＰは、サービスシグナリングデータのみを伝達する専用ＤＰ又はサービスデータと共にサービスシグナリングデータを伝達する正常ＤＰであり得る。

ＤＰ＿ＦＥＣ＿ＴＹＰＥ：この２ビットフィールドは、連関したＤＰによって使用されるＦＥＣタイプを示す。ＦＥＣタイプは、以下の表１４によってシグナルされる。

ＤＰ＿ＣＯＤ：この４ビットフィールドは、連関したＤＰによって使用されるコードレートを示す。コードレートは、以下の表１５によってシグナルされる。

ＤＰ＿ＭＯＤ：この４ビットフィールドは、連関したＤＰによって使用される変調を示す。変調は、以下の表１６によってシグナルされる。

ＤＰ＿ＳＳＤ＿ＦＬＡＧ：この１ビットフィールドは、ＳＳＤモードが連関したＤＰで使用されるか否かを示す。このフィールドが値「１」に設定されると、ＳＳＤが使用される。このフィールドが値「０」に設定されると、ＳＳＤが使用されない。

ＰＨＹ＿ＰＲＯＦＩＬＥがアドバンスドプロファイルを示す「０１０」と同一である場合のみに次のフィールドが表れる。

ＤＰ＿ＭＩＭＯ：この３ビットフィールドは、連関したＤＰにいずれのタイプのＭＩＭＯエンコーディングプロセスが適用されるのかを示す。ＭＩＭＯエンコーディングプロセスのタイプは、表１７によってシグナルされる。

ＤＰ＿ＴＩ＿ＴＹＰＥ：この１ビットフィールドは、時間インタリービングのタイプを示す。「０」の値は、一つのＴＩグループが一つのフレームに対応し、一つ以上のＴＩブロックを含むことを示す。「１」の値は、一つのＴＩグループが１より多いフレームで伝達され、一つのＴＩブロックのみを含むことを示す。

ＤＰ＿ＴＩ＿ＬＥＮＧＴＨ：２ビットフィールドの使用（許容される値が１、２、４、８のみである）は、次のようにＤＰ＿ＴＩ＿ＴＹＰＥフィールド内に設定された値によって決定される。

ＤＰ＿ＴＩ＿ＬＥＮＧＴＨが値「１」に設定されると、このフィールドは、ＰＩ、すなわち、各ＴＩグループがマップされるフレームの数を示し、ＴＩグループ当たりに一つのＴＩブロックがある（ＮＴＩ＝１）。２ビットフィールドを有する許容されたＰＩ値は、以下の表１８で定義される。

ＤＰ＿ＴＩ＿ＴＹＰＥが「０」に設定されると、このフィールドは、ＴＩグループ当たりのＴＩブロックの数（ＮＴＩ）を示し、フレーム当たりに一つのＴＩグループがある（ＰＩ＝１）。２ビットフィールドを有する許容されたＰＩ値は、以下の表１８で定義される。

ＤＰ＿ＦＲＡＭＥ＿ＩＮＴＥＲＶＡＬ：この２ビットフィールドは、連関したＤＰに対するフレームグループ内のフレーム区間（ＩＪＵＭＰ）を示し、許容される値は１、２、４、８である（対応する２ビットフィールドは、それぞれ「００」、「０１」、「１０」、「１１」である）。フレームグループのすべてのフレームで表れないＤＰに対して、このフィールドの値は連続的なフレーム間の間隔と同一である。例えば、ＤＰがフレーム１、５、９、１３などで表れると、このフィールドは「４」に設定される。すべてのフレームで表れるＤＰに対して、このフィールドは「１」に設定される。

ＤＰ＿ＴＩ＿ＢＹＰＡＳＳ：この１ビットフィールドは、時間インタリーバ５０５０の利用可能性を決定する。ＤＰに対して時間インタリービングが使用されない場合、これは「１」に設定される。時間インタリービングが使用される場合、これは「０」に設定される。

ＤＰ＿ＦＩＲＳＴ＿ＦＲＡＭＥ＿ＩＤＸ：この５ビットフィールドは、現在ＤＰが発生するスーパーフレームの第１フレームのインデックスを示す。ＤＰ＿ＦＩＲＳＴ＿ＦＲＡＭＥ＿ＩＤＸの値は０〜３１の範囲内にある。

ＤＰ＿ＮＵＭ＿ＢＬＯＣＫ＿ＭＡＸ：この１０ビットフィールドは、このＤＰに対するＤＰ＿ＮＵＭ＿ＢＬＯＣＫＳの最大値を示す。このフィールドの値は、ＤＰ＿ＮＵＭ＿ＢＬＯＣＫＳと同一の範囲を有する。

ＤＰ＿ＰＡＹＬＯＡＤ＿ＴＹＰＥ：この２ビットフィールドは、与えられたＤＰによって伝達されるペイロードデータのタイプを示す。ＤＰ＿ＰＡＹＬＯＡＤ＿ＴＹＰＥは、以下の表１９によってシグナルされる。

ＤＰ＿ＩＮＢＡＮＤ＿ＭＯＤＥ：この２ビットフィールドは、現在のＤＰが帯域内シグナリング情報を伝達するか否かを示す。帯域内シグナリングタイプは、以下の表２０によってシグナルされる。

ＤＰ＿ＰＲＯＴＯＣＯＬ＿ＴＹＰＥ：この２ビットフィールドは、与えられたＤＰによって伝達されるペイロードのプロトコルタイプを示す。入力ペイロードタイプが選択されると、以下の表２１によってシグナルされる。

ＤＰ＿ＣＲＣ＿ＭＯＤＥ：この２ビットフィールドは、入力フォーマッティングブロックでＣＲＣエンコーディングが使用されるか否かを示す。ＣＲＣモードは、以下の表２２によってシグナルされる。

ＤＮＰ＿ＭＯＤＥ：この２ビットフィールドは、ＤＰ＿ＰＡＹＬＯＡＤ＿ＴＹＰＥがＴＳ（「００」）に設定されるとき、連関したＤＰによって使用されるヌル―パケット削除モードを示す。ＤＮＰ＿ＭＯＤＥは、以下の表２３によってシグナルされる。ＤＰ＿ＰＡＹＬＯＡＤ＿ＴＹＰＥがＴＳ（「００」）でない場合、ＤＮＰ＿ＭＯＤＥは値「００」に設定される。

ＩＳＳＹ＿ＭＯＤＥ：この２ビットフィールドは、ＤＰ＿ＰＡＹＬＯＡＤ＿ＴＹＰＥがＴＳ（「００」）に設定されるとき、連関したＤＰによって使用されるＩＳＳＹモードを示す。ＩＳＳＹ＿ＭＯＤＥは、以下の表２４によってシグナルされる。ＤＰ＿ＰＡＹＬＯＡＤ＿ＴＹＰＥがＴＳ（「００」）でない場合、ＩＳＳＹ＿ＭＯＤＥは値「００」に設定される。

ＨＣ＿ＭＯＤＥ＿ＴＳ：この２ビットフィールドは、ＤＰ＿ＰＡＹＬＯＡＤ＿ＴＹＰＥがＴＳ（「００」）に設定されるとき、連関したＤＰによって使用されるＴＳヘッダ圧縮モードを示す。ＨＣ＿ＭＯＤ＿ＴＳは、以下の表２５によってシグナルされる。

ＨＣ＿ＭＯＤＥ＿ＩＰ：この２ビットフィールドは、ＤＰ＿ＰＡＹＬＯＡＤ＿ＴＹＰＥがＩＰ（「０１」）に設定されるときのＩＰヘッダ圧縮モードを示す。ＨＣ＿ＭＯＤ＿ＩＰは、以下の表２６によってシグナルされる。

ＰＩＤ：この１３ビットフィールドは、ＤＰ＿ＰＡＹＬＯＡＤ＿ＴＹＰＥがＴＳ（「００」）に設定され、ＨＣ＿ＭＯＤＥ＿ＴＳが「０１」又は「１０」に設定されるときのＴＳヘッダ圧縮のためのＰＩＤ番号を示す。

ＲＥＳＥＲＶＥＤ：この８ビットフィールドは、将来の使用のために予約される。

ＦＩＣ＿ＦＬＡＧが「１」と同一である場合のみに次のフィールドが表れる。

ＦＩＣ＿ＶＥＲＳＩＯＮ：この８ビットフィールドは、ＦＩＣのバージョン番号を示す。

ＦＩＣ＿ＬＥＮＧＴＨ＿ＢＹＴＥ：この１３ビットフィールドは、ＦＩＣのバイト長さを示す。

ＲＥＳＥＲＶＥＤ：この８ビットフィールドは、将来の使用のために予約される。

ＡＵＸ＿ＦＬＡＧが「１」と同一である場合のみに次のフィールドが表れる。

ＮＵＭ＿ＡＵＸ：この４ビットフィールドは、補助ストリームの数を示す。ゼロは、補助ストリームが使用されないことを意味する。

ＡＵＸ＿ＣＯＮＦＩＧ＿ＲＦＵ：この８ビットフィールドは、将来の使用のために予約される。

ＡＵＸ＿ＳＴＲＥＡＭ＿ＴＹＰＥ：この４ビットフィールドは、現在の補助ストリームのタイプを示すための将来の使用のために予約される。

ＡＵＸ＿ＰＲＩＶＡＴＥ＿ＣＯＮＦＩＧ：この２８ビットフィールドは、補助ストリームをシグナルするための将来の使用のために予約される。

図１５は、本発明の他の実施例に係るＰＬＳ２データを示す図である。

図１５は、ＰＬＳ２データのＰＬＳ２―ＤＹＮデータを示す。ＰＬＳ２―ＤＹＮデータの値は、一つのフレームグループのデュレーションの間に変化可能であり、フィールドのサイズは一定に維持される。

ＰＬＳ２―ＤＹＮデータのフィールドの細部事項は次の通りである。

ＦＲＡＭＥ＿ＩＮＤＥＸ：この５ビットフィールドは、スーパーフレーム内の現在のフレームのフレームインデックスを示す。スーパーフレームの第１フレームのインデックスは「０」に設定される。

ＰＬＳ＿ＣＨＡＮＧＥ＿ＣＯＵＮＴＥＲ：この４ビットフィールドは、構成が変更される前のスーパーフレームの数を示す。構成において、変更された後のスーパーフレームは、このフィールド内でシグナルされる値によって指示される。このフィールドが値「００００」に設定されると、スケジュールされた変化が予想されないことを意味し、値「１」は、次のスーパーフレームで変化があることを意味する。

ＦＩＣ＿ＣＨＡＮＧＥ＿ＣＯＵＮＴＥＲ：この４ビットフィールドは、構成（すなわち、ＦＩＣの内容）が変更される前のスーパーフレームの数を示す。構成において、変更された後のスーパーフレームは、このフィールド内でシグナルされる値によって指示される。このフィールドが値「００００」に設定されると、スケジュールされた変化が予想されないことを意味し、値「０００１」は、次のスーパーフレームで変化があることを意味する。

ＲＥＳＥＲＶＥＤ：この１６ビットフィールドは、将来の使用のために予約される。

ＮＵＭ＿ＤＰを通じてループで次のフィールドが表れ、これは、現在のフレームで伝達されるＤＰと連関したパラメータを示す。

ＤＰ＿ＩＤ：この６ビットフィールドは、ＰＨＹプロファイル内のＤＰを固有に指示する。

ＤＰ＿ＳＴＡＲＴ：この１５ビット（又は１３ビット）フィールドは、ＤＰＵアドレッシング方式を用いて第１ＤＰの開始位置を示す。ＤＰ＿ＳＴＡＲＴフィールドは、以下の表２７に示したように、ＰＨＹプロファイル及びＦＦＴサイズによって異なる長さを有する。

ＤＰ＿ＮＵＭ＿ＢＬＯＣＫ：この１０ビットフィールドは、現在のＤＰに対する現在のＴＩグループ内のＦＥＣブロックの数を示す。ＤＰ＿ＮＵＭ＿ＢＬＯＣＫの値は０〜１０２３の範囲内にある。

ＲＥＳＥＲＶＥＤ：この８ビットフィールドは、将来の使用のために予約される。

次のフィールドは、ＥＡＣと連関したＦＩＣパラメータを示す。

ＥＡＣ＿ＦＬＡＧ：この１ビットフィールドは、現在のフレーム内のＥＡＣの存在を示す。このビットは、プリアンブル内のＥＡＣ＿ＦＬＡＧと同一の値である。

ＥＡＳ＿ＷＡＫＥ＿ＵＰ＿ＶＥＲＳＩＯＮ＿ＮＵＭ：この８ビットフィールドは、ウェイクアップ指示のバージョン番号を示す。

ＥＡＣ＿ＦＬＡＧフィールドが「１」と同一である場合、次の１２ビットは、ＥＡＣ＿ＬＥＮＧＴＨ＿ＢＹＴＥフィールドに対して割り当てられる。ＥＡＣ＿ＦＬＡＧフィールドが「０」と同一である場合、次の１２ビットは、ＥＡＣ＿ＣＯＵＮＴＥＲに割り当てられる。

ＥＡＣ＿ＬＥＮＧＴＨ＿ＢＹＴＥ：この１２ビットフィールドは、ＥＡＣのバイト長さを示す。

ＥＡＣ＿ＣＯＵＮＴＥＲ：この１２ビットフィールドは、ＥＡＣが到逹するフレームの前のフレームの数を示す。

ＡＵＸ＿ＦＬＡＧフィールドが「１」と同一である場合にのみ次のフィールドが表れる。

ＡＵＸ＿ＰＲＩＶＡＴＥ＿ＤＹＮ：この４８ビットフィールドは、補助ストリームをシグナルするための将来使用のために予約される。このフィールドの意味は、構成可能なＰＬＳ２―ＳＴＡＴ内のＡＵＸ＿ＳＴＲＥＡＭ＿ＴＹＰＥの値に依存する。

ＣＲＣ＿３２：全体のＰＬＳ２に適用される３２ビットエラー検出コード。

図１６は、本発明の実施例に係るフレームの論理構造を示す図である。

上述したように、ＰＬＳ、ＥＡＣ、ＦＩＣ、ＤＰ、補助ストリーム及びダミーセルは、フレーム内のＯＦＤＭシンボルのアクティブキャリアにマップされる。ＰＬＳ１及びＰＬＳ２は、まず、一つ以上のＦＳＳにマップされる。その後、もしあれば、ＥＡＣセルがＰＬＳフィールドの直後にマップされ、その後、もしあれば、ＦＩＣセルがマップされる。もしあれば、ＤＰは、ＰＬＳ又はＥＡＣ、ＦＩＣの後にマップされる。まず、タイプ１ ＤＰが後に来た後、タイプ２ ＤＰが後に来る。ＤＰのタイプの細部事項については後で説明する。任意の場合、ＤＰは、ＥＡＳのための任意の特殊データ又はサービスシグナリングデータを伝達することができる。もしあれば、補助ストリーム又は各ストリームがＤＰの後に来た後、ダミーセルが後に来る。これらすべてを上述した順序、すなわち、ＰＬＳ、ＥＡＣ、ＦＩＣ、ＤＰ、補助ストリーム及びダミーデータセルの順にマップすることは、フレーム内のセル容量を正確に充填する。

図１７は、本発明の実施例に係るＰＬＳマッピングを示す図である。

ＰＬＳセルは、ＦＳＳのアクティブキャリアにマップされる。ＰＬＳによって占有されたセルの数に依存して、一つ以上のシンボルがＦＳＳとして指定され、ＦＳＳの数（ＮＦＳＳ）は、ＰＬＳ１内のＮＵＭ＿ＦＳＳによってシグナルされる。ＦＳＳは、ＰＬＳセルを伝達する特殊シンボルである。ロバスト性及びレイテンシ（ｌａｔｅｎｃｙ）はＰＬＳの重要な問題であるので、ＦＳＳは、ＦＳＳ内の周波数専用補間及び高速同期化を許容するより高い密度のパイロットを有する。

ＰＬＳセルは、図１７の例に示したように、トップ―ダウン（ｔｏｐ―ｄｏｗｎ）方式でＮＦＳＳ個のＦＳＳのアクティブキャリアにマップされる。ＰＬＳ１セルは、セルインデックスの増加順に第１ＦＳＳの第１セルから先にマップされる。ＰＬＳ２セルは、ＰＬＳ１の最後のセルの直後にマップされ、第１ＦＳＳの最後のセルインデックスまでマッピングが下向きに継続される。要求されるＰＬＳセルの総数が一つのＦＳＳのアクティブキャリアの数を超えると、マッピングは、次のＦＳＳに進行し、第１ＦＳＳと正確に同一の方式で継続される。

ＰＬＳマッピングの完了後、ＤＰが次に伝達される。ＥＡＣ、ＦＩＣ又はＥＡＣ及びＦＩＣが現在のフレームに存在すると、これらはＰＬＳと「正常」ＤＰとの間に配置される。

図１８は、本発明の実施例に係るＥＡＣマッピングを示す図である。

ＥＡＣは、ＥＡＳメッセージを伝達する専用チャネルであって、ＥＡＳに対するＤＰにリンクされる。ＥＡＳサポートは提供されるが、ＥＡＣ自体は、すべてのフレームに存在することもあり、すべてのフレームに存在しないこともある。もしあれば、ＥＡＣはＰＬＳ２セルの直後にマップされる。ＥＡＣは、ＰＬＳセル以外に、ＦＩＣ、ＤＰ、補助ストリーム及びダミーセルのうちいずれかの後に来ない。ＥＡＣセルをマップする手続はＰＬＳと正確に同一である。

ＥＡＣセルは、図１８に示したように、セルインデックスの増加順にＰＬＳ２の次のセルからマップされる。ＥＡＳメッセージサイズによって、ＥＡＣセルは、図１８に示したようにいくつかのシンボルを占有する。

ＥＡＣセルは、ＰＬＳ２の最後のセルの直後にマップされ、マッピングは、最後のＦＳＳの最後のセルインデックスまで下向きに継続される。要求されるＥＡＣの総数が最後のＦＳＳの残りのアクティブキャリアの数を超えると、マッピングは次のシンボルに進行し、ＦＳＳと正確に同一の方式で継続される。この場合のマッピングのための次のシンボルは正常データシンボルであって、これは、ＦＳＳより多くのアクティブキャリアを有する。

ＥＡＣマッピングの完了後、もし存在すれば、ＦＩＣが次に伝達される。（ＰＬＳ２フィールドでシグナルされることによって）ＦＩＣが送信されないと、ＤＰはＥＡＣの最後のセルの直後にマップされる。

図１９は、本発明の実施例に係るＦＩＣマッピングを示す図である。

（ａ）は、ＥＡＣがないＦＩＣの例示的なマッピングを示し、（ｂ）は、ＥＡＣがあるＦＩＣの例示的なマッピングを示す。

ＦＩＣは、高速サービス獲得及びチャネルスキャニングを可能にする層間（ｃｒｏｓｓ―ｌａｙｅｒ）情報に対する専用チャネルである。この情報は、主に各ブロードキャスタのＤＰとサービスとの間の情報を結合するチャネルを含む。高速スキャンのために、受信機は、ＦＩＣをデコードし、ブロードキャスタＩＤ、サービスの数及びＢＡＳＥ＿ＤＰ＿ＩＤなどの情報を得ることができる。高速サービスの獲得のために、ＦＩＣに加えて、ベースＤＰがＢＡＳＥ＿ＤＰ＿ＩＤを用いてデコードされ得る。伝達される内容以外に、ベースＤＰは、正常ＤＰと正確に同一の方式でエンコードされ、フレームにマップされる。そのため、ベースＤＰに対して追加の説明が要求されない。ＦＩＣデータが生成されて管理層で消費される。ＦＩＣデータの内容は、管理層の説明書に記載した通りである。

ＦＩＣデータは選択的であり、ＦＩＣの使用は、ＰＬＳ２の静的部分内のＦＩＣ＿ＦＬＡＧパラメータによってシグナルされる。ＦＩＣが使用されると、ＦＩＣ＿ＦＬＡＧが「１」に設定され、ＦＩＣのためのシグナリングフィールドはＰＬＳ２の静的部分に定義される。このフィールドでは、ＦＩＣ＿ＶＥＲＳＩＯＮ及びＦＩＣ＿ＬＥＮＧＴＨ＿ＢＹＴＥがシグナルされる。ＦＩＣは、ＰＬＳ２と同一の変調、コーディング及び時間インタリービングパラメータを用いる。ＦＩＣは、ＰＬＳ２＿ＭＯＤＥ及びＰＬＳ２＿ＦＥＣなどの同一のシグナリングパラメータを共有する。もしあれば、ＦＩＣデータは、ＰＬＳ２又は、もしあれば、ＥＡＣの直後にマップされる。ＦＩＣは、任意の正常ＤＰ、補助ストリーム又はダミーセルの後にマップされない。ＦＩＣセルをマップする方法はＥＡＣと正確に同一であり、これはＰＬＳと同一である。

ＰＬＳの後にＥＡＣがない場合、ＦＩＣセルは、（ａ）の例に示したように、セルインデックスの増加順にＰＬＳ２の次のセルからマップされる。ＦＩＣデータサイズによって、ＦＩＣセルは、（ｂ）に示したように、いくつかのシンボルにわたってマップされ得る。

ＦＩＣセルは、ＰＬＳ２の最後のセルの直後にマップされ、マッピングは、最後のＦＳＳの最後のセルインデックスまで下向きに継続される。要求されるＦＩＣセルの総数が最後のＦＳＳの残りのアクティブキャリアの数を超えると、マッピングは次のシンボルに進行し、ＦＳＳと正確に同一の方式で継続される。この場合のマッピングのための次のシンボルは、ＦＳＳより多くのアクティブキャリアを有する正常データシンボルである。

ＥＡＳメッセージが現在のフレームで送信されると、ＥＡＣはＦＩＣに先行し、ＦＩＣセルは、（ｂ）に示したように、セルインデックスの増加順にＥＡＣの次のセルからマップされる。

ＦＩＣマッピングの完了後、一つ以上のＤＰがマップされ、その後、もしあれば、補助ストリーム及びダミーセルがマップされる。

図２０は、本発明の実施例に係るＤＰのタイプを示す図である。

図２０の（ａ）はタイプ１ ＤＰを示し、（ｂ）はタイプ２ ＤＰを示す。

先行チャネル、すなわち、ＰＬＳ、ＥＡＣ及びＦＩＣがマップされた後、ＤＰのセルがマップされる。ＤＰは、マッピング方法によって２個のタイプのうち一つに分類される。

タイプ１ ＤＰ：ＤＰは、ＴＤＭによってマップされる。

タイプ２ ＤＰ：ＤＰは、ＦＤＭによってマップされる。

ＤＰのタイプは、ＰＬＳ２の静的部分でＤＰ＿ＴＹＰＥフィールドによって指示される。図２０は、タイプ１ ＤＰ及びタイプ２ ＤＰのマッピング順序を示す。タイプ１ ＤＰは、まず、セルインデックスの増加順にマップされ、最後のセルインデックスに到逹した後、シンボルインデックスが１ずつ増加する。次のシルボル内で、ＤＰは、ｐ＝０からセルインデックスの増加順に継続してマップされる。一つのフレームで共にマップされた多数のＤＰで、タイプ１ ＤＰのそれぞれは、ＤＰのＴＤＭマルチプレクシングと類似する形に時間でグループ化される。

タイプ２ ＤＰは、まず、シンボルインデックスの増加順にマップされ、フレームの最後のＯＦＤＭシンボルに到逹した後、セルインデックスは１ずつ増加し、シンボルインデックスは第１利用可能なシンボルに後退し、そのシンボルインデックスから増加する。一つのフレームで多数のＤＰを共にマップした後、タイプ２ ＤＰのそれぞれは、ＤＰのＦＤＭマルチプレクシングと類似する形に周波数でグループ化される。

一つの制限が必要であれば、すなわち、タイプ１ ＤＰが常にタイプ２ ＤＰに先行すると、タイプ１ ＤＰ及びタイプ２ ＤＰはフレーム内で共存し得る。タイプ１及びタイプ２ ＤＰを伝達するＯＦＤＭセルの総数は、ＤＰの送信のために利用可能なＯＦＤＭセルの総数を超えることができない。

ここで、ＤＤＰ１は、タイプ１ ＤＰによって占有されるＯＦＤＭセルの数であり、ＤＤＰ２は、タイプ２ ＤＰによって占有されるＯＦＤＭセルの数である。ＰＬＳ、ＥＡＣ、ＦＩＣは、いずれもタイプ１ ＤＰと同一の方式でマップされるので、これらはすべて「タイプ１のマッピング規則」に従う。そのため、タイプ１のマッピングは、常にタイプ２のマッピングより先行する。

図２１は、本発明の実施例に係るＤＰマッピングを示す図である。

（ａ）は、タイプ１ ＤＰをマップするためのＯＦＤＭセルのアドレッシングを示し、（ｂ）は、タイプ２ ＤＰをマップするためのＯＦＤＭセルのアドレッシングを示す。

タイプ１ ＤＰ（０，ＤＤＰ１−１）をマップするためのＯＦＤＭセルのアドレッシングは、タイプ１ ＤＰのアクティブデータセルのために定義される。アドレッシング方式は、タイプ１ ＤＰのそれぞれに対するＴＩからのセルがアクティブデータセルに割り当てられる順序を定義する。また、これは、ＰＬＳ２の動的部分内のＤＰの位置をシグナルするのに使用される。

ＥＡＣ及びＦＩＣなしで、アドレス０は、最後のＦＳＳ内のＰＬＳを伝達する最後のセルの直後のセルを称する。ＥＡＣが送信され、ＦＩＣがその該当フレームでない場合、アドレス０は、ＥＡＣを伝達する最後のセルの直後のセルを称する。ＦＩＣが該当フレームで送信されると、アドレス０は、ＦＩＣを伝達する最後のセルの直後のセルを称する。タイプ１ ＤＰに対するアドレス０は、（ａ）に示したように、２個の異なるケースを考慮して算出することができる。（ａ）に示した例において、ＰＬＳ、ＥＡＣ及びＦＩＣはすべて送信されると仮定する。ＥＡＣ及びＦＩＣのうち一つ又は二つとも省略される場合への拡張は容易である。（ａ）の左側に示したように、ＦＩＣまでのすべてのセルをマップした後、ＦＳＳ内に残りのセルが残っている。

タイプ２ ＤＰ（０，…，ＤＤＰ２−１）をマップするＯＦＤＭセルのアドレッシングは、タイプ２ ＤＰのアクティブデータセルのために定義される。アドレッシング方式は、タイプ２ ＤＰのそれぞれに対するＴＩからのセルがアクティブデータセルに割り当てられる順序を定義する。また、これは、ＰＬＳ２の動的部分内のＤＰの位置をシグナルするのに使用される。

（ｂ）に示したように、３個の少し異なるケースが可能である。（ｂ）の左側上に示した第１ケースでは、最後のＦＳＳ内のセルはタイプ２ ＤＰマッピングに用いられる。中間に示した第２ケースでは、ＦＩＣが正常シンボルのセルを占めるが、そのシンボル上のＦＩＣセルの数はＣＦＳＳより小さい。（ｂ）の右側に示した第３ケースは、そのシンボル上にマップされたＦＩＣセルの数がＣＦＳＳを超えることを除いては第２ケースと同一である。

ＰＬＳ、ＥＡＣ及びＦＩＣは、タイプ１ ＤＰと同一の「タイプ１のマッピング規則」に従うので、タイプ１ ＤＰがタイプ２ ＤＰに先行する場合への拡張は簡単である。

データパイプ単位（ＤＰＵ）は、データセルをフレーム内のＤＰに割り当てる基本単位である。

ＤＰＵは、フレーム内にＤＰを位置させるシグナリング単位として定義される。セルマッパ７０１０は、ＤＰのそれぞれに対するＴＩによって生成されたセルをマップすることができる。時間インタリーバ５０５０は、一連のＴＩブロックを出力し、それぞれのＴＩブロックは、セルのセットで構成される可変数（ｖａｒｉａｂｌｅ ｎｕｍｂｅｒ）のＸＦＥＣＢＬＯＣＫを含む。ＸＦＥＣＢＬＯＣＫ内のセルの数（Ｎｃｅｌｌｓ）は、ＦＥＣＢＬＯＣＫサイズ（Ｎｌｄｐｃ）及び星状シンボル当たりの送信ビット数に依存する。ＤＰＵは、与えられたＰＨＹプロファイルでサポートされるＸＦＥＣＢＬＯＣＫ内のセルの数のすべての可能な値の最も大きい共通除数（ｄｉｖｉｓｏｒ）（Ｎｃｅｌｌｓ）として定義される。セル内のＤＰＵの長さはＬＤＰＵとして定義される。各ＰＨＹプロファイルがＦＥＣＢＬＯＣＫサイズ及び星状シンボル当たりに異なる数の異なる組み合わせをサポートするので、ＬＤＰＵはＰＨＹプロファイルに基づいて定義される。

図２２は、本発明の実施例に係るＦＥＣ構造を示す図である。

図２２は、ビットインタリービング前の本発明の実施例に係るＦＥＣ構造を示す。上述したように、データＦＥＣエンコーダは、入力ＢＢＦに対してＦＥＣエンコーディングを行い、アウターコーディング（ＢＣＨ）及びインナーコーディング（ＬＤＰＣ）を用いてＦＥＣＢＬＯＣＫ手続を生成することができる。図示したＦＥＣ構造はＦＥＣＢＬＯＣＫに対応する。また、ＦＥＣＢＬＯＣＫ及びＦＥＣ構造は、ＬＤＰＣコードワードの長さに対応する同一の値を有する。

図２２に示したように、ＢＣＨエンコーディングはそれぞれのＢＢＦ（Ｋｂｃｈビット）に適用され、ＬＤＰＣエンコーディングはＢＣＨエンコーディングＢＢＦ（Ｋｌｄｐｃビット＝Ｎｂｃｈビット）に適用される。

Ｎｌｄｐｃの値は、６４８００ビット（長いＦＥＣＢＬＯＣＫ）又は１６２００ビット（短いＦＥＣＢＬＯＣＫ）である。

以下の表２８及び表２９は、それぞれ長いＦＥＣＢＬＯＣＫ及び短いＦＥＣＢＬＯＣＫに対するＦＥＣエンコーディングパラメータを示す。

ＢＣＨエンコーディング及びＬＤＰＣエンコーディングの動作の細部事項は次の通りである。

１２誤り訂正ＢＣＨコードは、ＢＢＦのアウターエンコーディングに使用される。短いＦＥＣＢＬＯＣＫ及び長いＦＥＣＢＬＯＣＫに対するＢＣＨ生成器多項式は、すべての多項式を共に乗じることによって得られる。

ＬＤＰＣコードは、アウターＢＣＨエンコーディングの出力をエンコードするのに使用される。完成したＢｌｄｐｃ（ＦＥＣＢＬＯＣＫ）を生成するために、Ｐｌｄｐｃ（パリティビット）は各Ｉｌｄｐｃ（ＢＣＨエンコーディングＢＢＦ）から体系的にエンコードされ、Ｉｌｄｐｃに添付される。完成したＢｌｄｐｃ（ＦＥＣＢＬＯＣＫ）は次の数式として表現される。

長いＦＥＣＢＬＯＣＫ及び短いＦＥＣＢＬＯＣＫに対するパラメータは、それぞれ表２８及び表２９に与えられる。

長いＦＥＣＢＬＯＣＫに対するＮｌｄｐｃ−Ｋｌｄｐｃを算出する細部手続は次の通りである。

１）パリティビット初期化

２）パリティチェックマトリックスのアドレスの第１行に特定されたパリティビットアドレスで第１情報ビット（ｉ０）を累算する。パリティチェックマトリックスのアドレスの細部事項については後で説明する。例えば、レート１３／１５に対して、

３）次の３５９個の情報ビット（ｉｓ）（ｓ＝１、２、…、３５９）が次の数式を用いてパリティビットで累算される。

ここで、ｘは、第１ビット（ｉ０）に対応するパリティビット累算器のアドレスを示し、Ｑｌｄｐｃは、パリティチェックマトリックスのアドレスで特定されたコードレート従属定数である。継続して、例えば、レート１３／１５に対してＱｌｄｐｃ＝２４であって、よって、情報ビット（ｉ１）に対して次の動作が行われる。

４）３６１番目の情報ビット（ｉ３６０）に対して、パリティビット累算器のアドレスは、パリティチェックマトリックスのアドレスの第２行に与えられる。類似する方式で、次の３５８個の情報ビット（ｉｓ）（ｓ＝３６１、３６２、…、７１９）に対するパリティビット累算器のアドレスは数式６を用いて得られ、ここで、ｘは、情報ビット（ｉ３６０）に対応するパリティビット累算器のアドレス、パリティチェックマトリックスのアドレスの第２行内のエントリーを示す。

５）類似する方式で、３６０個の新たな情報ビットのすべてのグループに対して、パリティチェックマトリックスのアドレスからの新たな行がパリティビット累算器のアドレスを探すのに使用される。

情報ビットが全部消尽した後、最終パリティが次のように得られる。

６）ｉ＝１から開始する次の動作を順次行う。

ここで、ｐｉ（ｉ＝０、１、…、Ｎｄｐｃ−Ｋｌｄｐｃ−１）の最終内容は、パリティビット（ｐｉ）と同一である。

短いＦＥＣＢＬＯＣＫに対するこのＬＤＰＣエンコーディング手続は、表３０及び表３１を取り替え、長いＦＥＣＢＬＯＣＫに対するパリティチェックマトリックスのアドレスを短いＦＥＣＢＬＯＣＫに対するパリティチェックマトリックスのアドレスに取り替えることを除いては、長いＦＥＣＢＬＯＣＫに対するｔ ＬＤＰＣエンコーディング手続に従う。

図２３は、本発明の実施例に係るビットインタリービングを示す図である。

ＬＤＰＣエンコーダの出力はビットインタリーブされ、これは、パリティインタリービング、その後のＱＣＢ（ｑｕａｓｉ―ｃｙｃｌｉｃ ｂｌｏｃｋ）インタリービング及び内部グループインタリービングで構成される。

（ａ）は、ＱＣＢインタリービングを示し、（ｂ）は、内部グループインタリービングを示す。

ＦＥＣＢＬＯＣＫはパリティインタリーブされ得る。パリティインタリービングの出力において、ＬＤＰＣコードワードは、長いＦＥＣＢＬＯＣＫ内の１８０個の隣接したＱＣブロック及び短いＦＥＣＢＬＯＣＫ内の１８０個の隣接したＱＣブロックで構成される。長い又は短いＦＥＣＢＬＯＣＫ内のそれぞれのＱＣブロックは３６０ビットで構成される。パリティインタリーブされたＬＤＰＣコードワードは、ＱＣＢインタリービングによってインタリーブされる。ＱＣＢインタリービングの単位はＱＣブロックである。パリティインタリービングの出力におけるＱＣブロックは、図２３に示したように、ＱＣＢインタリービングによってパーミュートされ、ここで、ＦＥＣＢＬＯＣＫ長さによってＮｃｅｌｌｓ＝６４８０／ηｍｏｄ又は１６２００／ηｍｏｄである。ＱＣＢインタリービングパターンは、変調タイプ及びＬＤＰＣコードレートの各組み合わせに固有である。

ＱＣＢインタリービング後、内部グループインタリービングは、以下の表３２に定義された変調タイプ及び順序（ηｍｏｄ）に従って行われる。また、一つの内部グループに対するＱＣブロックの数（ＮＱＣＢ＿ＩＧ）が定義される。

内部グループインタリービングプロセスは、ＱＣＢインタリービング出力のＮＱＣＢ―ＩＧ個のＱＣブロックで行われる。内部グループインタリービングは、３６０個の列とＮＱＣＢ＿ＩＧ個の行を用いて内部グループのビットを記入及び判読するプロセスを有する。記入動作において、ＱＣＢインタリービング出力からのビットが行方向に記入される。判読動作は列方向に行われ、各行からｍ個のビットを判読し、ここで、ｍは、ＮＵＣに対して１と同一であり、ＮＣＱに対して２と同一である。

図２４は、本発明の実施例に係るセル―ワードデマルチプレクシングを示す図である。

（ａ）は、８及び１２ｂｐｃｕ ＭＩＭＯに対するセル―ワードデマルチプレクシングを示し、（ｂ）は、１０ｂｐｃｕ ＭＩＭＯに対するセル―ワードデマルチプレクシングを示す。

（ａ）に示したように、ビットインタリービング出力の各セルワード
は、
及び
にデマルチプレクスされ、これは、一つのＸＦＥＣＢＬＯＣＫに対するセル―ワードデマルチプレクシングプロセスを示す。

ＭＩＭＯエンコーディングのための異なるタイプのＮＵＱを用いた１０ｂｐｃｕ ＭＩＭＯケースに対して、ＮＵＱ―１０２４に対するビットインタリーバが再使用される。（ｂ）に示したように、ビットインタリーバ出力の各セルワード
は、
及び
にデマルチプレクスされる。

図２５は、本発明の実施例に係る時間インタリービングを示す図である。

（ａ）〜（ｃ）は、ＴＩモードの例を示す。

時間インタリーバはＤＰレベルで動作する。時間インタリービング（ＴＩ）のパラメータは、各ＤＰに対して異なる形に設定することができる。

ＰＬＳ２―ＳＴＡＴデータの一部で表れる次のパラメータはＴＩを構成する。

ＤＰ＿ＴＩ＿ＴＹＰＥ（許容値：０又は１）：ＴＩモードを示す。；「０」は、ＴＩグループ当たりに多数のＴＩブロック（１より多いＴＩブロック）を有するモードを示す。この場合、一つのＴＩグループは一つのフレームに直接マップされる（インターフレームインタリービングではない）。「１」は、ＴＩグループ当たり一つのみのＴＩブロックを有するモードを示す。この場合、ＴＩブロックは、１より多いフレームに拡散され得る（インターフレームインタリービング）。

ＤＰ＿ＴＩ＿ＬＥＮＧＴＨ：ＤＩ＿ＴＩ＿ＴＹＰＥ＝「０」である場合、このパラメータは、ＴＩグループ当たりのＴＩブロックの数（ＮＴＩ）である。ＤＰ＿ＴＩ＿ＴＹＰＥ＝「１」に対して、このパラメータは、一つのＴＩグループから拡散されたフレームの数（ＰＩ）である。

ＤＰ＿ＮＵＭ＿ＢＬＯＣＫ＿ＭＡＸ（許容値：０〜１０２３）：ＴＩグループ当たりのＸＦＥＣＢＬＯＣＫの最大数を示す。

ＤＰ＿ＦＲＡＭＥ＿ＩＮＴＥＲＶＡＬ（許容値：１、２、４、８）：与えられたＰＨＹプロファイルの同一のＤＰを伝達する２個の連続的なフレーム間のフレームの数（ＩＪＵＭＰ）を示す。

ＤＰ＿ＴＩ＿ＢＹＰＡＳＳ（許容値：０又は１）：時間インタリービングがＤＰに使用されない場合、このパラメータは「１」に設定される。時間インタリービングが使用される場合、このパラメータは「０」に設定される。

さらに、ＰＬＳ２―ＤＹＮデータからのパラメータ（ＤＰ＿ＮＵＭ＿ＢＬＯＣＫ）は、ＤＰの一つのＴＩグループによって伝達されたＸＦＥＣＢＬＯＣＫの数を示すのに使用される。

時間インタリービングがＤＰに使用されない場合、次のＴＩグループ、時間インタリービング動作及びＴＩモードは考慮されない。しかし、スケジューラからの動的構成情報に対する補償ブロックは依然として必要である。各ＤＰにおいて、ＳＳＤ／ＭＩＭＯエンコーディングから受信されたＸＦＥＣＢＬＯＣＫはＴＩグループにグループ化される。すなわち、それぞれのＴＩグループは、整数の（ａｎ ｉｎｔｅｇｅｒ ｎｕｍｂｅｒ ｏｆ）ＸＦＥＣＢＬＯＣＫのセットであり、動的に可変する数のＸＦＥＣＢＬＯＣＫを含む。インデックスのＴＩグループ内のＸＦＥＣＢＬＯＣＫの数（ｎ）はＮｘＢＬＯＣＫ＿Ｇｒｏｕｐ＿（ｎ）で表示され、ＰＬＳ２―ＤＹＮデータのＤＰ＿ＮＵＭ＿ＢＬＯＣＫとしてシグナルされる。ＮｘＢＬＯＣＫ＿Ｇｒｏｕｐ＿（ｎ）は、０の最小値から最も大きい値が１０２３である最大値（ＮｘＢＬＯＣＫ＿Ｇｒｏｕｐ＿ＭＡＸ）（ＤＰ＿ＮＵＭ＿ＢＬＯＣＫ＿ＭＡＸに対応）まで変わり得る。

各ＴＩグループは、一つのフレームに直接マップされたり、ＰＩフレームにわたって拡散される。また、それぞれのＴＩグループは、１より多いＴＩブロック（ＮＴＩ）に分離され、それぞれのＴＩブロックは、時間インタリーバメモリの一つの用途に対応する。ＴＩグループ内のＴＩブロックは、少し異なる数のＸＦＥＣＢＬＯＣＫを含むことができる。ＴＩグループが多数のＴＩブロックに分離されると、一つのフレームのみに直接マップされる。以下の表３３に示したように（時間インタリービングをスキップする追加のオプションを除いて）、時間インタリービングのための３個のオプションが存在する。

各ＤＰにおいて、ＴＩメモリは、入力ＸＦＥＣＢＬＯＣＫ（ＳＳＤ／ＭＩＭＯエンコーディングブロックからの出力ＸＦＥＣＢＬＯＣＫ）を格納する。入力ＸＦＥＣＢＬＯＣＫは、
として定義され、ここで、ｄｎ，ｓ，ｒ，ｑは、ｎ番目のＴＩグループのｓ番目のＴＩブロック内のｒ番目のＸＦＥＣＢＬＯＣＫのｑ番目のセルであって、次のようにＳＳＤ及びＭＩＭＯエンコーディングの出力を示す。

また、時間インタリーバからの出力ＸＦＥＣＢＬＯＣＫは、次のように定義されると仮定する。
ここで、ｈｎ，ｓ，ｉは、ｎ番目のＴＩグループのｓ番目のＴＩブロック内のｉ番目の出力セル（
）である。

一般に、時間インタリーバは、フレームビルディングプロセス前にＤＰデータのためのバッファとして動作する。これは、それぞれのＤＰに対する２個のメモリバンクによって達成される。第１ＴＩブロックは第１バンクに記入される。第１バンクが判読される間、第２ＴＩブロックが第２バンクに記入される。

ＴＩは、ツイスト行―列ブロックインタリーバである。ｎ番目のＴＩグループのｓ番目のＴＩブロックに対して、ＴＩメモリの行（Ｎｒ）の数はセルの数（Ｎｃｅｌｌ）と同一である。すなわち、Ｎｒ＝Ｎｃｅｌｌであるが、列の数（Ｎｃ）は数（ＮｘＢＬＯＣＫ＿ＴＩ（ｎ，ｓ））と同一である。

図２６は、本発明の一実施例に係るツイスト行―列ブロックインタリーバの基本動作を示す図である。

（ａ）は、時間インタリーバの書き込み動作を示し、（ｂ）は、時間インタリーバの読み取り動作を示す。第１ＸＦＥＣＢＬＯＣＫは、ＴＩメモリの第１列に列方向に書き込まれ、第２ＸＦＥＣＢＬＯＣＫは次の列に書き込まれ、その他は（ａ）に示した通りである。そして、インタリービングアレイ内に、各セルは対角線方向に読み取られる。第１行（一番左側の列から始める列に沿って右側にある）から最後の行に対角線方向に読み取る間、Ｎｒセルは、（ｂ）に示したように読み取られる。具体的に、連続的に読み取られるＴＩメモリセルの位置を
である仮定すると、そのようなインタリービングアレイにおける読み取りプロセスは、行インデックス
、列インデックス
、及び連関したツイスティングパラメータ
を次の表現のように計算することによって行われる。

は、
とは関係なく、対角線方向読み取りプロセスに対する共通シフト値であって、それは、次の表現のように、ＰＬＳ２―ＳＴＡＴに与えられた
によって決定される。

その結果、読み取られるセルの位置は、
のような座標によって計算される。

図２７は、本発明の一実施例に係るツイスト行―列ブロックインタリーバの動作を示す図である。

より具体的に、図２７は、
、
、
である場合、仮想ＸＦＥＣＢＬＯＣＫを含む各ＴＩグループのためのＴＩメモリ内のインタリービングアレイを示す。

可変数字
は、
より小さいか又は同一である。そのため、受信側で単一―メモリデインタリービングを達成するために、
とは関係なく、ツイスト行―列ブロックインタリーバで使用されるためのインタリービングアレイは、仮想ＸＦＥＣＢＬＯＣＫをＴＩメモリに挿入することによって
のサイズに設定され、読み取りプロセスは、次の表現のように行われる。

ＴＩグループの数が３に設定される。時間インタリーバのオプションは、ＤＰ＿ＴＩ＿ＴＹＰＥ＝「０」、ＤＰ＿ＦＲＡＭＥ＿ＩＮＴＥＲＶＡＬ＝「１」、ＤＰ＿ＴＩ＿ＬＥＮＧＴＨ＝「１」、すなわち、ＮＴＩ＝１、ＩＪＵＭＰ＝１、及びＰＩ＝１によってＰＬＳ２―ＳＴＡＴデータでシグナルされる。各Ｎｃｅｌｌｓ＝３０セルを有する、ＴＩグループ当たりのＸＦＥＣＢＬＯＣＫの数は、それぞれＮｘＢＬＯＣＫ＿ＴＩ（０，０）＝３、ＮｘＢＬＯＣＫ＿ＴＩ（１，０）＝６、及びＮｘＢＬＯＣＫ＿ＴＩ（２，０）＝５によってＰＬＳ２―ＤＹＮデータでシグナルされる。ＸＦＥＣＢＬＯＣＫの最大数は、
につながるＮｘＢＬＯＣＫ＿Ｇｒｏｕｐ＿ＭＡＸによってＰＬＳ２―ＳＴＡＴデータでシグナルされる。

図２８は、本発明の実施例に係るツイスト行―列ブロックインタリーバの対角線方向読み取りパターンを示す図である。

より具体的に、図２８は、
及びＳｓｈｉｆｔ＝（７−１）／２＝３の各パラメータを有するそれぞれのインタリービングアレイから対角線方向読み取りパターンを示す。擬似コード（ｐｓｅｕｄｏｃｏｄｅ）のように示された読み取りプロセスにおいて、
である場合、Ｖｉの値はスキップされ、Ｖｉの次に計算された値が使用される。

図２９は、本発明の実施例に係るそれぞれのインタリービングアレイからインタリーブされたＸＦＥＣＢＬＯＣＫを示す図である。

図２９は、
及びＳｓｈｉｆｔ＝３のパラメータを有するそれぞれのインタリービングアレイからインタリーブされたＸＦＥＣＢＬＯＣＫを示す図である。

以下では本発明の一実施例に係る周波数インタリービング過程について説明する。

本発明の一実施例に係る周波数インタリーバ７０２０は、多数のセルで構成されたＯＦＤＭシンボル構造において周波数ダイバーシチ（ｄｉｖｅｒｓｉｔｙ）性能の向上のために毎ＯＦＤＭシンボルに対応するセルに対して個別のインタリービングシーケンスを適用するためのものである。

本発明では上述した周波数インタリービング方法をランダム周波数インタリービング（ｒａｎｄｏｍ ｆｒｅｑｕｅｎｃｙ ｉｎｔｅｒｌｅａｖｉｎｇ）又はランダムＦＩ（ｒａｎｄｏｍ ＦＩ）と呼ぶことができ、これは設計者の意図によって変更可能である。

上述したように、本発明の一実施例に係る放送信号送信装置又は放送信号送信装置内の周波数インタリーバ７０２０は、少なくとも一つのＯＦＤＭシンボル、すなわち、各ＯＦＤＭシンボル又はペア（ｐａｉｒ）となった２つのＯＦＤＭシンボル（ペアワイズ（ｐａｉｒ−ｗｉｓｅ）ＯＦＤＭシンボル又は各ＯＦＤＭシンボルペア）のセルに対して個別のインタリービングシーケンスを適用して周波数インタリービングを行うので、周波数ダイバーシチを得ることができる。本発明の一実施例に係る周波数インタリーバは、メインインタリービングシーケンス（又は、基本インタリービングシーケンス）とシンボルオフセット（ｓｙｍｂｏｌ ｏｆｆｓｅｔ）に基づいて生成された周波数インタリービングアドレス（ｆｒｅｑｕｅｎｃｙ ｉｎｔｅｒｌｅａｖｉｎｇ ａｄｄｒｅｓｓ）を用いて入力されたＯＦＤＭシンボルに対して周波数インタリービングを行うことができる。具体的な内容は後述する。

したがって、本発明の一実施例に係る放送信号送信装置又は周波数インタリーバは２つのメモリバンクを用いて連続した一対のＯＦＤＭシンボル単位で周波数インタリービングを行うピンポン（ｐｉｎｇ−ｐｏｎｇ）周波数インタリーバ構造を有することができる。呼称は設計者の意図によって変更可能である。

偶数番目ペアＯＦＤＭシンボルに対応するデータセルと奇数番目ペアＯＦＤＭシンボルに対応するデータセルは個別のＦＩメモリバンクで独立してインタリービングされ得る。また、本発明の一実施例に係る周波数インタリーバは、各メモリバンクに入力される連続した一対のＯＦＤＭシンボルに対応するデータセルに対して任意のシングルインタリービングシーケンスを用いて書く動作（ｗｒｉｔｉｎｇ ｏｐｅｒａｔｉｏｎ）及び読む動作（ｒｅａｄｉｎｇ ｏｐｅｒａｔｉｏｎ）を同時に行うことができる。具体的な動作については後述する。

図３０は、本発明の一実施例に係る周波数インタリーバの動作を示す図である。

具体的に、図３０は、送信側において２つのメモリバンクを使用する周波数インタリーバの基本動作を示す。本発明の一実施例に係る周波数インタリービングは、受信側においてシングルメモリを用いた周波数デインタリービングを可能にすることができる。

上述したように、本発明の一実施例に係る周波数インタリーバは、ピンポンインタリービング動作を行うことができる。

一般に、ピンポンインタリービング動作は２つのメモリバンクを用いて行う。

上述したように、偶数番目のペアＯＦＤＭシンボルに対応するデータセルと奇数番目のペアＯＦＤＭシンボルに対応するデータセルを、互いに異なるＦＩメモリバンクで独立してインタリーブすることができる。例えば、１番目の（偶数）ＯＦＤＭシンボルに対応するデータセルは、１番目のメモリバンクにおいて本発明の一実施例に係るインタリービングシーケンスによって周波数インタリーブされ、２番目の（奇数）ＯＦＤＭシンボルに対応するデータセルは、２番目のメモリバンクにおいて本発明の一実施例に係るインタリービングシーケンスによって周波数インタリーブされ得る。

図示のように、周波数インタリーバは、デマックス（ｄｅｍｕｘ）１６０００、２つのメモリバンクＡ１６１００及びＢ１６２００、及びマックス（ｍｕｘ）１６３００を含むことができる。

まず、本発明の一実施例に係る周波数インタリーバは、連続して入力されるＯＦＤＭシンボルに対応するデータセルに対してペアリングのためのデマルチプレクシングを行うことができる。その後、本発明の一実施例に係る周波数インタリーバは、各メモリバンクＡ及びＢを用いて、書く動作及び読む動作を含む周波数インタリービングを行うことができる。

その後、本発明の一実施例に係る周波数インタリーバは、ＯＦＤＭシンボルに対応するデータセルの連続した伝送のためのマルチプレクシングを行うことができる。

図３１は、本発明の一実施例に係る周波数デインタリービング過程を示す図である。

本発明の一実施例に係る放送信号受信装置は、シングルメモリを用いて上述の周波数インタリービング過程の逆過程を行うことができる。同図は、連続して入力されたＯＦＤＭシンボルに対応するデータセルに対してシングルメモリを用いた周波数デインタリービング過程を示す。

基本的に、本発明の一実施例に係る周波数デインタリービングは、上述した周波数インタリービングの逆過程によって行うことができる。

すなわち、図面の左側に示すように、連続して入力されるＯＦＤＭシンボルに対応するデータセルに対して、本発明の一実施例に係る放送信号受信装置は、シングルメモリを用いて、上述した周波数インタリービングの書く動作及び読む動作の逆過程を行うことができる。この場合、シングルメモリのみを使用することによってメモリ使用効率性を増加させることができる。これは、送信側で使用されたピンポンインタリービング動作によって発生した効果である。

図３２は、入力ＯＦＤＭシンボルに対応するデータに対するシングルメモリデインタリービングを示す図である。

図３２は、放送信号送信装置（又は、周波数インタリーバ７０２０）で用いられたインタリービングシーケンスを、毎ペア−ワイズＯＦＤＭシンボルに対応するデータシンボルに適用してデインタリービングを行う放送信号受信装置又は放送信号受信装置の周波数デインタリーバの動作を概念化して示す図である。

上述したように、本発明の一実施例に係る放送信号受信装置は、シングルメモリを用いて、上述した周波数インタリービング過程の逆過程を行うことができる。同図は、入力された連続したＯＦＤＭシンボルに対応するデータシンボルに対するシングルメモリ周波数デインタリービングを行う放送信号受信装置の動作を示す。

本発明の一実施例に係る放送信号受信装置は、上述した周波数インタリーバ７０２０の動作の逆過程を行うことができる。したがって、デインタリービングシーケンスは上述したインタリービングシーケンスに対応する。

図３３は、本発明の一実施例に係る各メモリバンク内でインタリービングシーケンスの変更過程を説明する数式を示す図である。

上述したように、本発明の一実施例に係る周波数インタリーバは、基本インタリービングシーケンスに基づいてシンボルオフセットを生成して計算された周波数インタリービングアドレスを用いて周波数インタリービングを行うことができる。

図面の上段に位置しているブロックは、ｉ番目のＯＦＤＭシンボルペアの１番目のＯＦＤＭシンボルに対応するデータセルに対する周波数インタリービング過程を表す数式であり、図面の下段に位置しているブロックは、ｉ番目のＯＦＤＭシンボルペアの２番目のＯＦＤＭシンボルに対応するデータセルに対する周波数インタリービング過程を表す数式である。

ランダムシーケンスを、基本インタリービングシーケンスジェネレータ（ｂａｓｉｃ ｉｎｔｅｒｌｅａｖｉｎｇ ｓｅｑｕｅｎｃｅ ｇｅｎｅｒａｔｏｒ）によって生成することができる。具体的な内容は後述する。

シンボルオフセットは、後述するシンボル−オフセットジェネレータ（ｓｙｍｂｏｌ ｏｆｆｓｅｔ ｇｅｎｅｒａｔｏｒ）によって生成することができる。具体的な内容は後述する。

可用のデータセル（セルマッパ７０１０から出力されたセル）を、一つのＯＦＤＭシンボル内でインタリーブすることができる。本発明の一実施例に係るＮｄａｔａはデータセルの個数を意味し、Ｎｄａｔａの最大値をＮｍａｘ又はＭｍａｘと表現することができる。Ｎｍａｘ値はＦＦＴモードによって変わってもよく、呼称や該当の値は設計者の意図によって変更可能である。

Ｈｊ（ｋ）は、各ＦＦＴモードに対するインタリービングアドレス又はインタリービングシーケンスを意味する。上述したように、本発明の一実施例に係る周波数インタリーバ７０２０は、一つのＯＦＤＭシンボルに対応するデータセルをランダムにインタリーブして周波数端におけるダイバーシチ（ｄｉｖｅｒｓｉｔｙ）を得るために用いる。したがって、一つの信号フレームにおいて最大インタリービングゲインを得るために、本発明の一実施例に係る周波数インタリーバ７０２０は、連続した２つのＯＦＤＭシンボルから構成されたＯＦＤＭシンボルペアに対応するデータセル単位でインタリービングシーケンスを適用することができる。

また、上述したように、本発明の一実施例に係るＯＦＤＭジェネレーションブロック１０３０は、入力データに対してＩＦＦＴ変換を行うことができる。

以下ではランダムインタリービングシーケンスを生成する周波数インタリーバ７０２０の動作を説明する。

ランダムインタリービングシーケンスジェネレータは、周波数インタリーバそのものを意味してもよく、周波数インタリーバに含まれるブロック又はモジュールとして説明されてもよい。

ランダムインタリービングシーケンスジェネレータはインタリービングアドレスジェネレータ又はインタリービングシーケンスジェネレータと呼ばれてもよく、これは設計者の意図によって変更可能である。本発明の一実施例に係るインタリービングシーケンスジェネレータは基本インタリービングシーケンスジェネレータ（ｂａｓｉｃ ｉｎｔｅｒｌｅａｖｉｎｇ ｓｅｑｕｅｎｃｅ ｇｅｎｅｒａｔｏｒ）、シンボルオフセットジェネレータ（ｓｙｍｂｏｌ ｏｆｆｓｅｔ ｇｅｎｅｒａｔｏｒ）、モジュロオペレータ（ｍｏｄｕｌｏ ｏｐｅｒａｔｏｒ）、アドレスチェックブロック（ａｄｄｒｅｓｓ ｃｈｅｃｋ ｂｌｏｃｋ）を含むことができる。本発明の一実施例に係る基本インタリービングシーケンスジェネレータはランダムメインシーケンスジェネレータと呼ばれてもよく、アドレスチェックブロックはメモリインデックスチェックブロックと呼ばれてもよい。各ブロックの名称又は位置、機能などは設計者の意図によって変更可能な事項である。

上述したように、本発明の一実施例に係るＦＦＴモード又はＦＦＴサイズは８Ｋ、１６Ｋ、３２Ｋなどにすることができる。これは設計者の意図によって変更可能な事項である。

以下ではランダムインタリービングシーケンスジェネレータ（ｒａｎｄｏｍ ｉｎｔｅｒｌｅａｖｉｎｇ ｓｅｑｕｅｎｃｅ ｇｅｎｅｒａｔｏｒ）を説明する。

本発明の一実施例に係る周波数インタリーバは、上述したように、毎ＯＦＤＭシンボルごとに異なるインタリービングシーケンス又はインタリービングアドレスを適用してインタリービングを行うことによって周波数ダイバーシチを得ることができる。本発明の一実施例に係るランダムインタリービングシーケンスジェネレータの論理的構成（ｌｏｇｉｃａｌ ｃｏｍｐｏｓｉｔｉｏｎ）は、毎シングルＯＦＤＭシンボル内にあるデータセルをインタリーブするためのランダムメインシーケンスジェネレータ（ｒａｎｄｏｍ ｍａｉｎ−ｓｅｑｕｅｎｃｅ ｇｅｎｅｒａｔｏｒ）（Ｃｊ（Ｋ））及びシンボルオフセットを生成又は変更するためのランダムシンボルオフセットジェネレータ（ｒａｎｄｏｍ ｓｙｍｂｏｌ−ｏｆｆｓｅｔ ｇｅｎｅｒａｔｏｒ）

を含むことができる。また、本発明の一実施例に係るランダムインタリービングシーケンスジェネレータは、上述したインタリービングシーケンス又はインタリービングアドレスを生成することができる。

上述したように、本発明の一実施例に係るランダムメインシーケンスジェネレータは基本インタリービングシーケンスジェネレータ（ｂａｓｉｃ ｉｎｔｅｒｌｅａｖｉｎｇ ｓｅｑｕｅｎｃｅ ｇｅｎｅｒａｔｏｒ）と呼ぶことができ、これは設計者の意図によって変更可能である。本発明の一実施例に係るランダムメインシーケンスジェネレータは各ＦＦＴモードごとに決定された特定大きさのバイナリシーケンス（ｂｉｎａｒｙ ｓｅｑｕｅｎｃｅ）を用いてメインシーケンスを生成することができる。

本発明の一実施例に係るランダムメインシーケンスジェネレータは、スプレッダ（ｓｐｒｅａｄｅｒ）及びランダマイザ（ｒａｎｄｏｍｉｚｅｒ）を含むことができ、周波数ドメイン上の任意性（ｆｕｌｌ ｒａｎｄｏｍｎｅｓｓ）のためのレンダリング（ｒｅｎｄｅｒｉｎｇ）を行うことができる。

本発明の一実施例に係るランダムシンボル−オフセットジェネレータは上述したシンボルオフセットジェネレータと呼ばれてもよく、これは設計者の意図によって変更可能である。

本発明の一実施例に係るシンボルオフセットジェネレータはｋビットのスプレッダ及び（Ｘ−ｋ）ビットのランダマイザを含むことができ、時間ドメイン上で２ｋだけのスプレディング（ｓｐｒｅａｄｉｎｇ）のためのレンダリングを行うことができる。

上述したスプレッダ及びランダマイザは、インタリービングシーケンス生成時に、スプレディング効果及びランダム効果を発生させるために使用することができる。

以下ではＦＦＴサイズが８Ｋである場合の周波数インタリーバについて説明する。

本発明の一実施例に係る周波数インタリーバは８Ｋ ＦＦＴモード（又は、８Ｋモード）の場合に次の論理（ｌｏｇｉｃａｌ）構造を含むことができる。

基本インタリービングシーケンスジェネレータは１ビットスプレッダ及び１２ビットランダマイザを含むことができ、シンボルオフセットジェネレータはｋビットのスプレッダと（１３−ｋ）ビットのランダマイザを含むことができる。これは設計者の意図によって変更可能である。

図３４は、本発明の一実施例に係る８Ｋ ＦＦＴモードのシンボルオフセットジェネレータ及びシンボルオフセットジェネレータの動作を表す数式である。

（ａ）は０ビットスプレッダと１３ビットランダマイザを含むシンボルオフセットジェネレータを示し、（ｂ）は８Ｋ ＦＦＴモードのシンボルオフセットジェネレータの動作を表す数式である。

（ａ）に示すシンボルオフセットジェネレータは毎ＯＦＤＭシンボルペア単位で動作することができる。

（ｂ）の上段に示す数式は、ランダマイザの初期値設定及び原始多項式（ＰＰ（ｐｒｉｍｉｔｉｖｅ ｐｏｌｙｎｏｍｉａｌ））を表す。この場合、ＰＰは１３ｔｈ ＰＰになり得、初期値は任意の値に変更可能である。

（ｂ）の下段に示す数式は、スプレッダとランダマイザの出力信号に対してシンボルオフセットを計算及び出力する過程を表す。数式に示すように、シンボルオフセットジェネレータは毎ＯＦＤＭシンボルペアごとに動作することができ、出力されるオフセットの全長は全ＯＦＤＭシンボル長の半分に該当する。

図３５は、本発明の他の実施例に係る８Ｋ ＦＦＴモードのシンボルオフセットジェネレータ及びシンボルオフセットジェネレータの動作を表す数式である。（ａ）は２ビットスプレッダと１１ビットランダマイザを含むシンボルオフセットジェネレータを示し、（ｂ）は８Ｋ ＦＦＴモードのシンボルオフセットジェネレータの動作を表す数式である。

（ａ）に示すシンボルオフセットジェネレータは毎ＯＦＤＭシンボルペアに対応するデータセルに対して動作することができる。

（ｂ）の上段に示す数式は、ランダマイザの初期値設定及び原始多項式（ＰＰ）を表す。この場合、ＰＰは１１ｔｈ ＰＰになり得、初期値は任意の値に変更可能である。

（ｂ）の下段に示す数式は、スプレッダとランダマイザの出力信号に対してシンボルオフセットを計算及び出力する過程を表す。数式に示すように、シンボルオフセットジェネレータは毎ＯＦＤＭシンボルペアに対応するデータセルに対して動作することができる。したがって、出力されるオフセットの全長は全ＯＦＤＭシンボル長の半分に該当する。

図３６は、本発明の一実施例に係る８Ｋ ＦＦＴモードの周波数インタリーバを示す図である。

本発明の一実施例に係る８Ｋ ＦＦＴモードの周波数インタリーバは、上述したインタリービングシーケンス又はインタリービングアドレスを生成するためにスプレッダ（１−ｂｉｔ ｔｏｇｇｌｉｎｇ）、ランダマイザ、ランダムシンボル−オフセットジェネレータ（シンボルオフセットジェネレータ）、モジュロオペレータ（ｍｏｄｕｌｏ ｏｐｅｒａｔｏｒ）、メモリインデックスチェック（ｍｅｍｏｒｙ−ｉｎｄｅｘ ｃｈｅｃｋ）ブロックを含むことができる。スプレッダ及びランダマイザは上述した基本インタリービングシーケンスジェネレータに含まれてもよく、メモリインデックスチェックブロックはアドレスチェックブロックと呼ばれてもよい。これは設計者の意図によって変更可能な事項である。

図示のように、本発明の一実施例に係る周波数インタリーバは、モジュロ演算を行い、生成されたインタリービングシーケンスのメモリインデックスを検証（又は、生成されたインタリービングシーケンスのアドレスを検証）する過程を行うことができる。これは、受信側においてシングルメモリを用いて周波数デインタリービングを行う場合、デインタリービングのパフォーマンスを増加させるためである。上述したように、本発明の一実施例に係る信号フレーム（又は、フレーム）は、ノーマルデータシンボル（又は、データシンボル）、フレームエッジシンボル及びフレームシグナリングシンボルを含むことができる。この場合、フレームエッジシンボル及びフレームシグナリングシンボルはノーマルデータシンボルに比べて長さが短いため、シングルメモリを有する周波数デインタリーバのデインタリービングパフォーマンスが低下することがある。このため、本発明では周波数デインタリービングパフォーマンスを増加させるためにモジュロ演算を行った後、インタリービングシーケンスのアドレス（又は、メモリインデックス）をチェックする周波数インタリービングを提案する。

以下、各ブロックの動作を説明する。

スプレッダは全１３ビットのうちのｎ−ビット上位部分を用いて動作することができ、ルックアップテーブル（ｌｏｏｋ−ｕｐ ｔａｂｌｅ）に基づくマルチプレクサとして動作可能である。８Ｋ ＦＦＴモードの場合、１−ビットマルチプレクサ（又は、トグリング）になり得る。

ランダマイザはＰＮ（又は、ＰＲＢＳ（Ｐｓｅｕｄｏ Ｒａｎｄｏｍ Ｂｉｔ Ｓｔｒｅａｍ））ジェネレータによって動作し、インタリービング時に全体ランダム効果を提供することができる。上述したように、８Ｋ ＦＦＴモードの場合、１２−ビットを考慮したＰＮ（又は、ＰＲＢＳ）ジェネレータを用いることができる。これは設計者の意図によって変更可能である。

シンボルオフセットジェネレータは、毎ＯＦＤＭシンボルペアに対応するデータセルごとに適用するためのシンボルオフセットを生成することができる。図示のように、８Ｋの場合、シンボルオフセットは１３ビットのビットシーケンスに基づいて決定され得る。結果的に、生成されたシンボルオフセットは、ＯＦＤＭシンボルペアを構成する２つの連続したシンボル（ｔｗｏ ｃｏｎｓｅｃｕｔｉｖｅ ｓｙｍｂｏｌｓ）に対して同じ値（ｃｏｎｓｔａｎｔ ｖａｌｕｅ）になり得る。具体的な動作は上述したとおりであり、省略する。

モジュロオペレータは、入力値がＮｄａｔａ又はＮｍａｘを超える場合に動作することができる。８Ｋ ＦＦＴモードの場合、Ｎｍａｘの最大値は８１９２になり得る。

その後、メモリインデックスチェックブロックは、現在生成された値がＮｄａｔａ又はＮｄａｔａの最大値（Ｎｍａｘ）より大きい場合、モジュロオペレータから出力された出力値を使用せず、反復的にスプレッダ及びランダマイザを動作させて、出力メモリインデックス値（又は、インタリービングアドレス）がＮｄａｔａ又はＮｄａｔａの最大値（Ｎｍａｘ）を超えないように調節する役割を担うことができる。

図３７は、本発明の一実施例に係る８Ｋ ＦＦＴモードの周波数インタリーバの動作を表現する数式である。

図面の上段に示す数式は、上述した基本インタリービングシーケンスジェネレータに含まれたランダマイザの初期値設定及びＰＰを表す。この場合、ＰＰは１２ｔｈ ＰＰになり得、初期値は任意の値に変更可能である。すなわち、図面の上段に示す数式は、上述した基本インタリービングシーケンスを定義するために使用できるバイナリワードシーケンス（ｂｉｎａｒｙ ｗｏｒｄ ｓｅｑｕｅｎｃｅ）を表す。

図面の下段に示す数式は、基本インタリービングシーケンスジェネレータの出力信号に対して周波数インタリーバがインタリービングシーケンス（又は、インタリービングアドレス）を計算する過程を表す。数式に示すように、インタリービングシーケンスを出力するために生成されたシンボルオフセットが用いられてもよく、モジュロオペレーション及びアドレスチェック動作が行われる。上述したように、一つのシンボルオフセットを毎ＯＦＤＭシンボルペアに対応するデータセルに対して同一に適用することができる。

上述したように、本発明の一実施例に係るシンボルオフセットジェネレータはｋビットスプレッダ及び（Ｘ−ｋ）ビットランダマイザを含むことができる。

ｋビットスプレッダは、２ｋマルチプレクサによって動作し、シンボル間スプレディング性質を最大化（又は、コリレーション性質を最小化）するように最適化設計され得る。

ランダマイザは、ＮビットＰＮジェネレータ（又は、ＮビットＰＲＢＳジェネレータ）によって動作し、任意性を提供するように設計され得る。

８Ｋ ＦＦＴモードのシンボルオフセットジェネレータは０／１／２ビットスプレッダ及び１３／１２／１１ビットランダムジェネレータ（又は、ＰＮジェネレータ）を含むことができる。これは設計者の意図によって変更可能である。

図３８は、本発明の一実施例に係る８Ｋ ＦＦＴモードの周波数インタリーバの論理（ｌｏｇｉｃａｌ）構造図である。

上述したように、本発明の一実施例に係る８Ｋ ＦＦＴモードの周波数インタリーバは基本インタリービングシーケンスジェネレータ、シンボルオフセットジェネレータ、モジュロオペレータ及びメモリインデックスチェックブロックを含むことができる。

具体的な説明は上述したとおりであり、省略する。

以下では８Ｋ ＦＦＴモードの周波数インタリーバの他の実施例を説明する。８Ｋ ＦＦＴモードの周波数インタリーバの他の実施例は、基本インタリービングシーケンスのランダマイザがビットシャッフリング（ｂｉｔ ｓｈｕｆｆｌｉｎｇ）をさらに含むという点で異なる。

図３９は、本発明の他の実施例に係る８Ｋ ＦＦＴモードの周波数インタリーバを示す図である。

本発明の他の実施例に係る８Ｋ ＦＦＴモードの周波数インタリーバは、上述したインタリービングシーケンス又はインタリービングアドレスを生成するために基本インタリービングシーケンスジェネレータ、シンボルオフセットジェネレータ、モジュロオペレータ及びメモリインデックスチェックブロックを含むことができるが、基本インタリービングシーケンスジェネレータでビットシャッフリングを行うという点で異なる。ビットシャッフリング以外の動作は上述のとおりであり、省略する。

ビットシャッフリングは、スプレディング性質又は任意性を最適化する機能を有し、Ｎｄａｔａを考慮して設計される。８Ｋ ＦＦＴモードの場合、ランダマイザは１２−ビットＰＮジェネレータを使用することができ、これは変更可能である。

図４０は、本発明の一実施例に係る８Ｋ ＦＦＴモードの周波数インタリーバのビットシャッフリング及び周波数インタリーバの動作を表現する数式である。

（ａ）は、上述した８Ｋ ＦＦＴモードのビットシャッフリングを表し、（ｂ）は、８Ｋ ＦＦＴモードの周波数インタリーバの動作を表現する数式である。

（ａ）に示すように、８Ｋ ＦＦＴモードのビットシャッフリングを、メモリインデックス計算時にＰＮジェネレータのレジスタのビットを混ぜるために用いることができる。（ａ）の上段は、ビットシャッフリングの動作を示し、下段は、１２ビットの場合、ビットシャッフリングの実施例を示す。

図示のように、ビットシャッフリングの結果、８Ｋ ＦＦＴモードの周波数インタリーバで用いられる基本インタリービングシーケンスは、１２ビットのバイナリワードシーケンスがＲ又はＲ’に変更され得る。変更されたバイナリワードシーケンスは、毎ＯＦＤＭシンボルペアに対応するデータセルに対して同一に適用されてもよく、ＯＦＤＭシンボルペアを構成する２つのＯＦＤＭシンボルのそれぞれに対応するデータセルごとに個別に適用されてもよい。

（ｂ）の上段に示す数式は、上述した基本インタリービングシーケンスジェネレータに含まれたランダマイザのの初期値設定及びＰＰを表す。この場合、ＰＰは１２ｔｈ ＰＰになり得、初期値は任意の値に変更可能である。すなわち、図面の上段に示す数式は、上述した基本インタリービングシーケンスを定義するために使用できるバイナリワードシーケンス（ｂｉｎａｒｙ ｗｏｒｄ ｓｅｑｕｅｎｃｅ）を表す。

（ｂ）の下段に示す数式は、基本インタリービングシーケンスジェネレータの出力信号に対して周波数インタリーバがインタリービングシーケンス（又は、インタリービングアドレス）を計算する過程を表す。数式に示すように、インタリービングシーケンスを出力するためにシンボルオフセットが用いられてもよく、モジュロオペレーション及びアドレスチェック動作が行われる。上述したように、一つのシンボルオフセットを毎ＯＦＤＭシンボルペアに対応するデータセルに対して同一に適用することができる。

以下ではＦＦＴサイズが１６Ｋである場合の周波数インタリーバについて説明する。

本発明の一実施例に係る周波数インタリーバは、１６Ｋ ＦＦＴモードの場合、次の論理構造を含むことができる。基本インタリービングシーケンスジェネレータは１ビットスプレッダ及び１３ビットランダマイザを含むことができ、シンボルオフセットジェネレータはｋビットのスプレッダと（１４−ｋ）ビットのランダマイザを含むことができる。これは設計者の意図によって変更可能である。

図４１は、本発明の一実施例に係る１６Ｋ ＦＦＴモードのシンボルオフセットジェネレータ及びシンボルオフセットジェネレータの動作を表す数式である。

（ａ）は、０ビットスプレッダと１４ビットランダマイザを含むシンボルオフセットジェネレータを示し、（ｂ）は、１６Ｋ ＦＦＴモードのシンボルオフセットジェネレータの動作を表す数式である。

（ａ）に示すシンボルオフセットジェネレータは、毎ＯＦＤＭシンボルペアに対応するデータセルごとに動作することができる。

（ｂ）の上段に示す数式は、ランダマイザの初期値設定及び原始多項式（ＰＰ（ｐｒｉｍｉｔｉｖｅ ｐｏｌｙｎｏｍｉａｌ））を表す。この場合、ＰＰは１４ｔｈ ＰＰになり得、初期値は任意の値に変更可能である。

（ｂ）の下段に示す数式は、スプレッダとランダマイザの出力信号に対してシンボルオフセットを計算及び出力する過程を表す。数式に示すように、シンボルオフセットジェネレータは毎ＯＦＤＭシンボルペアに対応するデータセルごとに動作することができ、出力されるオフセットの全長は全ＯＦＤＭシンボル長の半分に該当する。

図４２は、本発明の他の実施例に係る１６Ｋ ＦＦＴモードのシンボルオフセットジェネレータ及びシンボルオフセットジェネレータの動作を表す数式である。

（ａ）は、２ビットスプレッダと１２ビットランダマイザを含むシンボルオフセットジェネレータを示し、（ｂ）は、１６Ｋ ＦＦＴモードのシンボルオフセットジェネレータの動作を表す数式である。

（ａ）に示すシンボルオフセットジェネレータは毎ＯＦＤＭシンボルペアに対応するデータセルごとに動作することができる。

（ｂ）の上段に示す数式は、ランダマイザの初期値設定及び原始多項式（ＰＰ）を表す。この場合、ＰＰは１２ｔｈ ＰＰになり得、初期値は任意の値に変更可能である。

（ｂ）の下段に示す数式は、スプレッダとランダマイザの出力信号に対してシンボルオフセットを計算及び出力する過程を表す。数式に示すように、シンボルオフセットジェネレータは毎ＯＦＤＭシンボルペアに対応するデータセルごとに動作することができる。したがって、出力されるオフセットの全長は全ＯＦＤＭシンボルに対応するデータシンボル長の半分に該当する。

図４３は、本発明の一実施例に係る１６Ｋ ＦＦＴモードの周波数インタリーバを示す図である。

本発明の一実施例に係る１６Ｋ ＦＦＴモードの周波数インタリーバは、上述したインタリービングシーケンス又はインタリービングアドレスを生成するためにスプレッダ（１−ｂｉｔ ｔｏｇｇｌｉｎｇ）、ランダマイザ、ランダムシンボル−オフセットジェネレータ（シンボルオフセットジェネレータ）、モジュロオペレータ（ｍｏｄｕｌｏ ｏｐｅｒａｔｏｒ）、メモリインデックスチェック（ｍｅｍｏｒｙ−ｉｎｄｅｘ ｃｈｅｃｋ）ブロックを含むことができる。スプレッダ及びランダマイザは上述した基本インタリービングシーケンスジェネレータに含まれてもよく、メモリインデックスチェックブロックはアドレスチェックブロックと呼ばれてもよい。これは設計者の意図によって変更可能な事項である。

以下、各ブロックの動作を説明する。

スプレッダは全１４ビットのうちのｎ−ビットの上位部分を用いて動作することができ、ルックアップテーブル（ｌｏｏｋ−ｕｐ ｔａｂｌｅ）に基づくマルチプレクサとして動作可能である。１６Ｋ ＦＦＴモードの場合、１−ビットマルチプレクサ（又は、トグリング）になり得る。

ランダマイザは、ＰＮ（又は、ＰＲＢＳ（Ｐｓｅｕｄｏ Ｒａｎｄｏｍ Ｂｉｔ Ｓｔｒｅａｍ））ジェネレータによって動作し、インタリービング時に全体ランダム効果を提供することができる。上述したように、１６Ｋ ＦＦＴモードの場合、１３−ビットを考慮したＰＮ（又は、ＰＲＢＳ）ジェネレータを用いることができる。これは設計者の意図によって変更可能である。

シンボルオフセットジェネレータは毎ＯＦＤＭシンボルペアに対応するデータセルごとに適用するためのシンボルオフセットを生成することができる。図示のように、１６Ｋの場合、シンボルオフセットは１４ビットのビットシーケンスに基づいて決定され得る。シンボルオフセットの値（ｖａｌｕｅ）はＯＦＤＭシンボルペアを構成する２つの連続したシンボル（ｔｗｏ ｃｏｎｓｅｃｕｔｉｖｅ ｓｙｍｂｏｌｓ）に対応するデータセルに対して同一である。

モジュロオペレータは、入力値がＮｄａｔａ又はＮｍａｘを超える場合に動作することができる。１６Ｋ ＦＦＴモードの場合、Ｎｍａｘの最大値は１６３８４になり得る。

その後、メモリインデックスチェックブロックは、現在生成された値がＮｄａｔａ又はＮｄａｔａの最大値（Ｎｍａｘ）より大きい場合、モジュロオペレータから出力された出力値を使用せず、反復的にスプレッダ及びランダマイザを動作させて、出力メモリインデックス値（又は、インタリービングアドレス）がＮｄａｔａ又はＮｄａｔａの最大値（Ｎｍａｘ）を超えないように調節する役割を担うことができる。

図４４は、本発明の一実施例に係る１６Ｋ ＦＦＴモードの周波数インタリーバの動作を表現する数式である。

図面の上段に示す数式は、上述した基本インタリービングシーケンスジェネレータに含まれたランダマイザの初期値設定及びＰＰを表す。この場合、ＰＰは１３ｔｈ ＰＰになり得、初期値は任意の値に変更可能である。すなわち、図面の上段に示す数式は、上述した基本インタリービングシーケンスを定義するために使用できるバイナリワードシーケンス（ｂｉｎａｒｙ ｗｏｒｄ ｓｅｑｕｅｎｃｅ）を表す。

図面の下段に示す数式は、基本インタリービングシーケンスジェネレータの出力信号に対して周波数インタリーバがインタリービングシーケンス（又は、インタリービングアドレス）を計算する過程を表す。数式に示すように、インタリービングシーケンスを出力するためにシンボルオフセットが用いられてもよく、モジュロオペレーション及びアドレスチェック動作が行われる。上述したように、一つのシンボルオフセットを毎ＯＦＤＭシンボルペアに対応するデータセルに対して同一に適用することができる。

上述したように、本発明の一実施例に係るシンボルオフセットジェネレータはｋビットスプレッダ及び（Ｘ−ｋ）ビットランダマイザを含むことができる。

ｋビットスプレッダは２ｋマルチプレクサによって動作し、シンボル間スプレディング性質を最大化（又は、コリレーション性質を最小化）するように最適化設計され得る。

ランダマイザはＮビットＰＮジェネレータ（又は、ＮビットＰＲＢＳジェネレータ）によって動作し、任意性を提供するように設計され得る。

１６Ｋ ＦＦＴモードのシンボルオフセットジェネレータは０／１／２ビットスプレッダ及び１４／１３／１２ビットランダムジェネレータ（又は、ＰＮジェネレータ）を含むことができる。これは設計者の意図によって変更可能である。

図４５は、本発明の一実施例に係る１６Ｋ ＦＦＴモードの周波数インタリーバの論理構造図である。

上述したように、本発明の一実施例に係る１６Ｋ ＦＦＴモードの周波数インタリーバは基本インタリービングシーケンスジェネレータ、シンボルオフセットジェネレータ、モジュロオペレータ及びメモリインデックスチェックブロックを含むことができる。

具体的な説明は上述したとおりであり、省略する。

以下では１６Ｋ ＦＦＴモードの周波数インタリーバの他の実施例を説明する。１６Ｋ ＦＦＴモードの周波数インタリーバの他の実施例は、基本インタリービングシーケンスのランダマイザがビットシャッフリング（ｂｉｔ ｓｈｕｆｆｌｉｎｇ）をさらに含むという点で異なる。

図４６は、本発明の他の実施例に係る１６Ｋ ＦＦＴモードの周波数インタリーバを示す図である。

本発明の他の実施例に係る１６Ｋ ＦＦＴモードの周波数インタリーバは、上述したインタリービングシーケンス又はインタリービングアドレスを生成するために基本インタリービングシーケンスジェネレータ、シンボルオフセットジェネレータ、モジュロオペレータ及びメモリインデックスチェックブロックを含むことができるが、基本インタリービングシーケンスジェネレータでビットシャッフリングを行うという点で異なる。ビットシャッフリング以外のブロックの動作は上述のとおりであり、省略する。

ビットシャッフリングはスプレディング性質又は任意性を最適化する機能を有し、Ｎｄａｔａを考慮して設計される。１６Ｋ ＦＦＴモードの場合、ランダマイザは１３−ビットＰＮジェネレータを使用することができ、これは変更可能である。

図４７は、本発明の一実施例に係る１６Ｋ ＦＦＴモードの周波数インタリーバのビットシャッフリング及び周波数インタリーバの動作を表現する数式である。

（ａ）は、上述した１６Ｋ ＦＦＴモードのビットシャッフリングを表し、（ｂ）は、１６Ｋ ＦＦＴモードの周波数インタリーバの動作を表現する数式である。

（ａ）に示すように、１６Ｋ ＦＦＴモードのビットシャッフリングを、メモリインデックス計算時にＰＮジェネレータのレジスタのビットを混ぜるために用いることができる。（ａ）の上段は、ビットシャッフリングの動作を表し、下段は、１３ビットの場合、ビットシャッフリングの実施例を示す。

図示のように、ビットシャッフリングの結果、１６Ｋ ＦＦＴモードの周波数インタリーバで用いられる基本インタリービングシーケンスは、１３ビットのバイナリワードシーケンスがＲ又はＲ’に変更され得る。変更されたバイナリワードシーケンスは毎ＯＦＤＭシンボルペアに対応するデータセルに対して同一に適用されてもよく、ＯＦＤＭシンボルペアを構成する２つのＯＦＤＭシンボルのそれぞれに対応するデータセルに対して異なって適用されてもよい。

（ｂ）の上段に示す数式は、上述した基本インタリービングシーケンスジェネレータに含まれたランダマイザの初期値設定及びＰＰを表す。この場合、ＰＰは１３ｔｈ ＰＰになり得、初期値は任意の値に変更可能である。すなわち、図面の上段に示す数式は、上述した基本インタリービングシーケンスを定義するために使用できるバイナリワードシーケンス（ｂｉｎａｒｙ ｗｏｒｄ ｓｅｑｕｅｎｃｅ）を表す。

（ｂ）の下段に示す数式は、基本インタリービングシーケンスジェネレータの出力信号に対して周波数インタリーバがインタリービングシーケンス（又は、インタリービングアドレス）を計算する過程を表す。数式に示すように、インタリービングシーケンスを出力するためにシンボルオフセットが用いられてもよく、モジュロオペレーション及びアドレスチェック動作が行われる。上述したように、一つのシンボルオフセットを毎ＯＦＤＭシンボルペアに対応するデータセルに対して同一に適用することができる。

以下ではＦＦＴサイズが３２Ｋである場合の周波数インタリーバについて説明する。

本発明の一実施例に係る周波数インタリーバは、３２Ｋ ＦＦＴモードの場合、次の論理構造を含むことができる。

基本インタリービングシーケンスジェネレータは１ビットスプレッダ及び１４ビットランダマイザを含むことができ、シンボルオフセットジェネレータはｋビットのスプレッダと（１５−ｋ）ビットランダマイザを含むことができる。これは設計者の意図によって変更可能である。

図４８は、本発明の一実施例に係る３２Ｋ ＦＦＴモードのシンボルオフセットジェネレータ及びシンボルオフセットジェネレータの動作を表す数式である。

（ａ）は、０ビットスプレッダと１５ビットランダマイザを含むシンボルオフセットジェネレータを示し、（ｂ）は、３２Ｋ ＦＦＴモードのシンボルオフセットジェネレータの動作を表す数式である。

（ａ）に示すシンボルオフセットジェネレータは、毎ＯＦＤＭシンボルペアに対応するデータセルごとに動作することができる。

（ｂ）の上段に示す数式は、ランダマイザの初期値設定及び原始多項式（ＰＰ（ｐｒｉｍｉｔｉｖｅ ｐｏｌｙｎｏｍｉａｌ））を表す。この場合、ＰＰは１５ｔｈ ＰＰになり得、初期値は任意の値に変更可能である。

（ｂ）の下段に示す数式は、スプレッダとランダマイザの出力信号に対してシンボルオフセットを計算及び出力する過程を表す。数式に示すように、シンボルオフセットジェネレータは毎ＯＦＤＭシンボルペアに対応するデータセルごとに動作することができる。したがって、出力されるオフセットの全長は全ＯＦＤＭシンボルに対応するデータシンボル長の半分に該当する。

図４９は、本発明の他の実施例に係る３２Ｋ ＦＦＴモードのシンボルオフセットジェネレータ及びシンボルオフセットジェネレータの動作を表す数式である。

（ａ）は、２ビットスプレッダと１３ビットランダマイザを含むシンボルオフセットジェネレータを示し、（ｂ）は、３２Ｋ ＦＦＴモードのシンボルオフセットジェネレータの動作を表す数式である。

（ａ）に示すシンボルオフセットジェネレータは毎ＯＦＤＭシンボルペアごとに動作することができる。

（ｂ）の上段に示す数式は、ランダマイザの初期値設定及び原始多項式（ＰＰ）を表す。この場合、ＰＰは１３ｔｈ ＰＰになり得、初期値は任意の値に変更可能である。

（ｂ）の下段に示す数式は、スプレッダとランダマイザの出力信号に対してシンボルオフセットを計算及び出力する過程を表す。数式に示すように、シンボルオフセットジェネレータは毎ＯＦＤＭシンボルペアに対応するデータセルごとに動作することができる。したがって、出力されるオフセットの全長は全ＯＦＤＭシンボルに対応するデータシンボル長の半分に該当する。

図５０は、本発明の一実施例に係る３２Ｋ ＦＦＴモードの周波数インタリーバを示す図である。

本発明の一実施例に係る３２Ｋ ＦＦＴモードの周波数インタリーバは、上述したインタリービングシーケンス又はインタリービングアドレスを生成するためにスプレッダ（１−ｂｉｔ ｔｏｇｇｌｉｎｇ）、ランダマイザ、ランダムシンボル−オフセットジェネレータ（シンボルオフセットジェネレータ）、モジュロオペレータ（ｍｏｄｕｌｏ ｏｐｅｒａｔｏｒ）、メモリインデックスチェック（ｍｅｍｏｒｙ−ｉｎｄｅｘ ｃｈｅｃｋ）ブロックを含むことができる。スプレッダ及びランダマイザは上述した基本インタリービングシーケンスジェネレータに含まれてもよく、メモリインデックスチェックブロックはアドレスチェックブロックと呼ばれてもよい。これは設計者の意図によって変更可能な事項である。

以下、各ブロックの動作を説明する。

スプレッダは、全１５ビットのうちのｎ−ビットの上位部分を用いて動作することができ、ルックアップテーブル（ｌｏｏｋ−ｕｐ ｔａｂｌｅ）に基づくマルチプレクサとして動作可能である。３２Ｋ ＦＦＴモードの場合、１−ビットマルチプレクサ（又は、トグリング）になり得る。

ランダマイザはＰＮ（又は、ＰＲＢＳ（Ｐｓｅｕｄｏ Ｒａｎｄｏｍ Ｂｉｔ Ｓｔｒｅａｍ））ジェネレータによって動作し、インタリービング時に全体ランダム効果を提供することができる。上述したように、３２Ｋ ＦＦＴモードの場合、１４−ビットを考慮したＰＮ（又は、ＰＲＢＳ）ジェネレータを用いることができる。これは設計者の意図によって変更可能である。

シンボルオフセットジェネレータは毎ＯＦＤＭシンボルペアごとに適用するためのシンボルオフセットを生成することができる。図示のように、８Ｋの場合、シンボルオフセットは１５ビットのビットシーケンスに基づいて決定され得る。シンボルオフセットの値はＯＦＤＭシンボルペアを構成する２つの連続したシンボル（ｔｗｏ ｃｏｎｓｅｃｕｔｉｖｅ ｓｙｍｂｏｌｓ）に対応するデータセルに対して同一である。具体的な動作は上述したとおりであり、省略する。

モジュロオペレータは、入力値がＮｄａｔａ又はＮｍａｘを超える場合に動作することができる。３２Ｋ ＦＦＴモードの場合、Ｎｍａｘの最大値は３２７６８になり得る。

その後、メモリインデックスチェックブロックは、現在生成された値がＮｄａｔａ又はＮｄａｔａの最大値（Ｎｍａｘ）より大きい場合、モジュロオペレータから出力された出力値を使用せず、反復的にスプレッダ及びランダマイザを動作させて出力メモリインデックス値（又は、インタリービングアドレス）がＮｄａｔａ又はＮｄａｔａの最大値（Ｎｍａｘ）を超えないように調節する役割を担うことができる。

図５１は、本発明の一実施例に係る３２Ｋ ＦＦＴモードの周波数インタリーバの動作を表現する数式である。

図面の上段に示す数式は、上述した基本インタリービングシーケンスジェネレータに含まれたランダマイザの初期値設定及びＰＰを表す。この場合、ＰＰは１４ｔｈ ＰＰになり得、初期値は任意の値に変更可能である。

すなわち、図面の上段に示す数式は、上述した基本インタリービングシーケンスを定義するために使用できるバイナリワードシーケンス（ｂｉｎａｒｙ ｗｏｒｄ ｓｅｑｕｅｎｃｅ）を表す。

図面の下段に示す数式は、基本インタリービングシーケンスジェネレータの出力信号に対して周波数インタリーバがインタリービングシーケンス（又は、インタリービングアドレス）を計算する過程を表す。数式に示すように、インタリービングシーケンスを出力するためにシンボルオフセットが用いられてもよく、モジュロオペレーション及びアドレスチェック動作が行われる。上述したように、一つのシンボルオフセットを毎ＯＦＤＭシンボルペアに対応するデータセルに対して同一に適用することができる。

上述したように、本発明の一実施例に係るシンボルオフセットジェネレータはｋビットスプレッダ及び（Ｘ−ｋ）ビットランダマイザを含むことができる。ｋビットスプレッダは２ｋマルチプレクサによって動作し、シンボル間スプレディング性質を最大化（又は、コリレーション性質を最小化）するように最適化設計され得る。

ランダマイザはＮビットＰＮジェネレータ（又は、ＮビットＰＲＢＳジェネレータ）によって動作し、任意性を提供するように設計され得る。３２Ｋ ＦＦＴモードのシンボルオフセットジェネレータは０／１／２ビットスプレッダ及び１５／１４／１３ビットランダムジェネレータ（又は、ＰＮジェネレータ）を含むことができる。これは設計者の意図によって変更可能である。

図５２は、本発明の一実施例に係る３２Ｋ ＦＦＴモードの周波数インタリーバの論理構造図である。

上述したように、本発明の一実施例に係る３２Ｋ ＦＦＴモードの周波数インタリーバは基本インタリービングシーケンスジェネレータ、シンボルオフセットジェネレータ、モジュロオペレータ及びメモリインデックスチェックブロックを含むことができる。

具体的な説明は上述したとおりであり、省略する。

以下では３２Ｋ ＦＦＴモードの周波数インタリーバの他の実施例を説明する。３２Ｋ ＦＦＴモードの周波数インタリーバの他の実施例は基本インタリービングシーケンスのランダマイザがビットシャッフリング（ｂｉｔ ｓｈｕｆｆｌｉｎｇ）をさらに含むという点で異なる。

図５３は、本発明の他の実施例に係る３２Ｋ ＦＦＴモードの周波数インタリーバを示す図である。

本発明の他の実施例に係る３２Ｋ ＦＦＴモードの周波数インタリーバは、上述したインタリービングシーケンス又はインタリービングアドレスを生成するために基本インタリービングシーケンスジェネレータ、シンボルオフセットジェネレータ、モジュロオペレータ及びメモリインデックスチェックブロックを含むことができるが、基本インタリービングシーケンスジェネレータでビットシャッフリングを行うという点で異なる。ビットシャッフリング以外の動作は上述のとおりであり、省略する。

ビットシャッフリングはスプレディング性質又は任意性を最適化する機能を有し、Ｎｄａｔａを考慮して設計される。３２Ｋ ＦＦＴモードの場合、ランダマイザは１４−ビットＰＮジェネレータを使用することができ、これは変更可能である。

図５４は、本発明の一実施例に係る３２Ｋ ＦＦＴモードの周波数インタリーバのビットシャッフリング及び周波数インタリーバの動作を表現する数式である。

（ａ）は、上述した３２Ｋ ＦＦＴモードのビットシャッフリングを表し、（ｂ）は、３２Ｋ ＦＦＴモードの周波数インタリーバの動作を表現する数式である。

（ａ）に示すように、３２Ｋ ＦＦＴモードのビットシャッフリングを、メモリインデックス計算時にＰＮジェネレータのレジスタのビットを混ぜるために用いることができる。（ａ）の上段は、ビットシャッフリングの動作を表し、下段は、１４ビットである場合、ビットシャッフリングの実施例を示す。

図示のように、ビットシャッフリングの結果、８Ｋ ＦＦＴモードの周波数インタリーバで用いられる基本インタリービングシーケンスは、１４ビットのバイナリワードシーケンスがＲ又はＲ’に変更され得る。変更されたバイナリワードシーケンスは毎ＯＦＤＭシンボルペアに対応するデータセルに対して同一に適用されてもよく、ＯＦＤＭシンボルペアを構成する２つのＯＦＤＭシンボルのそれぞれに対応するデータセルに対して異なって適用されてもよい。

（ｂ）の上段に示す数式は、上述した基本インタリービングシーケンスジェネレータに含まれたランダマイザのの初期値設定及びＰＰを表す。この場合、ＰＰは１４ｔｈ ＰＰになり得、初期値は任意の値に変更可能である。すなわち、図面の上段に示す数式は、上述した基本インタリービングシーケンスを定義するために使用できるバイナリワードシーケンス（ｂｉｎａｒｙ ｗｏｒｄ ｓｅｑｕｅｎｃｅ）を表す。

（ｂ）の下段に示す数式は、基本インタリービングシーケンスジェネレータの出力信号に対して周波数インタリーバがインタリービングシーケンス（又は、インタリービングアドレス）を計算する過程を表す。数式に示すように、インタリービングシーケンスを出力するためにシンボルオフセットが用いられてもよく、モジュロオペレーション及びアドレスチェック動作が行われる。上述したように、一つのシンボルオフセットを毎ＯＦＤＭシンボルペアに対応するデータセルに対して同一に適用することができる。

以下では本発明の３２Ｋ ＦＦＴモードの周波数インタリーバの他の実施例を説明する。

本発明の３２Ｋ ＦＦＴモードの周波数インタリーバは、上述したように、ＯＦＤＭシンボルペアに対応するデータ（又は、データセル）に対して同じインタリービングシーケンス又はインタリービングアドレスを適用することができる。この場合、本発明の一実施例に係る３２Ｋ ＦＦＴモードの周波数インタリーバは、ＯＦＤＭシンボルペアの偶数番目のシンボルに対応するデータセルに対して、インタリービングシーケンスを用いてメモリに書く動作を行うことができ、ＯＦＤＭシンボルペアの奇数番目のシンボルに対応するデータセルに対しては、インタリービングシーケンスを用いてメモリから読む動作を行うことができる。また、本発明の一実施例に係る周波数インタリーバの書く動作及び読む動作は、入力データセルに対して連続してなされ、同時に行われ得る。すなわち、本発明の一実施例に係る周波数インタリーバは、偶数番目のシンボルに対応するデータセルをメモリにランダムに書く動作を行った後、奇数番目のシンボルに対応するデータセルが入力されると、書かれた偶数番目のシンボルに対応するデータセルをメモリから線形的（ｌｉｎｅａｒ）に読んでいくと同時に、入力された奇数番目のシンボルに対応するデータセルをメモリに線形的に書くことができる。その後、メモリに書き込まれた奇数番目のシンボルに対応するデータセルはランダムに読み出され得る。また、本発明の一実施例に係る周波数インタリーバはＯＦＤＭシンボルペアに対応するデータセルに対して動作するので、信号フレーム内のＯＦＤＭシンボルに対応するシンボルの個数は常に偶数となる。

本発明の３２Ｋ ＦＦＴモードの周波数インタリーバは、毎ＯＦＤＭシンボルペアに対応するデータセルごとに異なるインタリービングシーケンスを用いてランダム性質を向上させてダイバーシチ性能を最大化することができる。具体的に、本発明の３２Ｋ ＦＦＴモードの周波数インタリーバは、毎ＯＦＤＭシンボルペアに対応するデータセルに対して基本インタリービングシーケンスをシンボルオフセットだけ回転させて、異なるインタリービングシーケンスを生成することができる。この場合、シンボルオフセットは毎ＯＦＤＭシンボルペアに対応するデータセルに対して個別に生成され得る。したがって、送信端において周波数インタリービング過程でＯＦＤＭシンボルペアの偶数番目のシンボルに対応するデータセルが線形的に読まれ、奇数番目のシンボルに対応するデータセルが線形的に書かれるので、本発明の一実施例に係る放送信号受信装置又は放送信号受信装置に含まれた周波数デインタリーバは、シングルメモリを用いた周波数デインタリービングを行うことができる。この時に要求される最大メモリサイズは３２Ｋになり得る。

図５５は、本発明の３２Ｋ ＦＦＴモードの周波数インタリーバの動作を表す数式である。

図面の上段に示すブロックは、ＯＦＤＭシンボルペアにおいて偶数番目のシンボルに対応するデータセルと奇数番目のシンボルに対応するデータセルに対する周波数インタリービング入力及び出力を表す数式である。

左側は、周波数インタリービングが、インタリービングが行われた出力データ（インタリーブドベクトル）を表し、右側は、周波数インタリービングの入力データセル（インタリーバインプットベクトル）を表す。図面に示すＸｍ，ｌ，ｐは、ｍ番目のフレームのｌ番目のＯＦＤＭシンボルにマップされるセルインデックスｐを意味でき、Ｘｍ，ｌ，Ｈ（ｐ）は、ｍ番目のフレームのｌ番目のＯＦＤＭシンボルにマップされるセルインデックスｐがインタリービングアドレス（又は、インタリービングシーケンス）によって読まれたことを意味する。

すなわち、図面に示す数式は、ＯＦＤＭシンボルペアの偶数番目のシンボルに対応するデータセルはインタリービングシーケンスを用いてメモリに書かれたことを表し、奇数番目のシンボルに対応するデータセルはインタリービングシーケンスによって読まれたことを表す。

図面の下段に示すブロックは、各ＯＦＤＭシンボルペアごとに適用されるインタリービングシーケンスを表す。図示のように、インタリービングシーケンスをシンボルオフセット及びＮｍａｘ値を用いて計算することができる。Ｎｍａｘの大きさは上述したとおりである。

以下では本発明の１６Ｋ ＦＦＴモードの周波数インタリーバの他の実施例を説明する。

本発明の１６Ｋ ＦＦＴモードの周波数インタリーバはＯＦＤＭシンボルペアに対応するセルに対して同じインタリービングシーケンスを適用することができる。この場合、本発明の一実施例に係る１６Ｋ ＦＦＴモードの周波数インタリーバは３２Ｋ ＦＦＴモードの周波数インタリーバと同様に、ＯＦＤＭシンボルペアの偶数番目のシンボルに対応するデータセルに対してインタリービングシーケンスを用いてメモリに書く動作を行うことができ、ＯＦＤＭシンボルペアの奇数番目のシンボルに対応するデータセルに対してはインタリービングシーケンスを用いてメモリから読む動作を行うことができる。１６Ｋ ＦＦＴモードの周波数インタリーバの動作は３２Ｋ ＦＦＴモードの周波数インタリーバの動作と同一であり、具体的な説明は省略する。結果的に、本発明の１６Ｋ ＦＦＴモードの周波数インタリーバは、受信側がシングルメモリを用いた周波数デインタリービングを行えるようにし、この時に要求される最大メモリ大きさは１６Ｋになり得る。

また、本発明の一実施例に係る１６Ｋ ＦＦＴモードの周波数インタリーバは、各ＯＦＤＭシンボルに対応するデータセルに対して互いに異なるインタリービングシーケンスを適用して周波数インタリービングを行うことができる。この場合、本発明の一実施例に係る１６Ｋ ＦＦＴモードの周波数インタリーバは、入力シンボルに対応するデータセルをメモリからランダムに読む動作を行うべくインタリービングシーケンスが適用されてもよく、フレーム内のＯＦＤＭシンボルの個数に対して制約がない。また、本発明の１６Ｋ ＦＦＴモードの周波数インタリーバは、各ＯＦＤＭシンボルに対応するデータセルに対して互いに異なるインタリービングシーケンスを適用する場合にも、各ＯＦＤＭシンボルに対応するデータセルごとに基本インタリービングシーケンスをシンボルオフセットだけ回転させて異なるインタリービングシーケンスを生成することができる。この場合、シンボルオフセットは毎ＯＦＤＭシンボルペアに対応するデータセルごとに個別に生成されてもよい。

この場合、受信側はダブルメモリを用いた周波数デインタリービングを行うことができる。この時に要求される最大メモリ大きさは３２Ｋになり得る。

図５６は、本発明の１６Ｋ ＦＦＴモードの周波数インタリーバの動作を表す数式である。

（ａ）は、本発明の１６Ｋ ＦＦＴモードの周波数インタリーバがＯＦＤＭシンボルペアに対応するデータセルに対して同じインタリービングシーケンスを適用する場合の動作を表す数式であり、ＯＦＤＭシンボルペアにおいて偶数番目のシンボルに対応するデータセルと奇数番目のシンボルに対応するデータセルに対する周波数インタリービング入力及び出力を表す数式である。

（ｂ）は、本発明の１６Ｋ ＦＦＴモードの周波数インタリーバが各ＯＦＤＭシンボルに対応するデータセルごとに異なるインタリービングシーケンスを適用して読む動作を行う場合の周波数インタリービング入力及び出力を表す数式である。

具体的に、数式の左側は、周波数インタリービングが行われた出力データ（インタリーブドベクトル）を表し、右側は、周波数インタリービングの入力データセル（インタリーバインプットベクトル）を表す。

図面に示すＸｍ，ｌ，ｐは、ｍ番目フレームのｌ番目のＯＦＤＭシンボルにマップされるセルインデックスｐを意味でき、Ｘｍ，ｌ，Ｈ（ｐ）は、ｍ番目フレームのｌ番目のＯＦＤＭシンボルにマップされるセルインデックスｐがインタリービングアドレス（又は、インタリービングシーケンス）によって読まれたことを意味する。

したがって、（ａ）に示す数式は、ＯＦＤＭシンボルペアのうちの偶数番目のシンボルに対応するデータセルはインタリービングシーケンスを用いてメモリに書かれたことを表し、奇数番目のシンボルに対応するデータセルはインタリービングシーケンスによって読まれたことを表す。

また、（ｂ）に示す数式は、各ＯＦＤＭシンボルに対応するデータセルをインタリービングシーケンスを用いて読む過程を表す。

図面（ａ）及び（ｂ）の各下段に示すブロックは、各ＯＦＤＭシンボルペアごとに適用されるインタリービングシーケンスを表す。図示のように、インタリービングシーケンスをシンボルオフセット及びＮｍａｘ値を用いて計算することができる。Ｎｍａｘの大きさは上述したとおりである。

以下では本発明の８Ｋ ＦＦＴモードの周波数インタリーバの他の実施例を説明する。

本発明の８Ｋ ＦＦＴモードの周波数インタリーバは、各ＯＦＤＭシンボルに対応するデータセルごとに異なるインタリービングシーケンスを適用することができる。この場合、本発明の一実施例に係る８Ｋ ＦＦＴモードの周波数インタリーバは、入力シンボルに対応するデータセルをメモリからランダムに読む動作を行うべくインタリービングシーケンスが適用されてもよく、フレーム内のＯＦＤＭシンボルの個数に対して制約がない。また、本発明の８Ｋ ＦＦＴモードの周波数インタリーバは、各ＯＦＤＭシンボルに対応するデータセルに対して互いに異なるインタリービングシーケンスを適用する場合にも、各ＯＦＤＭシンボルに対応するデータセルごとに基本インタリービングシーケンスをシンボルオフセットだけ回転させて異なるインタリービングシーケンスを生成することができる。この場合、シンボルオフセットは毎ＯＦＤＭシンボルペアに対応するデータセルごとに個別に生成されてもよい。

また、受信側はダブルメモリを用いた周波数デインタリービングを行うことができる。この時に要求される最大メモリ大きさは１６Ｋになり得る。

図５７は、本発明の８Ｋ ＦＦＴモードの周波数インタリーバの動作を表す数式である。

図面の上段に示す数式は、本発明の８Ｋ ＦＦＴモードの周波数インタリーバが各ＯＦＤＭシンボルに対応するデータセルごとに異なるインタリービングシーケンスを適用して読む動作を行う場合の周波数インタリービング入力及び出力を表す数式である。具体的に、数式の左側は、周波数インタリービングが行われた出力データ（インタリーブドベクトル）を表し、右側は、周波数インタリービングの入力データセル（インタリーバインプットベクトル）を表す。

図面に示すＸｍ，ｌ，Ｈ（ｐ）は、ｍ番目のフレームのｌ番目のＯＦＤＭシンボルにマップされるセルインデックスｐがインタリービングアドレス（又は、インタリービングシーケンス）によって読まれたことを意味する。

したがって、図面の上段に示す数式は、各ＯＦＤＭシンボルに対応するデータセルをインタリービングシーケンスを用いて読む過程を表す。

図面の下段に示すブロックは、各ＯＦＤＭシンボルペアごとに適用されるインタリービングシーケンスを表す。図示のように、インタリービングシーケンスをシンボルオフセット及びＮｍａｘ値を用いて計算することができる。Ｎｍａｘの大きさは上述したとおりである。

図５８は、各ＦＦＴモードによる周波数インタリーバの入力及び出力を表す数式である。

図面上段に示すブロック内の数式は、３２Ｋ ＦＦＴモード及び１６Ｋ ＦＦＴモードの周波数インタリーバの入力及び出力の関係であり、一つのインタリービングシーケンスを一つのＯＦＤＭシンボルペアに対応するデータセルに適用する場合を表す。

図面の下段に示すブロック内の数式は、１６Ｋ ＦＦＴモード及び８Ｋ ＦＦＴモードの周波数インタリーバの入力及び出力の関係であり、一つのインタリービングシーケンスを一つのＯＦＤＭシンボルに対応するデータセルに適用する場合を表す。

上述したように、左側は、周波数インタリーバの出力であるインタリーブされたベクトルを意味し、右側は、周波数インタリーバの入力であるインプットデータベクトル（又は、インプットベクトル）を意味する。

図５９は、本発明の他の実施例に係る３２Ｋ ＦＦＴモードの周波数インタリーバを示す図である。

３２Ｋ ＦＦＴモードの周波数インタリーバは、上述したように、入力ＯＦＤＭシンボルペアに対してインタリービングシーケンス又はインタリービングアドレスを用いてインタリーブされ得る。図５９に示す３２Ｋ ＦＦＴモードの周波数インタリーバは、上述したインタリービングシーケンス又はインタリービングアドレスを生成するために基本インタリービングシーケンスジェネレータ、シンボルオフセットジェネレータ、モジュロオペレータ及びアドレスチェックブロックを含むことができる。図５９は、図５０、図５２、図５３で説明した周波数インタリーバの他の実施例に該当する。以下、各ブロックについて説明する。

基本インタリービングシーケンスジェネレータは、基本ランダムアドレスジェネレータ（ｂａｓｉｃ ｒａｎｄｏｍ ａｄｄｒｅｓｓ ｇｅｎｅｒａｔｏｒ）及びワイヤパーミュテーション（ｗｉｒｅ ｐｅｒｍｕｔａｔｉｏｎ）ブロックを含むことができる。基本ランダムアドレスジェネレータは１ビットトグリング及び１４ビットＰＮジェネレータを含むことができ、インタリービング時に準任意性（ｑｕａｓｉ−ｒａｎｄｏｍ）が発生するように動作することができる。ワイヤパーミュテーションブロックは、ＰＲＢＳレジスタの値を用いて１０進数のアドレスを作る時にビットの順序を変えることができる。この場合、ワイヤパーミュテーションブロックは既に設定されたワイヤパーミュテーションテーブルを用いてビットの順序を変えることができる。

３２Ｋ ＦＦＴモードの場合、ＯＦＤＭシンボルペアを構成する各シンボルに対応するデータセルに対して同一のワイヤパーミュテーションテーブルが用いられてもよい。具体的な内容は後述する。

シンボルオフセットジェネレータはＯＦＤＭシンボルペア単位で動作し、生成された基本インタリービングシーケンスジェネレータから出力された基本インタリービングシーケンスをサイクリックシフト（ｃｙｃｌｉｃ ｓｈｉｆｔ）するためのシンボルオフセットを生成することができる。

モジュロオペレータは、出力されたデータがＮｍａｘを超える場合に動作し、３２Ｋの場合、Ｎｍａｘ値は３２７６８になり得る。

アドレスチェックブロックとＰＲＢＳコントローラは、出力された１５ビットのＨｌ（ｐ）、すなわち、インタリービングシーケンス（又は、インタリービングアドレス）値が入力データベクトルの大きさ（Ｎｄａｔａ）より大きい場合、出力値を使用しないで無視し、反復的に基本インタリービングシーケンスジェネレータの動作を調節してインタリービングアドレス値がＮｍａｘを超えないようにすることができる。

上述したように、モジュロオペレータはアドレスチェックブロックより先に動作することができる。これは、ＯＦＤＭシンボルペアにおいてデータベクトル（又は、データセル）の大きさが互いに異なる場合にも、受信機がシングルメモリを用いてデインタリービングを行えるようにするためである。

図６０は、本発明の他の実施例に係る１６Ｋ ＦＦＴモードの周波数インタリーバを示す図である。

１６Ｋ ＦＦＴモードの周波数インタリーバは、上述したように、入力ＯＦＤＭシンボルペア又は入力ＯＦＤＭシンボルに対応するデータセルに対してインタリービングシーケンス又はインタリービングアドレスを用いてインタリーブされ得る。図６０に示す１６Ｋ ＦＦＴモードの周波数インタリーバは、上述したインタリービングシーケンス又はインタリービングアドレスを生成するために基本インタリービングシーケンスジェネレータ、シンボルオフセットジェネレータ、モジュロオペレータ及びアドレスチェックブロックを含むことができる。図６０は、図４３、図４５、図４６で説明した周波数インタリーバの他の実施例に該当する。以下、各ブロックについて説明する。

基本インタリービングシーケンスジェネレータは、基本ランダムアドレスジェネレータ（ｂａｓｉｃ ｒａｎｄｏｍ ａｄｄｒｅｓｓ ｇｅｎｅｒａｔｏｒ）及びワイヤパーミュテーション（ｗｉｒｅ ｐｅｒｍｕｔａｔｉｏｎ）ブロックを含むことができる。基本ランダムアドレスジェネレータは１ビットトグリング及び１３ビットＰＮジェネレータを含むことができ、インタリービング時に準任意性（ｑｕａｓｉ−ｒａｎｄｏｍ）が発生するように動作することができる。ワイヤパーミュテーションブロックは、ＰＲＢＳレジスタの値を用いて１０進数のアドレスを作る時にビットの順序を変えることができる。この場合、ワイヤパーミュテーションブロックは既に設定されたワイヤパーミュテーションテーブルを用いてビットの順序を変えることができる。１６Ｋ ＦＦＴモードの場合、ＯＦＤＭシンボルペアを構成する各シンボルに対応するデータセルに対して同一のワイヤパーミュテーションテーブルを用いることができ、ＯＦＤＭシンボルペアを構成する各シンボルに対応するデータセルごとに異なるワイヤパーミュテーションテーブルを用いることができる。具体的な内容は後述する。

シンボルオフセットジェネレータはＯＦＤＭシンボルペア単位で動作し、生成された基本インタリービングシーケンスジェネレータから出力された基本インタリービングシーケンスをサイクリックシフト（ｃｙｃｌｉｃ ｓｈｉｆｔ）するためのシンボルオフセットを生成することができる。

モジュロオペレータは、出力されたデータがＮｍａｘを超える場合に動作し、１６Ｋの場合、Ｎｍａｘ値は１６３８４になり得る。

アドレスチェックブロックとＰＲＢＳコントローラは出力された１４ビットのＨｌ（ｐ）、すなわち、インタリービングシーケンス（又は、インタリービングアドレス）値が入力データベクトルの大きさ（Ｎｄａｔａ）より大きい場合、出力値を使用しないで無視し、反復的に基本インタリービングシーケンスジェネレータの動作を調節してインタリービングアドレス値がＮｍａｘを超えないようにすることができる。

上述したように、モジュロオペレータはアドレスチェックブロックより先に動作することができる。これは、ＯＦＤＭシンボルペアにおいてデータベクトル（データセル）の大きさが互いに異なる場合にも、受信機がシングルメモリを用いてデインタリービングを行えるようにするためである。

図６１は、本発明の他の実施例に係る８Ｋ ＦＦＴモードの周波数インタリーバを示す図である。

８Ｋ ＦＦＴモードの周波数インタリーバは、上述したように、入力シンボルに対してインタリービングシーケンス又はインタリービングアドレスを用いてインタリーブされ得る。図６１に示す８Ｋ ＦＦＴモードの周波数インタリーバは、上述したインタリービングシーケンス又はインタリービングアドレスを生成するために基本インタリービングシーケンスジェネレータ、シンボルオフセットジェネレータ、モジュロオペレータ及びアドレスチェックブロックを含むことができる。図６１は、図３６、図３８、図３９で説明した周波数インタリーバの他の実施例に該当する。以下、各ブロックについて説明する。

基本インタリービングシーケンスジェネレータは、基本ランダムアドレスジェネレータ（ｂａｓｉｃ ｒａｎｄｏｍ ａｄｄｒｅｓｓ ｇｅｎｅｒａｔｏｒ）及びワイヤパーミュテーション（ｗｉｒｅ ｐｅｒｍｕｔａｔｉｏｎ）ブロックを含むことができる。基本ランダムアドレスジェネレータは１ビットトグリング及び１２ビットＰＮジェネレータを含むことができ、インタリービング時に準任意性（ｑｕａｓｉ−ｒａｎｄｏｍ）が発生するように動作することができる。ワイヤパーミュテーションブロックは、ＰＲＢＳレジスタの値を用いて１０進数のアドレスを作る時にビットの順序を変えることができる。この場合、ワイヤパーミュテーションブロックは既に設定されたワイヤパーミュテーションテーブルを用いてビットの順序を変えることができる。８Ｋ ＦＦＴモードの場合、ＯＦＤＭシンボルペアを構成する各シンボルに対応するデータセルごとに異なるワイヤパーミュテーションテーブルが用いられ得る。具体的な内容は後述する。

シンボルオフセットジェネレータはＯＦＤＭシンボルペア単位で動作し、生成された基本インタリービングシーケンスジェネレータから出力された基本インタリービングシーケンスをサイクリックシフト（ｃｙｃｌｉｃ ｓｈｉｆｔ）するためのシンボルオフセットを生成することができる。

モジュロオペレータは、出力されたデータがＮｍａｘを超える場合に動作し、８Ｋの場合、Ｎｍａｘ値は８１９２になり得る。

アドレスチェックブロックとＰＲＢＳコントローラは、出力された１３ビットのＨｌ（ｐ）、すなわち、インタリービングシーケンス（又は、インタリービングアドレス）値が入力データベクトルの大きさ（Ｎｄａｔａ）より大きい場合、出力値を使用しないで無視し、反復的に基本インタリービングシーケンスジェネレータの動作を調節してインタリービングアドレス値がＮｍａｘを超えないようにすることができる。

上述したように、モジュロオペレータはアドレスチェックブロックより先に動作することができる。これは、ＯＦＤＭシンボルペアでデータベクトルの大きさが互いに異なる場合にも受信機がシングルメモリを用いてデインタリービングを行えるようにするためである。

図６２は、本発明の一実施例に係るワイヤパーミュテーションテーブルを示す図である。

各テーブルの1番目の行は、入力されたビットシーケンスのビットポジションを表し、２番目及び３番目の行は、パーミュテーションによって変更されるビットポジションを表す。

（ａ）は、３２Ｋ ＦＦＴモードに対するワイヤパーミュテーションテーブルの実施例であり、入力ＯＦＤＭシンボルペアを構成するシンボルに対応するデータセルに対して同一に適用されるワイヤパーミュテーションテーブルを示す。

（ｂ）は、１６Ｋ ＦＦＴモードに対するワイヤパーミュテーションテーブルの実施例であり、入力ＯＦＤＭシンボルペアを構成するシンボルに対応するデータセルに対して同一に適用されるワイヤパーミュテーションテーブルを示す。

（ｃ）は、１６Ｋ ＦＦＴモードに対するワイヤパーミュテーションテーブルの実施例であり、各ＯＦＤＭシンボルペアに対応するデータセルごとに個別に適用されるワイヤパーミュテーションテーブルを示す。図示のように、２番目の行は、入力ＯＦＤＭシンボルペアの偶数番目のシンボルに対応するデータセルの変更されたビットポジションを表し、３番目の行は、入力ＯＦＤＭシンボルペアの奇数番目のシンボルに対応するデータセルの変更されたビットポジションを表す。

（ｄ）は、８Ｋ ＦＦＴモードに対するワイヤパーミュテーションテーブルの実施例であり、各ＯＦＤＭシンボルペアに対応するデータセルごとに個別に適用されるワイヤパーミュテーションテーブルを示す。テーブルに対する説明は（ｃ）と同一なので省略する。

各ビットポジションは設計者の意図によって変更可能である。

図６３は、本発明の一実施例に係る基本インタリービングシーケンスジェネレータの動作を表す数式である。

上述したように、本発明の一実施例に係る基本インタリービングシーケンスジェネレータは、各ＦＦＴモードごとに異なる大きさのビット数を有するバイナリワードＲ’を生成することができる。図６３は、このようなバイナリワードを生成する過程を表す数式である。これは、任意のＰＲＢＳに変更可能である。本発明の一実施例に係る基本インタリービングシーケンスジェネレータは、生成されたバイナリワードＲ’に対してワイヤパーミュテーションを経てトグリングを行って基本インタリービングシーケンスを出力することができる。

図６４は、本発明の一実施例に係るシンボルオフセットジェネレータの動作を表す数式である。

上述したように、本発明の一実施例に係るシンボルオフセットジェネレータは、各ＯＦＤＭシンボルペアに対してシンボルオフセットを生成することができ、生成されたシンボルオフセットはＯＦＤＭシンボルペアを構成する２つのシンボルに対応するデータセルに対して同一である。また、シンボルオフセットジェネレータはＦＦＴモードごとに特定値を有するバイナリワードＧｋを生成することができる。これは任意のＰＲＢＳに変更可能である。

図６５は、本発明の一実施例に係るインタリービングアドレスを表す数式である。

本発明の周波数インタリーバは、上述した基本インタリービングシーケンス及びシンボルオフセットを用いてインタリービングアドレスＨｌ（ｐ）を生成することができる。

図面の上段に示す数式は、インタリービングアドレスを生成する過程を表し、図面の下段に示す数式は、シンボルオフセットを表す。この数式は設計者の意図によって変更可能である。

以下では本発明の１６Ｋ ＦＦＴモードの周波数インタリーバの他の実施例を説明する。

本発明の１６Ｋ ＦＦＴモードの周波数インタリーバは、各ＯＦＤＭシンボルに対応するデータセルごとに異なるインタリービングシーケンスを適用することができる。この場合、本発明の一実施例に係る１６Ｋ ＦＦＴモードの周波数インタリーバは、入力シンボルに対応するデータセルをメモリからランダムに読む動作を行うべくインタリービングシーケンスが適用されてもよく、フレーム内のＯＦＤＭシンボルの個数に対して制約がない。また、本発明の１６Ｋ ＦＦＴモードの周波数インタリーバは、各ＯＦＤＭシンボルごとに異なるインタリービングシーケンスを適用する場合にも、各ＯＦＤＭシンボルごとに基本インタリービングシーケンスをシンボルオフセットだけ回転させて異なるインタリービングシーケンスを生成することができる。この場合、シンボルオフセットの値は、毎ＯＦＤＭシンボルペアに対応するセルに対しては同一であり得る。

結果的に、本発明の１６Ｋ ＦＦＴモードの周波数インタリーバは、受信側がシングルメモリを用いた周波数デインタリービングを行えるようにし、この時に要求される最大メモリ大きさは１６Ｋになり得る。

図６６は、本発明の他の実施例に係る１６Ｋ ＦＦＴモードの周波数インタリーバの動作を表す数式である。

図６６は、図５６で説明した１６Ｋ ＦＦＴモードの周波数インタリーバの動作の他の実施例に該当する。同図は、本発明の１６Ｋ ＦＦＴモードの周波数インタリーバが各ＯＦＤＭシンボルに対応するデータセルごとに異なるインタリービングシーケンスを適用してメモリにランダムに書く動作を行う場合の周波数インタリービング入力及び出力を表す数式である。

具体的に、数式の左側は、周波数インタリービングが行われた出力データ（インタリーブドベクトル）を表し、右側は、周波数インタリービングの入力データセル（インタリーバインプットベクトル）を表す。

図面に示すＸｍ，ｌ，ｐは、ｍ番目のフレームのｌ番目のＯＦＤＭシンボル内のセルインデックスｐを意味する。

図示のように、インタリービングシーケンスをシンボルオフセット及びＮｍａｘ値を用いて計算することができる。Ｎｍａｘの大きさは上述したとおりである。

また、受信側はダブルメモリを用いた周波数デインタリービングを行うことができる。この時に要求される最大メモリ大きさは３２Ｋになり得る。

以下では本発明の８Ｋ ＦＦＴモードの周波数インタリーバの他の実施例を説明する。

本発明の８Ｋ ＦＦＴモードの周波数インタリーバはＯＦＤＭシンボルペアに対応するデータセルに対して同じインタリービングシーケンスを適用することができる。この場合、本発明の一実施例に係る８Ｋ ＦＦＴモードの周波数インタリーバは、上述した３２Ｋ ＦＦＴモードの周波数インタリーバと同様に、ＯＦＤＭシンボルペアの偶数番目のシンボルに対応するデータセルに対しては書く動作を行うへくインタリービングシーケンスを使用することができ、ＯＦＤＭシンボルペアの奇数番目のシンボルに対応するデータセルに対しては読む動作を行うへくインタリービングシーケンスを使用することができる。８Ｋ ＦＦＴモードの周波数インタリーバの動作は、３２Ｋ ＦＦＴモードの周波数インタリーバの動作と同一であり、具体的な説明は省略する。結果的に、本発明の８Ｋ ＦＦＴモードの周波数インタリーバは、受信側がシングルメモリを用いた周波数デインタリービングを行えるようにし、この時に要求される最大メモリ大きさは８Ｋになり得る。

また、本発明の一実施例に係る８Ｋ ＦＦＴモードの周波数インタリーバは入力シンボルに対応するデータセルをメモリにランダムに書く動作を行うべくインタリービングシーケンスが適用されてもよく、フレーム内のＯＦＤＭシンボルの個数に対して制約がない。また、本発明の８Ｋ ＦＦＴモードの周波数インタリーバは、各ＯＦＤＭシンボルごとに異なるインタリービングシーケンスを適用する場合にも、各ＯＦＤＭシンボルごとに基本インタリービングシーケンスをシンボルオフセットだけ回転させて異なるインタリービングシーケンスを生成することができる。この場合、シンボルオフセットは毎ＯＦＤＭシンボルペアごとに個別に生成され得る。

この場合、受信側ではダブルメモリを用いた周波数デインタリービングを行うことができ、この時に要求される最大メモリ大きさは１６Ｋになり得る。

図６７は、本発明の他の実施例に係る８Ｋ ＦＦＴモードの周波数インタリーバの動作を表す数式である。

図６７は、図５７で説明した８Ｋ ＦＦＴモードの周波数インタリーバの動作の他の実施例に該当する。

（ａ）は、本発明の８Ｋ ＦＦＴモードの周波数インタリーバがＯＦＤＭシンボルペアに対応するデータセルに対して同じインタリービングシーケンスを適用する場合の動作を表す数式であり、ＯＦＤＭシンボルペアにおいて偶数番目のシンボルに対応するデータセルと奇数番目のシンボルに対応するデータセルに対する周波数インタリービング入力及び出力を表す数式である。

（ｂ）は、本発明の８Ｋ ＦＦＴモードの周波数インタリーバが各ＯＦＤＭシンボルに対応するデータセルごとに異なるインタリービングシーケンスを適用して書く動作を行う場合の周波数インタリービング入力及び出力を表す数式である。

具体的に、数式の左側は、周波数インタリービングが行われた出力データ（インタリーブドベクトル）を表し、右側は、周波数インタリービングの入力データセル（インタリーバインプットベクトル）を表す。

図面に示すＸｍ，ｌ，ｐは、ｍ番目のフレームのｌ番目のＯＦＤＭシンボルにマップされるセルインデックスｐを意味でき、Ｘｍ，ｌ，Ｈ（ｐ）は、ｍ番目のフレームのｌ番目のＯＦＤＭシンボルにマップされるセルインデックスｐがインタリービングアドレス（又は、インタリービングシーケンス）によって読まれたことを意味する。

したがって、（ａ）に示す数式は、ＯＦＤＭシンボルペアのうちの偶数番目のシンボルに対応するデータセルはインタリービングシーケンスを用いてメモリに書かれたことを表し、奇数番目のシンボルに対応するデータセルはインタリービングシーケンスによって読まれたことを表す。

また、（ｂ）に示す数式は、各ＯＦＤＭシンボルに対応するデータセルをインタリービングシーケンスを用いて書く過程を表す。

同図の（ａ）及び（ｂ）のそれぞれの下段に示すブロックは、各ＯＦＤＭシンボルペアごとに適用されるインタリービングシーケンスを表す。図示のように、インタリービングシーケンスをシンボルオフセット及びＮｍａｘ値を用いて計算することができる。Ｎｍａｘの大きさは上述したとおりである。

図６８は、各ＦＦＴモードによる周波数インタリーバの入力及び出力を表す数式である。

図面に示すブロック内の数式は、１６Ｋ ＦＦＴモード及び８Ｋ ＦＦＴモードの周波数インタリーバの入力及び出力の関係であり、一つのインタリービングシーケンスを一つのＯＦＤＭシンボルに対応するデータセルに適用する場合を表す。上述したように、左側は、周波数インタリーバの出力であるインタリーブされたベクトルを意味し、右側は、周波数インタリーバの入力であるインプットデータベクトル（又は、インプットベクトル）を意味する。

図６９は、本発明の一実施例に係るＦＦＴモードによる周波数インタリーバの動作を表す数式である。

図６９は、上述した３２Ｋ、１６Ｋ、８ＫのＦＦＴモードの周波数インタリーバの動作を表す数式の他の実施例であり、（ａ）は、本発明の一実施例に係る３２Ｋ ＦＦＴモードの周波数インタリーバの動作を表す数式であり、（ｂ）は、本発明の一実施例に係る１６Ｋ、８Ｋ ＦＦＴモードの周波数インタリーバの動作を表す数式である。

（ａ）、（ｂ）に示す数式において、左側は、周波数インタリービングが行われた出力データ（ＯＦＤＭシンボルに対応するインタリーブされたデータセル）を表し、右側は、周波数インタリービングの入力データセルを表す。

具体的に、（ａ）は、本発明の３２Ｋ ＦＦＴモードの周波数インタリーバがＯＦＤＭシンボルペアに対応するデータ（又は、データセル）に対して同じインタリービングシーケンス又はインタリービングアドレスを適用する場合の数式を表す。上述したように、本発明の一実施例に係る３２Ｋ ＦＦＴモードの周波数インタリーバは、ＯＦＤＭシンボルペアの偶数番目のシンボルに対応するデータセルに対してインタリービングシーケンスを用いてメモリに書く動作を行うことができ、ＯＦＤＭシンボルペアの奇数番目のシンボルに対応するデータセルに対してはインタリービングシーケンスを用いてメモリから読む動作を行うことができる。この場合、信号フレーム内のＯＦＤＭシンボルに対応するシンボルの個数は常に偶数となる。

本発明の３２Ｋ ＦＦＴモードの周波数インタリーバは、毎ＯＦＤＭシンボルペアに対応するデータセルごとに異なるインタリービングシーケンスを用いてランダム性質を向上させてダイバーシチ性能を最大化できる。具体的に、本発明の３２Ｋ ＦＦＴモードの周波数インタリーバは毎ＯＦＤＭシンボルペアに対応するデータセルに対して基本インタリービングシーケンスをシンボルオフセットだけ回転させて異なるインタリービングシーケンスを生成することができる。この場合、シンボルオフセットは、毎ＯＦＤＭシンボルペアに対応するデータセルに対して異なるように生成され得る。

したがって、送信端において周波数インタリービング過程でＯＦＤＭシンボルペアの偶数番目のシンボルに対応するデータセルが線形的に読まれ、奇数番目のシンボルに対応するデータセルが線形的に書かれるので、本発明の一実施例に係る放送信号受信装置又は放送信号受信装置に含まれた周波数デインタリーバは、シングルメモリを用いた周波数デインタリービングを行うことができる。この時に要求される最大メモリ大きさは３２Ｋになり得る。

（ｂ）は、本発明の１６Ｋ及び８Ｋ ＦＦＴモードの周波数インタリーバが各ＯＦＤＭシンボルに対応するデータセルに対して互いに異なるインタリービングシーケンスを適用して周波数インタリービングを行うことができる。この場合、本発明の一実施例に係る１６Ｋ及び８Ｋ ＦＦＴモードの周波数インタリーバは、入力シンボルに対応するデータセルをメモリからランダムに読む動作を行うべくインタリービングシーケンスが適用されてもよく、フレーム内のＯＦＤＭシンボルの個数に対して制約がない。また、本発明の１６Ｋ及び８Ｋ ＦＦＴモードの周波数インタリーバは、各ＯＦＤＭシンボルに対応するデータセルに対して互いに異なるインタリービングシーケンスを適用する場合にも、各ＯＦＤＭシンボルに対応するデータセルごとに基本インタリービングシーケンスをシンボルオフセットだけ回転させて異なるインタリービングシーケンスを生成することができる。この場合、シンボルオフセットは毎ＯＦＤＭシンボルペアに対応するデータセルごとに個別に生成されてもよい。

この場合、受信側はダブルメモリを用いた周波数デインタリービングを行うことができる。この時に要求される最大メモリ大きさはそれぞれ３２Ｋ及び１６Ｋになり得る。

図７０は、本発明の他の実施例に係るインタリービングアドレスを表す数式である。

図７０は、図６５で説明したインタリービングアドレスを表す数式の他の実施例であり、上述した基本インタリービングシーケンス及びシンボルオフセットを用いてインタリービングアドレスＨｌ（ｐ）を生成する過程を示す。この数式は設計者の意図によって変更可能であり、具体的な内容は上述したとおりであり、省略する。

図７１には、本発明の一実施例に係る周波数デインタリービング過程を示す。

具体的に、図７１は、１６Ｋ及び８ＫのＦＦＴモードの周波数インタリーバが各ＯＦＤＭシンボルに対応するデータセルに対して互いに異なるインタリービングシーケンスを適用して周波数インタリービングを行う場合の受信側の周波数デインタリービング過程を示す。この場合、上述したように、受信側はダブルメモリを用いた周波数デインタリービングを行うことができるので、ピンポン構造の周波数デインタリービングを行うことができる。この時に用いられる基本インタリービングシーケンスは送信部において用いられたものと同一である。

以下では本発明の一実施例に係る次世代放送サービスに対する放送信号送／受信装置の信号フレームの構造を説明する。

図７２には、本発明の一実施例に係る信号フレームの論理構造を示す。

図７２は、図１乃至図２９で説明したフレームの他の実施例であり、本発明の一実施例に係る信号フレームの論理（ｌｏｇｉｃａｌ）構造は、ブートストラップ（ｂｏｏｔｓｔｒａｐ）、プリアンブルシンボル（Ｌ１シグナリング）及びペイロードデータシンボル（又は、データシンボル）を含むことができる。

図７２に示すブートストラップは、上述したプリアンブルに対応し、図７２に示すプリアンブルシンボルは上述したＦＳＳに対応し、ペイロードデータシンボルはノーマルデータシンボルに対応し得る。また、Ｌ１シグナリングは上述したＰＬＳ１、ＰＬＳ２シグナリングに対応し得る。

本発明の一実施例に係るブートストラップは信号フレームの前の部分に挿入され、放送信号受信装置が該当の信号フレームを検出できるようにプリアンブルやペイロードデータに比べてロバスト性（ｒｏｂｕｓｔ）を有するように処理され得る。また、本発明の一実施例に係るブートストラップは必須放送システム情報及び該当放送システムに接近するための必須情報を伝送することができる。本発明の一実施例に係るブートストラップはＥＡＳウェイクアップ（Ｅｍｅｒｇｅｎｃｙ Ａｌｅｒｔ Ｓｙｓｔｅｍ ｗａｋｅ−ｕｐ）情報、システム情報、プリアンブル構造指示（Ｐｒｅａｍｂｌｅ ｓｔｒｕｃｔｕｒｅ ｉｎｄｉｃａｔｏｒ）情報及び将来拡張使用のための情報などを含むことができる。

本発明の一実施例に係るプリアンブル構造指示情報は、プリアンブルのＦＦＴモード、プリアンブルのＮＯＡ（Ｎｕｍｂｅｒ Ｏｆ Ａｃｔｉｖｅ ｃａｒｒｉｅｒ）情報、及びプリアンブルを構成するＯＦＤＭシンボルの個数などを含むことができる。

図示のように、本発明の一実施例に係るプリアンブルシンボル及びデータシンボルに対しては上述した周波数インタリービング処理が行われるが（ＦＩ ＯＮ）、ブートストラップに対しては周波数インタリービングが適用されない（ＦＩ ＯＦＦ）。

以下では本発明のプリアンブルシンボルに対する周波数インタリービングの実施例を説明する。

図７３には本発明の一実施例に係るプリアンブルシンボルの構造を示す。

本発明の一実施例に係るプリアンブルシンボルは、伝送されるＬ１シグナリング情報のビット数によって少なくとも一つのＯＦＤＭシンボルで構成され得る。プリアンブルシンボルで伝送されるＬ１シグナリング情報はＯＦＤＭシンボルのアクティブキャリアにマップされた後、周波数インタリービング処理され得る。この場合、周波数インタリーバの入力データはＯＦＤＭシンボルに対応するプリアンブルセルになり得る。

プリアンブルシンボルのパラメータは、データシンボルと違い、任意の固定した値を有する。

したがって、本発明の一実施例に係る放送信号受信装置は、ブートストラップからプリアンブルに対するシグナリング情報を取得せずにもプリアンブルシンボルを処理することができ、プリアンブルシンボルで伝送されるＬ１シグナリング情報を迅速に把握し、チャネルスキャンを含むサービス取得時間を短縮することができる。また、劣悪なチャネル環境でもＦＦＴ／ＧＩ取得失敗の可能性を最小化できるので、放送信号受信性能を向上させることができる。

本発明の一実施例に係るプリアンブルシンボルのパラメータ及びパラメータ使用のための前提条件は次のとおりである。

まず、放送信号システムの運営において柔軟性（ｆｌｅｘｉｂｉｌｉｔｙ）を向上させるためにプリアンブルシンボルには最も小さいＦＦＴモード（例えば、８Ｋ ＦＦＴモード）を適用することができる。また、受信機においてブートストラップを用いたシグナリング無しにもプリアンブルシンボルをディテクトするためにプリアンブルシンボルのＮｏＡを固定することができる。また、プリアンブルシンボルの個数は、プリアンブルシンボルのＦＦＴモード及びデータシンボルのＦＦＴモード間の関係を考慮して決定することができる。

プリアンブルシンボルのＦＦＴモードとデータシンボルのＦＦＴモードとが異なる場合、プリアンブルシンボルの個数は偶数個に限定される。これは、上述した周波数デインタリービングにおいて放送信号受信装置がシングルメモリを用いてデータシンボルを連続的にデインタリーブするためである。

プリアンブルシンボルのＦＦＴモードとデータシンボルのＦＦＴモードが同じ場合、プリアンブルシンボルの個数は限定されない。すなわち、データシンボルにかからわずに奇数又は偶数個のプリアンブルシンボルを用いることができる。

図７４には、本発明の一実施例に係るプリアンブルシンボルに対する周波数インタリービング過程を示す。

具体的に、図７４は、プリアンブルシンボルのＦＦＴモードとデータシンボルのＦＦＴモードとが異なる場合のプリアンブルシンボルに対応するプリアンブルセルに適用される周波数インタリービング過程を示す。

この場合、図７３で説明したようにプリアンブルシンボルは偶数個になり得る。本発明の一実施例に係る周波数インタリーバは、連続した２つのシンボルを含むＯＦＤＭシンボルペアに対応するプリアンブルセルを一つのグループと見なして周波数インタリービングを行うことができる。

図面の下段に示すように、本発明の一実施例に係る周波数インタリーバは、ＯＦＤＭシンボルペアの偶数番目のシンボルに対応するプリアンブルセルに対してインタリービングシーケンスを用いてメモリに書く動作を行うことができ、ＯＦＤＭシンボルペアの奇数番目のシンボルに対応するプリアンブルセルに対してはインタリービングシーケンスを用いてメモリから読む動作を行うことができる。また、本発明の一実施例に係る周波数インタリーバの書く動作及び読む動作は入力プリアンブルセルに対して連続してなされ、同時に行われてもよい。

すなわち、本発明の一実施例に係る周波数インタリーバは、偶数番目のシンボル（１番目のシンボル）に対応するプリアンブルセルをメモリにランダムに書き込む動作を行った後、奇数番目のシンボル（２番目のシンボル）に対応するプリアンブルセルが入力されると、書き込まれた偶数番目のシンボルに対応するプリアンブルセルをメモリから線形的（ｌｉｎｅａｒ）に読んでいくと同時に、入力された奇数番目のシンボルに対応するプリアンブルセルをメモリに線形的に書き込むことができる。その後、メモリに書き込まれた奇数番目のシンボルに対応するプリアンブルセルをランダムに読むことができる。

結果的に、本発明の一実施例に係る放送信号受信装置又は放送信号受信装置に含まれた周波数デインタリーバは、シングルメモリを用いた周波数デインタリービングを行うことができる。これはデータシンボルに対する周波数インタリービングと同一である。

図７５には、本発明の他の実施例に係るプリアンブルシンボルに対する周波数インタリービング過程を示す。

具体的に、図７５は、プリアンブルシンボルのＦＦＴモードとデータシンボルのＦＦＴモードとが同じ場合のプリアンブルシンボルに対応するプリアンブルセルに適用される周波数インタリービング過程を示す。

この場合、プリアンブルシンボルはデータシンボルと同じパラメータ（ＦＦＴ／ＧＩ／ＮｏＡ）を使用し、放送信号受信装置はブートストラップ（プリアンブル構造指示情報）からプリアンブルシンボルのパラメータ情報及びプリアンブルの個数に関する情報を取得すると仮定する。また、図７３で説明したように、プリアンブルシンボルは偶数個又は奇数個になり得る。

図７５は、プリアンブルシンボルの個数が偶数個である場合の周波数インタリービング過程を示す。したがって、本発明の一実施例に係る周波数インタリーバは、連続した２つのシンボルを含むＯＦＤＭシンボルペアに対応するプリアンブルセルを一つのグループと見なして周波数インタリービングを行うことができる。具体的な動作は図７４における説明と同一なので省略する。

図７６には、本発明の一実施例に係る信号フレームの論理構造におけるシグナリング構造を示す。

具体的に、図７６は、本発明の一実施例に係る周波数インタリービング及び周波数デインタリービングのために要求されるブートストラップ、プリアンブルシンボル、データシンボルの順に伝達されるシグナリング情報／コンテンツ及び全体動作メカニズムを示している。本発明のデータシンボルに適用されるＦＦＴモードが異なる場合、同じＦＦＴモードで処理されるデータシンボルの集合をパーティション（ｐａｒｔｉｔｉｏｎ）と呼ぶことができる。

本発明の一実施例に係る信号フレームは、少なくとも一つのパーティションを含むことができ、パーティションはサブフレーム（ｓｕｂ ｆｒａｍｅ）と呼ぶことができる。これは設計者の意図によって変更可能な事項である。

図７６には、データシンボルに適用されるＦＦＴモードが同一又は異なる場合を全て含む信号フレームの論理構造を示す。

本発明の一実施例に係るブートストラップは、上述したように、放送信号受信装置がプリアンブルシンボルを取得するために必要な情報を伝送する。具体的に、本発明の一実施例に係るブートストラップはプリアンブルシンボルのＦＦＴモード情報、プリアンブルシンボルのＮｏＡ、プリアンブルシンボルの個数情報などを伝送することができる。

本発明の一実施例に係るプリアンブルシンボルは、放送信号受信装置がデータシンボルをディテクトするために必要な情報を伝送することができる。具体的に、本発明の一実施例に係るプリアンブルシンボルはパーティションの個数情報、パーティション別ＦＦＴモード情報、各パーティションに含まれたデータシンボルのＮｏＡ、各パーティション別データシンボルの個数、各パーティションの開始シンボル（又は、セル）情報、同じＦＦＴモードが信号フレーム内でどこにあるのか（又は、いつ現れるか）を示す同一ＦＦＴ指示情報（ｓａｍｅ ＦＦＴ ｉｎｄｉｃａｔｏｒ）などを含むことができる。上述した情報は毎信号フレームごとにダイナミックに変更可能である。

図７７には、本発明の一実施例に係る信号フレームのペイロードデータ構造を示す。

（ａ）は、ペイロードデータ、すなわち、データシンボルに同じＦＦＴモードが適用される場合のペイロードデータ構造を示し、（ｂ）は、データシンボルに様々なＦＦＴモードが適用される場合のペイロードデータ構造を示す。

本発明では（ａ）に示す信号フレームをシングルＦＦＴ信号フレームと呼ぶことができ、（ｂ）に示す信号フレームをミックスド（ｍｉｘｅｄ）ＦＦＴ信号フレームと呼ぶことができる。これは設計者の意図によって変更可能な事項である。

（ａ）の場合、一つの信号フレームにおけるデータシンボルは同じＯＦＤＭシンボル構造を有し、同じパラメータ（ＦＦＴモード、ＧＩ長、ＮｏＡ、パイロットパターンなど）を有する。上述したように、データシンボルに対するパラメータはプリアンブルシンボルで伝送される。

本発明の一実施例に係る周波数インタリーバがＯＦＤＭシンボルペアに対応するデータセルに対して動作する場合、データシンボルの個数は必ず偶数と定義される必要がある。したがって、プリアンブルシンボルのＦＦＴモードとデータシンボルのＦＦＴモードとの関係によってデータシンボルの個数を次のように定義することができる。

プリアンブルシンボルのＦＦＴモードとデータシンボルのＦＦＴモードとが異なる場合、データシンボルの個数は偶数にならなければならない。

プリアンブルシンボルのＦＦＴモードとデータシンボルのＦＦＴモードとが同じ場合、プリアンブルシンボルの個数とデータシンボルの個数の和は偶数個にならなければならない。結果的に、プリアンブルシンボルの個数によってデータシンボルの個数は偶数又は奇数になり得る。

（ｂ）の場合、一つの信号フレームにおけるデータシンボルは複数のＯＦＤＭシンボル構造を有し、シンボル構造によって互いに異なるパラメータ（ＦＦＴモード、ＧＩ長、ＮｏＡ、パイロットパターンなど）を有する。ミックスドＦＦＴフレームにおいて同じＯＦＤＭ構造を有するデータシンボルの集合をパーティションと定義できるため、一つのミックスドＦＦＴフレームは複数個のパーティションを含むことができる。

したがって、図示のように、各パーティションに対して独立したパラメータ（ＦＦＴモード、ＧＩ長、ＮｏＡ、パイロットパターンなど）の設定が可能であり、プリアンブルシンボルは各パーティションの位置、構造に関する情報、データシンボルの個数に関する情報などを含むことができる。また、様々なＦＦＴモードのパーティションをＴＤＭ（Ｔｉｍｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘｉｎｇ）、ＬＤＭ（Ｌａｙｅｒｅｄ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘｉｎｇ）又はＦＤＭ（Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘｉｎｇ）構造の信号フレームを用いて伝送することができ、各ＦＦＴモードのパーティションは特定ＧＩを有するＯＦＤＭシンボルのセットと定義することができる。

互いに異なるＦＦＴモードは、様々な放送信号受信装置、例えば、モバイル用放送信号受信装置、固定型放送信号受信装置などに適した放送サービスを処理するために定義することができる。したがって、ＦＦＴモード別にターゲット放送サービス又はターゲット放送信号受信装置が決定されると、放送信号受信装置は自身に適した放送サービスが伝送される区間（パーティション）だけを取得して処理すればいいので、受信機の節電（ｐｏｗｅｒ ｓａｖｉｎｇ）効果を増加させることができる。

本発明の一実施例に係る放送信号受信装置の周波数デインタリービングは、プリアンブルシンボルのＦＦＴモードとデータシンボルのＦＦＴモードとが同じ場合及び異なる場合における各パーティションのデータシンボルの個数とプリアンブルシンボルの個数の関係によって次のように動作することができる。

プリアンブルシンボルのＦＦＴモードと最初パーティションのデータシンボルのＦＦＴモードとが同じ場合であって、プリアンブルシンボルの個数と各パーティションのデータシンボルの個数がいずれも偶数である場合：

放送信号受信装置はシングルメモリを用いて（最大値３２Ｋ）プリアンブルシンボルとデータシンボルを連続してデインタリーブすることができる。特に、放送信号受信装置は各パーティション別にＦＦＴモードが異なる場合にもシングルメモリを用いてデインタリービングを行うことができるので、効率的なメモリ運用が可能であるという長所がある。

プリアンブルシンボルのＦＦＴモードと最初のパーティションのデータシンボルのＦＦＴモードとが同じ場合であって、プリアンブルシンボルの個数は奇数であり、各パーティションのデータシンボルの個数は偶数又は奇数である場合：

この場合、放送信号受信装置はシングルメモリを用いて互いに異なるＦＦＴモードに対応するパーティションを連続してデインタリーブすることができない。したがって、放送信号受信装置はダブルメモリを用いてプリアンブルシンボルとデータシンボルをデインタリーブし、メモリ効率が低下することがある。

プリアンブルシンボルのＦＦＴモードと最初のパーティションのデータシンボルのＦＦＴモードとが異なる場合であって、プリアンブルシンボルの個数と各パーティションのデータシンボルの個数がいずれも偶数である場合：

放送信号受信装置はシングルメモリを用いて（最大値３２Ｋ）プリアンブルシンボルとデータシンボルを連続してデインタリーブすることができる。特に、放送信号受信装置は各パーティション別にＦＦＴモードが異なる場合にもシングルメモリを用いてデインタリービングを行うことができ、効率的なメモリ運用が可能であるという長所がある。

プリアンブルシンボルのＦＦＴモードと最初のパーティションのデータシンボルのＦＦＴモードとが異なる場合であって、プリアンブルシンボルの個数は奇数であり、各パーティションのデータシンボルの個数は偶数又は奇数である場合：

この場合、放送信号受信装置はシングルメモリを用いて互いに異なるＦＦＴモードに対応するパーティションを連続してデインタリーブすることができない。したがって、放送信号受信装置はダブルメモリを用いてプリアンブルシンボルとデータシンボルをデインタリーブし、メモリ効率が低下することがある。

したがって、放送信号受信装置がシングルメモリを用いて効率的な周波数デインタリービングを行うためには、プリアンブルシンボルのＦＦＴモードと最初のパーティションのＦＦＴモードとが同一である必要がある。また、放送信号受信装置が各パーティションのＦＦＴモードが異なる場合にも連続した周波数デインタリービングを行うために各パーティション内データシンボルの個数は次のような条件を有することができる。

プリアンブルシンボルの個数と最初のパーティション内データシンボルの個数との和は偶数である必要がある。また、残りのパーティションに含まれたデータシンボルの個数は偶数である。

図７８には、本発明の一実施例に係る放送信号受信装置においてシングルＦＦＴモードの信号フレームを処理する過程を示す。

（ａ）は、放送信号受信装置から連続して入力される互いに異なるＦＦＴモードのシングルＦＦＴモード信号フレームを処理する過程を示し、（ｂ）は、放送信号受信装置から連続して入力されたシングルＦＦＴモード信号フレームを周波数デインタリーブする前に処理する過程を示す。

具体的に（ａ）に示すように、シングルＦＦＴモード信号フレームの場合、一つの信号フレーム内プリアンブルシンボル及びデータシンボルのＦＦＴモードは同一であり、各信号フレームのＦＦＴモードは異なり得る。同図は、1番目の信号フレームは１６Ｋ ＦＦＴモード、２番目の信号フレームは８Ｋ ＦＦＴモード、３番目の信号フレームは１６Ｋ ＦＦＴモード、４番目及び５番目の信号フレームは３２Ｋ ＦＦＴモードである実施例を示す。また、各信号フレーム内のプリアンブルシンボルの個数とプリアンブルシンボルと隣接したデータシンボルの個数との和は偶数であり、各信号フレームは一つのパーティションを含むことができる。

各信号フレームはブートストラップ、少なくとも一つのプリアンブルシンボル、データシンボルを含むことができる。ブートストラップ及びプリアンブルシンボルで伝送される情報は上述したとおりである。

したがって、本発明の一実施例に係る放送信号受信装置はブートストラップ情報を用いてプリアンブルシンボルをデコードし、プリアンブルシンボルで伝送される情報を用いてデータシンボルをデコードすることがてきる。

（ｂ）に示すように本発明の一実施例に係る放送信号受信装置は、（ａ）のように受信した信号フレームに対して周波数デインタリービングを行うことができる。本発明の一実施例に係る放送信号受信装置は、ブートストラップ及びプリアンブルシンボル内の情報を用いて周波数デインタリービングを行うことができ、この場合に用いられる最大受信メモリの大きさは３２Ｋになり得る。また、本発明の一実施例に係る放送信号受信装置は、各ＯＦＤＭシンボルに対応する入力データに対して読む過程及び書く過程を同時に行うことができ、シングルメモリを用いて互いに異なるＦＦＴモードの信号フレームに対して連続的な周波数デインタリービングを行うことができる。

したがって、本発明の一実施例に係る放送信号受信装置は、（ｂ）に示すように、３２Ｋ ＦＦＴモードの信号フレーム０、１６Ｋ ＦＦＴモードの信号フレーム１及び８Ｋ ＦＦＴモードの信号フレーム２を連続して受信した場合、３２Ｋシングルメモリを用いて効率的に周波数デインタリーブするために周波数デインタリーバの入力フォーマットを仮想的に変更することができる。（ｂ）は、３２Ｋ ＦＦＴモードのＮｏＡに合わせて各信号フレーム内のデータシンボルの位置を再配置する方法を用いて入力フォーマットを変更する過程を示す。この場合、入力フォーマットは設計者の意図又は受信装置具現方法によって変更可能である。

したがって、（ｂ）の右側ブロックのように周波数デインタリーバの入力フォーマットが変更されると、周波数デインタリーバは、互いに異なるＦＦＴモードの信号フレームのＮｏＡにかかわらずにシングルメモリを用いて周波数デインタリービングを行うことができる。

図７９には、本発明の他の実施例に係る放送信号受信装置においてシングルＦＦＴモードの信号フレームを処理する過程を示す。

図７９は、図７８の他の実施例であり、放送信号受信装置がシングルメモリを用いて一つのＦＦＴモード信号フレームに対してのみ周波数デインタリービングを行う場合を示している。

（ａ）は、放送信号送信装置が連続して入力されたシングルＦＦＴモード信号フレームのうち１６Ｋ ＦＦＴモード信号フレームだけをディテクトして処理する過程を示し、（ｂ）は、放送信号受信装置が連続して入力されたシングルＦＦＴモード信号フレームのうち３２Ｋ ＦＦＴモード信号フレームだけを選択的に周波数デインタリーブする過程を示す。

（ａ）に示すように、本発明の一実施例に係る放送信号受信装置は、１６Ｋ ＦＦＴモード信号フレームだけを選択的にデコードすることがてきる。（ａ）の場合、各信号フレーム内のプリアンブルシンボルの個数とプリアンブルシンボルと隣接したデータシンボルの個数との和は偶数であり、各信号フレームは一つのパーティションを含むことができる。また、本発明の一実施例に係る放送信号受信装置は、プリアンブルシンボルで伝送される同一ＦＦＴ指示情報を用いて同じＦＦＴモードの信号フレームをディテクトすることができる。

また、（ｂ）に示すように、本発明の一実施例に係る放送信号受信装置は、最大３２Ｋ大きさのシングルメモリを用いて３２Ｋ ＦＦＴモード信号フレームだけを周波数デインタリーブすることができる。

具体的に、本発明の一実施例に係る放送信号受信装置は、（ｂ）に示すように、３２Ｋ ＦＦＴモードの信号フレーム０、１６Ｋ ＦＦＴモードの信号フレーム１、８Ｋ ＦＦＴモードの信号フレーム２、３２Ｋ ＦＦＴモードの信号フレーム４を連続して受信した場合、３２Ｋ ＦＦＴモードの信号フレーム０、４だけをディテクトし、周波数デインタリービングを行うことができる。

（ｂ）は、３２Ｋ ＦＦＴモード信号フレームだけをディテクトして周波数デインタリーバの入力フォーマットを変更する過程を示す。したがって、（ｂ）の右側ブロックのように周波数デインタリーバの入力フォーマットが変更されると、周波数デインタリーバは３２Ｋ ＦＦＴモードの信号フレームだけをシングルメモリを用いて周波数デインタリービングを行うことができる。

図８０には、本発明の一実施例に係る放送信号受信装置においてミックスドＦＦＴモードの信号フレームを処理する過程を示す。

（ａ）は、放送信号受信装置から連続して入力される互いに異なるＦＦＴモードのミックスドＦＦＴモード信号フレームを処理する過程を示し、（ｂ）は、放送信号受信装置から連続して入力されたミックスドＦＦＴモード信号フレームを周波数デインタリーブする前に処理する過程を示している。

具体的に、（ａ）に示すように、ミックスドＦＦＴモード信号フレームの場合、一つの信号フレーム内のプリアンブルシンボル及び最初のパーティションのＦＦＴモードは同一であり、プリアンブルシンボルの個数とプリアンブルシンボルと隣接したパーティションのデータシンボルの個数との和は偶数になり得る。また、残りのパーティションに含まれたデータシンボルの個数は偶数になり得、ミックスドＦＦＴモード信号フレーム内には少なくとも２つの互いに異なるＦＦＴモードを有するパーティションが含まれ得る。

同図は、1番目の信号フレームは８Ｋ、１６Ｋ ＦＦＴモードのパーティションを含み、２番目の信号フレームは８Ｋ、３２Ｋ ＦＦＴモードのパーティションを含み、３番目の信号フレームは８Ｋ、１６Ｋ、３２Ｋ ＦＦＴモードのパーティションを含み、４番目の信号フレームは８Ｋ、１６Ｋ ＦＦＴモードのパーティションを含み、５番目の信号フレームは８Ｋ、３２Ｋ ＦＦＴモードのパーティションを含む実施例を示す。

また、各信号フレームはブートストラップ、少なくとも一つのプリアンブルシンボル、データシンボルを含むことができる。ブートストラップ及びプリアンブルシンボルで伝送される情報は上述したとおりである。

したがって、本発明の一実施例に係る放送信号受信装置は、ブートストラップ情報を用いてプリアンブルシンボルをデコードし、プリアンブルシンボルで伝送される情報を用いてデータシンボルをデコードすることがてきる。特に、本発明の一実施例に係る放送信号受信装置は、プリアンブルシンボル内の各パーティションの開始シンボル（又は、セル）情報及びパーティション別ＦＦＴモード情報を用いて一つの信号フレーム内の各パーティションの位置及びＦＦＴモードを確認することができる。

（ｂ）に示すように、本発明の一実施例に係る放送信号受信装置は、（ａ）のように受信した信号フレームに対して周波数デインタリービングを行うことができる。本発明の一実施例に係る放送信号受信装置は、ブートストラップ及びプリアンブルシンボル内の情報を用いて周波数デインタリービングを行うことができ、この場合に用いられる最大受信メモリの大きさは３２Ｋになり得る。また、本発明の一実施例に係る放送信号受信装置は各ＯＦＤＭシンボルに対応する入力データに対して読む過程及び書く過程を同時に行うことができ、シングルメモリを用いて一つの信号フレームに含まれた少なくとも２つのＦＦＴモードに対応するデータを連続的に周波数デインタリーブすることができる。

したがって、本発明の一実施例に係る放送信号受信装置は、（ｂ）に示すように、３２Ｋ ＦＦＴモードのパーティション、１６Ｋ ＦＦＴモードのパーティション及び８Ｋ ＦＦＴモードのパーティションを含むミックスドＦＦＴ信号フレームを受信した場合、３２Ｋシングルメモリを用いて効率的に周波数デインタリービングをするために周波数デインタリーバの入力フォーマットを仮想的に変更することができる。（ｂ）は、３２Ｋ ＦＦＴモードのＮｏＡに合わせてミックスドＦＦＴ信号フレーム内のパーティションに含まれたデータシンボルの位置を再配置する方法を用いて入力フォーマットを変更する過程を示す。この場合、入力フォーマットは設計者の意図又は受信装置具現方法によって変更可能である。

したがって、（ｂ）の右側ブロックのように周波数デインタリーバの入力フォーマットが変更されると、周波数デインタリーバは一つのミックスドＦＦＴ信号フレーム内の互いに異なるＦＦＴモードのパーティションに対してもシングルメモリを用いて周波数デインタリービングを行うことができる。

図８１は、本発明の他の実施例に係る放送信号受信装置においてミックスドＦＦＴモードの信号フレームを処理する過程を示す。

図８１は、図８０の他の実施例であり、放送信号受信装置がシングルメモリを用いて特定ＦＦＴモードパーティションに対してのみ周波数デインタリービングを行う場合を示している。

（ａ）は、放送信号受信装置から連続して入力される互いに異なるＦＦＴモードのミックスドＦＦＴモード信号フレームに含まれた特定ＦＦＴモード、すなわち、１６Ｋ ＦＦＴモードのパーティションだけをディテクトして処理する過程を示し、（ｂ）は、放送信号受信装置から連続して入力されたミックスドＦＦＴモード信号フレームに含まれた３２Ｋ ＦＦＴモードのパーティションに対して周波数デインタリーブする前に処理する過程を示す。

（ａ）に示すように本発明の一実施例に係る放送信号受信装置は、１６Ｋ ＦＦＴモードのパーティションだけを選択的にデコードすることがてきる。一つの信号フレーム内のプリアンブルシンボル及び最初のパーティションのＦＦＴモードは同一であり、プリアンブルシンボルの個数とプリアンブルシンボルと隣接したパーティションのデータシンボルの個数との和は偶数になり得る。また、残りのパーティションに含まれたデータシンボルの個数は偶数になり得、ミックスドＦＦＴモード信号フレーム内には少なくとも２つの互いに異なるＦＦＴモードを有するパーティションが含まれ得る。

本発明の一実施例に係る放送信号受信装置は、ブートストラップ情報を用いてプリアンブルシンボルをデコードし、プリアンブルシンボルで伝送される情報を用いてデータシンボルをデコードすることがてきる。特に、本発明の一実施例に係る放送信号受信装置は、プリアンブルシンボル内の各パーティションの開始シンボル（又は、セル）情報及びパーティション別ＦＦＴモード情報を用いて現在信号フレーム内の各パーティションの位置及びＦＦＴモードを確認し、所望のＦＦＴモードのパーティションを処理することができ、同一のＦＦＴ指示情報を用いて異なる信号フレームで伝送される同じＦＦＴモードのパーティションをディテクトすることができる。

（ｂ）に示すように、本発明の一実施例に係る放送信号受信装置は、最大３２Ｋ大きさのシングルメモリを用いて３２Ｋ ＦＦＴモードパーティションだけを周波数デインタリーブすることができる。

具体的に、本発明の一実施例に係る放送信号受信装置は、（ｂ）に示すように３２Ｋ、１６Ｋ、８Ｋ ＦＦＴモードのパーティションを含む信号フレーム０、及び３２Ｋ ＦＦＴモードのパーティションとその他のＦＦＴモードのパーティションを含む信号フレーム１を連続的に受信した場合、各信号フレーム内で３２Ｋ ＦＦＴモードのパーティションだけをディテクトし、周波数デインタリービングを行うことができる。

（ｂ）は、３２Ｋ ＦＦＴモードパーティションだけをディテクトして周波数デインタリーバの入力フォーマットを変更する過程を示す。したがって、（ｂ）の右側ブロックのように周波数デインタリーバの入力フォーマットが変更されると、周波数デインタリーバは、シングルメモリを用いて３２Ｋ ＦＦＴモードのパーティションだけを周波数デインタリーブすることができる。

図８２は、本発明の一実施例に係る放送信号受信方法のフローチャートである。

本発明の一実施例に係る放送信号受信装置は放送信号を受信することができる（Ｓ８１０００）。

その後、本発明の一実施例に係る放送信号受信装置は、受信した放送信号をＯＦＤＭ（Ｏｒｔｈｏｇｏｎａｌ Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘｉｎｇ）方式でデモジュレートすることができる（Ｓ８１１００）。具体的な過程は図９で説明したとおりである。

その後、本発明の一実施例に係る放送信号受信装置は、デモジュレートされた放送信号をインタリービングシーケンスを用いて周波数デインタリーブすることができる（Ｓ８１２００）。具体的な過程は、図３０乃至図８１で説明したとおりである。

その後、本発明の一実施例に係る放送信号受信装置は、デモジュレートされた放送信号から少なくとも一つの信号フレームをパースすることができる（８１３００）。具体的なビットインタリービング方法は図９で説明したとおりである。

その後、本発明の一実施例に係る放送信号受信装置は、パースされた少なくとも一つの信号フレーム内のサービスデータをデコードすることができる（Ｓ８１４００）。この場合、本発明の一実施例に係る放送信号受信装置は、上述したエンコーディングの逆過程に該当するデコーディングを行うことができる。具体的なエンコーディング方法は、図１乃至図２９で説明したとおりである。

上述したように、各物理（ｐｈｙｓｉｃａｌ）経路は少なくとも一つのサービス又は少なくとも一つのサービスコンポーネントを伝送することができる。本発明の一実施例に係る物理経路は上述したＤＰと同一であり、呼称は設計者の意図によって変更可能である。

本発明の思想や範囲を逸脱することなく本発明において様々な変更及び変形が可能であることは当業者には理解される。したがって、本発明は添付の請求項及びその同等範囲内で提供される本発明の変更及び変形を含むものと意図される。

本明細書において装置及び方法の発明が両方とも言及され、装置及び方法の両発明の説明は互いに補完して適用され得る。

本発明の一実施例に係るモジュール、ユニット又はブロックは、メモリ（又は、保存ユニット）に保存された連続した過程を実行するプロセッサ／ハードウェアであってもよい。上述した実施例の各段階又は方法はハードウェア／プロセッサによって行われ得る。また、本発明の提示する方法はコードとして実行され得る。このコードはプロセッサが読み取り可能な保存媒体に書き込み可能であり、本発明の実施例による装置が提供するプロセッサによって読み取り可能である。

様々な実施例が本発明を実施するための形態において説明されている。

本発明は一連の放送信号提供分野で利用される。

本発明の思想や範囲を逸脱することなく本発明において様々な変更及び変形が可能であることが当業者には自明である。したがって、本発明は添付の請求項及びその同等範囲内で提供される本発明の変更及び変形を含むものとして意図される。

Claims (4)

1. 放送信号を受信するステップと、
   前記受信した放送信号をＯＦＤＭ方式でデモジュレートするステップと、
   前記デモジュレートされた放送信号をインタリービングシーケンスを用いて周波数デインタリーブするステップと、
   前記デモジュレートされた放送信号から少なくとも一つの信号フレームをパースするステップと、
   前記パースされた少なくとも一つの信号フレーム内のサービスデータをデコードするステップと、
   を含む、放送信号受信方法。
2. ３２Ｋ ＦＦＴモードの場合、ＯＦＤＭシンボルペアに対応する２つの連続したデータシンボルごとに異なるインタリービングシーケンスが用いられ、
   ８Ｋ ＦＦＴモード又は１６Ｋ ＦＦＴモードの場合、各ＯＦＤＭシンボルに対応するデータシンボルごとに異なるインタリービングシーケンスが用いられることを含む、請求項１に記載の放送信号受信方法。
3. 放送信号を受信する受信部と、
   前記受信した放送信号をＯＦＤＭ方式でデモジュレートするデモジュレータと、
   前記デモジュレートされた放送信号をインタリービングシーケンスを用いて周波数デインタリーブする周波数デインタリーバと、
   前記デモジュレートされた放送信号から少なくとも一つの信号フレームをパースするフレームパーサーと、
   前記パースされた少なくとも一つの信号フレーム内のサービスデータをデコードするデコーダと、
   を含む、放送信号受信装置。
4. ３２Ｋ ＦＦＴモードの場合、ＯＦＤＭシンボルペアに対応する２つの連続したデータシンボルごとに異なるインタリービングシーケンスが用いられ、
   ８Ｋ ＦＦＴモード又は１６Ｋ ＦＦＴモードの場合、各ＯＦＤＭシンボルに対応するデータシンボルごとに異なるインタリービングシーケンスが用いられることを含む、請求項３に記載の放送信号受信装置。