JP2019057622A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2019057622A
JP2019057622A JP2017181248A JP2017181248A JP2019057622A JP 2019057622 A JP2019057622 A JP 2019057622A JP 2017181248 A JP2017181248 A JP 2017181248A JP 2017181248 A JP2017181248 A JP 2017181248A JP 2019057622 A JP2019057622 A JP 2019057622A
Authority
JP
Japan
Prior art keywords
film
oxide semiconductor
semiconductor layer
insulating film
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017181248A
Other languages
English (en)
Other versions
JP6930885B2 (ja
Inventor
信貴 神例
Nobutaka Shinrei
信貴 神例
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2017181248A priority Critical patent/JP6930885B2/ja
Priority to US16/116,064 priority patent/US11075305B2/en
Priority to CN201811048948.9A priority patent/CN109545858B/zh
Publication of JP2019057622A publication Critical patent/JP2019057622A/ja
Application granted granted Critical
Publication of JP6930885B2 publication Critical patent/JP6930885B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional [3D] arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional [3D] arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional [3D] arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6728—Vertical TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/69—IGFETs having charge trapping gate insulators, e.g. MNOS transistors
    • H10D30/693—Vertical IGFETs having charge trapping gate insulators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 

Landscapes

  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】酸化物半導体と絶縁膜との界面に生じる欠陥を抑制し、高信頼かつ高移動度を実現する半導体装置を提供する。【解決手段】半導体装置は、制御電極と、インジウム（Ｉｎ）とスズ（Ｓｎ）の少なくともいずれかを含む酸化物半導体層と、制御電極と酸化物半導体層との間に設けられた酸化シリコンを含む絶縁膜と、絶縁膜と酸化物半導体層との間に設けられ、絶縁膜および酸化物半導体層に接する金属酸化膜であって、ガリウム（Ｇａ）、タングステン（Ｗ）、ゲルマニウム（Ｇｅ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、およびチタン（Ｔｉ）からなる群から選択される少なくとも１つを含む金属酸化膜と、を備えている。【選択図】図１

Description

本発明の実施形態は、半導体装置に関する。
複数の元素の化合物からなる酸化物半導体をチャネル層に適用した薄膜トランジスタが提案されている。薄膜トランジスタにおいては、チャネル層とゲート絶縁膜との界面に生じる欠陥(界面準位)を抑制し，良好な界面を形成することが求められている。
特開２０１０−２１９５３８号公報
本発明の実施形態は、酸化物半導体と絶縁膜との界面に生じる欠陥を抑制し、高信頼かつ高移動度を実現する半導体装置を提供する。
本発明の実施形態によれば、半導体装置は、制御電極と、インジウム（Ｉｎ）とスズ（Ｓｎ）の少なくともいずれかを含む酸化物半導体層と、前記制御電極と前記酸化物半導体層との間に設けられた酸化シリコンを含む絶縁膜と、前記絶縁膜と前記酸化物半導体層との間に設けられ、前記絶縁膜および前記酸化物半導体層に接する金属酸化膜であって、ガリウム（Ｇａ）、タングステン（Ｗ）、ゲルマニウム（Ｇｅ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、およびチタン（Ｔｉ）からなる群から選択される少なくとも１つを含む金属酸化膜と、を備えている。
本発明の実施形態に係る半導体装置を示す模式断面図である。 アモルファス酸化物の局所構造におけるシミュレーション解析に用いた計算モデルを示す表である。 Ｉｎ原子、Ｇａ原子、Ｓｉ原子、およびＯ原子からなるアモルファス構造のモデルにおけるシミュレーション結果を示すグラフである。 Ｉｎ原子、Ｇａ原子、Ｓｉ原子、およびＯ原子からなるアモルファス構造のモデルにおけるシミュレーション結果を示すグラフである。 他の実施形態に係る半導体装置の模式斜視図である。 （ａ）は他の実施形態に係る半導体装置の模式断面図であり、（ｂ）は図６（ａ）におけるＡ−Ａ断面を示す模式図である。 元素（イオン）の電荷数、配位数、およびイオン半径を示す表である。
以下、図面を参照し、本発明の実施形態について説明する。各図において、同じ要素には同じ符号を付して詳細な説明は適宜省略する。なお、図面は模式的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
図１は、本発明の実施形態に係る半導体装置を示す模式断面図である。図１に示す半導体装置は、例えば、ボトムゲート型の薄膜トランジスタである。
基板１０の上に下地膜１１が設けられ、下地膜１１の上に制御電極としてゲート電極１２が設けられている。例えば、基板１０はシリコン基板であり、下地膜１１はシリコン酸化膜またはシリコン窒化膜であり、ゲート電極１２は金属を含む。
下地膜１１およびゲート電極１２の上に、ゲート絶縁膜１３が設けられる。ゲート絶縁膜１３は、酸化シリコン（Ｓｉ−Ｏ結合）を主成分として含む。ゲート絶縁膜１３は、例えば、シリコン酸化膜（ＳｉＯ2膜）である。ゲート絶縁膜１３は、酸化シリコン（Ｓｉ−Ｏ結合）を主成分として含む材料であれば、例えば、シリコン酸窒化膜（ＳｉＯxＮy膜）としても良い。
ゲート電極１２と酸化物半導体層１５との間に、ゲート絶縁膜１３と金属酸化膜１４が設けられる。金属酸化膜１４は、ゲート絶縁膜１３と酸化物半導体層１５との間に設けられる。
金属酸化膜１４は、ゲート絶縁膜１３と酸化物半導体層１５に接している。金属酸化膜１４の厚さは、ゲート絶縁膜１３の厚さよりも薄く、酸化物半導体層１５の厚さよりも薄い。金属酸化膜１４の厚さは、金属原子と酸素原子が作るクラスターの配位構造に依存するが、ゲート絶縁膜の誘電率に及ぼす影響を考慮すると、３ｎｍ以下であることが望ましい。
保護膜１６は，酸化物半導体層１５の上に設けられる。保護膜１６は、酸化物半導体層１５の表面を保護する絶縁膜である。
酸化物半導体層１５および保護膜１６の上に，ソース電極１７およびドレイン電極１８が設けられる。ソース電極１７およびドレイン電極１８は、酸化物半導体層１５と電気的に接続される。
酸化物半導体層１５は、薄膜トランジスタのチャネル層として機能する。ゲート電極１２に電圧を印加することにより、ソース電極１７とドレイン電極１８との間の酸化物半導体層１５内を流れる電流(キャリア)を制御する。
酸化物半導体層１５は、インジウム（Ｉｎ）とスズ（Ｓｎ）の少なくともいずれかを含む。酸化物半導体層１５は、金属原子と酸素原子の結合、すなわち、Ｉｎ−Ｏ結合と、Ｓｎ−Ｏ結合の少なくともいずれかを含む。
さらに、酸化物半導体層１５は、ガリウム（Ｇａ）、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、ニオブ（Ｎｂ）、アンチモン（Ｓｂ）、および亜鉛（Ｚｎ）からなる群から選択される少なくとも１つを含んでもよい。
金属酸化膜１４は、ガリウム（Ｇａ）、タングステン（Ｗ）、ゲルマニウム（Ｇｅ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、およびチタン（Ｔｉ）からなる群から選択される少なくとも１つを含む。金属酸化膜１４は、金属原子と酸素原子の結合、すなわち、Ｇａ−Ｏ結合、Ｗ−Ｏ結合、Ｇｅ−Ｏ結合、Ａｌ−Ｏ結合、Ｍｏ−Ｏ結合、およびＴｉ−Ｏ結合からなる群から選択される少なくとも１つを含む。
酸化物半導体をチャネル層に用いた薄膜トランジスタにおいては、酸化物半導体とゲート絶縁膜（例えば、シリコン酸化膜）との界面に欠陥(界面準位)が生じる。そのため、しきい値電圧のバラツキや変動、キャリア移動度の低下など、薄膜トランジスタの電気特性が安定しないことがある。
これに対して、本発明の実施形態によれば、酸化物半導体層１５とゲート絶縁膜１３との間に金属酸化膜１４を備える。金属酸化膜１４は、後述するように、酸化物半導体層１５とゲート絶縁膜１３との界面における局所構造を整合させる効果があり、界面制御層として機能する。金属酸化膜１４を設けることによって、ゲート絶縁膜１３の膜質を損なうことなく、酸化物半導体層１５とゲート絶縁膜１３との界面に生じる欠陥を抑制することができる。このような界面制御層を備えた酸化物半導体を用いた場合には、半導体装置の信頼性が向上するとともに、高移動度を実現する。
酸化物半導体は、金属と酸素の化合物である。金属原子と酸素原子の電気陰性度には大きな差があるため、酸化物半導体では一般的にイオン結合性が強くなる。金属イオンを正に帯電した剛体球と見なし、酸素イオンを負に帯電した剛体球と見なせば、酸化物半導体の構造は、イオンクラスターモデルで説明可能である。これは、帯電した剛体球と仮定されたイオンが静電的に相互作用しているという考え方に基づく。
酸化物半導体が金属原子と酸素原子が作るクラスターの集合体であると仮定すれば、各々のクラスターの配位構造は、一つの金属原子の周囲に複数の酸素原子が配位する多面体と考えることができる。金属原子が取り得る配位数は元素固有の性質に依存するため、配位数から酸化物クラスターの配位構造を予測することが可能である。
一般的に一つの金属原子(イオン)が異なる配位構造を取る場合、イオン半径は配位数に比例し、電荷数に逆比例する。したがって、イオン半径が大きい金属元素は高配位構造のクラスターを形成し易く、イオン半径が小さい金属元素は低配位構造のクラスターを形成し易いと考えられる。
図７は、R.D.Shannonのデータベースから引用した元素（イオン）の電荷数、配位数、およびイオン半径を示す表である。イオン半径については、配位数が６のＯ２−イオン（１４０ｐｍ）を基準にしている。
酸化物半導体では、主量子数の大きな金属元素が使われることが多く、例えば、ＩｎやＳｎが多用される。Ｉｎ、Ｓｎは、いずれもイオン半径が大きいため、酸化インジウムや酸化スズのクラスターは一般に高配位構造となる。例えば、酸化インジウム(Ｉｎ2Ｏ3)は、Ｉｎ原子の周囲に６個の酸素原子が配位した八面体のクラスターを形成することが知られている。これに対し、Ｓｉはイオン半径が極めて小さいため、例えば、酸化シリコン(ＳｉＯ2)では、Ｓｉ原子の周囲に４個の酸素原子が配位した四面体のクラスターが支配的となる。
ＩｎやＳｎを用いた酸化物半導体をチャネル層とする薄膜トランジスタにおいて、例えば、シリコン酸化膜をゲート絶縁膜に適用する場合は、クラスターの配位構造に乖離があるため、チャネル層とゲート絶縁膜との界面で結合性不良による欠陥(界面準位)が生じると推定される。
したがって、異種の酸化物が接する界面において、結合性不良による欠陥を抑制するためには、高配位構造のクラスターを含む酸化物半導体層と、低配位構造のクラスターを含むゲート絶縁膜との間に、界面の局所構造を整合させる界面制御層が必要である。
具体的には、ＩｎとＳｎの少なくともいずれかを含む酸化物半導体層１５と、酸化シリコンを含むゲート絶縁膜１３との間に、ＩｎまたはＳｎのイオン半径と、Ｓｉのイオン半径との中間程度に相当するイオン半径（２６ｐｍ以上６２ｐｍ以下）を有し、かつ配位数が４以上６以下となり得る金属元素を含む酸化物（金属酸化膜１４）を設けることが望ましい。
図７より、配位数が４、５、６のＧａ、配位数が４、６のＧｅ、配位数が４、５、６のＡｌ、配位数が４、５、６のＷ、配位数が４、５、６のＭｏ、および配位数が４、５、６のＴｉが、上記条件を満たす。したがって、Ｇａ、Ｇｅ，Ａｌ、Ｗ、Ｍｏ、およびＴｉからなる群から選択される少なくとも１つを含む金属酸化膜が好適である。これにより、酸化物半導体層１５と、ゲート絶縁膜１３の双方に含まれるクラスターとの連結が容易になり、界面の局所構造を整合させることができる。
局所構造における秩序性を明らかにするため、Ｉｎ原子、Ｇａ原子、Ｓｉ原子、およびＯ(酸素)原子からなるアモルファス構造をモデル化し、第一原理分子動力学法を用いて温度３００ケルビンにおける局所構造解析を行った。アモルファス構造のシミュレーションモデルは、Melt and Quench法により作製した。
図２は、アモルファス酸化物の局所構造におけるシミュレーション解析に用いた計算モデルを示す表である。モデルＬにおいては、Ｉｎの原子数が１６、Ｇａの原子数が１６、Ｓｉの原子数が４、Ｏの原子数が５６である。モデルＵにおいては、Ｉｎの原子数が１２、Ｇａの原子数が１２、Ｓｉの原子数が１０、Ｏの原子数が５６である。Ｏの原子数については、Ｉｎ、Ｇａ及びＳｉの価数を踏まえ、電荷中性条件を満たす値に設定した。
図３は、Ｉｎ、Ｇａ、Ｓｉ、およびＯからなるアモルファス構造のモデルにおけるシミュレーション結果である。モデルＬ(破線)およびモデルＵ(実線)の動径分布関数を示している。横軸は、ＳｉとＯの原子間距離(Ｓｉ−Ｏ)、ＧａとＯの原子間距離(Ｇａ−Ｏ)、およびＩｎとＯの原子間距離(Ｉｎ−Ｏ)を表す。縦軸のＲＤＦ（Radial Distribution Function)は、原子数で規格化した存在比である。
図３から分かるように、モデルＬ、モデルＵいずれにおいても、Ｉｎ−Ｏの結合距離が最も長く、Ｓｉ−Ｏの結合距離が最も短い。また、Ｓｉ−Ｏの動径分布における半値幅は、Ｉｎ−Ｏのそれに比べ極めて狭い。このような動径分布関数は、イオン半径が大きいＩｎとイオン半径が小さいＳｉの性質を反映した妥当な結果である。これに対し、Ｇａ−Ｏの動径分布は、Ｓｉ−ＯとＩｎ−Ｏのほぼ中間に位置することが分かった。
図４（ａ）及び（ｂ）は、Ｉｎ、Ｇａ、Ｓｉ、およびＯからなるアモルファス構造のモデルにおけるシミュレーション結果である。図４（ａ）はモデルＬ、図４（ｂ）はモデルＵの結果であり、Ｉｎ原子、Ｇａ原子、およびＳｉ原子について、各々の第一配位における配位数分布を示した。
ここでは原子を剛体球と仮定した。図３に示した動径分布関数に基づき、注目する原子から半径０．２６ｎｍの範囲内に存在するＯ原子の数による規格化を行った。Ｉｎ原子、Ｇａ原子、およびＳｉ原子のそれぞれについての第一配位における配位数を解析することにより、クラスターの配位構造を同定することが可能である。
図４（ａ）のＳｉが少ないモデルＬの場合、Ｉｎ−Ｏクラスターは６配位または５配位構造が主であり、Ｇａ−Ｏクラスターは４配位または５配位構造が主である。Ｓｉ−Ｏクラスターは４配位構造が支配的である。このことから、Ｉｎ−Ｏクラスターは、Ｇａ−Ｏクラスターと主に５配位構造で連結し、Ｓｉ−Ｏクラスターは、主に４配位構造のＧａ−Ｏクラスターと連結していると考えられる。
図４（ｂ）のＳｉを増加したモデルＵの場合、Ｇａ−Ｏクラスターは４配位構造が増加し、Ｉｎ−Ｏクラスターは５配位が増加し、いずれも低配位化した。Ｓｉ−Ｏクラスターは、モデルＬと同様に４配位構造が支配的であるとが分かった。
図４（ａ）及び（ｂ）の配位数の解析結果から、Ｓｉ−Ｏクラスターは組成に依らずロバストな四面体構造を保持するため、Ｇａが配位構造を変えることで構造緩和を図っていると解釈される。
以上のシミュレーション解析の結果より、金属原子と酸素原子が作るクラスターの配位構造は元素固有の性質で決まり、クラスター間の連結形態を決定する重要因子であることを見出した。Ｇａ−Ｏクラスターは、低配位構造のクラスター、高配位構造のクラスターのいずれとも連結が容易であり、酸化物半導体と絶縁膜の界面制御層として有効であると考えられる。
したがって、Ｇａを含む金属酸化膜１４を、酸化物半導体層１５とゲート絶縁膜１３との間に設けることで、酸化物半導体層１５とゲート絶縁膜１３との界面において結合性不良による欠陥を抑制することができる。
Ｇａと同様に、ＩｎまたはＳｎのイオン半径と、Ｓｉのイオン半径との中間程度に相当するイオン半径（２６ｐｍ以上６２ｐｍ以下）を有し、かつ配位数が４以上６以下となり得る金属元素、すなわち、Ｇｅ、Ａｌ、Ｗ、Ｍｏ、Ｔｉ含む金属酸化膜１４を、酸化物半導体層１５とゲート絶縁膜１３との間に設けることでも、界面の局所構造を整合させることができる。これにより、酸化物半導体層１５とゲート絶縁膜１３との界面において結合性不良による欠陥を抑制することができる。
また、例えば、ＧａとＷはイオン半径が極めて近いため、ＧａとＷの複合酸化物を含む金属酸化膜も、酸化物半導体層１５とゲート絶縁膜１３との間の界面制御層として有効である。したがって、金属酸化膜１４は、Ｇａ、Ｇｅ、Ａｌ、Ｗ、Ｍｏ、およびＴｉからなる群から選択される複数の元素を含むこともできる。
図５は、他の実施形態に係る半導体装置の模式斜視図である。
図６（ａ）は、図５に示す半導体装置の模式横断面図であり、図６（ｂ）は、図６（ａ）におけるＡ−Ａ断面図である。
図５、図６（ａ）及び（ｂ）に例示する半導体装置は、例えば３次元構造のメモリデバイスである。
複数層のワード電極７０が絶縁体（絶縁層またはエアギャップ）を介して積層されている。それら複数層のワード電極７０を含む積層体を、複数の柱状部ＣＬが貫通している。柱状部ＣＬの側面のまわりをワード電極７０が囲んでいる。
図６（ａ）及び（ｂ）に示すように、柱状部ＣＬは、メモリ膜と、酸化物半導体層２０と、絶縁性のコア膜５０とを有する。酸化物半導体層（酸化物半導体ボディ）２０はパイプ状に形成され、その内側にコア膜５０が設けられている。メモリ膜は、ワード電極７０と酸化物半導体層２０との間に設けられ、酸化物半導体層２０の周囲を囲んでいる。
酸化物半導体層２０は、前述した酸化物半導体層１５と同様、インジウム（Ｉｎ）とスズ（Ｓｎ）の少なくともいずれかを含む。すなわち、酸化物半導体層２０は、Ｉｎ（インジウム）−Ｏ（酸素）結合と、Ｓｎ（スズ）−Ｏ（酸素）結合の少なくともいずれかを含む。
さらに、酸化物半導体層２０は、ガリウム（Ｇａ）、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、ニオブ（Ｎｂ）、アンチモン（Ｓｂ）、および亜鉛（Ｚｎ）からなる群から選択される少なくとも１つを含んでもよい。
メモリ膜は、金属酸化膜１４と、トンネル絶縁膜３１と、電荷蓄積膜３２と、ブロック絶縁膜３３とを含む積層膜である。ワード電極７０と酸化物半導体層２０との間に、ワード電極７０側から順に、ブロック絶縁膜３３、電荷蓄積膜３２、トンネル絶縁膜３１、および金属酸化膜１４が設けられている。
酸化物半導体層２０、メモリ膜、およびワード電極７０は、メモリセルＭＣを構成する。ワード電極７０は、メモリセルＭＣの制御電極として機能する。メモリセルＭＣは、酸化物半導体層２０の周囲を、メモリ膜を介して、ワード電極７０が囲んだ縦型トランジスタ構造を有する。この縦型トランジスタ構造のメモリセルＭＣにおいて、酸化物半導体層２０はチャネル層として機能し、電荷蓄積膜３２は酸化物半導体層２０から注入される電荷を蓄積するデータ記憶層として機能する。
このような半導体装置は、データの消去・書き込みを電気的に自由に行うことができ、電源を切っても記憶内容を保持することができる不揮発性半導体記憶装置である。
メモリセルＭＣは、例えばチャージトラップ型のメモリセルである。電荷蓄積膜３２は、絶縁性の膜中に電荷を捕獲するトラップサイトを多数有するものであって、例えば、シリコン窒化膜を含む。
トンネル絶縁膜３１は、酸化物半導体層２０から電荷蓄積膜３２に電荷が注入される際、または電荷蓄積膜３２に蓄積された電荷が酸化物半導体層２０に放出される際に電位障壁となる。
トンネル絶縁膜３１は、酸化シリコン（Ｓｉ−Ｏ結合）を主成分とするシリコン酸化膜（ＳｉＯ２膜）を含む。
ブロック絶縁膜３３は、電荷蓄積膜３２に蓄積された電荷がワード電極７０へ放出されるのを防止する。また、ブロック絶縁膜３３は、ワード電極７０から柱状部ＣＬへの電荷のバックトンネリングを防止する。ブロック絶縁膜３３は、例えばシリコン酸化膜を含む。
金属酸化膜１４は、トンネル絶縁膜３１のシリコン酸化膜、および酸化物半導体層２０に接している。金属酸化膜１４の厚さは、トンネル絶縁膜３１の厚さよりも薄い。金属酸化膜１４の厚さは、金属原子と酸素原子が作るクラスターの配位構造に依存するが、トンネル絶縁膜３１の誘電率に及ぼす影響を考慮すると、３ｎｍ以下であることが望ましい。
前述した実施形態と同様に、金属酸化膜１４は、ガリウム（Ｇａ）、タングステン（Ｗ）、ゲルマニウム（Ｇｅ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、およびチタン（Ｔｉ）からなる群から選択される少なくとも１つを含む。
図５、図６（ａ）及び（ｂ）に示すメモリデバイスにおいても、酸化物半導体層２０とトンネル絶縁膜３１との間に、金属酸化膜１４を設けることができる。金属酸化膜１４は、酸化物半導体層２０とトンネル絶縁膜３１との界面の局所構造を整合させる界面制御層として機能する。これにより、酸化物半導体層２０とトンネル絶縁膜３１との界面において、結合性不良による欠陥を抑制することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１２…ゲート電極、１３…ゲート絶縁膜、１４…金属酸化膜、１５…酸化物半導体層、２０…酸化物半導体層、３１…トンネル絶縁膜、３２…電荷蓄積膜、７０…ワード電極

Claims (6)

  1. 制御電極と、
    インジウム（Ｉｎ）とスズ（Ｓｎ）の少なくともいずれかを含む酸化物半導体層と、
    前記制御電極と前記酸化物半導体層との間に設けられた酸化シリコンを含む絶縁膜と、
    前記絶縁膜と前記酸化物半導体層との間に設けられ、前記絶縁膜および前記酸化物半導体層に接する金属酸化膜であって、ガリウム（Ｇａ）、タングステン（Ｗ）、ゲルマニウム（Ｇｅ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、およびチタン（Ｔｉ）からなる群から選択される少なくとも１つを含む金属酸化膜と、
    を備えた半導体装置。
  2. 前記金属酸化膜は、イオン半径が２６ｐｍ以上６２ｐｍ以下である金属元素を含む請求項１記載の半導体装置。
  3. 前記金属酸化膜は、配位数が４以上６以下である金属元素を含む請求項１または２に記載の半導体装置。
  4. 前記酸化物半導体層は、ガリウム（Ｇａ）、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、ニオブ（Ｎｂ）、アンチモン（Ｓｂ）、および亜鉛（Ｚｎ）からなる群から選択される少なくとも１つをさらに含む請求項１〜３のいずれか１つに記載の半導体装置。
  5. 前記金属酸化膜の厚さは、前記絶縁膜よりも薄い請求項１〜４のいずれか１つに記載の半導体装置。
  6. 前記制御電極と前記絶縁膜との間に設けられた電荷蓄積膜をさらに備えた請求項１〜５のいずれか１つに記載の半導体装置。
JP2017181248A 2017-09-21 2017-09-21 半導体装置 Active JP6930885B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017181248A JP6930885B2 (ja) 2017-09-21 2017-09-21 半導体装置
US16/116,064 US11075305B2 (en) 2017-09-21 2018-08-29 Semiconductor device
CN201811048948.9A CN109545858B (zh) 2017-09-21 2018-09-10 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017181248A JP6930885B2 (ja) 2017-09-21 2017-09-21 半導体装置

Publications (2)

Publication Number Publication Date
JP2019057622A true JP2019057622A (ja) 2019-04-11
JP6930885B2 JP6930885B2 (ja) 2021-09-01

Family

ID=65721139

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017181248A Active JP6930885B2 (ja) 2017-09-21 2017-09-21 半導体装置

Country Status (3)

Country Link
US (1) US11075305B2 (ja)
JP (1) JP6930885B2 (ja)
CN (1) CN109545858B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114695394A (zh) * 2022-03-29 2022-07-01 广州华星光电半导体显示技术有限公司 阵列基板和显示面板
JP2024001641A (ja) * 2022-06-22 2024-01-10 キオクシア株式会社 半導体装置及びその製造方法
KR20240011502A (ko) 2022-07-19 2024-01-26 삼성전자주식회사 반도체 장치

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010016348A (ja) * 2008-06-30 2010-01-21 Samsung Mobile Display Co Ltd 薄膜トランジスタ、その製造方法及び薄膜トランジスタを備える平板表示装置
JP2010074061A (ja) * 2008-09-22 2010-04-02 Fujifilm Corp 薄膜電界効果型トランジスタ
JP2010114413A (ja) * 2008-10-08 2010-05-20 Sony Corp 薄膜トランジスタおよび表示装置
JP2013021308A (ja) * 2011-06-16 2013-01-31 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2013042121A (ja) * 2011-07-15 2013-02-28 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013070052A (ja) * 2011-09-22 2013-04-18 Samsung Display Co Ltd 酸化物半導体、これを含む薄膜トランジスタ、及び薄膜トランジスタ表示板
JP2013084940A (ja) * 2011-09-29 2013-05-09 Semiconductor Energy Lab Co Ltd 半導体装置
JP2014207442A (ja) * 2013-03-19 2014-10-30 株式会社半導体エネルギー研究所 酸化物半導体膜および酸化物半導体膜の作製方法
JP2015018929A (ja) * 2013-07-11 2015-01-29 三菱電機株式会社 半導体材料、薄膜トランジスタ、および薄膜トランジスタの製造方法
JP2016063027A (ja) * 2014-09-17 2016-04-25 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
JP2016225614A (ja) * 2015-05-26 2016-12-28 株式会社半導体エネルギー研究所 半導体装置
WO2017017966A1 (ja) * 2015-07-30 2017-02-02 出光興産株式会社 結晶質酸化物半導体薄膜、結晶質酸化物半導体薄膜の製造方法及び薄膜トランジスタ
WO2017115209A1 (ja) * 2015-12-28 2017-07-06 株式会社半導体エネルギー研究所 酸化物およびその作製方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
KR20110060479A (ko) * 2009-11-30 2011-06-08 삼성모바일디스플레이주식회사 오믹 콘택층으로 산화물 반도체층을 갖는 박막 트랜지스터 및 그 제조방법

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010016348A (ja) * 2008-06-30 2010-01-21 Samsung Mobile Display Co Ltd 薄膜トランジスタ、その製造方法及び薄膜トランジスタを備える平板表示装置
JP2010074061A (ja) * 2008-09-22 2010-04-02 Fujifilm Corp 薄膜電界効果型トランジスタ
JP2010114413A (ja) * 2008-10-08 2010-05-20 Sony Corp 薄膜トランジスタおよび表示装置
JP2013021308A (ja) * 2011-06-16 2013-01-31 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2013042121A (ja) * 2011-07-15 2013-02-28 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013070052A (ja) * 2011-09-22 2013-04-18 Samsung Display Co Ltd 酸化物半導体、これを含む薄膜トランジスタ、及び薄膜トランジスタ表示板
JP2013084940A (ja) * 2011-09-29 2013-05-09 Semiconductor Energy Lab Co Ltd 半導体装置
JP2014207442A (ja) * 2013-03-19 2014-10-30 株式会社半導体エネルギー研究所 酸化物半導体膜および酸化物半導体膜の作製方法
JP2015018929A (ja) * 2013-07-11 2015-01-29 三菱電機株式会社 半導体材料、薄膜トランジスタ、および薄膜トランジスタの製造方法
JP2016063027A (ja) * 2014-09-17 2016-04-25 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
JP2016225614A (ja) * 2015-05-26 2016-12-28 株式会社半導体エネルギー研究所 半導体装置
WO2017017966A1 (ja) * 2015-07-30 2017-02-02 出光興産株式会社 結晶質酸化物半導体薄膜、結晶質酸化物半導体薄膜の製造方法及び薄膜トランジスタ
WO2017115209A1 (ja) * 2015-12-28 2017-07-06 株式会社半導体エネルギー研究所 酸化物およびその作製方法

Also Published As

Publication number Publication date
JP6930885B2 (ja) 2021-09-01
US11075305B2 (en) 2021-07-27
CN109545858A (zh) 2019-03-29
CN109545858B (zh) 2022-07-29
US20190088795A1 (en) 2019-03-21

Similar Documents

Publication Publication Date Title
US10714629B2 (en) Transistor, semiconductor memory device, and method of manufacturing transistor
CN112018190A (zh) 半导体装置及半导体存储装置
TWI758052B (zh) 半導體裝置
JP6415956B2 (ja) 半導体記憶装置及びその制御方法
US9947685B2 (en) 3D non-volatile memory array utilizing metal ion source
US9865809B2 (en) Nonvolatile resistance change element
US10833098B2 (en) Semiconductor memory device and method for manufacturing the same with increased storage capacity
US12575136B2 (en) Transistor
JP2019057622A (ja) 半導体装置
US20260013234A1 (en) Semiconductor memory device
JP2019212793A (ja) 強誘電記憶装置
US20160118463A1 (en) Floating body memory with asymmetric channel
US20230255033A1 (en) Ferroelectric memory device
US20260089967A1 (en) Antiferroelectric memory device
US8921920B2 (en) Semiconductor device
US20260089916A1 (en) Semiconductor device and semiconductor memory device
US20260089920A1 (en) Semiconductor device and semiconductor storage device
US20240321995A1 (en) Semiconductor device and semiconductor memory device
JP2018093095A (ja) 記憶装置
US20210104636A1 (en) Nonstoichiometric structures with multiple controlled bandgap energy levels and methods thereof
JP2024001809A (ja) 半導体装置及び半導体記憶装置
CN117276309A (zh) 半导体装置及半导体存储装置
JP2017168709A (ja) 記憶装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190918

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200928

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210319

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210715

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210812

R151 Written notification of patent or utility model registration

Ref document number: 6930885

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151